KR102398178B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR102398178B1
KR102398178B1 KR1020170134067A KR20170134067A KR102398178B1 KR 102398178 B1 KR102398178 B1 KR 102398178B1 KR 1020170134067 A KR1020170134067 A KR 1020170134067A KR 20170134067 A KR20170134067 A KR 20170134067A KR 102398178 B1 KR102398178 B1 KR 102398178B1
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
ceramic capacitor
margin
entry
axis direction
Prior art date
Application number
KR1020170134067A
Other languages
English (en)
Other versions
KR20180045803A (ko
Inventor
료 오노
데쯔히꼬 후꾸오까
쇼지 구스모또
아끼히꼬 고노
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180045803A publication Critical patent/KR20180045803A/ko
Application granted granted Critical
Publication of KR102398178B1 publication Critical patent/KR102398178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Abstract

본 발명은 외부 전극과 소체와의 접속 강도가 높은 적층 세라믹 콘덴서를 제공하기 위한 것으로, 적층 세라믹 콘덴서는, 소체와, 외부 전극을 갖는다. 소체는, 제1 방향으로 적층된 복수의 세라믹층과, 복수의 세라믹층 사이에 교대로 배치된 제1 및 제2 내부 전극과, 제1 방향과 직교하는 제2 방향을 향하고, 제1 내부 전극이 인출된 단부면과, 단부면과 제2 내부 전극 사이에 배치된 엔드 마진부와, 제1 및 제2 방향과 직교하는 제3 방향을 향하고, 제1 및 제2 내부 전극이 노출되는 측면을 갖는 적층부와, 적층부의 측면을 덮는 사이드 마진부를 갖는다. 외부 전극은, 엔드 마진부에 배치되고, 단부면으로부터 측면과 사이드 마진부 사이에 진입하는 진입부를 갖고, 소체를 단부면측으로부터 덮는다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 사이드 마진부가 보강 부착되는 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서에는, 외부 전극과 소체와의 접속 강도를 향상시키는 기술이 요구된다. 이러한 기술에 의해, 외부 전극이 소체로부터 박리되는 것이 방지되기 때문에, 적층 세라믹 콘덴서의 신뢰성을 향상시킬 수 있다.
예를 들어, 특허문헌1에는, 소체와 외부 전극과의 접속 강도를 향상시키는 기술이 개시되어 있다. 이 기술에서는, 소체의 외부 전극이 설치되는 영역에, 내부 전극에 접속되어 있지 않은 더미 전극을 노출시킨다. 이 기술에서는, 금속으로 형성된 더미 전극과 외부 전극이 양호하게 접속되기 때문에, 소체와 외부 전극과의 접속 강도가 향상된다.
일본 특허 공개 제2013-084871호 공보
전자 기기에 탑재되는 적층 세라믹 콘덴서에는, 전자 기기의 고성능화에 따라 대용량화가 요구된다. 적층 세라믹 콘덴서의 대용량화를 위해서는, 내부 전극의 교차 면적을 확대하는 것이 유효하다.
최근에는, 내부 전극의 교차 면적을 확대하기 위해서, 내부 전극을 측면에 노출시킨 적층 칩에, 내부 전극의 주위 절연성을 확보하기 위한 사이드 마진부를 보강 부착해서 형성하는 방법이 제안되어 있다. 이 방법이면, 사이드 마진부의 두께를 얇게 할 수 있기 때문에, 내부 전극의 교차 면적을 상대적으로 크게 취할 수 있다.
여기서, 적층 칩의 측면에 사이드 마진부를 보강 부착하는 방법에 있어서, 특허문헌1에 기재된 같은 더미 전극을 형성하기 위해서는, 사이드 마진부에도 더미 전극을 형성할 필요가 있다. 그러나, 사이드 마진부에 더미 전극을 형성하기 위해서는, 높은 기술력을 요한다.
따라서, 적층 세라믹 콘덴서에서는, 사이드 마진부를 보강 부착하는 구성에 있어서도, 소체와 외부 전극과의 접속 강도를 향상시킬 수 있는 기술이 요구된다.
이상과 같은 사정을 감안하여, 본 발명의 목적은, 외부 전극과 소체와의 접속 강도가 높은 적층 세라믹 콘덴서를 제공하는 데 있다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태에 따른 적층 세라믹 콘덴서는, 소체와, 외부 전극을 갖는다.
상기 소체는, 제1 방향으로 적층된 복수의 세라믹층과, 상기 복수의 세라믹층 사이에 교대로 배치된 제1 및 제2 내부 전극과, 상기 제1 방향과 직교하는 제2 방향을 향하고, 상기 제1 내부 전극이 인출된 단부면과, 상기 단부면과 상기 제2 내부 전극 사이에 배치된 엔드 마진부와, 상기 제1 및 제2 방향과 직교하는 제3 방향을 향하고, 상기 제1 및 제2 내부 전극이 노출되는 측면을 갖는 적층부와, 상기 적층부의 상기 측면을 덮는 사이드 마진부를 갖는다.
상기 외부 전극은, 상기 엔드 마진부에 배치되고, 상기 단부면으로부터 상기 측면과 상기 사이드 마진부 사이에 진입하는 진입부를 갖고, 상기 소체를 상기 단부면측으로부터 덮는다.
이 구성에서는, 외부 전극이 적층부의 측면과 사이드 마진부 사이에 진입하는 진입부를 갖는다. 이에 의해, 외부 전극이 적층부의 단부면뿐만 아니라, 엔드 마진부에 있어서도 제1 및 제2 내부 전극과 접속된다. 즉, 이 구성에서는, 외부 전극과 제1 및 제2 내부 전극이 접속되는 영역을 넓게 확보할 수 있다. 이에 의해, 외부 전극의 소체에 대한 높은 접속 강도가 얻어진다.
상기 진입부의 상기 제2 방향의 치수는, 상기 엔드 마진부의 상기 제2 방향의 치수의 30% 이하이어도 된다.
이에 의해, 적층 세라믹 콘덴서에 있어서, 외부 전극과 소체와의 접속 강도를 향상시키면서, 내습 불량을 억제하는 것이 가능하게 된다. 따라서, 적층 세라믹 콘덴서의 신뢰성이 향상된다.
상기 진입부는, 상기 사이드 마진부와 상기 측면 사이에 있어서, 상기 엔드 마진부의 상기 제1 방향의 전체 폭에 걸쳐서 설치되어도 된다.
이에 의해, 소체와 외부 전극과의 접속 강도가 보다 향상된다.
상기 진입부는, 상기 사이드 마진부와 상기 측면 사이에 있어서, 상기 제1 방향으로 서로 이격해서 복수 설치되어도 된다.
이에 의해, 소체와 외부 전극과의 접속 강도가 보다 향상된다.
외부 전극과 소체와의 접속 강도가 높은 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 사시도.
도 2는 상기 적층 세라믹 콘덴서의 도 1의 P-P’선을 따른 단면도.
도 3은 상기 적층 세라믹 콘덴서의 도 1의 Q-Q’선을 따른 단면도.
도 4는 상기 적층 세라믹 콘덴서의 도 1의 R-R’선을 따른 단면도.
도 5는 상기 적층 세라믹 콘덴서의 도 4의 U-U’선을 따른 단면도.
도 6은 상기 적층 세라믹 콘덴서의 내습성을 평가한 결과를 정리한 그래프.
도 7은 상기 적층 세라믹 콘덴서의 제조 방법을 나타내는 흐름도.
도 8은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도.
도 9는 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 분해 사시도.
도 10은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도.
도 11은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 사시도.
도 12는 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 모식도.
도 13은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 모식도.
도 14는 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 모식도.
도 15는 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 정면도.
도 16은 상기 적층 세라믹 콘덴서의 도 15의 V-V’선을 따른 단면도.
도 17은 본 발명의 변형예에 따른 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도.
도 18은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도.
도 19는 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도.
도 20은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도.
도 21은 본 발명의 다른 실시 형태에 따른 적층 세라믹 콘덴서의 단면도.
도 22는 상기 적층 세라믹 콘덴서의 도 21의 W-W’선을 따른 단면도.
도 23은 상기 적층 세라믹 콘덴서의 단면도.
이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.
도면에는, 적절히 서로 직교하는 X축, Y축 및 Z축이 도시되어 있다. X축, Y축 및 Z축은 전체 도면에 있어서 공통이다.
1. 적층 세라믹 콘덴서(10)의 전체 구성
도 1 내지 도 3은, 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서(10)를 나타내는 도면이다. 도 1은, 적층 세라믹 콘덴서(10)의 사시도이다. 도 2는, 적층 세라믹 콘덴서(10)의 도 1의 P-P’선을 따른 단면도이다. 도 3은, 적층 세라믹 콘덴서(10)의 도 1의 Q-Q’선을 따른 단면도이다.
적층 세라믹 콘덴서(10)는, 소체(11)와, 제1 외부 전극(14)과, 제2 외부 전극(15)을 구비한다.
소체(11)는, 전형적으로는, Y축 방향을 향한 2개의 측면과, Z축 방향을 향한 2개의 주면을 갖는다. 소체(11)의 각 면을 접속하는 모서리부는 모따기되어 있다. 또한, 소체(11)의 형상은 이러한 형상에 한정되지 않는다. 예를 들어, 소체(11)의 각 면은 곡면이어도 되고, 소체(11)는 전체적으로 라운딩 처리된 형상이어도 된다.
제1 및 제2 외부 전극(14, 15)은, 소체(11)의 X축 방향 양 단부면을 덮고, X축 방향 양 단부면에 접속하는 4개의 면에 연장되어 있다. 이에 의해, 제1 및 제2 외부 전극(14, 15)의 어느 쪽에 있어서도, X-Z 평면과 평행한 단면 및 X-Y축과 평행한 단면의 형상이 U자 형상으로 되어 있다.
소체(11)는, 적층부(16)와, 사이드 마진부(17)를 갖는다.
적층부(16)는, X-Y 평면을 따라 연장되는 평판 형상의 복수의 세라믹층이 Z축 방향으로 적층된 구성을 갖는다.
적층부(16)는, 용량 형성부(18)와, 커버부(19)와, 엔드 마진부(20, 21)와, 복수의 제1 내부 전극(12)과, 복수의 제2 내부 전극(13)을 갖는다.
사이드 마진부(17)는, 도 2에 나타내는 바와 같이, 적층부(16)의 Y축 방향을 향한 양측면 S1, S2에 형성되어 있다.
용량 형성부(18)는, 소체(11)의 중앙부에 설치되고, 적층 세라믹 콘덴서(10)에 있어서의 전하를 축적하는 기능을 행하는 기능부로서 구성된다.
엔드 마진부(20, 21)는, 용량 형성부(18)의 X축 방향 양측에 설치되어 있다. 즉 엔드 마진부(20)는 용량 형성부(18)와 제1 외부 전극(14) 사이에 배치되고, 엔드 마진부(21)는 용량 형성부(18)와 제2 외부 전극(15) 사이에 배치되어 있다.
커버부(19)는, X-Y 평면을 따라 연장되는 평판 형상이며, 용량 형성부(18) 및 엔드 마진부(20, 21)의 Z축 방향을 향한 양쪽 주면을 각각 덮고 있다. 커버부(19)에는, 제1 및 제2 내부 전극(12, 13)이 설치되어 있지 않다.
사이드 마진부(17) 및 커버부(19)는, 주로 용량 형성부(18) 및 엔드 마진부(20, 21)를 보호함과 함께, 용량 형성부(18) 및 엔드 마진부(20, 21) 주위의 절연성을 보호하는 기능을 갖는다.
제1 및 제2 내부 전극(12, 13)은, 복수의 세라믹층 사이에, Z축 방향을 따라서 교대로 배치되어 있다. 제1 내부 전극(12)은, 용량 형성부(18) 및 엔드 마진부(20)에 걸쳐서 배치되고, 제1 외부 전극(14)에 접속되어 있다. 제2 내부 전극(13)은, 용량 형성부(18) 및 엔드 마진부(21)에 걸쳐서 배치되고, 제2 외부 전극(15)에 접속되어 있다.
따라서, 제1 및 제2 내부 전극(12, 13)은, 용량 형성부(18)에 있어서 교차하고, 서로 대향하고 있다. 또한, 제1 내부 전극(12)은, 엔드 마진부(21)에 의해 제2 외부 전극(15)으로부터 이격되어 있음으로써, 제2 외부 전극(15)으로부터 절연되어 있다. 또한, 제2 내부 전극(13)은, 엔드 마진부(20)에 의해 제1 외부 전극(14)으로부터 이격되어 있음으로써, 제1 외부 전극(14)으로부터 절연되어 있다.
제1 및 제2 내부 전극(12, 13)은, 각각 도전성 재료로 이루어지고, 적층 세라믹 콘덴서(10)의 내부 전극으로서 기능한다. 해당 도전성 재료로서는, 예를 들어 니켈(Ni), 구리(Cu), 팔라듐(Pd), 백금(Pt), 은(Ag), 금(Au), 또는 이들의 합금을 포함하는 금속 재료를 사용할 수 있고, 전형적으로는 니켈(Ni)을 주성분으로 하는 금속 재료가 채용된다.
용량 형성부(18) 및 엔드 마진부(20, 21)는, 세라믹스에 의해 형성되어 있다. 적층 세라믹 콘덴서(10)에서는, 제1 내부 전극(12)과 제2 내부 전극(13) 사이의 각 세라믹층의 용량을 크게 하기 위해서, 세라믹층을 구성하는 재료로서 고유전율의 재료가 사용된다. 용량 형성부(18) 및 엔드 마진부(20, 21)를 구성하는 재료로서는, 예를 들어 티타늄산 바륨(BaTiO3)계 재료의 다결정체, 즉 바륨(Ba) 및 티타늄(Ti)을 포함하는 페로브스카이트 구조의 다결정체를 사용할 수 있다.
또한, 용량 형성부(18) 및 엔드 마진부(20, 21)를 구성하는 재료는, 티타늄산 바륨(BaTiO3)계 이외에도, 티타늄산 스트론튬(SrTiO3)계, 티타늄산 칼슘(CaTiO3)계, 티타늄산 마그네슘(MgTiO3)계, 지르콘산 칼슘(CaZrO3)계, 티타늄산 지르콘산 칼슘(Ca(Zr, Ti)O3)계, 지르콘산 바륨(BaZrO3)계 또는 산화티타늄(TiO2)계 재료 등의 다결정체이어도 된다.
사이드 마진부(17) 및 커버부(19)도, 세라믹스에 의해 형성되어 있다. 사이드 마진부(17) 및 커버부(19)를 형성하는 세라믹스는, 용량 형성부(18)의 주상과 동종의 조성계를 주상으로 하는 유전체의 다결정체인 것이 바람직하다. 이에 의해, 소체(11)에 있어서의 내부 응력이 억제된다.
본 실시 형태에 따른 사이드 마진부(17), 용량 형성부(18), 커버부(19) 및 엔드 마진부(20, 21)는, 바륨(Ba) 및 티타늄(Ti) 이외에, 예를 들어 마그네슘(Mg), 망간(Mn), 알루미늄(Al), 칼슘(Ca), 바나듐(V), 크롬(Cr), 지르코늄(Zr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta), 니오븀(Nb), 규소(Si), 붕소(B), 이트륨(Y), 유로퓸(Eu), 가돌리늄(Gd), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 이테르븀(Yb), 리튬(Li), 칼륨(K) 또는 나트륨(Na) 등의 금속 원소를 1종 또는 복수종 더 함유해도 된다.
상기 구성에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15) 사이에 전압이 인가되면, 제1 내부 전극(12)과 제2 내부 전극(13) 사이의 복수의 세라믹층에 전압이 가해진다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15) 사이의 전압에 따른 전하가 축적된다.
또한, 적층 세라믹 콘덴서(10)의 구성은, 특정한 구성에 한정되지 않고, 적층 세라믹 콘덴서(10)에 요구되는 사이즈나 성능에 따라, 공지된 구성을 적절히 채용 가능하다. 예를 들어, 용량 형성부(18)에 있어서의 제1 및 제2 내부 전극(12, 13)의 매수는, 도 2, 도 3에 나타내는 매수에 한정되지 않고, 적절히 결정 가능하다.
도 4는, 적층 세라믹 콘덴서(10)의 도 1의 R-R’선을 따른 단면도이다. 도 5는, 적층 세라믹 콘덴서(10)의 도 4의 U-U’선을 따른 단면도이며, 적층부(16)의 측면 S2를 나타내는 도면이다. 또한, 도 5에서는, 측면 S2만을 나타내지만 측면 S1도 마찬가지의 구성을 갖는다.
제1 및 제2 외부 전극(14, 15)은, 도 3에 나타내는 바와 같이, 소체(11)를 적층부(16)의 단부면 S3, S4측으로부터 덮고 있다. 본 실시 형태에 따른 제1 외부 전극(14)은, 도 4에 나타내는 바와 같이, 적층부(16)의 측면 S1, S2와 사이드 마진부(17) 사이에 진입하는 진입부(14a)를 갖는다. 마찬가지로, 제2 외부 전극(15)은, 적층부(16)의 측면 S1, S2와 사이드 마진부(17) 사이에 진입하는 진입부(15a)를 갖는다.
진입부(14a)는 제1 외부 전극(14)과 일체적으로 형성되고, 도 5에 나타내는 바와 같이, 단부면 S3으로부터 X축 방향으로 연장된다. 진입부(14a)는, 엔드 마진부(20)의 Z축 방향 중앙부에 1개 설치되어 있다. 이에 의해, 제1 외부 전극(14)은, 단부면 S3뿐만 아니라 엔드 마진부(20)에 있어서도 제1 내부 전극(12)에 접속되어 있다.
진입부(15a)는 제2 외부 전극(15)과 일체적으로 형성되고, 도 5에 나타내는 바와 같이, 단부면 S4로부터 X축 방향으로 연장된다. 진입부(15a)는, 엔드 마진부(21)의 Z축 방향 중앙부에 1개 설치되어 있다. 이에 의해, 제2 외부 전극(15)은, 단부면 S4뿐만 아니라 엔드 마진부(21)에 있어서도 제2 내부 전극(13)에 접속되어 있다.
이와 같이, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)이 진입부(14a)를 갖고, 제2 외부 전극(15)이 진입부(15a)를 가짐으로써, 외부 전극(14, 15)과 내부 전극(12, 13)이 접속되는 영역을 넓게 확보할 수 있다. 또한, 도 5에서는, 측면 S2에 인접해서 배치되어 있는 진입부(14a, 15a)의 위치를 파선으로 나타낸다.
진입부(14a, 15a)는, 세라믹스보다도, 금속 재료로 형성된 내부 전극(12, 13) 쪽이 보다 견고하게 접속 가능하다. 이로 인해, 적층 세라믹 콘덴서(10)에서는, 외부 전극(14, 15)의 소체(11)에 대한 높은 접속 강도가 얻어진다. 따라서, 적층 세라믹 콘덴서(10)에서는, 외부 전극(14, 15)이 소체(11)로부터 박리되는 것을 방지할 수 있기 때문에, 높은 신뢰성이 얻어진다.
도 5에는, 진입부(14a)의 단부면 S3으로부터의 치수 D1과, 진입부(15a)의 단부면 S4로부터의 치수 D2와, 엔드 마진부(20)의 X축 방향의 치수 D3과, 엔드 마진부(21)의 X축 방향의 치수 D4가 도시되어 있다.
진입부(14a)의 치수 D1은, 엔드 마진부(20)의 치수 D3보다도 작다. 이에 의해, 제1 외부 전극(14)이, 제2 내부 전극(13)과 쇼트되는 것을 방지할 수 있다. 마찬가지로, 진입부(15a)의 치수 D2는, 엔드 마진부(21)의 치수 D4보다도 작다. 이에 의해, 제2 외부 전극(15)이, 제1 내부 전극(12)과 쇼트되는 것을 방지할 수 있다.
진입부(14a, 15a)의 치수 D1, D2가 클수록, 외부 전극(14, 15)과 소체(11)가 접속되는 영역을 크게 확보할 수 있다. 보다 상세하게, 진입부(14a, 15a)의 치수 D1, D2를 크게 함에 따라서, 소체(11)와 외부 전극(14, 15)과의 접속 강도가 향상된다. 이로 인해, 소체(11)와 외부 전극(14, 15)의 접속 강도를 향상시킨다는 관점에서, 진입부(14a, 15a)의 치수 D1, D2는, 큰 것이 바람직하다.
이 한편으로, 진입부(14a)의 치수 D1이 클수록, 진입부(14a)가 제2 내부 전극(13)에 근접한다. 또한, 진입부(15a)의 치수 D2가 클수록, 진입부(15a)가 제1 내부 전극(12)에 근접한다.
이로 인해, 진입부(14a)의 치수 D1이 클수록, 진입부(14a)가 형성되는 적층부(16)와 사이드 마진부(17) 사이의 간극 E1에 침입한 공기 중의 수분을 통하여, 진입부(14a)(외부 전극(14))가 제2 내부 전극(13)과 도통하기 쉬워진다.
마찬가지로, 진입부(15a)의 치수 D2가 클수록, 진입부(15a)가 형성되는 적층부(16)와 사이드 마진부(17) 사이의 간극 E2에 침입한 공기 중의 수분을 통하여, 진입부(15a)(외부 전극(15))가 제1 내부 전극(12)과 도통하기 쉬워진다.
즉, 적층 세라믹 콘덴서(10)에 내습 불량이 발생하기 쉬워진다.
따라서, 소체(11)에서는, 진입부(14a)의 치수 D1을 엔드 마진부(20)의 치수 D3의 30% 이하에 그치게 하고, 또한 진입부(15a)의 치수 D2를 엔드 마진부(21)의 치수 D4의 30% 이하에 그치게 하는 것이 바람직하다.
이에 의해, 적층 세라믹 콘덴서(10)에 있어서, 외부 전극(14, 15)과 소체(11)와의 접속 강도를 향상시키면서, 내습 불량을 억제하는 것이 가능하게 된다. 따라서, 적층 세라믹 콘덴서(10)의 신뢰성이 보다 향상된다.
도 6은, 적층 세라믹 콘덴서(10)의 내습성 평가 결과를 정리한 그래프이다. 적층 세라믹 콘덴서(10)의 내습성은, 적층 세라믹 콘덴서(10)의 흡습성을 시험함으로써 평가하였다.
구체적으로는, 진입부(14a, 15a)의 치수 D1, D2가 각각 상이한 수백개의 샘플을, 온도 45℃, 습도 95%, 10V의 정격 전압을 인가한 상태에서 보유 지지하는 흡습성 시험을 행하였다. 그리고, 흡습성 시험 후의 각 샘플에 대해서 전기 저항값을 측정하고, 전기 저항값이 10MΩ 미만인 샘플을 내습 불량이 발생한 샘플이라고 판단하였다.
여기서, 도 6에 나타내는 「진입부의 치수」란, 진입부(14a, 15a) 중 Y축 방향의 치수 D1, D2가 가장 큰 진입부의 치수이며, 「엔드 마진부의 치수」란, 이 진입부가 배치되어 있는 엔드 마진부(20, 21)의 Y축 방향의 치수이다. 또한, 「내습 불량률」이란, 상기 「엔드 마진부의 치수」에 대한 상기 「진입부의 치수」의 비율이 각각 상이한 수백개의 샘플 중 내습 불량이 발생한 샘플의 비율이다.
도 6을 참조하면, 진입부(14a, 15a)의 치수 D1, D2가 엔드 마진부(20, 21)의 치수 D3, D4보다 작으면, 내습 불량률이 10% 이내로 억제되고 있는 것을 확인할 수 있다. 그리고, 진입부(14a, 15a)의 치수 D1, D2가 엔드 마진부(20, 21)의 치수 D3, D4의 30% 이하이면, 내습 불량을 거의 확실하게 억제 가능하다는 것이 본원 발명자에 의해 실험적으로 확인되었다.
2. 적층 세라믹 콘덴서(10)의 제조 방법
도 7은, 적층 세라믹 콘덴서(10)의 제조 방법을 나타내는 흐름도이다. 도 8 내지 도 16은 적층 세라믹 콘덴서(10)의 제조 과정을 나타내는 도면이다. 이하, 적층 세라믹 콘덴서(10)의 제조 방법에 대해서, 도 7을 따라, 도 8 내지 도 16을 적절히 참조하면서 설명한다.
2.1 스텝 S01 : 세라믹 시트 준비 공정
스텝 S01에서는, 용량 형성부(18)를 형성하기 위한 제1 세라믹 시트(101) 및 제2 세라믹 시트(102)와, 커버부(19)를 형성하기 위한 제3 세라믹 시트(103)를 준비한다. 세라믹 시트(101, 102, 103)는, 절연성 세라믹스를 주성분으로 하고, 미소성의 유전체 그린 시트로서 구성된다. 세라믹 시트(101, 102, 103)는, 예를 들어 롤 코터나 닥터 블레이드를 사용해서 시트 형상으로 성형된다.
도 8은, 세라믹 시트(101, 102, 103)의 평면도이다. 이 단계에서는, 세라믹 시트(101, 102, 103)는 각 적층 세라믹 콘덴서(10)마다 잘라 나눠져 있지 않다. 도 8에는, 각 적층 세라믹 콘덴서(10)마다 잘라서 나눌 때의 절단선 Lx, Ly가 도시되어 있다. 절단선 Lx는 X축과 평행하고, 절단선 Ly는 Y축과 평행하다.
도 8에 나타내는 바와 같이, 제1 세라믹 시트(101)에는 제1 내부 전극(12)에 대응하는 미소성의 제1 내부 전극(112)이 형성되고, 제2 세라믹 시트(102)에는 제2 내부 전극(13)에 대응하는 미소성의 제2 내부 전극(113)이 형성되어 있다. 또한, 커버부(19)에 대응하는 제3 세라믹 시트(103)에는 내부 전극이 형성되어 있지 않다.
제1 및 제2 내부 전극(112, 113)은, 예를 들어 니켈(Ni)을 포함하는 도전성 페이스트를 사용해서 형성할 수 있다. 도전성 페이스트에 의한 제1 및 제2 내부 전극(112, 113)의 형성에는, 예를 들어 스크린 인쇄법이나 그라비아 인쇄법을 사용할 수 있다.
제1 및 제2 내부 전극(112, 113)은, 절단선 Ly에 의해 구획된 X축 방향에 인접하는 2개의 영역에 걸쳐 배치되고, Y축 방향으로 띠 형상으로 연장되어 있다. 제1 내부 전극(112)과 제2 내부 전극(113)은, 절단선 Ly에 의해 구획된 영역 1열씩 X축 방향으로 어긋나게 되어 있다. 즉, 제1 내부 전극(112)의 중앙을 통과하는 절단선 Ly가 제2 내부 전극(113) 사이의 영역을 통과하고, 제2 내부 전극(113)의 중앙을 통과하는 절단선 Ly가 제1 내부 전극(112) 사이의 영역을 통과하고 있다.
2.2 스텝 S02 : 적층 공정
스텝 S02에서는, 스텝 S01에서 준비한 세라믹 시트(101, 102, 103)를 적층함으로써 적층 시트(104)를 제작한다.
도 9는, 스텝 S02에서 얻어지는 적층 시트(104)의 분해 사시도이다. 도 9에서는, 설명의 편의상, 세라믹 시트(101, 102, 103)를 분해해서 나타내고 있다. 그러나, 실제의 적층 시트(104)에서는, 세라믹 시트(101, 102, 103)가 정수압 가압이나 1축 가압 등에 의해 압착되어 일체화된다. 이에 의해, 고밀도의 적층 시트(104)가 얻어진다.
적층 시트(104)에서는, 용량 형성부(18)에 대응하는 제1 세라믹 시트(101) 및 제2 세라믹 시트(102)가 Z축 방향으로 교대로 적층되어 있다.
또한, 적층 시트(104)에서는, 교대로 적층된 제1 및 제2 세라믹 시트(101, 102)의 Z축 방향 상하면에 커버부(19)에 대응하는 제3 세라믹 시트(103)가 적층된다. 또한, 도 9에 나타내는 예에서는, 제3 세라믹 시트(103)가 각각 3매씩 적층되어 있지만, 제3 세라믹 시트(103)의 매수는 적절히 변경 가능하다.
2.3 스텝 S03 : 절단 공정
스텝 S03에서는, 스텝 S02에서 얻어진 적층 시트(104)를 회전 날이나 압박 절단 날 등에 의해 절단함으로써 미소성의 적층 칩(116)을 제작한다.
도 10은, 스텝 S03 후의 적층 시트(104)의 평면도이다. 적층 시트(104)는, 보유 지지 부재 C에 고정된 상태에서, 절단선 Lx, Ly를 따라 절단된다. 이에 의해, 적층 시트(104)가 개편화되고, 적층 칩(116)이 얻어진다. 이때, 보유 지지 부재 C는 절단되어 있지 않고, 각 적층 칩(116)은 보유 지지 부재 C에 의해 접속되어 있다.
도 11은, 스텝 S03에서 얻어지는 적층 칩(116)의 사시도이다. 적층 칩(116)에는, 미소성의 용량 형성부(118), 커버부(119) 및 엔드 마진부(120, 121)가 형성되어 있다. 적층 칩(116)에서는, 절단면인 Y축 방향을 향한 양측면 S1, S2에 미소성의 제1 및 제2 내부 전극(112, 113)이 노출되어 있다.
2.4 스텝 S04 : 사이드 마진부 형성 공정
스텝 S04에서는, 적층 칩(116)의 측면 S1, S2에 미소성의 사이드 마진부(117)를 설치함으로써, 미소성의 소체(111)를 제작한다.
스텝 S04에서는, 적층 칩(116)의 양측면 S1, S2에 사이드 마진부(117)를 설치하기 위해서, 테이프 등의 보유 지지 부재의 재부착 등에 의해 적층 칩(116)의 방향이 적절히 변경된다.
특히, 스텝 S04에서는, 스텝 S03에 있어서의 적층 칩(116)의 절단면인 Y축 방향을 향한 양측면 S1, S2에 사이드 마진부(117)가 설치된다. 이로 인해, 스텝 S04에서는, 미리 보유 지지 부재 C로부터 적층 칩(116)을 박리시키고, 적층 칩(116)의 방향을 90도 회전시켜 두는 것이 바람직하다.
도 12 내지 도 14는, 스텝 S04의 프로세스를 나타내는 모식도이며, 적층 칩(116)에 사이드 마진 시트(117s)가 펀칭되는 모습을 나타내는 도면이다. 이하, 스텝 S04의 프로세스에 대해서 순서대로 설명한다.
우선, 사이드 마진부(117)를 형성하기 위한 사이드 마진 시트(117s)가 준비된다. 사이드 마진 시트(117s)는, 스텝 S01에서 준비되는 세라믹 시트(101, 102, 103)와 마찬가지로, 절연성 세라믹스를 주성분으로 하여, 미소성의 유전체 그린 시트로서 구성된다.
사이드 마진 시트(117s)는, 예를 들어 롤 코터나 닥터 블레이드가 사용되는 것에 의해 시트 형상으로 성형된다.
계속해서, 도 12에 나타내는 바와 같이, 평판 형상의 탄성체(400) 상에 사이드 마진 시트(117s)가 배치된다. 그리고, 적층 칩(116)의 측면 S2와 사이드 마진 시트(117s)가 Y축 방향에 대향하도록, 적층 칩(116)이 배치된다. 스텝 S04에서는, 적층 칩(116)의 방향이 테이프 등의 보유 지지 부재의 재부착 공정에 의해 적절하게 변경됨으로써, 도 12에 나타내는 바와 같이, 적층 칩(116)의 측면 S1이 테이프 T에 보유 지지되어 있다.
계속해서, 적층 칩(116)을 사이드 마진 시트(117s)를 향해서 Y축 방향으로 이동시킴으로써, 적층 칩(116)의 측면 S2를 사이드 마진 시트(117s)에 압박한다.
이때, 도 13에 나타내는 바와 같이, 적층 칩(116)이 사이드 마진 시트(117s)와 함께 탄성체(400)에 파고 든다. 이에 따라, 적층 칩(116)으로부터 탄성체(400)에 가해지는 Y축 방향의 가압력에 의해, 탄성체(400)가 Y축 방향으로 융기해서 사이드 마진 시트(117s)를 밀어올린다.
이에 의해, 탄성체(400)로부터 사이드 마진 시트(117s)에 전단력이 가해지고, 측면 S2와 Y축 방향에 대향하는 사이드 마진 시트(117s)가 분리된다. 그리고, 이 사이드 마진 시트(117s)가 측면 S2에 부착된다.
계속해서, 적층 칩(116)이 탄성체(400)와 이격되도록 적층 칩(116)을 Y축 방향으로 이동시키면, 도 14에 나타내는 바와 같이, 측면 S2에 부착된 사이드 마진 시트(117s)만이 탄성체(400)와 이격된다. 이에 의해, 적층 칩(116)의 측면 S2에 사이드 마진부(117)가 형성된다.
계속해서, 테이프 T에 보유 지지되어 있는 적층 칩(116)을 다른 테이프에 보유 지지시킴으로써, 적층 칩(116)의 측면 S1을 노출시키고, 측면 S1과 사이드 마진 시트(117s)를 Y축 방향으로 대향시킨다. 그리고, 측면 S2에 사이드 마진부(117)를 형성하는 상기 공정과 마찬가지의 공정을 거쳐, 측면 S1에도 사이드 마진부(117)를 형성한다.
이에 의해, 적층 칩(116)의 양측면 S1, S2에, 사이드 마진부(117)가 형성된 미소성의 소체(111)가 얻어진다.
스텝 S04에서는, 적층 칩(116)의 측면 S1, S2에 사이드 마진부(117)가 형성됨에 따라, 측면 S1, S2와 사이드 마진부(117) 사이에, 상술한 진입부(14a, 15a)에 대응하는 간극 E1, E2가 형성된다.
도 15, 도 16은, 스텝 S04에 의해 얻어지는 미소성의 소체(111)를 나타내는 도면이다. 도 15는 미소성의 소체(111)의 정면도이다. 도 16은 미소성의 소체(111)의 도 15의 V-V’선을 따른 단면도로서, 적층 칩(116)의 측면 S2를 나타내는 도면이다. 또한, 도 16에서는, 측면 S2만을 나타내지만, 측면 S1도 마찬가지의 구성을 갖는다.
진입부(14a)에 대응하는 간극 E1은, 도 16에 나타내는 바와 같이, 단부면 S3으로부터 X축 방향으로 연장되어, 엔드 마진부(120)의 Z축 방향 중앙부에 1개 설치되어 있다. 마찬가지로, 진입부(15a)에 대응하는 간극 E2는, 단부면 S4로부터 X축 방향으로 연장되어, 엔드 마진부(121)의 Z축 방향 중앙부에 1개 설치되어 있다.
도 16에는, 간극 E1의 단부면 S3으로부터의 치수 D5와, 간극 E2의 단부면 S4로부터의 치수 D6과, 엔드 마진부(120)의 X축 방향의 치수 D7과, 엔드 마진부(121)의 X축 방향의 치수 D8이 도시되어 있다. 또한, 도 17에서는, 측면 S2에 인접해서 배치되어 있는 간극 E1, E2의 위치를 파선으로 나타낸다.
간극 E1의 치수 D5는 엔드 마진부(120)의 치수 D7보다도 작다. 마찬가지로, 간극 E2의 치수 D6은 엔드 마진부(121)의 치수 D8보다도 작다.
본 실시 형태에서는, 간극 E1의 치수 D5는 엔드 마진부(120)의 치수 D7의 30% 이하이고, 간극 E2의 치수 D6은 엔드 마진부(121)의 치수 D8의 30% 이하인 것이 바람직하다.
간극 E1, E2의 수, 형상 및 배치는 특별히 한정되지 않고, 후술하는 스텝 S06에 있어서, 간극 E1, E2에 전극 재료가 충전됨으로써 형성되는 진입부(14a, 15a)의 구성에 따라서 적절히 결정 가능하다.
또한, 스텝 S04에서는, 간극 E1, E2는, 예를 들어 적층 칩(116)의 측면 S1, S2가 사이드 마진 시트(117s)를 펀칭할 때의 펀칭 조건을 조정함으로써 형성된다.
구체적으로는, 적층 칩(116)이 사이드 마진 시트(117s)를 펀칭할 때의 가압력이나 가압 속도, 또는 탄성체(400)의 탄성률이나, 사이드 마진 시트(117s)의 물성 등을 조정함으로써, 간극 E1, E2를 형성 가능하다.
2.5 스텝 S05 :소성 공정
스텝 S05에서는, 스텝 S04에서 얻어진 미소성의 소체(111)를 소성함으로써, 도 1 내지 도 3에 나타내는 적층 세라믹 콘덴서(10)의 소체(11)를 제작한다.
즉, 스텝 S05에 의해 제1 및 제2 내부 전극(112, 113)이 제1 및 제2 내부 전극(12, 13)이 되고, 적층 칩(116)이 적층부(16)가 된다. 또한, 사이드 마진부(117)가 사이드 마진부(17)가 되고, 엔드 마진부(120, 121)가 엔드 마진부(20, 21)가 된다.
스텝 S05에 있어서의 소체(111)의 소성 온도는, 적층 칩(116) 및 사이드 마진부(117)의 소결 온도에 기초하여 결정할 수 있다. 예를 들어, 세라믹스로서 티타늄산 바륨(BaTiO3)계 재료를 사용하는 경우에는, 소체(111)의 소성 온도는 1000 내지 1300℃ 정도로 할 수 있다. 또한, 소성은, 예를 들어 환원 분위기 하에서, 또는 저산소 분압 분위기 하에서 행할 수 있다.
본 실시 형태에서는, 미소성의 소체(111)를 소성할 때의 소성 조건을 조정함으로써도, 측면 S1, S2와 사이드 마진부(17) 사이에 간극 E1, E2를 형성하는 것이 가능하다.
구체적으로는, 예를 들어 적층 칩(116)의 세라믹스 조성과, 사이드 마진부(117)의 세라믹스 조성을 서로 다른 것으로 함으로써, 소성 시에 있어서, 적층 칩(116)과 사이드 마진부(117)의 수축 거동에 차를 발생시킨다. 이에 의해, 소성 후의 소체(11)에 있어서, 측면 S1, S2와 사이드 마진부(17) 사이에 간극 E1, E2를 형성하는 것이 가능하다.
또한, 소체(111)를 소성할 때의 소성 조건을 조정함으로써, 측면 S1, S2와 사이드 마진부(17) 사이에 간극 E1, E2를 형성하는 경우에는, 상기 스텝 S04에 있어서 간극 E1, E2를 형성하지 않아도 된다.
2.6 스텝 S06 : 외부 전극 형성 공정
스텝 S06에서는, 스텝 S05에서 얻어진 소체(11)에 제1 및 제2 외부 전극(14, 15)을 형성함으로써, 도 1 내지 도 3에 나타내는 적층 세라믹 콘덴서(10)를 제작한다.
스텝 S06에서는, 먼저, 소체(11)의 한쪽의 X축 방향 단부면을 덮도록 미소성의 전극 재료를 도포하고, 소체(11)의 다른 쪽의 X축 방향 단부면을 덮도록 미소성의 전극 재료를 도포한다. 이에 의해, 간극 E1, E2에 미소성의 전극 재료가 충전된다.
스텝 S06에서는, 미소성의 전극 재료는, 간극 E1, E2 전부에 충전되어도 되고, 일부에 충전되어도 된다. 그러나, 외부 전극(14, 15)과 소체(11)와의 접속 강도를 향상시킨다는 관점에서, 미소성의 전극 재료는 간극 E1, E2 전부에 충전되어 있는 것이 바람직하다.
미소성의 전극 재료의 도포 방법은, 미소성의 전극 재료를 간극 E1, E2 내에 충전 가능한 방법이면 되고, 특정한 방법에 한정되지 않는다. 미소성의 전극 재료의 도포 방법으로서는, 예를 들어, 침지법을 들 수 있다.
이어서, 소체(11)에 도포된 미소성의 전극 재료에, 예를 들어 환원 분위기 하에서, 또는 저산소 분압 분위기 하에서 베이킹(소성) 처리를 행하여, 소체(11)에 하지막을 형성한다. 그리고, 소체(11)에 베이킹된 하지막 상에, 중간막 및 표면막을 전해 도금 등의 도금 처리로 형성함으로써, 진입부(14a, 15a)를 갖는 외부 전극(14, 15)이 완성된다.
또한, 상기 스텝 S06에 있어서의 처리의 일부를, 스텝 S05 앞에 행해도 된다. 예를 들어, 스텝 S05 앞에 미소성의 소체(111)의 X축 방향 양 단부면에 미소성의 전극 재료를 도포하고, 스텝 S05에 있어서, 미소성의 소체(111)를 소결시킴과 동시에, 미소성의 전극 재료를 베이킹해서 제1 및 제2 외부 전극(14, 15)의 하지막을 형성해도 된다.
2.7 변형예
적층 세라믹 콘덴서(10)의 제조 방법은, 상술한 제조 방법에 한정되지 않고, 제조 공정의 변경이나 추가 등이 적절히 행하여져도 된다.
적층 칩(116)의 양측면 S1, S2에 사이드 마진부(117)를 형성하는 방법은, 상기 사이드 마진 시트(117s)를 펀칭하는 방법에 한정되는 것은 아니다.
예를 들어, 미리 절단되어 있는 사이드 마진 시트(117s)를 적층 칩(116)의 양측면 S1, S2에 부착함으로써, 사이드 마진부(117)를 형성해도 된다.
적층 칩(116)의 측면 S1, S2의 미리 절단된 사이드 마진부(117)를 부착함으로써 사이드 마진부(117)를 형성하는 경우에는, 예를 들어 이하의 방법에 의해 간극 E1, E2를 형성 가능하다. 도 17, 도 18은, 본 발명의 변형예에 따른 적층 세라믹 콘덴서(10)의 제조 과정을 나타내는 평면도이다.
우선, 도 17에 나타내는 바와 같이, 미리 절단되어 있는 사이드 마진 시트(117s)의 X축 방향 중앙부에 접착제 등의 접착 부재 G를 도포한다. 계속해서, 이 사이드 마진 시트(117s)를, 접착 부재 G가 측면 S1, S2의 X축 방향 중앙부에 배치되도록, 측면 S1, S2에 부착한다.
이에 의해, 도 18에 나타내는 바와 같이, 접착 부재 G가 배치되어 있지 않은 사이드 마진부(117)의 X축 방향 양단부와 측면 S1, S2 사이에 간극이 발생하고, 측면 S1, S2와 사이드 마진부(117) 사이에 간극 E1, E2가 형성된다.
상술한 방법에서는, 간극 E1, E2는, 측면 S1, S2에 사이드 마진부(117)가 형성됨에 따라 형성되지만, 이것에 한정되지 않는다. 예를 들어, 간극 E1, E2는, 소체(111)를 얻은 후에, 측면 S1, S2로부터 사이드 마진부(117)를 사후적으로 박리시킴으로써도 형성 가능하다.
이 경우, 세라믹스로 이루어지는 페이스트재에 적층 칩(116)의 양측면 S1, S2를 침지시켜서, 인상하는 침지법에 의해, 적층 칩(116)의 양측면 S1, S2에 사이드 마진부(117)를 형성해도 된다.
측면 S1, S2로부터 사이드 마진부(117)를 사후적으로 박리시킴으로써 간극 E1, E2를 형성하기 위해서는, 예를 들어 이하의 방법에 의해 실현 가능하다. 도 19, 도 20은, 본 발명의 변형예에 따른 적층 세라믹 콘덴서(10)의 다른 제조 과정을 나타내는 평면도이다.
즉, 도 19에 나타내는 바와 같이, 가압 부재(500)를 사용해서 소체(111)의 사이드 마진부(117)의 X축 방향 중앙부를 압박한다. 여기서, 사이드 마진부(117)를 가압하는 볼록부(500a)의 X축 방향의 치수는, 사이드 마진부(117)의 X축 방향의 치수보다도 작다.
이에 의해, 사이드 마진부(117)의 X축 방향 중앙부가 볼록부(500a)로부터 가압력을 받음으로써 사이드 마진부(117)의 X축 방향 양단부가 밀어 올려지고, 도 20에 나타내는 바와 같이, 사이드 마진부(117)와 측면 S1, S2 사이에 간극 E1, E2가 형성된다.
3. 기타 실시 형태
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상술한 실시 형태에만 한정되는 것이 아니라, 여러 가지 변경을 가할 수 있는 것은 물론이다.
예를 들어, 적층부(16)의 각 측면 S1, S2에 배치되는 진입부(14a, 15a)는, 상기 실시 형태와 같이 단수가 아니고, 복수이어도 된다. 도 21, 도 22는, 각 측면 S1, S2에 복수의 진입부(14a, 15a)를 갖는 적층 세라믹 콘덴서(10)의 단면도이다. 도 22는, 도 21의 W-W’선을 따른 단면도이다. 도 21, 도 22에 나타내는 구성에서는, 진입부(14a, 15a)가 각 측면 S1, S2에 3개씩 Z축 방향으로 서로 이격해서 배치되어 있다.
도 21, 도 22에 나타내는 바와 같이, 진입부(14a, 15a)가 각 측면 S1, S2에 있어서 복수 배치되어 있는 것에 의해, 소체(11)와 외부 전극(14, 15)과의 접속 강도가 보다 향상된다.
또한, 물론, 각 측면 S1, S2에 있어서의 진입부(14a, 15a)의 수는, 3개가 아니어도 되고, 2개이어도, 4개 이상이어도 된다. 또한, 도 21, 도 22에서는, 설명의 편의상, 진입부(14a, 15a)의 치수 D1, D2를 동일하게 나타내고 있지만, 진입부(14a, 15a)마다 치수 D1, D2가 상이해도 된다. 또한, 각 측면 S1, S2에 있어서의 진입부(14a, 15a)의 위치는 임의로 변경 가능하다.
또한, 진입부(14a, 15a)는, 상기 실시 형태와 같이 Z축 방향에 있어서 부분적으로 설치되어 있는 구성에 한정되지 않고, Z축 방향의 전체 폭에 걸쳐서 설치되어 있어도 된다. 도 23은, Z축 방향의 전체 폭에 걸쳐서 설치된 진입부(14a, 15a)를 갖는 적층 세라믹 콘덴서(10)의 단면도이다.
도 23에 나타내는 바와 같이, 진입부(14a, 15a)가 Z축 방향의 전체 폭에 걸쳐서 설치되어 있음으로써, 소체(11)와 외부 전극(14, 15)과의 접속 강도가 보다 향상된다.
또한, 진입부(14a, 15a)는, 적층부(16)의 양측면 S1, S2 중 어느 한쪽에만 배치되어 있어도 된다. 또한, 진입부(14a, 15a)는, 어느 한쪽뿐이어도 된다. 또한, 각 측면 S1, S2에 배치되는 진입부(14a, 15a)의 수나 배치는 상호 상이해도 된다. 게다가, 각 진입부(14a, 15a)의 형상은 서로 상이해도 된다.
10 : 적층 세라믹 콘덴서
11 : 소체
12 : 제1 내부 전극
13 : 제2 내부 전극
14 : 제1 외부 전극
14a, 15a : 진입부
15 : 제2 외부 전극
16 : 적층부
17 : 사이드 마진부
18 : 용량 형성부
19 : 커버부
20, 21 : 엔드 마진부
111 : 미소성의 소체
116 : 미소성의 적층 칩
E1, E2 : 간극

Claims (4)

  1. 제1 방향으로 적층된 복수의 세라믹층과, 상기 복수의 세라믹층 사이에 교대로 배치된 제1 및 제2 내부 전극과, 상기 제1 방향과 직교하는 제2 방향을 향하고, 상기 제1 내부 전극이 인출된 단부면과, 상기 단부면과 상기 제2 내부 전극 사이에 배치된 엔드 마진부와, 상기 제1 및 제2 방향과 직교하는 제3 방향을 향하고, 상기 제1 및 제2 내부 전극이 노출되는 측면을 갖는 적층부와, 상기 적층부의 상기 측면을 덮고, 절연성 세라믹스를 주성분으로 하는 사이드 마진부를 갖는 소체와,
    상기 엔드 마진부에 배치되고, 상기 단부면으로부터 상기 측면의 상기 복수의 세라믹층 중 적어도 하나를 포함하는 영역과 상기 사이드 마진부 사이에 진입하고, 상기 측면에 있어서 상기 제1 내부 전극 사이를 접속하는 진입부를 갖고, 상기 소체를 상기 단부면측으로부터 덮는 외부 전극을 구비하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 진입부의 상기 제2 방향의 치수는, 상기 엔드 마진부의 상기 제2 방향의 치수의 30% 이하인 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 진입부는, 상기 사이드 마진부와 상기 측면 사이에 있어서, 상기 엔드 마진부의 상기 제1 방향의 전체 폭에 걸쳐서 설치되는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 진입부는, 상기 사이드 마진부와 상기 측면 사이에 있어서, 상기 제1 방향으로 서로 이격해서 복수 설치되는 적층 세라믹 콘덴서.
KR1020170134067A 2016-10-26 2017-10-16 적층 세라믹 콘덴서 KR102398178B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016209785A JP6851174B2 (ja) 2016-10-26 2016-10-26 積層セラミックコンデンサ
JPJP-P-2016-209785 2016-10-26

Publications (2)

Publication Number Publication Date
KR20180045803A KR20180045803A (ko) 2018-05-04
KR102398178B1 true KR102398178B1 (ko) 2022-05-17

Family

ID=61971592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170134067A KR102398178B1 (ko) 2016-10-26 2017-10-16 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US10460876B2 (ko)
JP (1) JP6851174B2 (ko)
KR (1) KR102398178B1 (ko)
CN (1) CN107993843B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020184593A (ja) * 2019-05-09 2020-11-12 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7432335B2 (ja) 2019-10-09 2024-02-16 太陽誘電株式会社 積層セラミック電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227197A (ja) * 2011-04-15 2012-11-15 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120600B2 (ja) * 1989-10-06 1995-12-20 株式会社村田製作所 積層コンデンサの製造方法
JP2000173857A (ja) * 1998-12-04 2000-06-23 Hitachi Metals Ltd 電子部品及びノイズフィルタならびに電子部品の端子電極構造
JP2005235976A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
GB2413616B (en) * 2004-04-26 2007-02-14 Evolve Paintball Ltd Pneumatic spool valve
WO2007119281A1 (ja) * 2006-03-15 2007-10-25 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP2010021524A (ja) * 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP4835686B2 (ja) * 2008-12-22 2011-12-14 Ｔｄｋ株式会社 積層コンデンサ
JP5228890B2 (ja) * 2008-12-24 2013-07-03 株式会社村田製作所 電子部品およびその製造方法
JP2011151224A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP5605053B2 (ja) * 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
KR101525645B1 (ko) * 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
KR20130039400A (ko) 2011-10-12 2013-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR102004761B1 (ko) * 2012-09-26 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101412900B1 (ko) * 2012-11-06 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101412950B1 (ko) * 2012-11-07 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터
KR101452058B1 (ko) * 2012-12-06 2014-10-22 삼성전기주식회사 적층 세라믹 전자부품
KR101525662B1 (ko) * 2013-04-26 2015-06-03 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR20140038872A (ko) * 2013-07-17 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101514558B1 (ko) * 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6160572B2 (ja) * 2014-07-24 2017-07-12 株式会社村田製作所 コンデンサ素子およびその製造方法
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6672786B2 (ja) * 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
US10734159B2 (en) * 2016-12-22 2020-08-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227197A (ja) * 2011-04-15 2012-11-15 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US10460876B2 (en) 2019-10-29
JP2018073909A (ja) 2018-05-10
CN107993843A (zh) 2018-05-04
JP6851174B2 (ja) 2021-03-31
KR20180045803A (ko) 2018-05-04
CN107993843B (zh) 2021-06-15
US20180114645A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
JP7273093B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN107958782B (zh) 层叠陶瓷电容器及其制造方法
US11335507B2 (en) Multi-layer ceramic capacitor and method of producing the same
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7150437B2 (ja) 積層セラミックコンデンサの製造方法
JP7167227B2 (ja) 積層セラミックコンデンサ
CN102810397A (zh) 多层陶瓷电子元件和多层陶瓷电容器
US11049657B2 (en) Multilayer ceramic electronic component
KR20180103001A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2020053577A (ja) 電子部品
KR102398178B1 (ko) 적층 세라믹 콘덴서
JP7171796B2 (ja) 積層セラミックコンデンサ
JP6858217B2 (ja) 積層セラミックコンデンサの製造方法
JP7215459B2 (ja) 積層型電子部品
JP2023085559A (ja) 積層セラミック電子部品の製造方法
CN116612987A (zh) 层叠陶瓷电容器
CN111681872A (zh) 层叠陶瓷电子部件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant