CN106537534B - 层叠型电子部件及其安装构造体 - Google Patents

层叠型电子部件及其安装构造体 Download PDF

Info

Publication number
CN106537534B
CN106537534B CN201580038011.1A CN201580038011A CN106537534B CN 106537534 B CN106537534 B CN 106537534B CN 201580038011 A CN201580038011 A CN 201580038011A CN 106537534 B CN106537534 B CN 106537534B
Authority
CN
China
Prior art keywords
conductor
interarea
electronic component
laminated
laminated body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580038011.1A
Other languages
English (en)
Other versions
CN106537534A (zh
Inventor
西村道明
重永泰尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN106537534A publication Critical patent/CN106537534A/zh
Application granted granted Critical
Publication of CN106537534B publication Critical patent/CN106537534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种在安装在基板上时能够减少鸣音的层叠型电子部件及其安装构造体。在电介质层(5)与内部电极层(6)交替层叠的长方体状的层叠体(2)的外表面具备一对第1导体(3)以及一对第2导体(4)，第1导体(3)在包含位于层叠体(2)的电介质层(5)与内部电极层(6)的层叠方向的第1主面(7A)的长边(8)的中央并且不包含层叠体(2)的顶点V的部位，被设置于从第1侧面(10)到第1主面(7A)。第2导体(4)被设置于第2侧面(11)，第1导体(3)与第2导体(4)在外表面相互分离，并且经由内部电极层(6)而电连接。通过将这种层叠型电子部件(1)安装于基板(12)，以使得第1导体的延伸部(3b)与基板(12)对置，能够减少鸣音。

Description

层叠型电子部件及其安装构造体
技术领域
本发明涉及层叠型电子部件及其安装构造体。
背景技术
在电介质层与内部电极层被层叠而成的层叠型的电子部件中，若向电子部件同时施加直流电压和交流电压，则由于基于直流电压的电致伸缩效应，导致在电介质层产生形变，由于交流电压，导致电子部件本身产生振动。由于该电子部件的振动，导致电子部件通过焊锡等而被安装的基板产生振动，基板在可听频带的谐振频率下谐振时产生被称为“鸣音”的振动音。
为了减少这种“鸣音”，提出了抑制电子部件本身的形变并减少振动的方法(例如使用电致伸缩效应较小的低介电常数材料、通过内部电极图案来抑制电致伸缩效应等)、吸收电子部件的振动并抑制向基板的传递的方法(例如通过金属端子、引线来吸收振动、规定焊脚的高度等)。例如，在专利文献1中，公开了设为作为电容器的振动的传播介质的导电性材料与电容器振动最大的部分分离的安装构造，由此振动难以在电路基板中传播。
在先技术文献
专利文献
专利文献1：日本特开2013-065820号公报
发明内容
-发明要解决的课题-
但是，在对电子部件本身的形变进行抑制的情况下，由于材料的介电常数较低、电容发现区域变小等理由，例如在电容器等情况下，存在不能确保电容的问题。此外，在通过金属端子或引线来吸收振动的情况下，即使是专利文献1所述的安装构造，也存在制造工序、安装工序也复杂化、不能得到充分的振动的衰减效果的问题。
本发明鉴于上述问题而提出，其目的在于，提供一种在安装于基板上时能够减少鸣音的层叠型电子部件及其安装构造体。
-解决课题的手段-
本发明的层叠型电子部件具备：交替地层叠电介质层与内部电极层而成的长方体状的层叠体；和被设置于该层叠体的外表面的一对第1导体以及一对第2导体，所述层叠体具有：位于所述电介质层与所述内部电极层的层叠方向的一对长方形的第1、第2主面；与该主面的长边相邻的一对第1侧面；和与所述主面的短边相邻的一对第2侧面，所述第1导体被设置在包含所述第1主面或者所述第2主面的所述长边或者所述短边的中央并且不包含所述层叠体的顶点的部位，并且所述第1导体具有：从所述长边向所述第1侧面延伸或者从所述短边向所述第2侧面延伸的侧面部；和从所述长边或者所述短边向所述第1主面或者所述第2主面延伸的延伸部，所述第2导体被设置于所述第1侧面或者所述第2侧面，所述第1导体与所述第2导体在所述外表面相互分离，并且经由所述内部电极层而电连接。
本发明的安装构造体是将上述的层叠型电子部件的所述第1导体的延伸部与基板接合而成的。
-发明效果-
根据本发明，能够提供一种在安装于基板上时能够减少鸣音的层叠型电子部件及其安装构造体。
附图说明
图1是表示第1实施方式中的层叠型电子部件的图，图1(a)是立体图，图1(b)是图1(a)的A1-A1线剖视图，图1(c)是A2-A2线剖视图。
图2(a)是图1(a)的A3-A3线剖视图，图2(b)是比图2(a)更靠第1主面侧的剖视图，图2(c)是从第1主面侧来观察图1(a)的俯视图。
图3是表示将第1实施方式中的层叠型电子部件安装于基板的安装构造体的图1(a)的A1-A1线剖视图。
图4是从对称面侧来观察第1实施方式中的层叠型电子部件单体的10kHz下的振动模式的计算结果的立体图。
图5是表示第1实施方式的另一例子的图，图5(a)是立体图，图5(b)是图5(a)的B1-B1线剖视图。
图6是表示第2实施方式中的层叠型电子部件的图，图6(a)是立体图，图6(b)是从图6(a)的第1主面侧来观察的俯视图。
图7是表示第3实施方式中的层叠型电子部件的图，图7(a)是立体图，图7(b)是从图7(a)的第1主面侧来观察的俯视图，图7(c)是图7(a)的C-C线剖视图。
图8是表示现有的层叠型电子部件的图，图8(a)是立体图，图8(b)是从坐标轴的z轴方向来观察的俯视图，图8(c)是表示将层叠型电子部件安装于基板的现有的安装构造体的图，是图8(b)的D-D线剖视图。
图9是声压级的测定装置的示意图。
图10是表示现有的安装构造体中的层叠陶瓷电容器的声压级的图，图10(a)是表示实测的声压级的图，图10(b)是表示通过模拟而得到的声压级的图。
图11是表示向现有的层叠陶瓷电容器单体施加了4V的DC偏压的情况下的阻抗测定结果的图。
图12是现有的层叠陶瓷电容器单体的阻抗的模拟中使用的有限元法的模型的示意图。
图13是表示现有的层叠陶瓷电容器单体的10kHz下的振动模式的计算结果的立体图，图13(a)是从对称面侧来观察的图，图13(b)是从表面侧来观察的图。
图14是示意性地表示现有的层叠陶瓷电容器单体中的振动模式的节状部的立体图。
具体实施方式
参照附图来详细说明层叠型电子部件及其安装构造体。另外，在各附图中，对于相同的部件、部分使用共用的符号，省略重复的说明。根据附图，也存在省略了一部分的符号的图。此外，各附图中，为了容易说明而附上了xyz的坐标轴。
<第1实施方式>
如图1(a)～(c)所示，作为第1实施方式的层叠型电子部件1具备：长方体状的层叠体2、被设置在其外表面的一对第1导体3以及一对第2导体4。图1(b)是图1(a)的A1-A1线剖视图，如图1(b)所示，层叠体2是电介质层5与内部电极层6在坐标轴的z轴方向交替层叠的层叠体。另外，也存在将电介质层5与内部电极层6的层叠方向简称为层叠方向的情况。
在本实施方式的层叠型电子部件1中，对置的一对长方形的主面即第1主面7A以及第2主面7B位于层叠体2的层叠方向。第1主面7A以及第2主面7B均由一对长边8和一对短边9构成。层叠体2具有与第1、第2主面7A、7B的长边8相邻的一对对置的第1侧面10、和与短边9相邻的一对对置的第2侧面11。
第1导体3具有：被设置于第1侧面10的侧面部3a、和从侧面部3a向第1主面7A延伸的延伸部3b。侧面部3a被设置于比第1侧面10的层叠方向上的中央部更靠近第1主面7A一侧。第2导体4被设置于第2侧面11，从第1导体3分离。也就是说，在层叠体2的外表面，第1导体3与第2导体4相互分离，并不相连。
在本实施方式中，如图2(a)、图2(b)所示，存在至少2种内部电极层6。也就是说，一个仅具备引出部6b(图2(a))，另一个具备引出部6a以及引出部6b(图2(b))。
如图2(a)所示，仅具备引出部6b的内部电极层6进一步由具备实线所示的引出部6b的部分和具备虚线所示的引出部6b的部分构成，这些如图1(c)所示交替层叠。实线所示的引出部6b在图2(a)中，在位于左侧的第2侧面11露出，虚线所示的引出部6b在图2(a)中，在位于右侧的第2侧面11露出。
如图2(b)所示，具备引出部6a以及引出部6b的内部电极层6进一步由具备实线所示的引出部6a、6b的部分和具备虚线所示的引出部6a、6b的部分构成。在图2(b)中，实线所示的引出部6a在位于下侧的第1侧面10露出，实线所示的引出部6b在位于左侧的第2侧面11露出。虚线所示的引出部6a在位于上侧的第1侧面10露出，虚线所示的引出部6b在位于右侧的第2侧面11露出。
在图2(a)、图2(b)中，具备实线所示的引出部6b的内部电极层6通过左侧的第2导体4而相互电连接，进一步通过实线所示的引出部6a而与下侧的第1导体3的侧面部3a电连接。具备虚线所示的引出部6b的内部电极层6通过右侧的第2导体4而相互电连接，进一步通过虚线所示的引出部6a而与上侧的第1导体3的侧面部3a电连接。
这样，引出部6a被配置为在一对第1侧面10的任意一方交替露出，与第1导体3的侧面部3a电连接。引出部6b被配置为在一对第2侧面11的任意一个交替露出，与第2导体4电连接。具备引出部6a以及6b的内部电极层6被配置为第1导体3彼此、第2导体4彼此不导通。另外，在图1(b)中，表示了一对第1导体3分别与1层内部电极层6的引出部6a连接的例子，但也可以多层内部电极层6的引出部6a与一对第1导体3分别连接。
具备引出部6a以及6b的内部电极层6(图2(b))位于比第1侧面10中的层叠方向的中央部更靠第1主面7A一侧，仅具备引出部6b的内部电极层6(图2(a))构成除此以外的内部电极层6。
图2(c)是从第1主面7A侧来观察本实施方式的层叠型电子部件1的俯视图，表示各部的尺寸。如图2(c)所示，第1导体3位于包含长边8的中央部8c且不包含层叠体2的顶点V的部位。另外，所谓长边8的中央部8c，是指将长边8的长度二等分的二等分点。
引出部6a的第1侧面10中的露出部与第1导体3直接连接，因此能够保证振动的对称性并且能够降低安装时使基板振动的要素，从这点出发，优选包含长边8的中央部8c。
另外，图1(b)所示的电介质层5以及内部电极层6的构造是示意性的，实际较多使用几层～几百层的电介质层5和内部电极层6层叠的层叠体。这对于后述的其他方式也是同样的。
使用图2(c)来对各部的尺寸进行说明。图2(c)中，将长边8的长度设为L1，将短边9的长度设为L2。W1是长边8的长度方向(x轴方向)上的第1导体3的长度，P1是垂直于长边8的方向(y轴方向)上的延伸部3b的长度。从安装于基板时的基板的振动减少这方面出发，优选W1与L1的比(W1/L1)为0.35以下，进一步从安装可靠性这方面出发，优选为0.2以上。
对本实施方式的层叠型电子部件的安装构造体进行说明。图3是表示将层叠型电子部件1安装于基板12的状态的剖视图。在本实施方式的安装构造体中，如图3所示，层叠型电子部件1的第1导体3的延伸部3b与基板12上的连接盘图案13经由焊锡等导电性材料而被接合。这里，层叠型电子部件1和基板12被接合为第1主面7A与基板12的安装面隔着规定间隔而对置。在第1导体3与连接盘图案13之间，形成在连接盘图案13上涂敷的焊锡等的导电层14。在这种在基板12涂敷导电性材料来安装层叠型电子部件1的情况下，使用的导电性材料只要是与第1导体3的润湿性较好的材料，就不特别限制。
图3中，H0是层叠体2的层叠方向(z轴方向)上的层叠型电子部件1的高度，H1是第1侧面10上的第1导体3的侧面部3a的层叠方向(z轴方向)的长度，C是基板12的安装面与层叠型电子部件1的间隔。
另一方面，如图8(a)所示，现有的层叠型电子部件具备：长方体状的层叠体102、和分别被设置于其两端部的外表面的外部电极103。图8(b)是从图8(a)的z轴方向来观察的俯视图，图8(c)是表示现有的安装构造体的剖视图。
如图8(c)所示，层叠体102是电介质层105与内部电极层106交替地被层叠的层叠体。内部电极层106在层叠体102的两端面的任意一个与外部电极103电连接。
例如，作为层叠型电子部件之一的层叠陶瓷电容器使用钛酸钡等具有强介电性的材料来作为电介质层105，使用Ni等金属材料来作为内部电极层106。此外，外部电极103通常使用烧制Cu糊膏来作为基底电极并在其表面实施Ni以及Sn镀覆后的部件。
在现有的层叠型电子部件中，如图8(c)所示，外部电极103与基板12上的连接盘图案13在经由焊锡114而电连接的状态下被固定。焊锡114填埋在外部电极103与连接盘图案13之间的间隙，并且进一步覆盖外部电极103，外部电极103覆盖层叠体102的端面、侧面以及上下表面的一部分。
若向以这种状态被安装的层叠陶瓷电容器施加直流电压(DC偏压)以及交流电压，则由于基于直流电压的电致伸缩效应，导致在电介质层105产生压电性质，由于交流电压而产生压电振动。进一步地，层叠陶瓷电容器的压电振动经由焊锡114而传至基板12，基板12产生振动。基板12在可听频段的谐振频率谐振时产生被称为“鸣音”的振动音。
作为一个例子，对将作为现有的层叠型电子部件的层叠陶瓷电容器安装于基板12的现有的安装构造体的情况下的鸣音进行测定。测定中，作为层叠陶瓷电容器，使用1005型的层叠陶瓷电容器(电容10μF，额定电压4V，以下，也称为评价部件)，作为基板12，使用由100×40mm、厚度0.8mm的FR材料构成的部件。层叠陶瓷电容器使用Sn-Ag-Cu(SAC)系的焊锡来安装于基板12的中央。在将评价部件安装于基板12之后，通过显微镜来观察安装状态，确认了焊锡114的焊脚高度为460μm、基板12与评价部件的间隔C为45μm。
测定是使用图9所示的声压级的测定装置来进行的。将把评价部件安装于基板12的安装基板21(以下，也简称为安装基板)设置在消声箱22(内部尺寸600×700mm，高度600mm)内，在垂直于基板12的方向上与基板12的中央分离3mm的位置设置集音话筒23，通过集音话筒23来对鸣音进行集音。通过放大器24以及FET分析仪25(小野测器制DS2100)来测定被集音的声音的声压级。图10(a)中表示向层叠陶瓷电容器施加4V的直流电压(DC偏压)以及20Hz～20kHz、1Vp-p的交流电压时的鸣音测定结果。
另外，在图10(a)中，以A特性声压级(dBA)表示声压级，0dBA相当于人类能够作为声音而听到的最低的声压级。A特性声压级是对每个频率进行了加权的声压级，以使得接近于人类的听觉，被记载为声量计(噪声计)的标准(JISC1509-1：2005)。
接下来，针对层叠陶瓷电容器单体的压电振动进行模拟。首先，在向评价部件施加了4V的直流电压(DC偏压)的状态下测定阻抗。图11中表示测定结果。
使用基于评价部件的模型(电介质材料：钛酸钡系材料，内部电极：Ni，外部电极：Cu，层叠体尺寸：1100×620×620μm，外部电极厚度20μm)来进行阻抗的模拟。对存在于2GHz以上的频域的压电谐振峰值，进行评价部件的材料参数的拟合，以使得与测定出的实测值一致。图12是示意性地表示阻抗的模拟中使用的有限元法的模型的图。这是考虑了对称性的1/8模型，在图12的前面呈现的2个剖面以及下侧的剖面是对称面。
表1中表示通过拟合而得到的电介质层105的参数(弹性刚度cij以及压电常量eij)。根据表1可知，评价部件的电介质层105的材料特性中存在各向异性(c11＞c33，c22＞c33)。认为这是由于基于内部电极层106的压缩应力所导致的。
[表1]
基于得到的电介质层105的参数和测定中使用的安装基板21(焊脚高度460μm，基板与评价部件的间隔45μm)，来制作安装构造体的模型，并进行模拟。图10(b)是表示将通过模拟得到的安装基板21的振动振幅换算为A特性声压级的结果的图。鸣音的频率特性依赖于评价部件的振动特性和安装基板21的谐振模式。因此，图10(b)所示的模拟的结果特别是在声压较高的10kHz以下的低频域，声压级、频率特性均与图10(a)所示的实测值一致。因此，通过使用该参数来进行模拟，能够确认针对使安装构造体、评价部件本身的构造变化时的鸣音的影响。
此外，使用得到的参数，对评价部件的可听频段(20Hz～20kHz)中的振动模式进行计算。计算中使用上述的1/8模型。图13中表示10kHz处的计算结果。另外，图13(a)是从1/8模型的内部侧(对称面一侧)来观察的图，图13(b)是从与图13(a)相反的一侧、即1/8模型的外部侧(上表面一侧)来观察的图。这里，虚线表示未施加交流电压的状态的评价部件的形状，实线表示由于交流电压而最大位移的状态的评价部件的形状。根据其结果可知，在可听频域，评价部件在层叠面方向进行扩展振动，在厚度方向(层叠方向)进行伸缩振动。根据其结果可知，如示意性地表示评价部件整体的图14所示，在位于评价部件的层叠方向的2个主面，在各边的中央部存在振动振幅较小的区域、即也能称为振动的节的区域(以下，称为节状部)15。这种节状部15与评价部件同样地，也存在于本实施方式的层叠型电子部件1。因此，认为在将层叠型电子部件1经由第1导体3以及焊锡等的导电层14来固定于基板12时，通过在其节状部15进行固定，层叠型电子部件1的压电振动向基板12的传播被抑制，能够减少鸣音。
在本实施方式中，通过在存在于层叠型电子部件1的这种节状部15上设置第1导体3，能够经由第1导体3来将层叠体的节状部15固定于基板12。
在引出部6a仅存在于层叠方向的一部分、即第1主面7A的附近的部件中，确认了振动的节状部15存在，并且确认了基于本实施方式的对鸣音的减少的效果，因此使用本实施方式的以下这种模型，进行鸣音的模拟。层叠体2的外部尺寸与评价部件相同，具有引出部6a的内部电极层6被配置在层叠方向上从第1主面7A到90μm的范围。如图2(b)所示，引出部6a在第1侧面10，在长边8的中央部8c附近以260μm的宽度露出，并与第1导体3电连接。如图2(c)以及图3所示，第1导体3将W1设为280μm，将H1设为100μm，将P1设为80μm。此外，本实施方式的安装构造体中的C设为70μm。与层叠型电子部件1有关的其他条件与所述的评价部件中的鸣音的模拟相同。
图4中表示10kHz处的本实施方式的层叠型电子部件1的振动模式。另外，在该振动模式的计算中，考虑到本实施方式的层叠型电子部件1的对称性，使用1/2模型。图4是从1/2模型的对称面侧来观察的图。这里，虚线表示未施加交流电压的状态的层叠型电子部件1的形状，实线表示由于交流电压而最大位移的状态的层叠型电子部件1的形状。能够确认在构成主面7的长边8以及短边9的中央部存在振动的节状部15。另外，在本实施方式的振动模式的模拟中，使用将第1导体3的P1设为0μm的模型。
若将通过本实施方式中的声压的模拟而得到的结果在5Hz～20kHz的频域进行平均，则结果为声压级的平均值相对于现有的安装构造体减少了19dBA。
另外，虽然在本实施方式中，在上述的模拟中，将W1(280μm)相对于L1(1100μm)的比(W1/L1)设为0.25，但即使将其设为0.35，声压级也能够比以往减少10dBA左右。此外，从安装性这方面出发，优选W1/L1为0.2以上。
另外，在本实施方式的安装构造体中，层叠型电子部件1与基板12的安装面不直接接触。特别地，层叠型电子部件1与基板12的安装面的间隔即C相对于H0的比(C/H0)是0.05以上，特别优选是0.1以上。
进一步地，根据所述的评价部件以及本实施方式的振动模式解析的结果，由于在构成层叠体2的各表面的中央附近，振动振幅较大，因此优选H1相对于H0的比(H1/H0)是0.4以下。此外，由于在主面7，在中央附近，振动振幅也较大，因此优选垂直于长边8的方向的第1导体3的长度P1相对于L2的比率(P1/L2)为0.25以下。
如上所述，在本实施方式中，层叠型电子部件1通过第1导体3而被固定于基板12。因此，通过将第1导体3设置在层叠型电子部件1的节状部15、即包含第1主面7A的长边8的中央部8c并且不包含层叠体2的顶点V的部位，能够抑制鸣音。另一方面，第2导体4承担内部电极层6彼此的电连接，未有助于与基板12的固定。因此，第2导体4不与基板12接触，被设置在层叠体2的外表面与第1导体3分离的位置即可，也可以被设置为包含第1、第2侧面10、11的中央或层叠体2的顶点V。
例如图1所示，第2导体4也可以被设置在遍及第2侧面11(未设置第1导体3的侧面部3a的侧面)的几乎整面，也可以在第2侧面11的短边方向(y轴方向)的一部分，被设置在遍及层叠方向(z轴方向)的整体(从第1主面7A的短边9到第2主面7B的短边9)。也可以被设置为包含第2主面7B的短边9并且不包含第1主面7A的短边9。
另外，在本实施方式中，第1导体3也可以不仅被设置在第1主面7A侧，如图5所示，还被设置在第2主面7B侧的相同的部位。优选设置于第2主面7B侧的第1导体3的配置为与第1主面7A侧上下对称。由此，能够将设置于第1、第2主面7A侧、7B侧的第1导体3均用作为基板连接用的电极，安装变得容易。
<第2实施方式>
在第2实施方式中，如图6所示，第1导体3被设置为包含短边9的中央部9c，具有向第2侧面11延伸的侧面部3a。第2导体4被设置于第1侧面10。在第1实施方式中，表示了第2导体4被设置在未设置有第1导体3的第2侧面11的几乎整面的例子，但也可以如本实施方式这样，仅设置在未设置有第1导体3的第1侧面10的一部分。此外，第2导体4在层叠体2的外表面与第1导体3分离即可，其一部分也可以蔓延到第1、第2主面7A、7B、设置有第1导体3的侧面部3a的侧面。
<第3实施方式>
在第3实施方式中，如图7所示，第1导体3被设置为包含长边8的中央部8c，具有向第1侧面10延伸的侧面部3a。在本实施方式中，2对第2导体4与第1导体3同样地被设置于第1侧面10。在本实施方式中，具备图7(c)的右边所示的引出部6a以及6b的内部电极层6位于比层叠方向的中央部更靠第1主面7A一侧。
这样，第2导体4在第1侧面10与第1导体3分离即可，可以被设置在与第1导体3的侧面部3a相同的侧面上，也可以被设置在作为第1侧面10与第2侧面11的边界的边。此外，第2导体4也可以不是一对而设置二对以上。
此外，也可以还具有仅具备引出部6a的内部电极层6。也就是说，也可以将仅具备引出部6a的内部电极层6配置在层叠体2的最靠第1主面7A一侧，依次配置具备引出部6a以及6b的内部电极层6以及仅具备引出部6b的内部电极层6，第2导体4被设置为与长边8或者短边9分离。
在上述的各实施方式中，内部电极层6的形状、配置结合第1导体3以及第2导体4的配置来适当地变更即可。
另外，针对上述的各实施方式中的第1导体3以及第2导体4，将其形状主要设为矩形，基于其形状能够说明尺寸或比率的优选的范围，但这并不将第1导体3、第2导体4的形状限定为矩形，也可以是其他各种形状、不定形状。此外，基于通过上述的模拟而确认的有关层叠型电子部件1的振动模式、节状部15的说明，在不脱离本发明的主旨的范围内，能够进行各种变更、变形。
本发明例如在将把钛酸钡系等铁电材料用于电介质层5、把Ni、Cu、Ag、Ag-Pd等金属材料用于内部电极层6的层叠陶瓷电容器设为层叠型电子部件1的情况下，被适当地使用。在其他层叠型电子部件1中，也能够应用于需要对基于层叠型电子部件1本身的压电振动的、安装有层叠型电子部件1的基板12等的激发进行抑制等情况。本发明特别是在1005型以上的型式(外形尺寸的大小为1005型以上)的层叠型电子部件1中能够发挥显著的效果。
本发明能够应用于现有的各种的层叠型电子部件1。此外，也具有不需要为了安装于基板12的特别的夹具的优点。
另外，在本实施方式中，对使用一般形状的层叠陶瓷电容器来作为层叠型电子部件1的一个例子进行了说明，但除此以外也能够应用于薄型的部件、具有各种构造的层叠型电子部件1。
进一步地，作为第1导体3以及第2导体4，例如可以采用被用作为很多层叠陶瓷电容器的外部电极的、在由Cu构成的基底电极实施Ni以及Sn镀覆后的部件，但也能够适当地使用不使用基底电极而仅由镀覆电极构成的第1导体3以及第2导体4。由于由Cu构成的基底电极比较柔软，在某种程度上吸收层叠体2的压电振动并使其衰减，但在仅是镀覆电极的情况下，层叠体2的压电振动不被第1导体3衰减，鸣音变得明显，因此通过应用本发明能够得到更大的鸣音抑制效果。
-符号说明-
1 层叠型电子部件
2、102 层叠体
3 第1导体
103 外部电极
4 第2导体
5、105 电介质层
6、106 内部电极层
7A 第1主面
7B 第2主面
8 长边
8c 长边的中央
9 短边
9c 短边的中央
10 第1侧面
11 第2侧面
12 基板
13 连接盘图案
14、114 焊锡
15 节状部
21 安装基板
22 消声箱
23 集音话筒
24 放大器
25 FET分析仪

Claims (6)

1.一种层叠型电子部件，其特征在于，具备：
长方体状的层叠体，交替地层叠电介质层与内部电极层而成；和
一对第1导体以及一对第2导体，被设置于该层叠体的外表面，
所述层叠体具有：位于所述电介质层与所述内部电极层的层叠方向的一对长方形的第1主面、第2主面、与该主面的长边相邻的一对第1侧面、及与所述主面的短边相邻的一对第2侧面，
所述第1导体被设置于包含所述第1主面的所述短边的中央并且不包含所述层叠体的顶点的部位，并且所述第1导体具有：从所述短边向所述第2侧面延伸的侧面部、和从所述短边向所述第1主面延伸的延伸部，
所述第2导体被设置于所述第1侧面或者所述第2侧面，
所述第1导体与所述第2导体在所述外表面相互分离，并且经由所述内部电极层而电连接，
所述第1导体的所述侧面部在所述层叠方向上的长度是所述层叠体在所述层叠方向上的长度的0.4倍以下，
在将所述长边的长度设为L1，将所述短边的长度方向上的所述第1导体的长度设为W1时，所述W1相对于所述L1之比W1/L1为0.35以下。
2.一种层叠型电子部件，其特征在于，具备：
长方体状的层叠体，交替地层叠电介质层与内部电极层而成；和
一对第1导体以及一对第2导体，被设置于该层叠体的外表面，
所述层叠体具有：位于所述电介质层与所述内部电极层的层叠方向的一对长方形的第1主面、第2主面、与该主面的长边相邻的一对第1侧面、及与所述主面的短边相邻的一对第2侧面，
所述第1导体被设置于包含所述第1主面的所述长边的中央并且不包含所述层叠体的顶点的部位，并且所述第1导体具有：从所述长边向所述第1侧面延伸的侧面部、和从所述长边向所述第1主面延伸的延伸部，
所述第2导体被设置于所述第1侧面或者所述第2侧面，
所述第1导体与所述第2导体在所述外表面相互分离，并且经由所述内部电极层而电连接，
所述第1导体的所述侧面部在所述层叠方向上的长度是所述层叠体在所述层叠方向上的长度的0.4倍以下，
在将所述长边的长度设为L1，将所述长边的长度方向上的所述第1导体的长度设为W1时，所述W1相对于所述L1之比W1/L1为0.35以下。
3.根据权利要求1或2所述的层叠型电子部件，其特征在于，
所述第1导体的所述侧面部与所述第2导体分别被设置于所述第1侧面以及所述第2侧面之中不同的侧面。
4.根据权利要求1或2所述的层叠型电子部件，其特征在于，
在所述第1侧面以及所述第2侧面之中的任意一个，设置所述第1导体的所述侧面部以及所述第2导体。
5.根据权利要求1或2所述的层叠型电子部件，其特征在于，
所述第2导体被设置在所述第1侧面或者所述第2侧面的整个所述层叠方向上。
6.一种安装构造体，其特征在于，
该安装构造体是将权利要求1～5的任意一项所述的层叠型电子部件的所述第1导体的延伸部与基板接合而成的。
CN201580038011.1A 2014-07-30 2015-07-28 层叠型电子部件及其安装构造体 Active CN106537534B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-155083 2014-07-30
JP2014155083 2014-07-30
PCT/JP2015/071365 WO2016017634A1 (ja) 2014-07-30 2015-07-28 積層型電子部品およびその実装構造体

Publications (2)

Publication Number Publication Date
CN106537534A CN106537534A (zh) 2017-03-22
CN106537534B true CN106537534B (zh) 2019-07-26

Family

ID=55217534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580038011.1A Active CN106537534B (zh) 2014-07-30 2015-07-28 层叠型电子部件及其安装构造体

Country Status (4)

Country Link
US (2) US10141112B2 (zh)
JP (1) JP6239764B2 (zh)
CN (1) CN106537534B (zh)
WO (1) WO2016017634A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615105B2 (en) 2017-10-20 2020-04-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102500116B1 (ko) * 2018-04-19 2023-02-15 삼성전기주식회사 복합 전자부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576497B2 (en) * 1998-03-31 2003-06-10 Tdk Corporation Chip-type electronic component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7077547B2 (en) * 2004-07-29 2006-07-18 Nordson Corporation Shuttered lamp assembly and method of cooling the lamp assembly
JP4230469B2 (ja) 2005-03-31 2009-02-25 Ｔｄｋ株式会社 積層コンデンサ
JP2007194312A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2012023322A (ja) * 2010-07-13 2012-02-02 Maruwa Co Ltd チップ型積層セラミックコンデンサ及びその製造方法
JP5126327B2 (ja) * 2010-09-24 2013-01-23 Ｔｄｋ株式会社 積層コンデンサ
JP5884653B2 (ja) 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
US9374901B2 (en) * 2012-08-10 2016-06-21 Murata Manufacturing Co., Ltd. Monolithic capacitor mounting structure and monolithic capacitor
US20150032537A1 (en) * 2013-07-26 2015-01-29 Bank Of America Corporation Analysis of e-receipt data for loyalty card usage
KR20140038876A (ko) 2013-08-13 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9653212B2 (en) * 2013-08-13 2017-05-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576497B2 (en) * 1998-03-31 2003-06-10 Tdk Corporation Chip-type electronic component

Also Published As

Publication number Publication date
US20170186545A1 (en) 2017-06-29
CN106537534A (zh) 2017-03-22
WO2016017634A1 (ja) 2016-02-04
JP6239764B2 (ja) 2017-11-29
US10141112B2 (en) 2018-11-27
JPWO2016017634A1 (ja) 2017-04-27
US20190206628A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
CN105849835B (zh) 层叠型电子部件及其安装结构体
CN105900195B (zh) 层叠型电子部件及其安装构造体
US11817262B2 (en) Low noise capacitors
KR20140038876A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102597151B1 (ko) 전자 부품
JP2012033650A (ja) セラミックコンデンサ
JP2012033651A (ja) セラミックコンデンサ
CN106537534B (zh) 层叠型电子部件及其安装构造体
JP2012033652A (ja) セラミックコンデンサ
JP2012033632A (ja) セラミックコンデンサ
US9318260B2 (en) Capacitor-mounted structure and capacitor
JP6585340B2 (ja) 積層型電子部品およびその実装構造体
JP2016219624A (ja) 積層型コンデンサおよびその実装構造体
WO2016171261A1 (ja) 積層セラミックコンデンサおよび実装構造体
JP6400924B2 (ja) 電子部品の実装構造
US7235978B2 (en) Device for measuring impedance of electronic component
JP5729363B2 (ja) 品質評価装置、品質評価方法及び評価用基板
JP4449955B2 (ja) 表面実装用電子部品のインピーダンス測定方法
JP2016207718A (ja) 積層型コンデンサおよびその実装構造
JP2008131192A (ja) コンデンサマイクロホン

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant