JP4400583B2 - 積層コンデンサ及びその製造方法 - Google Patents

Description

本発明は、積層コンデンサ及びその製造方法に関する。

この種の積層コンデンサとして、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極とを備えたものが知られている（例えば、特許文献１参照）。

デジタル電子機器に搭載されている中央処理装置（ＣＰＵ）に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になったため、デカップリングコンデンサと呼ばれる積層コンデンサが電源に接続されるようになった。そして、負荷電流の過渡的な変動時にこの積層コンデンサからＣＰＵに電流を供給して、電源電圧の変動を抑えるようにしている。

近年、ＣＰＵの動作周波数の更なる高周波数化に伴って、負荷電流は高速でより大きなものとなっており、デカップリングコンデンサに用いられる積層コンデンサには、大容量化と共に等価直列抵抗（ＥＳＲ）を大きくしたいという要求がある。特許文献１に記載された積層コンデンサでは、端子電極が抵抗率の大きい抵抗層を含むことにより、等価直列抵抗を大きくすることが可能な構成となっている。
特開平５−２８３２８３号公報

本発明は、等価直列抵抗の制御を容易に且つ精度良く行うことが可能な積層コンデンサ、及びその製造方法を提供することを課題とする。

ところで、本発明者は、等価直列抵抗を制御することができる積層コンデンサについて鋭意検討を行った結果、端子電極に含まれる抵抗層の厚みを制御することで等価直列抵抗を制御することが可能となる、という事実を見出すに至った。この事実に対し、さらなる研究を重ねたところ、抵抗層が積層体の側面全域を覆うように形成されている場合、抵抗層の厚みを精度良く制御することは極めて困難となってしまうという問題が発生することを新たに見出すに至った。

そこで、本発明者は、抵抗層としての機能を担保するのに必要十分な幅まで抵抗層の幅を狭くすることで抵抗層の厚みを精度良く制御できるようになり、その結果等価直列抵抗を容易に且つ精度良く制御することができる積層コンデンサについて思い至った。

このような検討結果を踏まえ、本発明による積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、積層体の側面に配置された第１及び第２の端子電極とを備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第１及び第２の内部電極を含み、各第１の内部電極は、静電容量形成部と、当該静電容量形成部から第１の端子電極が配置された側面に端部が露出するように伸びて第１の端子電極と電気的に接続されるとともに、第１の幅を有する引き出し部とを含み、各第２の内部電極は、誘電体層を介して第１の内部電極に含まれる静電容量形成部と積層方向で対向する静電容量形成部と、当該静電容量形成部から第２の端子電極が配置された側面に伸びて第２の端子電極と電気的に接続される引き出し部とを含み、第１の端子電極は、第１の内部電極よりも抵抗率が大きい抵抗層を含み、抵抗層は、第１の端子電極が配置された側面の幅より狭く且つ第１の幅より広い第２の幅を有し、積層体の側面に露出する引き出し部の端部をすべて連続的に覆うことを特徴とする。

上記の積層コンデンサの第１の端子電極は、第１の内部電極よりも抵抗率が大きい抵抗層を含む。当該抵抗層は、第１の内部電極の引き出し部より幅が広く、第１の内部電極に含まれる引き出し部の端部をすべて覆う。そのため、第１の内部電極は抵抗層と電気的に接続されることとなり、上記積層コンデンサは等価直列抵抗を大きくすることが可能となる。また、第１の端子電極の抵抗層の幅（第２の幅）は、第１の端子電極が配置された側面の幅に比べて狭い。そのため、積層体の側面全域を覆うような抵抗層を含む端子電極を備える積層コンデンサに比べ上記積層コンデンサでは抵抗層の面積を小さくすることが可能となる。したがって、上記積層コンデンサでは、抵抗層の厚みがばらつくことを容易に抑制でき、等価直列抵抗の制御を容易に且つ精度良く行うことが可能となる。また、等価直列抵抗の制御を精度良く行うことで、積層コンデンサの歩留まりも向上する。

本発明による積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、積層体の側面に配置された第１及び第２の端子電極とを備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第１及び第２の内部電極を含み、各第１の内部電極は、静電容量形成部と、第１の幅を有する複数の引き出し部とを含み、各第１の内部電極に含まれる各引き出し部は、当該第１の内部電極に含まれる静電容量形成部から第１の端子電極が配置された側面に端部が露出するように伸びて第１の端子電極と電気的に接続され、各第１の内部電極に含まれる複数の引き出し部は、当該第１の内部電極以外の他の第１の内部電極それぞれに含まれる複数の引き出し部と積層方向で見て略重なって、積層方向に沿った引き出し部の組を複数形成するように配置され、各第２の内部電極は、誘電体層を介して第１の内部電極に含まれる静電容量形成部と積層方向で対向する静電容量形成部と、当該静電容量形成部から第２の端子電極が配置された側面に伸びて第２の端子電極と電気的に接続される引き出し部とを含み、第１の端子電極は、第１の内部電極よりも抵抗率が大きい複数の抵抗層を含み、複数の抵抗層の幅の総和は、第１の端子電極が配置された側面の幅より狭く、各抵抗層は、第１の幅より広い第２の幅を有すると共に、複数の第１の内部電極の複数の引き出し部の積層方向に沿った複数の組それぞれに対応し、各組に含まれる引き出し部の端部をすべて連続的に覆うことを特徴とする。

上記の積層コンデンサの第１の端子電極は、第１の内部電極よりも抵抗率が大きい複数の抵抗層を含む。各抵抗層は、第１の内部電極の各引き出し部より幅が広く、当該抵抗層に対応する第１の内部電極の引き出し部の端部をすべて覆う。そのため、第１の内部電極は抵抗層と電気的に接続されることとなり、上記積層コンデンサは等価直列抵抗を大きくすることが可能となる。また、第１の端子電極の複数の抵抗層の幅（第２の幅）の総和は、第１の端子電極が配置された側面の幅に比べて狭い。そのため、積層体の側面全域を覆うような抵抗層を含む端子電極を備える積層コンデンサに比べ上記積層コンデンサでは抵抗層の面積を小さくすることが可能となる。したがって、上記積層コンデンサでは、抵抗層の厚みがばらつくことを容易に抑制でき、等価直列抵抗の制御を容易に且つ精度良く行うことが可能となる。また、等価直列抵抗の制御を精度良く行うことで、積層コンデンサの歩留まりも向上する。また、第１の内部電極は引き出し部を複数含み、第１の端子電極はこれらの引き出し部に対応して複数の抵抗層を含む。そのため、第１の端子電極において、各抵抗層の抵抗成分が並列に接続されることになり、所望の抵抗層厚に対するばらつきの影響を抑制することが可能となる。

各第１の内部電極に含まれる静電容量形成部は、当該第１の内部電極に含まれる引き出し部の第１の幅より広い第３の幅を有することが好ましい。この場合、第３の幅を広くして静電容量を大きく保ったまま引き出し部の幅（第１の幅）を狭くすることが可能となる。そのため、静電容量を大きくしつつ、抵抗層の幅を狭くすることが可能となる。この場合、第２の幅は、第３の幅より狭いことが好ましい。抵抗層の幅を狭くすることによって、等価直列抵抗をより一層精度良く制御することが可能となる。

第１の端子電極は、第１の内部電極の引き出し部の端部が露出する側面上であって且つ抵抗層下に配置された下地層と、抵抗層上に配置された導体層と、導体層上に配置されためっき層とをさらに含み、下地層は、第２の幅より幅が狭いと共に、当該下地層上に配置されている抵抗層が連続的に覆う引き出し部の端部をすべて連続的に覆い、抵抗層は、下地層全域を覆うように配置されており、下地層の抵抗率及びめっき層の抵抗率はいずれも、抵抗層の抵抗率より小さいことが好ましい。第１の端子電極が下地層を含むことで、第１の内部電極の引き出し部と第１の端子電極との接合性が向上する。また、第１の端子電極がめっき層を含むことで、第１の端子電極の耐久性が向上するとともに、第１の端子電極と基板等との間のはんだ付け性を向上させることも可能となる。さらに、第１の端子電極が導体層を含むことで、抵抗層とめっき層との間の接合性が向上する。

積層体は、略直方体形状であって、第１及び第２の端子電極が配置されている側面は、積層体の長手方向に伸びる側面であることが好ましい。この場合、第１及び第２の内部電極を流れる電流の経路が短くなるため、積層コンデンサの等価直列インダクタンスを低減することが可能となる。

本発明による積層コンデンサの製造方法は、静電容量形成部と当該静電容量形成部から側面に端部が露出するように伸びる引き出し部とを含む複数の第１の内部電極と、静電容量形成部と当該静電容量形成部から側面に伸びる引き出し部とを含む複数の第２の内部電極とが、誘電体層を介して交互に積層された積層体を用意する工程と、複数の第１の内部電極に含まれる引き出し部の端部が露出する側面において、当該側面に露出する第１の内部電極の引き出し部の端部をすべて連続的に覆う領域に下地用導体ペーストを印刷して、第１の内部電極の引き出し部の端部より幅が広く且つ第１の端子電極が配置された側面より幅が狭い第１の端子電極の下地層を形成する工程と、第１の端子電極の下地層上に、当該下地層全域を覆うように、第１の内部電極及び下地用導体ペーストの双方より抵抗率の大きい高抵抗導体ペーストを印刷して、第１の内部電極の引き出し部の端部より幅が広く且つ第１の端子電極が配置された側面より幅が狭い第１の端子電極の抵抗層を形成する工程と、を備えることを特徴とする。

上記の製造方法によれば、第１の端子電極の下地層及び抵抗層は印刷により形成される。そのため、抵抗層の厚さがばらつくことを良好に抑制することができる。また、このように製造した積層コンデンサでは、抵抗率が第１の内部電極及び下地層より大きい抵抗層を第１の端子電極が含み、当該抵抗層は少なくとも１つの側面に露出する第１の内部電極の端部をすべて覆う。そのため、これらの内部電極と抵抗層とは電気的に接続され、積層コンデンサの等価直列抵抗を大きくすることが可能となる。また、第１の端子電極の下地層及び抵抗層は、第１の端子電極が配置された側面より幅が狭い。そのため、第１の端子電極が配置された側面全域に抵抗層を形成した積層コンデンサに比べ、抵抗層の面積が小さいため、抵抗層の厚みのばらつきを容易に抑制することが可能となる。その結果、等価直列抵抗の制御を容易に且つ精度良く行うことが可能となる。また、等価直列抵抗の制御を精度良く行うことで、積層コンデンサの歩留まりも向上する。

本発明によれば、等価直列抵抗の制御を容易に且つ精度良く行うことが可能な積層コンデンサ、及びその製造方法を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
図１〜図４を参照して、第１実施形態に係る積層コンデンサＣ１について説明する。図１は、第１実施形態に係る積層コンデンサの斜視図である。図２は、第１実施形態に係る積層コンデンサが備える積層体の分解斜視図である。図３は、第１実施形態に係る積層コンデンサの断面図である。図４は、第１実施形態に係る積層コンデンサの端子電極の構成を説明するための図である。

積層コンデンサＣ１は、図１に示されるように、直方体形状の積層体１０と、当該積層体１０に形成された第１及び第２の端子電極１、２とを備える。

第１の端子電極１は、積層体１０の長手方向に伸びる側面１０ａ側に位置している。第２の端子電極２は、積層体１０の長手方向に伸びる側面であって、側面１０ａと対向する側面１０ｂ側に位置している。第１の端子電極１と第２の端子電極２とは、互いに電気的に絶縁されている。

積層体１０は、図２にも示されるように、複数（本実施形態では、５層）の誘電体層１１〜１５と、複数（本実施形態では、各２層）の第１及び第２の内部電極２１、２２、３１、３２とが交互に積層されることにより構成される。実際の積層コンデンサＣ１では、誘電体層１１〜１５の間の境界が視認できない程度に一体化されている。第１及び第２の内部電極２１、２２、３１、３２は、例えばニッケルを主成分とする。

各第１の内部電極２１、２２は、静電容量形成部２３、２４と、引き出し部２５、２６とを含む。各静電容量形成部２３、２４は、矩形形状を呈している。静電容量形成部２３、２４は、積層体１０における誘電体層１１〜１５の積層方向（以下、単に「積層方向」と称する。）に平行な側面すべてから所定の間隔、すなわち積層方向に平行な側面すべてに露出することのないだけの十分な間隔を有した位置にそれぞれ配置されている。静電容量形成部２３、２４は、積層方向で見て略重なるように配置される。

各引き出し部２５、２６は、対応する静電容量形成部２３、２４の側面１０ａ側の端部（辺）の中心付近から積層体１０の側面１０ａに向って、側面１０ａに端部が露出するように伸びる。各引き出し部２５、２６は、側面１０ａに露出する端部において、第１の端子電極１と接続される。引き出し部２５、２６は、積層方向で見て略重なるように配置される。

第１の内部電極２１、２２の引き出し部２５、２６はそれぞれ第１の幅Ｄ_１を有する。第１の内部電極２１、２２の静電容量形成部２３、２４はそれぞれ、第３の幅Ｄ_３を有する。なお、後述する第１の端子電極１の抵抗層が、第２の幅Ｄ_２を有する。

第１の幅Ｄ_１は、積層体１０の第１の端子電極１が配置された側面１０ａに沿った方向の引き出し部２５、２６の幅をいう。第３の幅Ｄ_３は、積層体１０の第１の端子電極１が配置された側面１０ａに沿った方向の静電容量形成部２３、２４の幅をいう。引き出し部２５、２６の有する第１の幅Ｄ_１は、静電容量形成部２３、２４の有する第３の幅Ｄ_３に比べて小さい。

各第２の内部電極３１、３２は、静電容量形成部３３、３４と、引き出し部３５、３６とを含む。各静電容量形成部３３、３４は、矩形形状を呈している。静電容量形成部２３、２４は、積層体１０の積層方向に平行な側面から所定の間隔、すなわち積層方向に平行な側面に露出することのないだけの十分な間隔を有した位置にそれぞれ配置されている。静電容量形成部３３、３４は、積層方向で見て略重なるように配置される。

また、各第１の内部電極２１、２２の静電容量形成部２３、２４は、積層体１０の積層方向で各第２の内部電極３１、３２の静電容量形成部３３、３４と誘電体層１２〜１４を介して対向するように配置される。

各引き出し部３５、３６は、静電容量形成部３３、３４から積層体１０の同一側面１０ｂに向ってそのまま延長するように伸び、端部が側面１０ｂに露出するように配置される。各引き出し部３５、３６は、側面１０ｂに露出する端部において、第２の端子電極２と接続される。引き出し部３５、３６の側面１０ｂに沿った方向の幅は、静電容量形成部３３、３４の側面１０ｂに沿った方向の幅と同じである。

第１の端子電極１は、図３に示されるように、下地層３、抵抗層４、導体層５、及びめっき層６を含む。下地層３は、積層体１０の側面１０ａ上であって、抵抗層４下に形成されている。抵抗層４は、下地層３上に形成されている。導体層５は、抵抗層４上に形成されている。めっき層６は、導体層５上に形成されている。なお、図３において、誘電体層１１〜１５に相当する領域のハッチングは省略している。

図４は、積層コンデンサＣ１を積層体１０の側面１０ａ側から見た図であり、第１の端子電極１の構成を説明するための図である。図４に示されるように、下地層３は、積層体１０の側面１０ａ上において、引き出し部２５、２６の側面１０ａに露出する端部をすべて連続的に覆う。下地層３は、第１の幅Ｄ_１より広く、且つ積層体１０の側面１０ａの幅より狭い幅を有する。より詳細には、下地層３の幅は、第３の幅Ｄ_３より狭い。すなわち、下地層３は、第１の内部電極２１、２２の引き出し部２５、２６より幅が広く、且つ第１の端子電極１が配置された側面１０ａ、より詳細には静電容量形成部２３、２４よりは幅が狭い。ここで、下地層３の幅は、積層体１０の積層方向に沿って第１の端子電極１を見たときの、積層体１０の側面１０ａに沿った方向の下地層３の幅をいう。また、側面１０ａの幅は、第１の端子電極１が配置された側面１０ａを積層方向で見たときの幅をいう。下地層３は、例えば銅（Ｃｕ）、あるいは銀（Ａｇ）を主成分とする。

抵抗層４は、下地層３全域を覆うように下地層３上に形成される。したがって、抵抗層４は、引き出し部２５、２６の側面１０ａに露出する端部をすべて連続的に覆う。抵抗層４は、第２の幅Ｄ_２を有し、第２の幅Ｄ_２は第１の幅Ｄ_１より広く、且つ積層体１０の側面１０ａの幅より狭い。より詳細には、抵抗層４の第２の幅Ｄ_２は、第３の幅Ｄ_３より狭い。すなわち、抵抗層４は、第１の内部電極２１、２２の引き出し部２５、２６より幅が広く、且つ第１の端子電極１が配置された側面１０ａ、より詳細には静電容量形成部２３、２４よりは幅が狭い。ここで、第２の幅Ｄ_２は、積層体１０の積層方向に沿って第１の端子電極１を見たときの、積層体１０の側面１０ａに沿った方向の抵抗層４の幅をいう。

なお、図４に示すように、第１の内部電極２１、２２の引き出し部２５、２６は、側面１０ａより小さい側面１０ａにおける第１の領域１０ｃ内に、その端部が露出するように引き出される。また、抵抗層４は、側面１０ａより小さいと共に、第１の領域１０ｃより大きく且つ第１の領域１０ｃ全域を覆う第２の領域１０ｄ上に形成される。また、下地層３は、側面１０ａより小さく且つ第２の領域１０ｄより小さいと共に、第１の領域１０ｃより大きく且つ第１の領域１０ｃ全域を覆う第３の領域１０ｅ上に形成される。第２及び第３の領域１０ｄ、１０ｅは何れも第１の領域１０ｃ全域を覆うため、第２の領域１０ｄ上に形成された抵抗層４及び第３の領域１０ｅ上に形成された下地層３の双方は第１の内部電極２１、２２の引き出し部２５、２６の端部すべてを覆う。

抵抗層４は、第１及び第２の内部電極２１、２２、３１、３２より抵抗率が大きい。さらに、抵抗層４は、下地層３、導体層５、及びめっき層６のいずれよりも抵抗率が大きい。抵抗層４は、例えば酸化ルテニウム（ＲｕＯ_２）あるいはカーボンを主成分とする。

導体層５は、抵抗層４上に、当該抵抗層４全域及び積層体１０の側面１０ａ全域を覆うように形成される。導体層５は、例えば銅（Ｃｕ）、あるいは銀（Ａｇ）を主成分とする。

めっき層６は、導体層５上に、当該導体層５全域及び積層体１０の側面１０ａ全域を覆うように形成される。めっき層６は、例えば錫（Ｓｎ）を主成分とする。

次に、本実施形態に係る積層コンデンサの製造方法について説明する。まず、図２に示すような、複数（本実施形態では５層）の誘電体層１１〜１５と複数（本実施形態では各２つ）の第１及び第２の内部電極２１、２２、３１、３２とが交互に積層された積層体１０を用意する。複数の第１の内部電極２１、２２は、上述したように、静電容量形成部２３、２４と当該静電容量形成部２３、２４から側面１０ａに端部が露出するように伸びる引き出し部２５、２６とを含む。第２の内部電極３１、３２は、上述したように、静電容量形成部３３、３４と当該静電容量形成部３３、３４から側面１０ｂに伸びる引き出し部３５、３６とを含む。

積層体１０を製造する方法の一例を図５及び図６を参照して以下に説明する。ここで示す例は、グリーン単位積層体を形成する工程、グリーン積層体を形成する工程、バインダを除去する工程及びグリーン積層体を焼成して積層体を得る工程を含んでいる。なお、図５及び図６において、見易さのためハッチングは省略している。

グリーン単位積層体を形成する工程を図５を参照しながら説明する。まず、ＰＥＴフィルムＰ１（支持体）上にセラミックグリーン層８１を形成する。セラミックグリーン層８１は、チタン酸バリウムを主成分とする誘電体材料にバインダ樹脂（例えば有機バインダ樹脂等）、溶剤、可塑剤等を加えて混合分散することにより得たセラミックスラリーをＰＥＴフィルムＰ１上に塗布後、乾燥することによって形成される。乾燥させたセラミックグリーン層８１上に複数の第１の電極パターン８２ａを形成し、第１のグリーン単位積層体８０ａを形成する。乾燥させたセラミックグリーン層８１上に複数の第２の電極パターン８２ｂを形成し、第２のグリーン単位積層体８０ｂを形成する。

第１及び第２の電極パターン８２ａ、８２ｂは、セラミックグリーン層８１の上面に電極ペーストを印刷後、乾燥することにより形成される。電極ペーストは、例えばニッケル（Ｎｉ）、銀（Ａｇ）、パラジウム（Ｐｄ）などの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。印刷手段として、例えばスクリーン印刷などを用いる。

第１の電極パターン８２ａは、２つの長方形を１つの小さな長方形がつなぐＨ字状の形状を呈するように形成される。第２の電極パターン８２ｂは、Ｈ字状の第１の電極パターン８２ａの外郭と略同じ大きさの長方形状を呈するように形成される。

次に、第１及び第２のグリーン単位積層体８０ａ、８０ｂからＰＥＴフィルムＰ１を剥離する。ＰＥＴフィルムＰ１が剥離された複数（本実施形態では、各２つ）の第１及び第２のグリーン単位積層体８０ａ、８０ｂを交互に積層して、さらにセラミックグリーン層８１を積層し、図６に示すように、グリーン集合体８３を形成する。図６は、本実施形態に係る積層コンデンサの製造工程において形成されたグリーン集合体８３を示す断面図である。

続いて、互いに直行する第１切断面Ｌと第２切断面（図示せず）に沿ってグリーン集合体８３を切断して、複数のグリーン積層体８４を形成する。第１切断面Ｌは、積層方向と平行な面であり、各第１の電極パターン８２ａの中間を通り且つ複数の第２の電極パターン８２ｂ同士の中間を通る面、並びに、各第２の電極パターン８２ｂの中間を通り且つ複数の第１の電極パターン８２ａ同士の中間を通る面である。第２の切断面は第１切断面Ｌと直交し且つ積層方向に平行であり、複数の第１の電極パターン８２ａ同士の中間を通る面、及び複数の第２の電極パターン８２ｂ同士の中間を通る面である。また、第１切断面Ｌを切断することによって得られたグリーン積層体８４の端面には、第１及び第２の内部電極パターン８２ａ、８２ｂの端部が露出する。

切断後、グリーン積層体８４のセラミックグリーン層８１に含まれるバインダを除去し、焼成することで、積層体１０が得られる。グリーン積層体８４を焼成することで、セラミックグリーン層８１から誘電体層１１〜１５が、第１及び第２の電極パターン８２ａ、８２ｂから第１及び第２の内部電極２１、２２、３１、３２が得られる。また、第１切断面Ｌを切断することによって得られたグリーン積層体８４の側面が、積層体１０の側面１０ａ、１０ｂに相当する。

このようにして得られた積層体１０の第１の内部電極２１、２２は、静電容量形成部２３、２４及び端部が側面１０ａに露出するように静電容量形成部２３、２４から伸びる引き出し部２５、２６を含む。

次に、積層体１０の側面１０ａ、１０ｂ上に第１及び第２の端子電極１、２を形成する。第１の端子電極１を形成する工程を、図７を参照しながら具体的に説明する。まず、図７の（ａ）工程に示すように、グリーン集合体８３を第１切断面Ｌで切断することによって得られた積層体１０の側面１０ａ上に、第１の端子電極１の下地層３を形成する。下地層３は、側面１０ａに露出する第１の内部電極２１、２２に含まれる引き出し部２５、２６の端部をすべて連続的に覆うとともに、幅が第１の幅Ｄ_１より広く且つ側面１０ａより狭い（より詳細には、第３の幅Ｄ_３より狭い）領域に、下地用導体ペーストを印刷することで形成される。下地用導体ペーストとして、例えば銅、あるいは銀を主成分とした導体ペースを用いる。

次に、図７の（ｂ）工程に示すように、下地層３上に当該下地層３全域を覆うとともに、幅が第１の幅Ｄ_１より広く且つ側面１０ａより狭い（より詳細には、第３の幅Ｄ_３より狭い）領域に高抵抗導体ペーストを印刷して、第１の端子電極１の抵抗層４を形成する。高抵抗導体ペーストの抵抗率は、第１の内部電極２１、２２の抵抗率及び下地用導体ペーストの抵抗率の双方より大きい。高抵抗導体ペーストとして、例えば酸化ルテニウム、あるいはカーボンペーストを用いる。

続いて、図７の（ｃ）工程に示すように、抵抗層４上に当該抵抗層４全域だけでなく、側面１０ａ全域を覆うように、導体層５を形成する。導体層５は、例えば銀、あるいは銅を主成分とした導体ペーストを用いてディップ方式（浸漬法）により形成する。

さらにその後、図７（ｄ）工程に示すように、導体層５上に当該導体層５全域及び側面１０ａ全域を覆うように、めっき層６を錫めっきにより形成する。

また、第２の端子電極２を、積層体１０の側面１０ｂ上に、例えばディップ方式（浸漬法）及び電気めっき法を用いて形成する。

第１の端子電極１は、第１の内部電極２１、２２よりも抵抗率が大きい抵抗層４を含む。第１の端子電極１の抵抗層４の幅（第２の幅）Ｄ_２は、第１の内部電極の引き出し部２５、２６の幅（第１の幅）Ｄ_１に比べて広く、抵抗層４は第１の内部電極２１、２２に含まれる引き出し部２５、２６の端部をすべて覆う。そのため、すべての第１の内部電極２１、２２は、抵抗層４と電気的に接続される。その結果、積層コンデンサＣ１は、その等価直列抵抗を大きくすることが可能となる。

また、第１の内部電極２１、２２の引き出し部２５、２６の幅（第１の幅）Ｄ_１は、第１の端子電極１が配置された側面１０ａの幅に比べて狭い。そのため、側面全域を覆うように形成された抵抗層を含む端子電極を備える積層コンデンサに比べ、積層コンデンサＣ１では抵抗層４の面積を小さくすることが可能となる。その結果、積層コンデンサＣ１では、抵抗層４の厚みがばらつくことを容易に抑制でき、等価直列抵抗の制御を容易に且つ精度良く行うことが可能となる。

特に、本実施形態における製造方法によれば、第１の端子電極１の下地層３及び抵抗層４は印刷により形成される。そのため、抵抗層４の厚さがばらつくことを良好に抑制することができる。

また、等価直列抵抗の制御を精度良く行うことで、積層コンデンサＣ１の歩留まりも向上する。

第１の内部電極２１、２２に含まれる静電容量形成部２３，２４はそれぞれ、第１の内部電極２１、２２に含まれる引き出し部２５、２６の第１の幅Ｄ_１より広い第３の幅Ｄ_３を有する。そのため、より一層等価直列抵抗を精度良く制御するために抵抗層４に接続される引き出し部２５、２６の幅を狭くした場合であっても、静電容量を担う静電容量形成部２３、２４の幅を広いまま保つことができる。したがって、静電容量を大きくしつつ、抵抗層４の幅を狭くすることが可能となる。

積層コンデンサＣ１では、抵抗層４の幅である第２の幅Ｄ_２が、静電容量形成部２３、２４の幅である第３の幅Ｄ_３より狭い。このように抵抗層４の幅を狭くすることにより、積層コンデンサＣ１では等価直列抵抗をより一層精度良く制御することが可能となる。

第１の端子電極１は、下地層３を含む。抵抗層４は、抵抗率の大きい材料、例えば酸化ルテニウムあるいはカーボンを主成分とする材料によって形成される。そのため、例えば銅あるいは銀を主成分とする下地層３を介することで、第１の内部電極２１、２２との接合性が良好になる。

また、第１の端子電極１は、例えば錫を主成分とするめっき層６を含む。そのため、第１の端子電極１の耐久性が向上するとともに、第１の端子電極１の基板等へのはんだ付け性が向上する。

また、第１の端子電極１は、抵抗層４とめっき層６との間に導体層５を含む。抵抗層４が酸化ルテニウムあるいはカーボンを主成分とする場合、錫を主成分とするめっき層６との間の接合性は、銅あるいは銀を主成分とする導体層５を間に介することでより一層良好なものとなる。

積層体１０は略直方体形状であって、第１及び第２の端子電極１，２がそれぞれ形成される側面１０ａ、１０ｂは、積層体の長手方向に伸びる側面である。そのため、第１及び第２の内部電極２１、２２、３１、３２を流れる電流の経路が短くなり、積層コンデンサＣ１の等価直列インダクタンスを低減することが可能となる。

（第２実施形態）
図８〜図１０を参照して、第２実施形態に係る積層コンデンサＣ２について説明する。図８は、第２実施形態に係る積層コンデンサの斜視図である。図９は、第２実施形態に係る積層コンデンサが備える積層体の分解斜視図である。図１０は、第２実施形態に係る積層コンデンサの端子電極の構成を説明するための図である。

積層コンデンサＣ２は、図８に示されるように、直方体形状の積層体５０と、当該積層体５０に形成された第１及び第２の端子電極４１、４２とを備える。

第１の端子電極４１は、積層体５０の長手方向に伸びる側面５０ａ側に位置している。第２の端子電極４２は、積層体５０の長手方向に伸びる側面であって、側面５０ａと対向する側面５０ｂ側に位置している。第１の端子電極４１と第２の端子電極４２とは、互いに電気的に絶縁されている。

積層体５０は、図９にも示されるように、複数（本実施形態では、５層）の誘電体層５１〜５５と、複数（本実施形態では、各２層）の第１及び第２の内部電極６１、６２、７１、７２とが交互に積層されることにより構成される。実際の積層コンデンサＣ２では、誘電体層５１〜５５の間の境界が視認できない程度に一体化されている。第１及び第２の内部電極６１、６２、７１、７２は、例えばニッケルを主成分とする。

各第１の内部電極６１、６２は、静電容量形成部６３、６４と、複数（本実施形態では、各２つ）の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂとを含む。各静電容量形成部６３、６４は、矩形形状を呈している。静電容量形成部６３、６４は、積層体５０における誘電体層５１〜５５の積層方向（以下、単に「積層方向」と称する。）に平行な側面から所定の間隔を有した位置にそれぞれ配置されている。静電容量形成部６３、６４は、積層方向で見て略重なるように配置される。

引き出し部６５Ａ、６５Ｂは、静電容量形成部６３の側面５０ａ側の端部（辺）から積層体５０の側面５０ａに向って、側面５０ａに端部が露出するように、互いに平行に並んで伸びている。引き出し部６６Ａ、６６Ｂは、静電容量形成部６４の側面５０ａ側の端部（辺）から積層体５０の側面５０ａに向って、側面５０ａに端部が露出するように、互いに平行に並んで伸びている。各引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂは、側面５０ａに露出する端部において、第１の端子電極４１と接続される。

第１の内部電極６１に含まれる複数の引き出し部６５Ａ、６５Ｂは、積層方向で見て、第１の内部電極６１以外の他の第１の内部電極６２に含まれる複数の引き出し部６６Ａ、６６Ｂと略重なり、積層方向に沿って配置される引き出し部の組（引き出し部６５Ａと引き出し部６６Ａとの組、及び引き出し部６５Ｂと引き出し部６６Ｂとの組）を複数形成するように配置される。したがって、引き出し部６５Ａと引き出し部６６Ａとは、それぞれ積層方向で誘電体層５２、５３を介して対向する組を形成する。また、引き出し部６５Ａと引き出し部６６Ａとは、それぞれ積層方向で誘電体層５２、５３を介して対向する組を形成する。

第１の内部電極６１、６２の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂはそれぞれ第１の幅Ｄ_１を有する。第１の内部電極６１、６２の静電容量形成部６３、６４はそれぞれ、第３の幅Ｄ_３を有する。なお、後述する第１の端子電極４１の各抵抗層が、第２の幅Ｄ_２を有する。

第１の幅Ｄ_１は、積層体５０の第１の端子電極４１が配置された側面５０ａに沿った方向の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの幅をいう。第３の幅Ｄ_３は、積層体５０の第１の端子電極４１が配置された側面５０ａに沿った方向の静電容量形成部６３、６４の幅をいう。各引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂが有する第１の幅Ｄ_１は、対応する静電容量形成部６３、６４が有する第３の幅Ｄ_３に比べて小さい。

各第２の内部電極７１、７２は、静電容量形成部７３、７４と、引き出し部７５、７６とを含む。各静電容量形成部７３、７４は、矩形形状を呈している。静電容量形成部７３、７４は、積層体５０の積層方向に平行な側面から所定の間隔を有した位置にそれぞれ配置されている。静電容量形成部７３、７４は、積層方向で見て略重なるように配置される。

また、各第１の内部電極６１、６２の静電容量形成部６３、６４は、積層体５０の積層方向で各第２の内部電極７１、７２の静電容量形成部７３、７４と誘電体層５２〜５４を介して対向するように配置される。

各引き出し部７５、７６は、静電容量形成部７３、７４から積層体５０の同一側面５０ｂに向ってそのまま延長するように伸び、端部が側面５０ｂに露出するように配置される。各引き出し部７５、７６は、側面５０ｂに露出する端部において、第２の端子電極４２と接続される。引き出し部７５、７６の幅は、静電容量形成部７３、７４の幅と同じである。

第１の端子電極４１は、図１０に示されるように、複数（本実施形態では２つ）の下地層４３Ａ、４３Ｂ、複数（本実施形態では２つ）の抵抗層４４Ａ、４４Ｂ、導体層４５、及びめっき層４６を含む。図１０は、積層体５０の側面５０ａ側から見て、第１の端子電極４１の構成を説明する図である。下地層４３Ａ及び抵抗層４４Ａは各第１の内部電極６１、６２に含まれる引き出し部６５Ａ、６６Ａに対応する。下地層４３Ｂ及び抵抗層４４Ｂは各第１の内部電極６１、６２に含まれる引き出し部６５Ｂ、６６Ｂに対応する。

図１０に示されるように、各下地層４３Ａ、４３Ｂ及び各抵抗層４４Ａ、４４Ｂは、複数の第１の内部電極６１、６２の積層方向に沿って略重なる複数の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの組ごとに対応し、各組に含まれる引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの端部をすべて連続的に覆う。

すなわち、下地層４３Ａ及び抵抗層４４Ａは、複数の第１の内部電極６１、６２の積層方向に沿って略重なる引き出し部６５Ａ、６６Ａの組に対応し、当該組に含まれる引き出し部６５Ａ、６６Ａの端部をすべて連続的に覆う。下地層４４Ｂ及び抵抗層４４Ｂは、複数の第１の内部電極６１、６２の積層方向に沿って略重なる引き出し部６５Ｂ、６６Ｂの組に対応し、当該組に含まれる引き出し部６５Ｂ、６６Ｂの端部をすべて連続的に覆う。

下地層４３Ａ、４３Ｂは、例えば銅、あるいは銀を主成分とする。各下地層４３Ａ、４３Ｂは、第１の幅Ｄ_１より広く、且つ積層体５０の側面５０ａの幅より狭い幅を有する。より詳細には、各下地層４３Ａ、４３Ｂの幅は、第３の幅Ｄ_３より狭い。すなわち、各下地層４３Ａ、４３Ｂは、第１の内部電極６１、６２の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂより幅が広く、且つ第１の端子電極４１が配置された側面５０ａ、より詳細には静電容量形成部６３、６４よりは幅が狭い。ここで、下地層４３Ａ、４３Ｂの幅は、積層体５０の積層方向に沿って第１の端子電極４１を見たときの、積層体５０の側面５０ａに沿った方向の下地層４３Ａ、４３Ｂの幅をいう。また、側面５０ａの幅は、第１の端子電極４１が配置された側面５０ａを積層方向で見たときの幅をいう。

抵抗層４４Ａは、下地層４３Ａ全域を覆うように下地層４３Ａ上に形成される。抵抗層４４Ｂは、下地層４３Ｂ全域を覆うように下地層４３Ｂ上に形成される。各抵抗層４４Ａ、４４Ｂは、第２の幅Ｄ_２を有し、第２の幅Ｄ_２は第１の幅Ｄ_１より広く、且つ積層体５０の側面５０ａの幅より狭い。より詳細には、抵抗層４４Ａ、４４Ｂの第２の幅Ｄ_２は、第３の幅Ｄ_３より狭い。すなわち、抵抗層４４Ａ、４４Ｂは、第１の内部電極６１、６２の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂより幅が広く、且つ第１の端子電極４１が配置された側面５０ａ、より詳細には静電容量形成部６３、６４よりは幅が狭い。ここで、第２の幅Ｄ_２は、積層体６０の積層方向に沿って第１の端子電極４１を見たときの、積層体５０の側面５０ａに沿った方向の抵抗層４４Ａ、４４Ｂの幅をいう。

また、複数の抵抗層４４Ａ、４４Ｂの幅Ｄ_２の総和は、第１の端子電極４１が配置された積層体５０の側面５０ａの幅より狭い。

なお、図１０に示すように、第１の内部電極６１、６２の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂは、側面５０ａより小さい側面５０ａにおける複数（本実施形態では、２つ）の第１の領域５０ｃそれぞれの内に、その端部が露出するように引き出される。すなわち、一方の第１の領域５０ｃ内には引き出し部６５Ａ、６６Ａの端部が、他方の第１の領域５０ｃ内には引き出し部６５Ｂ、６６Ｂの端部がそれぞれ露出するように引き出される。また、各抵抗層４４Ａ、４４Ｂは、側面５０ａより小さいと共に、各第１の領域５０ｃより大きく且つ各第１の領域５０ｃ全域を覆う複数（本実施形態では、２つ）の第２の領域５０ｄ上に形成される。また、各下地層４３Ａ、４３Ｂは、側面５０ａより小さく且つ各第２の領域５０ｄより小さいと共に、各第１の領域５０ｃより大きく且つ各第１の領域５０ｃ全域を覆う複数（本実施形態では、２つ）の第３の領域５０ｅ上に形成される。第２及び第３の領域５０ｄ、５０ｅは何れも第１の領域５０ｃ全域を覆うため、第２の領域５０ｄ上に形成された抵抗層４４Ａ、４４Ｂ及び第３の領域５０ｅ上に形成された下地層４３Ａ、４３Ｂの双方は第１の内部電極６１、６２の引き出し部６５、６６の端部すべてを覆う。

抵抗層４４Ａ、４４Ｂはいずれも、第１及び第２の内部電極６１、６２、７１、７２より抵抗率が大きい。さらに、抵抗層４４Ａ、４４Ｂは、下地層４３Ａ、４３Ｂ、導体層４５、及びめっき層４６のいずれよりも抵抗率が大きい。抵抗層４４Ａ、４４Ｂは、例えば酸化ルテニウムあるいはカーボンを主成分とする。

導体層４５は、複数の抵抗層４４Ａ、４４Ｂ上に、当該抵抗層４４Ａ、４４Ｂ全域及び積層体５０の側面５０ａ全域を覆うように形成される。導体層４５は、例えば銅、あるいは銀を主成分とする。

めっき層４６は、導体層４５上に、当該導体層４５全域及び積層体５０の側面５０ａ全域を覆うように形成される。めっき層４６は、例えば錫を主成分とする。

次に、本実施形態に係る積層コンデンサの製造方法について説明する。まず、図９に示すような、複数（本実施形態では５層）の誘電体層５１〜５５と複数（本実施形態では各２つ）の第１及び第２の内部電極６１、６２、７１、７２とが交互に積層された積層体５０を用意する。複数の第１の内部電極６１、６２は、上述したように、第３の幅Ｄ_３を有する静電容量形成部６３、６４と当該静電容量形成部６３、６４から側面５０ａに端部が露出するように伸びて且つ第３の幅Ｄ_３より狭い第１の幅Ｄ_１を有する複数の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂとを含む。第２の内部電極７１、７２は、上述したように、静電容量形成部７３、７４と当該静電容量形成部７３、７４から側面５０ｂに伸びる引き出し部７５、７６とを含む。

積層体５０は、例えば第１実施形態に係る積層コンデンサＣ１が備える積層体１０を用意する方法と同様の方法によって製造される。このようにして得られた積層体５０の第１の内部電極６１、６２は、静電容量形成部６３、６４及び端部が側面５０ａに露出するように静電容量形成部６３、６４から伸びる引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂを含む。

次に、積層体５０の側面上に第１及び第２の端子電極４１、４２を形成する。第１の端子電極４１を形成する工程を、図１１を参照しながら具体的に説明する。まず、図１１の（ａ）工程に示すように、積層体５０の側面５０ａ上に、第１の端子電極４１の複数の下地層４３Ａ、４３Ｂを形成する。下地層４３Ａ、４３Ｂはそれぞれ、第１の内部電極６１、６２の積層方向に沿って略重なる引き出し部６５Ａ、６６Ａの組、及び積層方向に沿って略重なる引き出し部６５Ｂ、６６Ｂの組に対応する。

したがって、下地層４３Ａは、積層方向に沿って略重なる引き出し部６５Ａ、６６Ａの端部をすべて連続的に覆う領域に、下地用導体ペーストを印刷することで形成される。一方下地層４３Ｂは、積層方向に沿って略重なる引き出し部６５Ｂ、６６Ｂの端部をすべて連続的に覆う領域に、下地用導体ペーストを印刷することで形成される。下地用導体ペーストとして、例えば銅、あるいは銀を主成分とした導体ペースと用いる。

次に、図１１の（ｂ）工程に示すように、各下地層４３Ａ、４３Ｂ上に当該各下地層４３Ａ、４３Ｂ全域を覆うように高抵抗導体ペーストを印刷して、第１の端子電極４１の複数の抵抗層４４Ａ、４４Ｂを形成する。

したがって、抵抗層４４Ａは、積層方向に沿って略重なる引き出し部６５Ａ、６６Ａの端部をすべて連続的に覆う領域に、高抵抗導体ペーストを印刷することで形成される。一方抵抗層４４Ｂは、積層方向に沿って略重なる引き出し部６５Ｂ、６６Ｂの端部をすべて連続的に覆う領域に、高抵抗導体ペーストを印刷することで形成される。

高抵抗導体ペーストの抵抗率は、第１の内部電極６１、６２の抵抗率及び下地用導体ペーストの抵抗率の双方より大きい。高抵抗導体ペーストとして、例えば酸化ルテニウム、あるいはカーボンペーストを用いる。

続いて、図１１の（ｃ）工程に示すように、抵抗層４４Ａ、４４Ｂ上にこれらの抵抗層４４Ａ、４４Ｂ全域だけでなく、側面５０ａ全域を覆うように、導体層４５を形成する。導体層４５は、例えば銀、あるいは銅を主成分とした導体ペーストをディップ方式（浸漬法）によってディップすることで形成する。

さらにその後、図１１の（ｄ）工程に示すように、導体層４５上に当該導体層４５全域及び側面５０ａ全域を覆うように、めっき層４６を錫めっきにより形成する。

また、第２の端子電極４２を、積層体５０の側面５０ｂ上に、例えばディップ方式（浸漬法）及び電気めっき法を用いて形成する。

第１の端子電極４１は、第１の内部電極６１、６２よりも抵抗率が大きい抵抗層４４Ａ、４４Ｂを含む。第１の端子電極４１の各抵抗層４４Ａ、４４Ｂの幅（第２の幅）Ｄ_２は、第１の内部電極６１、６２の引き出し部６５Ａ、６６Ａの幅（第１の幅）Ｄ_１に比べて広く、各抵抗層４４Ａ、４４Ｂは対応する引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの端部をすべて覆う。そのため、すべての第１の内部電極６１、６２は、抵抗層４４Ａ、４４Ｂと電気的に接続される。その結果、積層コンデンサＣ２は、その等価直列抵抗を大きくすることが可能となる。

また、第１の内部電極６１、６２の各引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの幅（第１の幅）Ｄ_１は、第１の内部電極６１、６２の静電容量形成部６３、６４の幅（第３の幅）Ｄ_３に比べて狭い。そのため、引き出し部の端部をすべて覆うように端子電極の抵抗層を形成する場合において、静電容量形成部と引き出し部とで幅が同じであるような積層コンデンサに比べ積層コンデンサＣ２では各抵抗層４４Ａ、４４Ｂの面積を小さくすることが可能となる。その結果、積層コンデンサＣ２では、各抵抗層４４Ａ、４４Ｂの厚みがばらつくことを容易に抑制でき、等価直列抵抗の制御を容易に且つ精度良く行うことが可能となる。

また、第１の内部電極６１、６２の各引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの幅（第１の幅）Ｄ_１は、第１の端子電極４１が配置された側面５０ａの幅に比べて狭い。そのため、側面全域を覆うように形成された抵抗層を含む端子電極を備える積層コンデンサに比べ、積層コンデンサＣ１では各抵抗層４４Ａ、４４Ｂの面積を小さくすることが可能となる。その結果、積層コンデンサＣ２では、各抵抗層４４Ａ、４４Ｂの厚みがばらつくことを容易に抑制でき、等価直列抵抗の制御を容易に且つ精度良く行うことが可能となる。

さらに、複数（本実施形態では、２つ）の抵抗層４４Ａ、４４Ｂの幅Ｄ_２の総和は、第１の端子電極４１が配置された積層体５０の側面５０ａの幅より狭い。そのため、側面全域を覆うように形成された抵抗層を含む端子電極を備える積層コンデンサに比べ、抵抗層４４Ａ、４４Ｂの厚みのばらつきが抑制され、等価直列抵抗の制御を容易に且つ精度良く行うことが可能となる。

特に、本実施形態における製造方法によれば、第１の端子電極４１の下地層４３Ａ、４３Ｂ及び抵抗層４４Ａ、４４Ｂは印刷により形成される。そのため、抵抗層４４Ａ、４４Ｂの厚さがばらつくことを良好に抑制することができる。

また、等価直列抵抗の制御を精度良く行うことで、積層コンデンサＣ２の歩留まりも向上する。

第１の内部電極６１、６２は引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂを複数含む。また、第１の端子電極４１は、各第１の内部電極６１、６２が複数の引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂを含むことに対応して複数の抵抗層４４Ａ、４４Ｂを含む。すなわち、引き出し部６５Ａ、６６Ａに対応して抵抗層４４Ａを、引き出し部６５Ｂ、６６Ｂに対応して抵抗層４４Ｂを含む。そのため、第１の端子電極４１において、各抵抗層４４Ａ、４４Ｂの抵抗成分が並列に接続されることになり、所望の抵抗層厚に対するばらつきの影響を抑制することが可能となる。

第１の内部電極６１、６２に含まれる静電容量形成部６３，６４はそれぞれ、第１の内部電極６１、６２に含まれる引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの第１の幅Ｄ_１より広い第３の幅Ｄ_３を有する。そのため、より一層等価直列抵抗を精度良く制御するために抵抗層４４Ａ、４４Ｂに接続される引き出し部６５Ａ、６５Ｂ、６６Ａ、６６Ｂの幅を狭くした場合であっても、静電容量を担う静電容量形成部６３、６４の幅を広いまま保つことができる。したがって、静電容量を大きくしつつ、抵抗層４４Ａ、４４Ｂの幅を狭くすることが可能となる。

積層コンデンサＣ２では、抵抗層４４Ａ、４４Ｂの幅である第２の幅Ｄ_２が、静電容量形成部６３、６４の幅である第３の幅Ｄ_３より狭い。このように抵抗層４４Ａ、４４Ｂの幅を狭くすることにより、積層コンデンサＣ２では等価直列抵抗をより一層精度良く制御することが可能となる。

第１の端子電極４１は、例えば銅あるいは銀を主成分とする下地層４３Ａ、４３Ｂを含むため、例えば酸化ルテニウムあるいはカーボンを主成分とする抵抗層４４Ａ、４４Ｂと第１の内部電極６１、６２との間の接合性が良好になる。

また、第１の端子電極４１は、例えば錫を主成分とするめっき層４６を含む。そのため、第１の端子電極４１の耐久性が向上するとともに、第１の端子電極４１の基板等へのはんだ付け性が向上する。

また、第１の端子電極４１は、抵抗層４４Ａ、４４Ｂとめっき層４６との間に導体層４５を含む。抵抗層４４Ａ、４４Ｂが酸化ルテニウムあるいはカーボンを主成分とする場合、錫を主成分とするめっき層４６との間の接合性は、銅あるいは銀を主成分とする導体層４５を間に介することでより一層良好なものとなる。

第１及び第２の端子電極４１，４２がそれぞれ形成される側面５０ａ、５０ｂは、積層体５０の長手方向に伸びる側面である。そのため、第１及び第２の内部電極６１、６２、７１、７２を流れる電流の経路が短くなり、積層コンデンサＣ２の等価直列インダクタンスを低減することが可能となる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、誘電体層１１〜１５、５１〜５５の積層数及び第１及び第２の内部電極２１、２２、３１、３２の積層数は、上述した実施形態に記載された数に限られない。第１及び第２の内部電極２１、２２、３１、３２それぞれに含まれる引き出し部の数は、上述した実施形態に記載された数に限られず、例えば３つ以上であってもよい。

また、上記実施形態では、第１の端子電極において積層コンデンサの等価直列抵抗を制御しているが、第２の端子電極も抵抗層を含み、第１及び第２の端子電極双方で等価直列抵抗を制御してもよい。また、第１及び第２の端子電極が形成される側面は、積層体の長手方向の側面に限られない。また、端子電極が下地層、導体層、及びめっき層のすべてあるいは何れか１つ又は２つを含まなくてもよい。あるいは、端子電極は、下地層、導体層、抵抗層、及びめっき層以外を含んでいてもよい。

また、積層体を用意する方法は、上記上述した実施形態に記載された方法に限られない。

第１実施形態に係る積層コンデンサの斜視図である。 第１実施形態に係る積層コンデンサが備える積層体の分解斜視図である。 第１実施形態に係る積層コンデンサの断面図である。 第１実施形態に係る積層コンデンサの端子電極の構成を説明するための図である。 第１実施形態に係る積層コンデンサが備える積層体の製造工程を説明するための工程断面図である。 第１実施形態に係る積層コンデンサが備える積層体の製造工程を説明するための工程断面図である。 第１実施形態に係る積層コンデンサが備える端子電極の製造工程を説明するための図である。 第２実施形態に係る積層コンデンサの斜視図である。 第２実施形態に係る積層コンデンサが備える積層体の分解斜視図である。 第２実施形態に係る積層コンデンサの端子電極の構成を説明するための図である。 第２実施形態に係る積層コンデンサが備える端子電極の製造工程を説明するための図である。

符号の説明

Ｃ１、Ｃ２…積層コンデンサ、１、４１…第１の端子電極、２、４２…第２の端子電極、３、４３Ａ、４３Ｂ…下地層、４、４４Ａ、４４Ｂ…抵抗層、５、４５…導体層、６、４６…めっき層、１０、５０…積層体、１１〜１５、５１〜５５…誘電体層、２１、２２、６１、６２…第１の内部電極、２３、２４、６３、６４…静電容量形成部、２５、２６、６５Ａ、６５Ｂ、６６Ａ、６６Ｂ…引き出し部、３１、３２、７１、７２…第２の内部電極、３３、３４、７３、７４…静電容量形成部、３５、３６、７５Ａ、７５Ｂ、７６Ａ、７６Ｂ…引き出し部、８０ａ…第１のグリーン単位積層体、８０ｂ…第２のグリーン単位積層体、８１…セラミックグリーン層、８２ａ…第１の電極パターン、８２ｂ…第２の電極パターン、８３…グリーン集合体、８４…グリーン積層体

Claims (6)

1. 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、前記積層体の側面に配置された第１及び第２の端子電極とを備えた積層コンデンサであって、
   前記複数の内部電極は、交互に配置される複数の第１及び第２の内部電極を含み、
   前記各第１の内部電極は、静電容量形成部と、第１の幅を有する複数の引き出し部とを含み、
   前記各第１の内部電極に含まれる前記各引き出し部は、当該第１の内部電極に含まれる前記静電容量形成部から前記第１の端子電極が配置された側面に端部が露出するように伸びて前記第１の端子電極と電気的に接続され、
   前記各第１の内部電極に含まれる前記複数の引き出し部は、当該第１の内部電極以外の他の第１の内部電極それぞれに含まれる前記複数の引き出し部と積層方向で見て略重なって、積層方向に沿った前記引き出し部の組を複数形成するように配置され、
   前記各第２の内部電極は、誘電体層を介して前記第１の内部電極に含まれる前記静電容量形成部と積層方向で対向する静電容量形成部と、当該静電容量形成部から前記第２の端子電極が配置された側面に伸びて前記第２の端子電極と電気的に接続される引き出し部とを含み、
   前記第１の端子電極は、前記第１の内部電極よりも抵抗率が大きい複数の抵抗層を含み、
   前記複数の抵抗層の幅の総和は、前記第１の端子電極が配置された前記側面の幅より狭く、
   前記各抵抗層は、前記第１の幅より広い第２の幅を有すると共に、前記複数の第１の内部電極の前記複数の引き出し部の積層方向に沿った前記複数の組それぞれに対応し、前記各組に含まれる前記引き出し部の前記端部をすべて連続的に覆うことを特徴とする積層コンデンサ。
2. 前記各第１の内部電極に含まれる静電容量形成部は、当該第１の内部電極に含まれる前記引き出し部の前記第１の幅より広い第３の幅を有することを特徴とする請求項１記載の積層コンデンサ。
3. 前記第２の幅は、前記第３の幅より狭いことを特徴とする請求項２記載の積層コンデンサ。
4. 前記第１の端子電極は、前記第１の内部電極の前記引き出し部の端部が露出する前記側面上であって且つ前記抵抗層下に配置された下地層と、前記抵抗層上に配置された導体層と、前記導体層上に配置されためっき層とをさらに含み、
   前記下地層は、前記第２の幅より幅が狭いと共に、当該下地層上に配置されている前記抵抗層が連続的に覆う前記引き出し部の端部をすべて連続的に覆い、
   前記抵抗層は、前記下地層全域を覆うように配置されており、
   前記下地層の抵抗率及び前記めっき層の抵抗率はいずれも、前記抵抗層の抵抗率より小さいことを特徴とする請求項１〜３の何れか一項記載の積層コンデンサ。
5. 前記積層体は、略直方体形状であって、
   前記第１及び第２の端子電極が配置されている前記側面は、前記積層体の長手方向に伸びる側面であることを特徴とする請求項１〜４の何れか一項載の積層コンデンサ。
6. 静電容量形成部と当該静電容量形成部から側面にそれぞれ端部が露出するように伸びる複数の引き出し部とを含む複数の第１の内部電極と、静電容量形成部と当該静電容量形成部から側面に伸びる引き出し部とを含む複数の第２の内部電極とが、誘電体層を介して交互に積層された積層体であって、前記各第１の内部電極に含まれる前記複数の引き出し部が、当該第１の内部電極以外の他の第１の内部電極それぞれに含まれる前記複数の引き出し部と積層方向で見て略重なって積層方向に沿った前記引き出し部の組を複数形成するように配置された積層体を用意する工程と、
   前記複数の第１の内部電極に含まれる前記複数の引き出し部の端部が露出する前記側面において、前記複数の第１の内部電極の前記複数の引き出し部の積層方向に沿った前記複数の組それぞれに対応し、且つそれぞれ前記各組に含まれる前記引き出し部の前記端部をすべて連続的に覆う複数の領域に下地用導体ペーストを印刷して、それぞれの幅が前記第１の内部電極の前記引き出し部の前記端部より幅が広く且つ幅の総和が前記複数の第１の内部電極に含まれる前記複数の引き出し部の端部が露出する前記側面より狭い第１の端子電極の下地層を複数形成する工程と、
   前記第１の端子電極の前記各下地層上に、当該下地層全域を覆うように、前記第１の内部電極及び前記下地用導体ペーストの双方より抵抗率の大きい高抵抗導体ペーストを印刷して、それぞれの幅が前記第１の内部電極の前記引き出し部の前記端部の幅より広く且つ幅の総和が前記複数の第１の内部電極に含まれる前記複数の引き出し部の端部が露出する前記側面の幅より狭い前記第１の端子電極の抵抗層を複数形成する工程と、を備えることを特徴とする積層コンデンサの製造方法。

Images