KR20070090112A - 적층 콘덴서 및 그 제조방법 - Google Patents

적층 콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR20070090112A
KR20070090112A KR1020070020630A KR20070020630A KR20070090112A KR 20070090112 A KR20070090112 A KR 20070090112A KR 1020070020630 A KR1020070020630 A KR 1020070020630A KR 20070020630 A KR20070020630 A KR 20070020630A KR 20070090112 A KR20070090112 A KR 20070090112A
Authority
KR
South Korea
Prior art keywords
width
layer
terminal electrode
lead
electrode
Prior art date
Application number
KR1020070020630A
Other languages
English (en)
Other versions
KR100884499B1 (ko
Inventor
마사아키 토가시
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070090112A publication Critical patent/KR20070090112A/ko
Application granted granted Critical
Publication of KR100884499B1 publication Critical patent/KR100884499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

적층 콘덴서는, 복수의 유전체층과 복수의 제 1 및 제 2 내부전극이 교대로 적층된 적층체와, 상기 적층체 상에 배치된 제 1 및 제 2 단자전극을 구비한다. 제 1 단자전극은, 제 1 내부전극과 전기적으로 접속된다. 제 1 단자전극은, 제 1 내부전극보다 저항률이 큰 저항층을 1개 또는 복수 포함한다. 이들 1개 또는 복수의 저항층은, 측면에 노출되는 제 1 내부전극의 인출부의 단부를 덮는다. 각 저항층은, 제 1 내부전극의 인출부보다 넓고, 또 제 1 단자전극이 형성된 측면의 폭보다 좁은 폭을 갖는다.
적층 콘덴서, 유전체 층, 내부 전극, 단자 전극, 인출부

Description

적층 콘덴서 및 그 제조방법{Multilayer capacitor and method of manufacturing the same}
도 1은, 제 1 실시형태에 따른 적층 콘덴서의 사시도.
도 2는, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 적층체의 분해 사시도.
도 3은, 제 1 실시형태에 따른 적층 콘덴서의 단면도.
도 4는, 제 1 실시형태에 따른 적층 콘덴서의 단자전극의 구성도.
도 5는, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 적층체의 제조 공정을 설명하기 위한 공정 단면도.
도 6은, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 적층체의 제조 공정을 설명하기 위한 도면.
도 7a는, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 단자 전극을 설명하기 위한 도면.
도 7b는, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 단자 전극의 제조 공정을 설명하기 위한 도면.
도 7c는, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 단자전극의 제조 공정을 설명하기 위한 도면.
도 7d는, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 단자전극의 제조 공정을 설명하기 위한 도면.
도 8은, 제 2 실시형태에 따른 적층 콘덴서의 사시도.
도 9는, 제 2 실시형태에 따른 적층 콘덴서가 구비하는 적층체의 분해 사시도.
도 10은, 제 2 실시형태에 따른 적층 콘덴서의 단자전극의 구성을 설명하기 위한 도면.
도 11a는, 제 2 실시형태에 따른 적층 콘덴서가 구비하는 단자전극의 제조 공정을 설명하기 위한 도면.
도 11b는, 제 2 실시형태에 따른 적층 콘덴서가 구비하는 단자전극의 제조 공정을 설명하기 위한 도면.
도 11c는, 제 2 실시형태에 따른 적층 콘덴서가 구비하는 단자전극의 제조 공정을 설명하기 위한 도면.
도 11d는, 제 2 실시형태에 따른 적층 콘덴서가 구비하는 단자전극의 제조 공정을 설명하기 위한 도면.
본 발명은, 적층 콘덴서 및 그 제조방법에 관한 것이다.
이 종류의 적층 콘덴서로서, 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 것이 알려져 있다.
디지털 전자기기에 탑재되어 있는 중앙처리장치(CPU)에 공급용의 전원에 있어서는 저전압화가 진행하는 한편으로 부하전류는 증대하고 있다. 따라서, 부하전류의 급격한 변화에 대하여 전원 전압의 변동을 허용치 내로 억제하는 것이 대단히 곤란하게 되었기 때문에, 디커플링 콘덴서라고 불리는 적층 콘덴서가 전원에 접속되게 되었다. 그리고, 부하전류의 과도적인 변동 시에 이 적층 콘덴서로부터 CPU에 전류를 공급하여, 전원 전압의 변동을 억제하도록 하고 있다.
최근, CPU의 동작 주파수가 더욱 고주파수화 됨에 따라서, 부하전류는 고속이며 보다 큰 것으로 되어 있다. 그래서, 디커플링 콘덴서에 사용되는 적층 콘덴서에는, 대용량화와 함께 등가 직렬 저항(ESR)을 크게 하고자 하는 요구가 있다. 종래의 적층 콘덴서에서는, 단자전극이 저항률이 큰 저항층을 포함하는 것에 의해, 등가 직렬 저항을 크게 하는 것이 검토되고 있다.
본 발명은, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능한 적층 콘덴서, 및 그 제조방법을 제공하는 것을 과제로 한다.
그런데, 본 발명자는, 등가 직렬 저항을 제어할 수 있는 적층 콘덴서에 관해서 예의 검토한 결과, 단자전극에 포함되는 저항층의 두께를 제어함으로써 등가 직렬 저항을 제어하는 것이 가능해진다는 사실을 발견하기에 이르렀다. 이 사실에 대하여, 더욱 연구를 거듭한 바, 저항층이 적층체의 측면 전영역을 덮도록 형성되어 있는 경우, 저항층의 두께를 정밀도 좋게 제어하는 것은 극히 곤란하게 된다는 문제가 발생하는 것을 새롭게 발견하기에 이르렀다.
그래서, 본 발명자는, 저항층으로서의 기능을 담보하는 데에 필요 충분한 폭까지 저항층의 폭을 좁게 함으로써 저항층의 두께를 정밀도 좋게 제어할 수 있게 되고, 그 결과 등가 직렬 저항을 용이하고 또 정밀도 좋게 제어할 수 있는 적층 콘덴서에 관해서 생각이 미쳤다.
이러한 검토 결과를 근거로 하여, 본 발명에 의한 적층 콘덴서는, 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 적층체의 측면에 배치된 제 1 및 제 2 단자전극을 구비한 적층 콘덴서로서, 복수의 내부전극은, 교대로 배치되는 복수의 제 1 및 제 2 내부전극을 포함하고, 각 제 1 내부전극은, 정전 용량 형성부와, 상기 정전 용량 형성부로부터 제 1 단자전극이 배치된 측면에 단부가 노출되도록 신장하여 제 1 단자전극과 전기적으로 접속됨과 동시에, 제 1 폭을 갖는 인출부를 포함하고, 각 제 2 내부전극은, 유전체층을 개재하여 제 1 내부전극에 포함되는 정전 용량 형성부와 적층방향에서 대향하는 정전 용량 형성부와, 상기 정전 용량 형성부로부터 제 2 단자전극이 배치된 측면으로 신장하여 제 2 단자전극과 전기적으로 접속되는 인출부를 포함하고, 제 1 단자전극은, 제 1 내부전극보다도 저항률이 큰 저항층을 포함하고, 저항층은, 제 1 단자전극이 배치된 측면의 폭보다 좁고 또 제 1 폭보다 넓은 제 2 폭을 갖고, 적층체의 측면에 노출되는 인출부의 단부를 모두 연속적으로 덮는 것을 특징으로 한다.
상기의 적층 콘덴서의 제 1 단자전극은, 제 1 내부전극보다도 저항률이 큰 저항층을 포함한다. 상기 저항층은, 제 1 내부전극의 인출부보다 폭이 넓고, 제 1 내부전극에 포함되는 인출부의 단부를 모두 덮는다. 그 때문에, 제 1 내부전극은 저항층과 전기적으로 접속되게 되고, 상기 적층 콘덴서는 등가 직렬 저항을 크게 하는 것이 가능해진다. 또한, 제 1 단자전극의 저항층의 폭(제 2 폭)은, 제 1 단자전극이 배치된 측면의 폭에 비하여 좁다. 그 때문에, 적층체의 측면 전영역을 덮는 저항층을 포함하는 단자전극을 구비하는 적층 콘덴서에 비하여 상기 적층 콘덴서에서는 저항층의 면적을 작게 하는 것이 가능해진다. 따라서, 상기 적층 콘덴서에서는, 저항층의 두께가 불균일하게 되는 것을 용이하게 억제할 수 있고, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능해진다. 또한, 등가 직렬 저항의 제어를 정밀도 좋게 함으로써, 적층 콘덴서의 수율(收率)도 향상된다.
본 발명에 의한 적층 콘덴서는, 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 적층체의 측면에 배치된 제 1 및 제 2 단자전극을 구비한 적층 콘덴서로서, 복수의 내부전극은, 교대로 배치되는 복수의 제 1 및 제 2 내부전극을 포함하고, 각 제 1 내부전극은, 정전 용량 형성부와, 제 1 폭을 갖는 복수의 인출부를 포함하고, 각 제 1 내부전극에 포함되는 각 인출부는, 상기 제 1 내부전극에 포함되는 정전 용량 형성부로부터 제 1 단자전극이 배치된 측면에 단부가 노출되도록 신장하여 제 1 단자전극과 전기적으로 접속되고, 각 제 1 내부전극에 포함되는 복수의 인출부는, 상기 제 1 내부전극 이외의 다른 제 1 내부전극 각각에 포함되는 복수의 인출부와 적층방향에서 보아 대략 겹치고, 적층방향에 따른 인출 부의 조(set)를 복수 형성하도록 배치되고, 각 제 2 내부전극은, 유전체층을 개재하여 제 1 내부전극에 포함되는 정전 용량 형성부와 적층방향에서 대향하는 정전 용량 형성부와, 상기 정전 용량 형성부로부터 제 2 단자전극이 배치된 측면으로 신장하여 제 2 단자전극과 전기적으로 접속되는 인출부를 포함하고, 제 1 단자전극은, 제 1 내부전극보다도 저항률이 큰 복수의 저항층을 포함하고, 복수의 저항층의 폭의 총합은, 제 1 단자전극이 배치된 측면의 폭보다 좁고, 각 저항층은, 제 1 폭보다 넓은 제 2 폭을 갖는 동시에, 복수의 제 1 내부전극의 복수의 인출부의 적층방향에 따른 복수의 조 각각에 대응하여, 각 조에 포함되는 인출부의 단부를 모두 연속적으로 덮는 것을 특징으로 한다.
상기의 적층 콘덴서의 제 1 단자전극은, 제 1 내부전극보다도 저항률이 큰 복수의 저항층을 포함한다. 각 저항층은, 제 1 내부전극의 각 인출부보다 폭이 넓고, 상기 저항층에 대응하는 제 1 내부전극의 인출부의 단부를 모두 덮는다. 그 때문에, 제 1 내부전극은 저항층과 전기적으로 접속되게 되고, 상기 적층 콘덴서는 등가 직렬 저항을 크게 하는 것이 가능해진다. 또한, 제 1 단자전극의 복수의 저항층의 폭(제 2 폭)의 총합은, 제 1 단자전극이 배치된 측면의 폭에 비하여 좁다. 그 때문에, 적층체의 측면 전영역을 덮는 저항층을 포함하는 단자전극을 구비하는 적층 콘덴서에 비하여 상기 적층 콘덴서에서는 저항층의 면적을 작게 하는 것이 가능해진다. 따라서, 상기 적층 콘덴서에서는, 저항층의 두께가 불균일하게 되는 것을 용이하게 억제할 수 있고, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능해진다. 또한, 등가 직렬 저항의 제어를 정밀도 좋게 함으로써, 적 층 콘덴서의 수율도 향상된다. 또한, 제 1 내부전극은 인출부를 복수 포함하고, 제 1 단자전극은 이들의 인출부에 대응하여 복수의 저항층을 포함한다. 그 때문에, 제 1 단자전극에 있어서, 각 저항층의 저항성분이 병렬로 접속되게 되고, 소망의 저항층 두께에 대한 불균일함의 영향을 억제하는 것이 가능해진다.
각 제 1 내부전극에 포함되는 정전 용량 형성부는, 상기 제 1 내부전극에 포함되는 인출부의 제 1 폭보다 넓은 제 3 폭을 갖는 것이 바람직하다. 이 경우, 제 3 폭을 넓게 하여 정전 용량을 크게 유지한 채로 인출부의 폭(제 1 폭)을 좁게 하는 것이 가능해진다. 그 때문에, 정전 용량을 크게 하면서, 저항층의 폭을 좁게 하는 것이 가능해진다. 이 경우, 제 2 폭은, 제 3 폭보다 좁은 것이 바람직하다. 저항층의 폭을 좁게 함으로써, 등가 직렬 저항을 한층 더 정밀도 좋게 제어하는 것이 가능해진다.
제 1 단자전극은, 제 1 내부전극의 인출부의 단부가 노출되는 측면상이며 또 저항층 하에 배치된 하지층과, 저항층 상에 배치된 도체층과, 도체층 상에 배치된 도금층을 더 포함하고, 하지층은, 제 2 폭보다 폭이 좁은 동시에, 상기 하지층 상에 배치되어 있는 저항층이 연속적으로 덮는 인출부의 단부를 모두 연속적으로 덮고, 저항층은, 하지층 전영역을 덮도록 배치되어 있고, 하지층의 저항률 및 도금층의 저항률은 모두, 저항층의 저항률보다 작은 것이 바람직하다. 제 1 단자전극이 하지층을 포함함으로써, 제 1 내부전극의 인출부와 제 1 단자전극과의 접합성이 향상된다. 또한, 제 1 단자전극이 도금층을 포함함으로써, 제 1 단자전극의 내구성이 향상됨과 동시에, 제 1 단자전극과 기판 등의 사이의 납땜성을 향상시키는 것도 가능해진다. 더욱이, 제 1 단자전극이 도체층을 포함함으로써, 저항층과 도금층의 사이의 접합성이 향상된다.
적층체는, 대략 직방체형상이며, 제 1 및 제 2 단자전극이 배치되어 있는 측면은, 적층체의 긴쪽 방향으로 신장하는 측면인 것이 바람직하다. 이 경우, 제 1 및 제 2 내부전극을 흐르는 전류의 경로가 짧아지기 때문에, 적층 콘덴서의 등가 직렬 인덕턴스(inductance)를 저감시키는 것이 가능해진다.
본 발명에 의한 적층 콘덴서의 제조방법은, 정전 용량 형성부와 상기 정전 용량 형성부로부터 측면으로 단부가 노출되도록 신장하는 인출부를 포함하는 복수의 제 1 내부전극과, 정전 용량 형성부와 상기 정전 용량 형성부로부터 측면으로 신장하는 인출부를 포함하는 복수의 제 2 내부전극이, 유전체층을 개재하여 교대로 적층된 적층체를 준비하는 공정과, 복수의 제 1 내부전극에 포함되는 인출부의 단부가 노출되는 측면에서, 상기 측면에 노출되는 제 1 내부전극의 인출부의 단부를 모두 연속적으로 덮는 영역에 하지용 도체 페이스트를 인쇄하고, 제 1 내부전극의 인출부의 단부보다 폭이 넓고 또 제 1 단자전극이 배치된 측면보다 폭이 좁은 제 1 단자전극의 하지층을 형성하는 공정과, 제 1 단자전극의 하지층 상에, 상기 하지층 전영역을 덮도록, 제 1 내부전극 및 하지용 도체 페이스트의 쌍방보다 저항률이 큰 고저항 도체 페이스트를 인쇄하고, 제 1 내부전극의 인출부의 단부보다 폭이 넓고 또 제 1 단자전극이 배치된 측면보다 폭이 좁은 제 1 단자전극의 저항층을 형성하는 공정을 구비하는 것을 특징으로 한다.
상기의 제조방법에 의하면, 제 1 단자전극의 하지층 및 저항층은 인쇄에 의 해 형성된다. 그 때문에, 저항층의 두께가 불균일하게 되는 것을 양호하게 억제할 수 있다. 또한, 이렇게 제조한 적층 콘덴서에서는, 저항률이 제 1 내부전극 및 하지층보다 큰 저항층을 제 1 단자전극이 포함하고, 상기 저항층은 적어도 1개의 측면에 노출되는 제 1 내부전극의 단부를 모두 덮는다. 그 때문에, 이들의 내부전극과 저항층은 전기적으로 접속되고, 적층 콘덴서의 등가 직렬 저항을 크게 하는 것이 가능해진다. 또한, 제 1 단자전극의 하지층 및 저항층은, 제 1 단자전극이 배치된 측면보다 폭이 좁다. 그 때문에, 제 1 단자전극이 배치된 측면 전영역에 저항층을 형성한 적층 콘덴서에 비하여, 저항층의 면적이 작기 때문에, 저항층의 두께의 불균일함을 용이하게 억제하는 것이 가능해진다. 그 결과, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능해진다. 또한, 등가 직렬 저항의 제어를 정밀도 좋게 함으로써, 적층 콘덴서의 수율도 향상된다.
본 발명에 의하면, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능한 적층 콘덴서, 및 그 제조방법을 제공할 수 있다.
본 발명은 이하에 기재된 상세한 설명 및 도시만을 위해 주어진 첨부된 도면들로부터 더욱 자세히 이해될 것이지만, 본 발명을 제한하지는 않는다.
또한 본 발명의 적용의 범위는 이후에 기재된 상세한 설명으로부터 명백해질 것이다. 하지만, 상세한 설명 및 본 발명의 바람직한 실시예들을 나타나는 특정 예들은 단지 개시의 의미를 나타내고, 따라서, 본원 발명의 정신 및 범위 내의 다양한 변화들 및 변경들은 상기 상세한 설명으로부터 당업자에게 명백할 것이다.
실시형태
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시형태에 관해서 상세하게 설명한다. 또, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하기로 하고, 중복되는 설명은 생략한다.
(제 1 실시형태)
도 1 내지 도 4를 참조하여, 제 1 실시형태에 따른 적층 콘덴서(C1)에 관해서 설명한다. 도 1은, 제 1 실시형태에 따른 적층 콘덴서의 사시도이다. 도 2는, 제 1 실시형태에 따른 적층 콘덴서가 구비하는 적층체의 분해 사시도이다. 도 3은, 제 1 실시형태에 따른 적층 콘덴서의 단면도이다. 도 4는, 제 1 실시형태에 따른 적층 콘덴서의 단자전극의 구성을 설명하기 위한 도면이다.
적층 콘덴서(C1)는, 도 1에 도시되는 바와 같이, 직방체형상의 적층체(10)와, 상기 적층체(10)에 형성된 제 1 및 제 2 단자전극(1, 2)을 구비한다.
제 1 단자전극(1)은, 적층체(10)의 긴쪽 방향으로 신장하는 측면(10a)측에 위치하고 있다. 제 2 단자전극(2)은, 적층체(10)의 긴쪽 방향으로 신장하는 측면으로서, 측면(10a)과 대향하는 측면(10b)측에 위치하고 있다. 제 1 단자전극(1)과 제 2 단자전극(2)은, 서로 전기적으로 절연되어 있다.
적층체(10)는, 도 2에도 도시되는 바와 같이, 복수(본 실시형태에서는, 5층)의 유전체층(11 내지 15)과, 복수(본 실시형태에서는, 각 2층)의 제 1 및 제 2 내부전극(21, 22, 31, 32)이 교대로 적층됨으로써 구성된다. 실제의 적층 콘덴서(C1)에서는, 유전체층(11 내지 15)간의 경계가 시인할 수 없는 정도로 일체화되 어 있다. 제 1 및 제 2 내부전극(21, 22, 31, 32)은, 예를 들면 니켈을 주성분으로 한다.
각 제 1 내부전극(21, 22)은, 정전 용량 형성부(23, 24)와, 인출부(25, 26)를 포함한다. 각 정전 용량 형성부(23, 24)는, 직사각형상을 보이고 있다. 정전 용량 형성부(23, 24)는, 적층체(10)에 있어서의 유전체층(11 내지 15)의 적층방향(이하, 단 「적층방향」이라고 부름.)에 평행한 측면 모두로부터 소정의 간격, 즉 적층방향에 평행한 측면 모두에 노출되는 경우가 없을 만큼의 충분한 간격을 갖는 위치에 각각 배치되어 있다. 정전 용량 형성부(23, 24)는, 적층방향에서 보아 대략 겹치도록 배치된다.
각 인출부(25, 26)는, 대응하는 정전 용량 형성부(23, 24)의 측면(10a)측의 단부(변)의 중심 부근으로부터 적층체(10)의 측면(10a)을 향하여, 측면(10a)에 단부가 노출되도록 신장한다. 각 인출부(25, 26)는, 측면(10a)에 노출되는 단부에 있어서, 제 1 단자전극(1)과 접속된다. 인출부(25, 26)는, 적층방향에서 보아 대략 겹치도록 배치된다.
제 1 내부전극(21, 22)의 인출부(25, 26)는 각각 제 1 폭(D1)을 갖는다. 제 1 내부전극(21, 22)의 정전 용량 형성부(23, 24)는 각각, 제 3 폭(D3)을 갖는다. 또, 후술하는 제 1 단자전극(1)의 저항층이, 제 2 폭(D2)을 갖는다.
제 1 폭(D1)은, 적층체(10)의 제 1 단자전극(1)이 배치된 측면(10a)에 따른 방향의 인출부(25, 26)의 폭을 말한다. 제 3 폭(D3)은, 적층체(10)의 제 1 단자전극(1)이 배치된 측면(10a)에 따른 방향의 정전 용량 형성부(23, 24)의 폭을 말한다. 인출부(25, 26)가 갖는 제 1 폭(D1)은, 정전 용량 형성부(23, 24)가 갖는 제 3 폭(D3)에 비하여 작다.
각 제 2 내부전극(31, 32)은, 정전 용량 형성부(33, 34)와, 인출부(35, 36)를 포함한다. 각 정전 용량 형성부(33, 34)는, 직사각형상을 보이고 있다. 정전 용량 형성부(23, 24)는, 적층체(10)의 적층방향에 평행한 측면으로부터 소정의 간격, 즉 적층방향에 평행한 측면에 노출되는 경우가 없을 만큼의 충분한 간격을 가진 위치에 각각 배치되어 있다. 정전 용량 형성부(33, 34)는, 적층방향에서 보아 대략 겹치도록 배치된다.
또한, 각 제 1 내부전극(21, 22)의 정전 용량 형성부(23, 24)는, 적층체(10)의 적층방향에서 각 제 2 내부전극(31, 32)의 정전 용량 형성부(33, 34)와 유전체층(12 내지 14)을 개재하여 대향하도록 배치된다.
각 인출부(35, 36)는, 정전 용량 형성부(33, 34)로부터 적층체(10)의 동일 1측면(10b)을 향하여 그대로 연장하도록 신장하고, 단부가 측면(10b)에 노출되도록 배치된다. 각 인출부(35, 36)는, 측면(10b)에 노출되는 단부에 있어서, 제 2 단자전극(2)과 접속된다. 인출부(35, 36)의 측면(10b)에 따른 방향의 폭은, 정전 용량 형성부(33, 34)의 측면(10b)에 따른 방향의 폭과 같다.
제 1 단자전극(1)은, 도 3에 도시되는 바와 같이, 하지층(3), 저항층(4), 도 체층(5), 및 도금층(6)을 포함한다. 하지층(3)은, 적층체(10)의 측면(10a)상이며, 저항층(4)하에 형성되어 있다. 저항층(4)은, 하지층(3)상에 형성되어 있다. 도체층(5)은, 저항층(4)상에 형성되어 있다. 도금층(6)은, 도체층(5)상에 형성되어 있다. 또, 도 3에 있어서, 유전체층(11 내지 15)에 상당하는 영역의 빗금은 생략하고 있다.
도 4는, 적층 콘덴서(C1)를 적층체(10)의 측면(10a)측으로부터 본 도면이고, 제 1 단자전극(1)의 구성을 설명하기 위한 도면이다. 도 4에 도시되는 바와 같이, 하지층(3)은, 적층체(10)의 측면(10a)상에 있어서, 인출부(25, 26)의 측면(10a)에 노출되는 단부를 모두 연속적으로 덮는다. 하지층(3)은, 제 1 폭(D1)보다 넓고, 또한 적층체(10)의 측면(10a)의 폭보다 좁은 폭을 갖는다. 보다 상세하게는, 하지층(3)의 폭은, 제 3 폭(D3)보다 좁다. 즉, 하지층(3)은, 제 1 내부전극(21, 22)의 인출부(25, 26)보다 폭이 넓고, 또한 제 1 단자전극(1)이 배치된 측면(10a), 보다 상세하게는 정전 용량 형성부(23, 24)보다는 폭이 좁다. 여기에서, 하지층(3)의 폭은, 적층체(10)의 적층방향에 따라서 제 1 단자전극(1)을 보았을 때의, 적층체(10)의 측면(10a)에 따른 방향의 하지층(3)의 폭을 말한다. 또한, 측면(10a)의 폭은, 제 1 단자전극(1)이 배치된 측면(10a)을 적층방향에서 보았을 때의 폭을 말한다. 하지층(3)은, 예를 들면 동(Cu), 또는 은(Ag)을 주성분으로 한다.
저항층(4)은, 하지층(3) 전영역을 덮도록 하지층(3)상에 형성된다. 따라서, 저항층(4)은, 인출부(25, 26)의 측면(10a)에 노출되는 단부를 모두 연속적으로 덮 는다. 저항층(4)은, 제 2 폭(D2)을 갖고, 제 2 폭(D2)은 제 1 폭(D1)보다 넓고, 또한 적층체(10)의 측면(10a)의 폭보다 좁다. 보다 상세하게는, 저항층(4)의 제 2 폭(D2)은, 제 3 폭(D3)보다 좁다. 즉, 저항층(4)은, 제 1 내부전극(21, 22)의 인출부(25, 26)보다 폭이 넓고, 또한 제 1 단자전극(1)이 배치된 측면(10a), 보다 상세하게는 정전 용량 형성부(23, 24)보다는 폭이 좁다. 여기에서, 제 2 폭(D2)은, 적층체(10)의 적층방향에 따라서 제 1 단자전극(1)을 보았을 때의, 적층체(10)의 측면(10a)에 따른 방향의 저항층(4)의 폭을 말한다.
또, 도 4에 도시하는 바와 같이, 제 1 내부전극(21, 22)의 인출부(25, 26)는, 측면(10a)보다 작은 측면(10a)에서의 제 1 영역(10c) 내에, 그 단부가 노출되도록 끌려나온다. 또한, 저항층(4)은, 측면(10a)보다 작고 또, 제 1 영역(10c)보다 크고 또 제 1 영역(10c) 전영역을 덮는 제 2 영역(10d)상에 형성된다. 또한, 하지층(3)은, 측면(10a)보다 작고 또 제 2 영역(10d)보다 작은 동시에, 제 1 영역(10c)보다 크고 또 제 1 영역(10c) 전영역을 덮는 제 3 영역(10e)상에 형성된다. 제 2 및 제 3 영역(10d, 10e)은 모두 제 1 영역(10c) 전영역을 덮기 때문에, 제 2 영역(10d)상에 형성된 저항층(4) 및 제 3 영역(10e)상에 형성된 하지층(3)의 쌍방은 제 1 내부전극(21, 22)의 인출부(25, 26)의 단부 전부를 덮는다.
저항층(4)은, 제 1 및 제 2 내부전극(21, 22, 31, 32)보다 저항률이 크다. 또한, 저항층(4)은, 하지층(3), 도체층(5), 및 도금층(6)의 어느 것보다도 저항률이 크다. 저항층(4)은, 예를 들면 산화루테늄(RuO2) 또는 카본을 주성분으로 한다.
도체층(5)은, 저항층(4)상에, 상기 저항층(4) 전영역 및 적층체(10)의 측면(10a) 전영역을 덮도록 형성된다. 도체층(5)은, 예를 들면 동(Cu), 또는 은(Ag)을 주성분으로 한다.
도금층(6)은, 도체층(5)상에, 상기 도체층(5) 전영역 및 적층체(10)의 측면(10a) 전영역을 덮도록 형성된다. 도금층(6)은, 예를 들면 주석(Sn)을 주성분으로 한다.
다음에, 본 실시형태에 따른 적층 콘덴서의 제조방법에 관해서 설명한다. 우선, 도 2에 도시하는 바와 같은, 복수(본 실시형태에서는 5층)의 유전체층(11 내지 15)과 복수(본 실시형태에서는 각 2개)의 제 1 및 제 2 내부전극(21, 22, 31, 32)이 교대로 적층된 적층체(10)를 준비한다. 복수의 제 1 내부전극(21, 22)은, 상술한 바와 같이, 정전 용량 형성부(23, 24)와 상기 정전 용량 형성부(23, 24)로부터 측면(10a)에 단부가 노출되도록 신장하는 인출부(25, 26)를 포함한다. 제 2 내부전극(31, 32)은, 상술한 바와 같이, 정전 용량 형성부(33, 34)와 상기 정전 용량 형성부(33, 34)로부터 측면(10b)으로 신장하는 인출부(35, 36)를 포함한다.
적층체(10)를 제조하는 방법의 일례를 도 5 및 도 6을 참조하여 이하에 설명한다. 여기에서 제시하는 예는, 그린 단위 적층체를 형성하는 공정, 그린 적층체를 형성하는 공정, 바인더(binder)를 제거하는 공정 및 그린 적층체를 소성하여 적층체를 얻는 공정을 포함하고 있다. 또, 도 5 및 도 6에 있어서, 보기 쉽게 하기 위해서 빗금은 생략하고 있다.
그린 단위 적층체를 형성하는 공정을 도 5를 참조하면서 설명한다. 우선, PET 필름(P1; 지지체)상에 세라믹 그린층(81)을 형성한다. 세라믹 그린층(81)은, 티타늄산바륨을 주성분으로 하는 유전체 재료에 바인더수지(예를 들면 유기 바인더수지 등), 용제, 가소제 등을 더하여 혼합 분산함으로써 얻은 세라믹 슬러리를 PET 필름(P1)상에 도포 후, 건조함으로써 형성된다. 건조시킨 세라믹 그린층(81)상에 복수의 제 1 전극패턴(82a)을 형성하고, 제 1 그린 단위 적층체(80a)를 형성한다.
제 1 및 제 2 전극패턴(82a, 82b)은, 세라믹 그린층(81)의 상면에 전극 페이스트를 인쇄 후, 건조함으로써 형성된다. 전극 페이스트는, 예를 들면 니켈(Ni), 은(Ag), 팔라듐(Pd) 등의 금속분말에 바인더 수지나 용제 등을 혼합한 페이스트상의 조성물이다. 인쇄수단으로서, 예를 들면 스크린 인쇄 등을 사용한다.
제 1 전극패턴(82a)은, 2개의 직사각형을 1개의 작은 직사각형상이 연결되는 H자형상을 나타내도록 형성된다. 제 2 전극패턴(82b)은, H자형상의 제 1 전극 패턴(82a)의 외곽과 대략 같은 크기의 직사각형상을 나타내도록 형성된다.
다음에, 제 1 및 제 2 그린 단위 적층체(80a, 80b)로부터 PET 필름(P1)을 박리한다. PET 필름(P1)이 박리된 복수(본 실시형태에서는 각 2개)의 제 1 및 제 2 그린 단위 적층체(80a, 80b)를 교대로 적층하고, 또한 세라믹 그린층(81)을 적층하고, 도 6에 도시하는 바와 같이, 그린 집합체(83)를 형성한다. 도 6은, 본 실시형태에 따른 적층 콘덴서의 제조 공정에 있어서 형성된 그린 집합체(83)를 도시하는 단면도이다.
계속해서, 서로 직교하는 제 1 절단면(L)과 제 2 절단면(도시하지 않음)에 따라서 그린 집합체(83)를 절단하고, 복수의 그린 적층체(84)를 형성한다. 제 1 절단면(L)은, 적층방향과 평행한 면이고, 각 제 1 전극패턴(82a)의 중간을 통과하고 또 복수의 제 2 전극패턴(82b) 끼리의 중간을 지나는 면, 및, 각 제 2 전극패턴(82b)의 중간을 통과하고 또 복수의 제 1 전극패턴(82a) 끼리의 중간을 지나는 면이다. 제 2 절단면은 제 1 절단면(L)과 직교하고 또 적층방향에 평행하고, 복수의 제 1 전극패턴(82a) 끼리의 중간을 지나는 면, 및 복수의 제 2 전극패턴(82b) 끼리의 중간을 지나는 면이다. 또한, 제 1 절단면(L)을 절단함으로써 얻어진 그린 적층체(84)의 단면에는, 제 1 및 제 2 내부전극패턴(82a, 82b)의 단부가 노출된다.
절단 후, 그린 적층체(84)의 세라믹 그린층(81)에 포함되는 바인더를 제거하여, 소성함으로써, 적층체(10)가 얻어진다. 그린 적층체(84)를 소성함으로써, 세라믹 그린층(81)으로부터 유전체층(11 내지 15)이, 제 1 및 제 2 전극패턴(82a, 82b)으로부터 제 1 및 제 2 내부전극(21, 22, 31, 32)이 얻어진다. 또한, 제 1 절단면(L)을 절단함으로써 얻어진 그린 적층체(84)의 측면이, 적층체(10)의 측면(10a, 10b)에 상당한다.
이렇게 하여 얻어진 적층체(10)의 제 1 내부전극(21, 22)은, 정전 용량 형성부(23, 24) 및 단부가 측면(10a)에 노출되도록 정전 용량 형성부(23, 24)로부터 신장하는 인출부(25, 26)를 포함한다.
다음에, 적층체(10)의 측면(10a, 10b)상에 제 1 및 제 2 단자전극(1, 2)을 형성한다. 제 1 단자전극(1)을 형성하는 공정을, 도 7a 내지 도 7d를 참조하면서 구체적으로 설명한다. 우선, 도 7a에 도시하는 바와 같이, 그린 집합체(83)를 제 1 절단면(L)에서 절단함으로써 얻어진 적층체(10)의 측면(10a)상에, 제 1 단자전 극(1)의 하지층(3)을 형성한다. 하지층(3)은, 측면(10a)에 노출되는 제 1 내부전극(21, 22)에 포함되는 인출부(25, 26)의 단부를 모두 연속적으로 덮는 동시에, 폭이 제 1 폭(D1)보다 넓고 또 측면(10a)보다 좁은(보다 상세하게는, 제 3 폭(D3)보다 좁은) 영역에, 하지용 도체 페이스트를 인쇄함으로써 형성된다. 하지용 도체 페이스트로서, 예를 들면 동, 또는 은을 주성분으로 한 도체 페이스트를 사용한다.
다음에, 도 7b에 도시하는 바와 같이, 하지층(3)상에 상기 하지층(3) 전영역을 덮는 동시에, 폭이 제 1 폭(D1)보다 넓고 또 측면(10a)보다 좁은(보다 상세하게는, 제 3 폭(D3)보다 좁은) 영역에 고저항 도체 페이스트를 인쇄하여, 제 1 단자전극(1)의 저항층(4)을 형성한다. 고저항 도체 페이스트의 저항률은, 제 1 내부전극(21, 22)의 저항률 및 하지용 도체 페이스트의 저항률의 쌍방보다 크다. 고저항 도체 페이스트로서, 예를 들면 산화루테늄, 또는 카본 페이스트를 사용한다.
계속해서, 도 7c에 도시하는 바와 같이, 저항층(4)상에 상기 저항층(4) 전영역 뿐만 아니라, 측면(10a) 전영역을 덮도록, 도체층(5)을 형성한다. 도체층(5)은, 예를 들면 은, 또는 동을 주성분으로 한 도체 페이스트를 사용하여 딥 방식(침지법)에 의해 형성한다.
또한 그 후, 도 7d에 도시하는 바와 같이, 도체층(5)상에 상기 도체층(5) 전영역 및 측면(10a) 전영역을 덮도록, 도금층(6)을 주석도금에 의해 형성한다.
또한, 제 2 단자전극(2)을, 적층체(10)의 측면(10b)상에, 예를 들면 딥 방식(침지법) 및 전기도금법을 사용하여 형성한다.
제 1 단자전극(1)은, 제 1 내부전극(21, 22)보다도 저항률이 큰 저항층(4)을 포함한다. 제 1 단자전극(1)의 저항층(4)의 폭(제 2 폭; D2)은, 제 1 내부전극의 인출부(25, 26)의 폭(제 1 폭; D1)에 비하여 넓고, 저항층(4)은 제 1 내부전극(21, 22)에 포함되는 인출부(25, 26)의 단부를 모두 덮는다. 그 때문에, 모든 제 1 내부전극(21, 22)은, 저항층(4)과 전기적으로 접속된다. 그 결과, 적층 콘덴서(C1)는, 그 등가 직렬 저항을 크게 하는 것이 가능해진다.
또한, 제 1 내부전극(21, 22)의 인출부(25, 26)의 폭(제 1 폭; D1)은, 제 1 단자전극(1)이 배치된 측면(10a)의 폭에 비하여 좁다. 그 때문에, 측면 전영역을 덮도록 형성된 저항층을 포함하는 단자전극을 구비하는 적층 콘덴서에 비하여, 적층 콘덴서(C1)에서는 저항층(4)의 면적을 작게 하는 것이 가능해진다. 그 결과, 적층 콘덴서(C1)에서는, 저항층(4)의 두께가 불균일하게 되는 것을 용이하게 억제할 수 있고, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능해진다.
특히, 본 실시형태에 있어서의 제조방법에 의하면, 제 1 단자전극(1)의 하지층(3) 및 저항층(4)은 인쇄에 의해 형성된다. 그 때문에, 저항층(4)의 두께가 불균일하게 되는 것을 양호하게 억제할 수 있다.
또한, 등가 직렬 저항의 제어를 정밀도 좋게 함으로써, 적층 콘덴서(C1)의 수율도 향상된다.
제 1 내부전극(21, 22)에 포함되는 정전 용량 형성부(23, 24)는 각각, 제 1 내부전극(21, 22)에 포함되는 인출부(25, 26)의 제 1 폭(D1)보다 넓은 제 3 폭(D3)을 갖는다. 그 때문에, 등가 직렬 저항을 한층 더 정밀도 좋게 제어하기 위해서 저항층(4)에 접속되는 인출부(25, 26)의 폭을 좁게 한 경우이어도, 정전 용량을 담당하는 정전 용량 형성부(23, 24)의 폭을 넓은 채로 유지할 수 있다. 따라서, 정전 용량을 크게 하면서, 저항층(4)의 폭을 좁게 하는 것이 가능해진다.
적층 콘덴서(C1)에서는, 저항층(4)의 폭인 제 2 폭(D2)이, 정전 용량 형성부(23, 24)의 폭인 제 3 폭(D3)보다 좁다. 이렇게 저항층(4)의 폭을 좁게 함으로써, 적층 콘덴서(C1)에서는 등가 직렬 저항을 한층 더 정밀도 좋게 제어하는 것이 가능해진다.
제 1 단자전극(1)은, 하지층(3)을 포함한다. 저항층(4)은, 저항률이 큰 재료, 예를 들면 산화루테늄 또는 카본을 주성분으로 하는 재료에 의해서 형성된다. 그 때문에, 예를 들면 동 또는 은을 주성분으로 하는 하지층(3)을 개재시킴으로써, 제 1 내부전극(21, 22)과의 접합성이 양호하게 된다.
또한, 제 1 단자전극(1)은, 예를 들면 주석을 주성분으로 하는 도금층(6)을 포함한다. 그 때문에, 제 1 단자전극(1)의 내구성이 향상됨과 동시에, 제 1 단자전극(1)의 기판 등으로의 납땜성이 향상된다.
또한, 제 1 단자전극(1)은, 저항층(4)과 도금층(6)의 사이에 도체층(5)을 포함한다. 저항층(4)이 산화루테늄 또는 카본을 주성분으로 하는 경우, 주석을 주성분으로 하는 도금층(6)과의 사이의 접합성은, 동 또는 은을 주성분으로 하는 도체 층(5)을 사이에 개재시킴으로써 한층 더 양호한 것으로 된다.
적층체(10)는 대략 직방체형상이며, 제 1 및 제 2 단자전극(1, 2)이 각각 형성되는 측면(10a, 10b)은, 적층체의 긴쪽 방향으로 신장하는 측면이다. 그 때문에, 제 1 및 제 2 내부전극(21, 22, 31, 32)을 흐르는 전류의 경로가 짧아지고, 적층 콘덴서(C1)의 등가 직렬 인덕턴스를 저감시키는 것이 가능해진다.
(제 2 실시형태)
도 8 내지 도 10을 참조하여, 제 2 실시형태에 따른 적층 콘덴서(C2)에 관해서 설명한다. 도 8은, 제 2 실시형태에 따른 적층 콘덴서의 사시도이다. 도 9는, 제 2 실시형태에 따른 적층 콘덴서가 구비하는 적층체의 분해 사시도이다. 도 10은, 제 2 실시형태에 따른 적층 콘덴서의 단자전극의 구성을 설명하기 위한 도면이다.
적층 콘덴서(C2)는, 도 8에 도시되는 바와 같이, 직방체형상의 적층체(50)와, 상기 적층체(50)에 형성된 제 1 및 제 2 단자전극(41, 42)을 구비한다.
제 1 단자전극(41)은, 적층체(50)의 긴쪽 방향으로 신장하는 측면(50a)측에 위치하고 있다. 제 2 단자전극(42)은, 적층체(50)의 긴쪽 방향으로 신장하는 측면으로서, 측면(50a)과 대향하는 측면(50b)측에 위치하고 있다. 제 1 단자전극(41)과 제 2 단자전극(42)은, 서로 전기적으로 절연되어 있다.
적층체(50)는, 도 9에도 도시되는 바와 같이, 복수(본 실시형태에서는, 5층)의 유전체층(51 내지 55)과, 복수(본 실시형태에서는, 각 2층)의 제 1 및 제 2 내부전극(61, 62, 71, 72)이 교대로 적층됨으로써 구성된다. 실제의 적층 콘덴 서(C2)에서는, 유전체층(51 내지 55)간의 경계가 시인할 수 없는 정도로 일체화되어 있다. 제 1 및 제 2 내부전극(61, 62, 71, 72)은, 예를 들면 니켈을 주성분으로 한다.
각 제 1 내부전극(61, 62)은, 정전 용량 형성부(63, 64)와, 복수(본 실시형태에서는, 각 2개)의 인출부(65A, 65B, 66A, 66B)를 포함한다. 각 정전 용량 형성부(63, 64)는, 직사각형상을 보이고 있다. 정전 용량 형성부(63, 64)는, 적층체(50)에 있어서의 유전체층(51 내지 55)의 적층방향(이하, 단 「적층방향」이라고 부름.)에 평행한 측면으로부터 소정의 간격을 가진 위치에 각각 배치되어 있다. 정전 용량 형성부(63, 64)는, 적층방향에서 보아 대략 겹치도록 배치된다.
인출부(65A, 65B)는, 정전 용량 형성부(63)의 측면(50a)측의 단부(변)로부터 적층체(50)의 측면(50a)을 향하여, 측면(50a)에 단부가 노출되도록, 서로 평행하게 나란히 배열하여 신장하고 있다. 인출부(66A, 66B)는, 정전 용량 형성부(64)의 측면(50a)측의 단부(변)로부터 적층체(50)의 측면(50a)을 향하여, 측면(50a)에 단부가 노출되도록, 서로 평행하게 나란히 배열하여 신장하고 있다. 각 인출부(65A, 65B, 66A, 66B)는, 측면(50a)에 노출되는 단부에 있어서, 제 1 단자전극(41)과 접속된다.
제 1 내부전극(61)에 포함되는 복수의 인출부(65A, 65B)는, 적층방향에서 보아, 제 1 내부전극(61) 이외의 다른 제 1 내부전극(62)에 포함되는 복수의 인출부(66A, 66B)와 대략 겹치고, 적층방향에 따라서 배치되는 인출부의 조(인출부(65A)와 인출부(66A)의 조, 및 인출부(65B)와 인출부(66B)의 조)를 복수 형성하 도록 배치된다. 따라서, 인출부(65A)와 인출부(66A)는, 각각 적층방향에서 유전체층(52, 53)을 개재하여 대향하는 조를 형성한다. 또한, 인출부(65B)와 인출부(66B)는, 각각 적층방향에서 유전체층(52, 53)을 개재하여 대향하는 조를 형성한다.
제 1 내부전극(61, 62)의 인출부(65A, 65B, 66A, 66B)는 각각 제 1 폭(D1)을 갖는다. 제 1 내부전극(61, 62)의 정전 용량 형성부(63, 64)는 각각, 제 3 폭(D3)을 갖는다. 또, 후술하는 제 1 단자전극(41)의 각 저항층이, 제 2 폭(D2)을 갖는다.
제 1 폭(D1)은, 적층체(50)의 제 1 단자전극(41)이 배치된 측면(50a)에 따른 방향의 인출부(65A, 65B, 66A, 66B)의 폭을 말한다. 제 3 폭(D3)은, 적층체(50)의 제 1 단자전극(41)이 배치된 측면(50a)에 따른 방향의 정전 용량 형성부(63, 64)의 폭을 말한다. 각 인출부(65A, 65B, 66A, 66B)가 갖는 제 1 폭(D1)은, 대응하는 정전 용량 형성부(63, 64)가 갖는 제 3 폭(D3)에 비하여 작다.
각 제 2 내부전극(71, 72)은, 정전 용량 형성부(73, 74)와, 인출부(75, 76)를 포함한다. 각 정전 용량 형성부(73, 74)는, 직사각형상을 보이고 있다. 정전 용량 형성부(73, 74)는, 적층체(50)의 적층방향에 평행한 측면으로부터 소정의 간격을 가진 위치에 각각 배치되어 있다. 정전 용량 형성부(73, 74)는, 적층방향에서 보아 대략 겹치도록 배치된다.
또한, 각 제 1 내부전극(61, 62)의 정전 용량 형성부(63, 64)는, 적층체(50)의 적층방향에서 각 제 2 내부전극(71, 72)의 정전 용량 형성부(73, 74)와 유전체층(52 내지 54)을 개재하여 대향하도록 배치된다.
각 인출부(75, 76)는, 정전 용량 형성부(73, 74)로부터 적층체(50)의 동일 측면(50b)을 향하여 그대로 연장하도록 신장하고, 단부가 측면(50b)에 노출되도록 배치된다. 각 인출부(75, 76)는, 측면(50b)에 노출되는 단부에 있어서, 제 2 단자전극(42)과 접속된다. 인출부(75, 76)의 폭은, 정전 용량 형성부(73, 74)의 폭과 같다.
제 1 단자전극(41)은, 도 10에 도시되는 바와 같이, 복수(본 실시형태에서는 2개)의 하지층(43A, 43B), 복수(본 실시형태에서는 2개)의 저항층(44A, 44B), 도체층(45), 및 도금층(46)을 포함한다. 도 10은, 적층체(50)의 측면(50a)측에서 보아, 제 1 단자전극(41)의 구성을 설명하는 도면이다. 하지층(43A) 및 저항층(44A)은 각 제 1 내부전극(61, 62)에 포함되는 인출부(65A, 66A)에 대응한다. 하지층(43B) 및 저항층(44B)은 각 제 1 내부전극(61, 62)에 포함되는 인출부(65B, 66B)에 대응한다.
도 10에 도시되는 바와 같이, 각 하지층(43A, 43B) 및 각 저항층(44A, 44B)은, 복수의 제 1 내부전극(61, 62)의 적층방향에 따라서 대략 겹치는 복수의 인출부(65A, 65B, 66A, 66B)의 조마다 대응하여, 각 조에 포함되는 인출부(65A, 65B, 66A, 66B)의 단부를 모두 연속적으로 덮는다.
즉, 하지층(43A) 및 저항층(44A)은, 복수의 제 1 내부전극(61, 62)의 적층방 향에 따라서 대략 겹치는 인출부(65A, 66A)의 조에 대응하여, 상기 조에 포함되는 인출부(65A, 66A)의 단부를 모두 연속적으로 덮는다. 하지층(43B) 및 저항층(44B)은, 복수의 제 1 내부전극(61, 62)의 적층방향에 따라서 대략 겹치는 인출부(65B, 66B)의 조에 대응하여, 상기 조에 포함되는 인출부(65B, 66B)의 단부를 모두 연속적으로 덮는다.
하지층(43A, 43B)은, 예를 들면 동, 또는 은을 주성분으로 한다. 각 하지층(43A, 43B)은, 제 1 폭(D1)보다 넓고, 또한 적층체(50)의 측면(50a)의 폭보다 좁은 폭을 갖는다. 보다 상세하게는, 각 하지층(43A, 43B)의 폭은, 제 3 폭(D3)보다 좁다. 즉, 각 하지층(43A, 43B)은, 제 1 내부전극(61, 62)의 인출부(65A, 65B, 66A, 66B)보다 폭이 넓고, 또한 제 1 단자전극(41)이 배치된 측면(50a), 보다 상세하게는 정전 용량 형성부(63, 64)보다는 폭이 좁다. 여기에서, 하지층(43A, 43B)의 폭은, 적층체(50)의 적층방향에 따라서 제 1 단자전극(41)을 보았을 때의, 적층체(50)의 측면(50a)에 따른 방향의 하지층(43A, 43B)의 폭을 말한다. 또한, 측면(50a)의 폭은, 제 1 단자전극(41)이 배치된 측면(50a)을 적층방향에서 보았을 때의 폭을 말한다.
저항층(44A)은, 하지층(43A) 전영역을 덮도록 하지층(43A)상에 형성된다. 저항층(44B)은, 하지층(43B) 전영역을 덮도록 하지층(43B)상에 형성된다. 각 저항층(44A, 44B)은, 제 2 폭(D2)을 갖고, 제 2 폭(D2)은 제 1 폭(D1)보다 넓고, 또한 적층체(50)의 측면(50a)의 폭보다 좁다. 보다 상세하게는, 저항층(44A, 44B)의 제 2 폭(D2)은, 제 3 폭(D3)보다 좁다. 즉, 저항층(44A, 44B)은, 제 1 내부전극(61, 62)의 인출부(65A, 65B, 66A, 66B)보다 폭이 넓고, 또한 제 1 단자전극(41)이 배치된 측면(50a), 보다 상세하게는 정전 용량 형성부(63, 64)보다는 폭이 좁다. 여기에서, 제 2 폭(D2)은, 적층체(50)의 적층방향에 따라서 제 1 단자전극(41)을 보았을 때의, 적층체(50)의 측면(50a)에 따른 방향의 저항층(44A, 44B)의 폭을 말한다.
또한, 복수의 저항층(44A, 44B)의 폭(D2)의 총합은, 제 1 단자전극(41)이 배치된 적층체(50)의 측면(50a)의 폭보다 좁다.
또, 도 10에 도시하는 바와 같이, 제 1 내부전극(61, 62)의 인출부(65A, 65B, 66A, 66B)는, 측면(50a)보다 작은 측면(50a)에서의 복수(본 실시형태에서는, 2개)의 제 1 영역(50c) 각각의 내에, 그 단부가 노출되도록 끌려나온다. 즉, 한쪽의 제 1 영역(50c) 내에는 인출부(65A, 66A)의 단부가, 다른쪽의 제 1 영역(50c) 내에는 인출부(65B, 66B)의 단부가 부가 노출되도록 끌려나온다. 또한, 각 저항층(44A, 44B)은, 측면(50a)보다 작은 동시에, 각 제 1 영역(50c)보다 크고 또 각 제 1 영역(50c) 전영역을 덮는 복수(본 실시형태에서는, 2개)의 제 2 영역(50d)상에 형성된다. 또한, 각 하지층(43A, 43B)은, 측면(50a)보다 작고 또 각 제 2 영역(50d)보다 작은 동시에, 각 제 1 영역(50c)보다 크고 또 각 제 1 영역(50c) 전영역을 덮는 복수(본 실시형태에서는, 2개)의 제 3 영역(50e)상에 형성된다. 제 2 및 제 3 영역(50d, 50e)은 어느 쪽도 제 1 영역(50c) 전영역을 덮기 때문에, 제 2 영역(50d)상에 형성된 저항층(44A, 44B) 및 제 3 영역(50e)상에 형성된 하지 층(43A, 43B)의 쌍방은 제 1 내부전극(61, 62)의 인출부(65A, 65B, 66A, 66B)의 단부 전부를 덮는다.
저항층(44A, 44B)은 모두, 제 1 및 제 2 내부전극(61, 62, 71, 72)보다 저항률이 크다. 또한, 저항층(44A, 44B)은, 하지층(43A, 43B), 도체층(45), 및 도금층(46)의 어느 것보다도 저항률이 크다. 저항층(44A, 44B)은, 예를 들면 산화루테늄 또는 카본을 주성분으로 한다.
도체층(45)은, 복수의 저항층(44A, 44B)상에, 상기 저항층(44A, 44B) 전영역 및 적층체(50)의 측면(50a) 전영역을 덮도록 형성된다. 도체층(45)은, 예를 들면 동, 또는 은을 주성분으로 한다.
도금층(46)은, 도체층(45)상에, 상기 도체층(45) 전영역 및 적층체(50)의 측면(50a) 전영역을 덮도록 형성된다. 도금층(46)은, 예를 들면 주석을 주성분으로 한다.
다음에, 본 실시형태에 따른 적층 콘덴서의 제조방법에 관해서 설명한다. 우선, 도 9에 도시하는 바와 같은, 복수(본 실시형태에서는 5층)의 유전체층(51 내지 55)과 복수(본 실시형태에서는 각 2개)의 제 1 및 제 2 내부전극(61, 62, 71, 72)이 교대로 적층된 적층체(50)를 준비한다. 복수의 제 1 내부전극(61, 62)은, 상술한 바와 같이, 제 3 폭(D3)을 갖는 정전 용량 형성부(63, 64)와 상기 정전 용량 형성부(63, 64)로부터 측면(50a)에 단부가 노출되도록 신장하고 또한 제 3 폭(D3)보다 좁은 제 1 폭(D1)을 갖는 복수의 인출부(65A, 65B, 66A, 66B)를 포함한다. 제 2 내부전극(71, 72)은, 상술한 바와 같이, 정전 용량 형성부(73, 74)와 상기 정전 용량 형성부(73, 74)로부터 측면(50b)으로 신장하는 인출부(75, 76)를 포함한다.
적층체(50)는, 예를 들면 제 1 실시형태에 따른 적층 콘덴서(C1)가 구비하는 적층체(10)를 준비하는 방법과 같은 방법에 의해서 제조된다. 이렇게 하여 얻어진 적층체(50)의 제 1 내부전극(61, 62)은, 정전 용량 형성부(63, 64) 및 단부가 측면(50a)에 노출되도록 정전 용량 형성부(63, 64)로부터 신장하는 인출부(65A, 65B, 66A, 66B)를 포함한다.
다음에, 적층체(50)의 측면 상에 제 1 및 제 2 단자전극(41, 42)을 형성한다. 제 1 단자전극(41)을 형성하는 공정을, 도 11a 내지 도 11d를 참조하면서 구체적으로 설명한다. 우선, 도 11a에 도시하는 바와 같이, 적층체(50)의 측면(50a)상에, 제 1 단자전극(41)의 복수의 하지층(43A, 43B)을 형성한다. 하지층(43A, 43B)은 각각, 제 1 내부전극(61, 62)의 적층방향에 따라서 대략 겹치는 인출부(65A, 66A)의 조, 및 적층방향에 따라서 대략 겹치는 인출부(65B, 66B)의 조에 대응한다.
따라서, 하지층(43A)은, 적층방향에 따라서 대략 겹치는 인출부(65A, 66A)의 단부를 모두 연속적으로 덮는 영역에, 하지용 도체 페이스트를 인쇄함으로써 형성된다. 한편 하지층(43B)은, 적층방향에 따라서 대략 겹치는 인출부(65B, 66B)의 단부를 모두 연속적으로 덮는 영역에, 하지용 도체 페이스트를 인쇄함으로써 형성된다. 하지용 도체 페이스트로서, 예를 들면 동, 또는 은을 주성분으로 한 도체 페이스트와 사용한다.
다음에, 도 11b에 도시하는 바와 같이, 각 하지층(43A, 43B)상에 상기 각 하지층(43A, 43B) 전영역을 덮도록 고저항 도체 페이스트를 인쇄하여, 제 1 단자전극(41)의 복수의 저항층(44A, 44B)을 형성한다.
따라서, 저항층(44A)은, 적층방향에 따라서 대략 겹치는 인출부(65A, 66A)의 단부를 모두 연속적으로 덮는 영역에, 고저항 도체 페이스트를 인쇄함으로써 형성된다. 한편 저항층(44B)은, 적층방향에 따라서 대략 겹치는 인출부(65B, 66B)의 단부를 모두 연속적으로 덮는 영역에, 고저항 도체 페이스트를 인쇄함으로써 형성된다.
고저항 도체 페이스트의 저항률은, 제 1 내부전극(61, 62)의 저항률 및 하지용 도체 페이스트의 저항률의 쌍방보다 크다. 고저항 도체 페이스트로서, 예를 들면 산화루테늄, 또는 카본 페이스트를 사용한다.
계속해서, 도 11c에 도시하는 바와 같이, 저항층(44A, 44B)상에 이들의 저항층(44A, 44B) 전영역 뿐만 아니라, 측면(50a) 전영역을 덮도록, 도체층(45)을 형성한다. 도체층(45)은, 예를 들면 은, 또는 동을 주성분으로 한 도체 페이스트를 딥 방식(침지법)에 의해서 딥함으로써 형성한다.
또한 그 후, 도 11d에 도시하는 바와 같이 도체층(45)상에 상기 도체층(45) 전영역 및 측면(50a) 전영역을 덮도록, 도금층(46)을 주석 도금에 의해 형성한다.
또, 제 2 단자전극(42)을, 적층체(50)의 측면(50b)상에, 예를 들면 딥 방식(침지법) 및 전기도금법을 사용하여 형성한다.
제 1 단자전극(41)은, 제 1 내부전극(61, 62)보다도 저항률이 큰 저항 층(44A, 44B)을 포함한다. 제 1 단자전극(41)의 각 저항층(44A, 44B)의 폭(제 2 폭; D2)은, 제 1 내부전극(61, 62)의 인출부(65A, 66A)의 폭(제 1 폭; D1)에 비하여 넓고, 각 저항층(44A, 44B)은 대응하는 인출부(65A, 65B, 66A, 66B)의 단부를 모두 덮는다. 그 때문에, 모든 제 1 내부전극(61, 62)은, 저항층(44A, 44B)과 전기적으로 접속된다. 그 결과, 적층 콘덴서(C2)는, 그 등가 직렬 저항을 크게 하는 것이 가능해진다.
또한, 제 1 내부전극(61, 62)의 각 인출부(65A, 65B, 66A, 66B)의 폭(제 1 폭; D1)은, 제 1 내부전극(61, 62)의 정전 용량 형성부(63, 64)의 폭(제 3 폭; D3)에 비하여 좁다. 그 때문에, 인출부의 단부를 전부 덮도록 단자전극의 저항층을 형성하는 경우에 있어서, 정전 용량 형성부와 인출부에서 폭이 같은 적층 콘덴서에 비하여 적층 콘덴서(C2)에서는 각 저항층(44A, 44B)의 면적을 작게 하는 것이 가능해진다. 그 결과, 적층 콘덴서(C2)에서는, 각 저항층(44A, 44B)의 두께가 불균일하게 되는 것을 용이하게 억제할 수 있고, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능해진다.
또한, 제 1 내부전극(61, 62)의 각 인출부(65A, 65B, 66A, 66B)의 폭(제 1 폭; D1)은, 제 1 단자전극(41)이 배치된 측면(50a)의 폭에 비하여 좁다. 그 때문에, 측면 전영역을 덮도록 형성된 저항층을 포함하는 단자전극을 구비하는 적층 콘덴서에 비하여, 적층 콘덴서(C2)에서는 각 저항층(44A, 44B)의 면적을 작게 하는 것이 가능해진다. 그 결과, 적층 콘덴서(C2)에서는, 각 저항층(44A, 44B)의 두께 가 불균일하게 되는 것을 용이하게 억제할 수 있고, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능해진다.
또한, 복수(본 실시형태에서는, 2개)의 저항층(44A, 44B)의 폭(D2)의 총합은, 제 1 단자전극(41)이 배치된 적층체(50)의 측면(50a)의 폭보다 좁다. 그 때문에, 측면 전영역을 덮도록 형성된 저항층을 포함하는 단자전극을 구비하는 적층 콘덴서에 비하여, 저항층(44A, 44B)의 두께의 불균일함이 억제되어, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능해진다.
특히, 본 실시형태에 있어서의 제조방법에 의하면, 제 1 단자전극(41)의 하지층(43A, 43B) 및 저항층(44A, 44B)은 인쇄에 의해 형성된다. 그 때문에, 저항층(44A, 44B)의 두께가 불균일하게 되는 것을 양호하게 억제할 수 있다.
또한, 등가 직렬 저항의 제어를 정밀도 좋게 함으로써, 적층 콘덴서(C2)의 수율도 향상된다.
제 1 내부전극(61, 62)은 인출부(65A, 65B, 66A, 66B)를 복수 포함한다. 또한, 제 1 단자전극(41)은, 각 제 1 내부전극(61, 62)이 복수의 인출부(65A, 65B, 66A, 66B)를 포함하는 것에 대응하여 복수의 저항층(44A, 44B)을 포함한다. 즉, 인출부(65A, 66A)에 대응하여 저항층(44A)을, 인출부(65B, 66B)에 대응하여 저항층(44B)을 포함한다. 그 때문에, 제 1 단자전극(41)에 있어서, 각 저항층(44A, 44B)의 저항성분이 병렬로 접속되게 되고, 소망의 저항층 두께에 대한 불균일함의 영향을 억제하는 것이 가능해진다.
제 1 내부전극(61, 62)에 포함되는 정전 용량 형성부(63, 64)는 각각, 제 1 내부전극(61, 62)에 포함되는 인출부(65A, 65B, 66A, 66B)의 제 1 폭(D1)보다 넓은 제 3 폭(D3)을 갖는다. 그 때문에, 등가 직렬 저항을 한층 더 정밀도 좋게 제어하기 위해서 저항층(44A, 44B)에 접속되는 인출부(65A, 65B, 66A, 66B)의 폭을 좁게 한 경우이어도, 정전 용량을 담당하는 정전 용량 형성부(63, 64)의 폭을 넓은 채로 유지할 수 있다. 따라서, 정전 용량을 크게 하면서, 저항층(44A, 44B)의 폭을 좁게 하는 것이 가능해진다.
적층 콘덴서(C2)에서는, 저항층(44A, 44B)의 폭인 제 2 폭(D2)이, 정전 용량 형성부(63, 64)의 폭인 제 3 폭(D3)보다 좁다. 이와 같이 저항층(44A, 44B)의 폭을 좁게 함으로써, 적층 콘덴서(C2)에서는 등가 직렬 저항을 한층 더 정밀도 좋게 제어하는 것이 가능해진다.
제 1 단자전극(41)은, 예를 들면 동 또는 은을 주성분으로 하는 하지층(43A, 43B)을 포함하기 때문에, 예를 들면 산화루테늄 또는 카본을 주성분으로 하는 저항층(44A, 44B)과 제 1 내부전극(61, 62)의 사이의 접합성이 양호하게 된다.
또한, 제 1 단자전극(41)은, 예를 들면 주석을 주성분으로 하는 도금층(46)을 포함한다. 그 때문에, 제 1 단자전극(41)의 내구성이 향상됨과 동시에, 제 1 단자전극(41)의 기판 등으로의 납땜성이 향상된다.
또한, 제 1 단자전극(41)은, 저항층(44A, 44B)과 도금층(46)의 사이에 도체층(45)을 포함한다. 저항층(44A, 44B)이 산화루테늄 또는 카본을 주성분으로 하는 경우, 주석을 주성분으로 하는 도금층(46)과의 사이의 접합성은, 동 또는 은을 주성분으로 하는 도체층(45)을 사이에 개재시킴으로써 한층 더 양호한 것으로 된다.
제 1 및 제 2 단자전극(41, 42)이 각각 형성되는 측면(50a, 50b)은, 적층체(50)의 긴쪽 방향으로 신장하는 측면이다. 그 때문에, 제 1 및 제 2 내부전극(61, 62, 71, 72)을 흐르는 전류의 경로가 짧아지고, 적층 콘덴서(C2)의 등가 직렬 인덕턴스를 저감시키는 것이 가능해진다.
이상, 본 발명의 적합한 실시형태에 관해서 상세하게 설명하였지만, 본 발명은 상기 실시형태에 한정되지 않는다. 예를 들면, 유전체층(11 내지 15, 51 내지 55)의 적층수 및 제 1 및 제 2 내부전극(21, 22, 31, 32)의 적층수는, 상술한 실시형태에 기재된 수에 한정되지 않는다. 제 1 및 제 2 내부전극(21, 22, 31, 32) 각각에 포함되는 인출부의 수는, 상술한 실시형태에 기재된 수에 한정되지 않고, 예를 들면 3개 이상이어도 좋다.
또한, 상기 실시형태에서는, 제 1 단자전극에 있어서 적층 콘덴서의 등가 직렬 저항을 제어하고 있지만, 제 2 단자전극도 저항층을 포함하고, 제 1 및 제 2 단자전극 쌍방에서 등가 직렬 저항을 제어하여도 좋다. 또한, 제 1 및 제 2 단자전극이 형성되는 측면은, 적층체의 긴쪽방향의 측면에 한정되지 않는다. 또한, 단자전극이 하지층, 도체층, 및 도금층의 모두 또는 어느 1개 또는 2개를 포함하지 않아도 좋다. 또는, 단자전극은, 하지층, 도체층, 저항층, 및 도금층 이외를 포함하고 있어도 좋다.
또한, 적층체를 준비하는 방법은, 상기 상술한 실시형태에 기재된 방법에 한 정되지 않는다.
상기 기술된 본 발명으로부터, 본 발명은 여러 방식들로 변경될 수 있음이 명백할 것이다. 상기의 변경들은 본 발명의 정신 및 범위를 벗어나는 것으로 여겨지지 않으며, 당업자에게 명백한 모든 그와 같은 변경들은 하기의 청구항들의 범위 내에 포함되도록 의도된다.
본 발명은, 등가 직렬 저항의 제어를 용이하고 또 정밀도 좋게 하는 것이 가능한 적층 콘덴서, 및 그 제조방법을 제공한다.

Claims (11)

  1. 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체의 측면에 배치된 제 1 및 제 2 단자전극을 구비한 적층 콘덴서에 있어서,
    상기 복수의 내부전극은, 교대로 배치되는 복수의 제 1 및 제 2 내부전극을 포함하고,
    상기 각 제 1 내부전극은, 정전 용량 형성부와, 상기 정전 용량 형성부로부터 상기 제 1 단자전극이 배치된 측면에 단부가 노출되도록 신장하여 상기 제 1 단자전극과 전기적으로 접속됨과 동시에, 제 1 폭을 갖는 인출부를 포함하고,
    상기 각 제 2 내부전극은, 유전체층을 개재하여 상기 제 1 내부전극에 포함되는 상기 정전 용량 형성부와 적층방향에서 대향하는 정전 용량 형성부와, 상기 정전 용량 형성부로부터 상기 제 2 단자전극이 배치된 측면으로 신장하여 상기 제 2 단자전극과 전기적으로 접속되는 인출부를 포함하고,
    상기 제 1 단자전극은, 상기 제 1 내부전극보다도 저항률이 큰 저항층을 포함하고,
    상기 저항층은, 상기 제 1 단자전극이 배치된 상기 측면의 폭보다 좁고 또 상기 제 1 폭보다 넓은 제 2 폭을 갖고, 상기 적층체의 상기 측면에 노출되는 상기 인출부의 상기 단부를 모두 연속적으로 덮는 것을 특징으로 하는, 적층 콘덴서.
  2. 제 1 항에 있어서,
    상기 각 제 1 내부전극에 포함되는 정전 용량 형성부는, 상기 제 1 내부전극에 포함되는 상기 인출부의 상기 제 1 폭보다 넓은 제 3 폭을 갖는 것을 특징으로 하는, 적층 콘덴서.
  3. 제 2 항에 있어서,
    상기 제 2 폭은, 상기 제 3 폭보다 좁은 것을 특징으로 하는, 적층 콘덴서.
  4. 제 1 항에 있어서,
    상기 제 1 단자전극은, 상기 제 1 내부전극의 상기 인출부의 단부가 노출되는 상기 측면상이며 또 상기 저항층 하에 배치된 하지층과, 상기 저항층 상에 배치된 도체층과, 상기 도체층 상에 배치된 도금층을 더 포함하고,
    상기 하지층은, 상기 제 2 폭보다 폭이 좁은 동시에, 상기 하지층 상에 배치되어 있는 상기 저항층이 연속적으로 덮는 상기 인출부의 단부를 모두 연속적으로 덮고,
    상기 저항층은, 상기 하지층 전영역을 덮도록 배치되어 있고,
    상기 하지층의 저항률 및 상기 도금층의 저항률은 모두, 상기 저항층의 저항률보다 작은 것을 특징으로 하는, 적층 콘덴서.
  5. 제 1 항에 있어서,
    상기 적층체는, 대략 직방체형상이며,
    상기 제 1 및 제 2 단자전극이 배치되어 있는 상기 측면은, 상기 적층체의 긴쪽 방향으로 신장하는 측면인 것을 특징으로 하는, 적층 콘덴서.
  6. 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체의 측면에 배치된 제 1 및 제 2 단자전극을 구비한 적층 콘덴서에 있어서,
    상기 복수의 내부전극은, 교대로 배치되는 복수의 제 1 및 제 2 내부전극을 포함하고,
    상기 각 제 1 내부전극은, 정전 용량 형성부와, 제 1 폭을 갖는 복수의 인출부를 포함하고,
    상기 각 제 1 내부전극에 포함되는 상기 각 인출부는, 상기 제 1 내부전극에 포함되는 상기 정전 용량 형성부로부터 상기 제 1 단자전극이 배치되는 측면에 단부가 노출되도록 신장하여 상기 제 1 단자전극과 전기적으로 접속되고,
    상기 각 제 1 내부전극에 포함되는 상기 복수의 인출부는, 상기 제 1 내부전극 이외의 다른 제 1 내부전극 각각 포함되는 상기 복수의 인출부와 적층방향에서 보아 대략 겹치고, 적층방향에 따른 상기 인출부의 조를 복수 형성하도록 배치되고,
    상기 각 제 2 내부전극은, 유전체층을 개재하여 상기 제 1 내부전극에 포함되는 상기 정전 용량 형성부와 적층방향에서 대향하는 정전 용량 형성부와, 상기 정전 용량 형성부로부터 상기 제 2 단자전극이 배치된 측면으로 신장하여 상기 제 2 단자전극과 전기적으로 접속되는 인출부를 포함하고,
    상기 제 1 단자전극은, 상기 제 1 내부전극보다도 저항률이 큰 복수의 저항층을 포함하고,
    상기 복수의 저항층의 폭의 총합은, 상기 제 1 단자전극이 배치된 상기 측면의 폭보다 좁고,
    상기 각 저항층은, 상기 제 1 폭보다 넓은 제 2 폭을 갖는 동시에, 상기 복수의 제 1 내부전극의 상기 복수의 인출부의 적층방향에 따른 상기 복수의 조 각각 에 대응하고, 상기 각 조에 포함되는 상기 인출부의 상기 단부를 모두 연속적으로 덮는 것을 특징으로 하는, 적층 콘덴서.
  7. 제 6 항에 있어서,
    상기 각 제 1 내부전극에 포함되는 정전 용량 형성부는, 상기 제 1 내부전극에 포함되는 상기 인출부의 상기 제 1 폭보다 넓은 제 3 폭을 갖는 것을 특징으로 하는, 적층 콘덴서.
  8. 제 7 항에 있어서,
    상기 제 2 폭은, 상기 제 3 폭보다 좁은 것을 특징으로 하는, 적층 콘덴서.
  9. 제 6 항에 있어서,
    상기 제 1 단자전극은, 상기 제 1 내부전극의 상기 인출부의 단부가 노출되는 상기 측면상이며 또 상기 저항층 하에 배치된 하지층과, 상기 저항층 상에 배치 된 도체층과, 상기 도체층 상에 배치된 도금층을 더 포함하고,
    상기 하지층은, 상기 제 2 폭보다 폭이 좁은 동시에, 상기 하지층 상에 배치되어 있는 상기 저항층이 연속적으로 덮는 상기 인출부의 단부를 모두 연속적으로 덮고,
    상기 저항층은, 상기 하지층 전영역을 덮도록 배치되어 있고,
    상기 하지층의 저항률 및 상기 도금층의 저항률은 모두, 상기 저항층의 저항률보다 작은 것을 특징으로 하는, 적층 콘덴서.
  10. 제 6 항에 있어서,
    상기 적층체는, 대략 직방체형상이며,
    상기 제 1 및 제 2 단자전극이 배치되어 있는 상기 측면은, 상기 적층체의 긴쪽 방향으로 신장하는 측면인 것을 특징으로 하는, 적층 콘덴서.
  11. 적층 콘덴서의 제조방법에 있어서,
    정전 용량 형성부와 상기 정전 용량 형성부로부터 측면으로 단부가 노출되도록 신장하는 인출부를 포함하는 복수의 제 1 내부전극과, 정전 용량 형성부와 상기 정전 용량 형성부로부터 측면으로 신장하는 인출부를 포함하는 복수의 제 2 내부전극이, 유전체층을 개재하여 교대로 적층된 적층체를 준비하는 공정과,
    상기 복수의 제 1 내부전극에 포함되는 상기 인출부의 단부가 노출되는 상기 측면에서, 상기 측면에 노출되는 상기 제 1 내부전극의 상기 인출부의 상기 단부를 모두 연속적으로 덮는 영역에 하지용 도체 페이스트를 인쇄하여, 상기 제 1 내부전극의 상기 인출부의 상기 단부보다 폭이 넓고 또 상기 제 1 단자전극이 배치된 상기 측면보다 폭이 좁은 제 1 단자전극의 하지층을 형성하는 공정과,
    상기 제 1 단자전극의 상기 하지층 상에, 상기 하지층 전영역을 덮도록, 상기 제 1 내부전극 및 상기 하지용 도체 페이스트의 쌍방보다 저항률이 큰 고저항 도체 페이스트를 인쇄하여, 상기 제 1 내부전극의 상기 인출부의 상기 단부보다 폭이 넓고 또 상기 제 1 단자전극이 배치된 상기 측면보다 폭이 좁은 상기 제 1 단자전극의 저항층을 형성하는 공정을 구비하는 것을 특징으로 하는, 적층 콘덴서의 제조방법.
KR1020070020630A 2006-03-01 2007-02-28 적층 콘덴서 및 그 제조방법 KR100884499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006055347A JP4400583B2 (ja) 2006-03-01 2006-03-01 積層コンデンサ及びその製造方法
JPJP-P-2006-00055347 2006-03-01

Publications (2)

Publication Number Publication Date
KR20070090112A true KR20070090112A (ko) 2007-09-05
KR100884499B1 KR100884499B1 (ko) 2009-02-18

Family

ID=38470796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020630A KR100884499B1 (ko) 2006-03-01 2007-02-28 적층 콘덴서 및 그 제조방법

Country Status (4)

Country Link
US (1) US7646586B2 (ko)
JP (1) JP4400583B2 (ko)
KR (1) KR100884499B1 (ko)
CN (1) CN101030479B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125760B2 (en) 2009-03-13 2012-02-28 Tdk Corporation Multilayer capacitor
KR20240020119A (ko) 2022-08-05 2024-02-14 공재희 가방 뜨개실과 그 가공방법 및 가공장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277339A (ja) * 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
JP4983381B2 (ja) * 2007-05-09 2012-07-25 株式会社村田製作所 積層電子部品
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP5267583B2 (ja) 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
JP5418701B2 (ja) * 2011-02-08 2014-02-19 株式会社村田製作所 積層コンデンサ
DE102011056515B4 (de) * 2011-12-16 2023-12-07 Tdk Electronics Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
KR101537717B1 (ko) * 2013-09-17 2015-07-20 신유선 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법
KR101821918B1 (ko) * 2014-03-27 2018-01-24 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
JP6508098B2 (ja) 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
KR102059441B1 (ko) * 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
JP6965638B2 (ja) * 2017-08-31 2021-11-10 Tdk株式会社 電子部品
KR102150549B1 (ko) * 2018-11-30 2020-09-01 삼성전기주식회사 커패시터 부품
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR20190116127A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116128A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217619A (ja) * 1988-07-06 1990-01-22 Taiyo Yuden Co Ltd チップ状電子部品
JPH05283283A (ja) 1992-03-31 1993-10-29 Mitsubishi Materials Corp チップ型ｃｒ複合素子及びその製造方法
JPH10303066A (ja) 1997-04-23 1998-11-13 Mitsubishi Materials Corp Ｃｒ素子
JP2000216046A (ja) * 1999-01-26 2000-08-04 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2001110666A (ja) * 1999-10-08 2001-04-20 Murata Mfg Co Ltd 電子部品、および電子部品の製造方法
KR100465140B1 (ko) * 1999-11-02 2005-01-13 티디케이가부시기가이샤 적층 콘덴서
KR100384112B1 (ko) 2000-08-30 2003-05-14 주식회사 이노칩테크놀로지 병렬형 저항-커패시터 복합 칩 및 그 제조 방법
JP3935089B2 (ja) 2003-02-24 2007-06-20 Ｔｄｋ株式会社 複合電子部品の製造方法
JP2004259735A (ja) 2003-02-24 2004-09-16 Tdk Corp 複合電子部品
JP4433678B2 (ja) 2003-02-25 2010-03-17 株式会社村田製作所 ３端子複合電子部品
JP4901078B2 (ja) 2003-07-15 2012-03-21 株式会社村田製作所 チップ状電子部品
JP4059181B2 (ja) 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
JP4349235B2 (ja) 2004-08-09 2009-10-21 株式会社村田製作所 積層電子部品およびその製造方法
TWI245323B (en) * 2005-04-15 2005-12-11 Inpaq Technology Co Ltd Glaze cladding structure of chip device and its formation method
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US7145429B1 (en) * 2006-01-26 2006-12-05 Tdk Corporation Multilayer capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125760B2 (en) 2009-03-13 2012-02-28 Tdk Corporation Multilayer capacitor
KR20240020119A (ko) 2022-08-05 2024-02-14 공재희 가방 뜨개실과 그 가공방법 및 가공장치

Also Published As

Publication number Publication date
CN101030479B (zh) 2012-01-18
US20070205514A1 (en) 2007-09-06
JP4400583B2 (ja) 2010-01-20
JP2007234903A (ja) 2007-09-13
CN101030479A (zh) 2007-09-05
US7646586B2 (en) 2010-01-12
KR100884499B1 (ko) 2009-02-18

Similar Documents

Publication Publication Date Title
KR100884499B1 (ko) 적층 콘덴서 및 그 제조방법
CN104576053B (zh) 层叠陶瓷电容器
US7495884B2 (en) Multilayer capacitor
US7420795B2 (en) Multilayer capacitor
US8056199B2 (en) Methods of producing multilayer capacitor
CN112735824B (zh) 多层陶瓷电容器及制造其的方法
US8797708B2 (en) Monolithic ceramic electronic component including outer-layer dummy electrode groups
US20130033154A1 (en) Monolithic ceramic electronic component
US8599532B2 (en) Monolithic ceramic electronic component
JP4637674B2 (ja) 積層コンデンサ
KR101983128B1 (ko) 적층 세라믹 전자 부품
CN100474464C (zh) 积层陶瓷电容器
KR100370670B1 (ko) 인덕터 소자 및 그 제조방법
CN104575936A (zh) 叠层电感器及其制造方法
WO2007060818A1 (ja) 積層コンデンサ
US7859820B2 (en) Multilayer capacitor with capacitor element body having laminated insulator layers
US7558049B1 (en) Multilayer capacitor array
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
CN112309712A (zh) 多层陶瓷电容器
US8699204B2 (en) Element array and footprint layout for element array
US10269497B2 (en) Electronic component
JP5039773B2 (ja) 積層型チップキャパシタ、積層型チップキャパシタアセンブリ及びその製造方法
JP4697313B2 (ja) 積層コンデンサ及びその製造方法
JP6675933B2 (ja) 積層コイル部品
CN111161955B (zh) 多层陶瓷电子组件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 12