CN111161955B - 多层陶瓷电子组件 - Google Patents

多层陶瓷电子组件 Download PDF

Info

Publication number
CN111161955B
CN111161955B CN201911015195.6A CN201911015195A CN111161955B CN 111161955 B CN111161955 B CN 111161955B CN 201911015195 A CN201911015195 A CN 201911015195A CN 111161955 B CN111161955 B CN 111161955B
Authority
CN
China
Prior art keywords
electrodes
dummy electrodes
ceramic body
dummy
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911015195.6A
Other languages
English (en)
Other versions
CN111161955A (zh
Inventor
金兑奕
崔才烈
朴祥秀
金汇大
车泳濬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111161955A publication Critical patent/CN111161955A/zh
Application granted granted Critical
Publication of CN111161955B publication Critical patent/CN111161955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/242—Terminals the capacitive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提出一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：陶瓷主体，包括有效层，在有效层中设置有第一内电极和第二内电极且介电层介于第一内电极和第二内电极之间，第一内电极和第二内电极中的每者中的N个堆叠为从陶瓷主体的第一外表面和第二外表面交替暴露；以及第一外电极和第二外电极，分别设置在陶瓷主体的第一外表面和第二外表面上并且连接到第一内电极和第二内电极。陶瓷主体还包括设置在有效层的上方或下方的覆盖层。覆盖层包括多个第一虚设电极和多个第二虚设电极。第一虚设电极中的A(A>N)个和第二虚设电极中的A个堆叠为从第一外表面和第二外表面交替暴露。

Description

多层陶瓷电子组件
本申请要求于2018年11月07日在韩国知识产权局提交的第10-2018-0135728号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部被包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件。
背景技术
多层陶瓷电子组件小且易于安装，同时确保了高的电容。由于上述优点，这样的多层陶瓷电子组件被广泛用作计算机、PDA和移动电话中的IT组件。此外，由于高可靠性和高强度特性，多层陶瓷电子组件也被广泛用作电子元件。
近来，多层陶瓷电子组件的厚度已由于IT产品的纤薄化而减小，并且需要进一步改善的电路性能(例如，等效串联电感和/或等效串联电阻)。
因此，多层陶瓷电子组件的强度(例如，弯曲强度、拉伸强度、固定强度等)变得更加重要，并且在多层陶瓷电子组件中可能发生的分层问题也在不断增加。
然而，通常，在多层陶瓷电子组件的强度和/或分层与电路性能之间可能存在取舍。
发明内容
本公开的一方面在于提供一种能够改善强度和/或分层与电路性能的总体平衡的多层陶瓷电子组件。
根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层和有效层，在所述有效层中设置有第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述第一内电极和所述第二内电极中的每者中的N个(其中，N是自然数)堆叠为从所述陶瓷主体的第一外表面和第二外表面交替暴露；以及第一外电极和第二外电极，分别设置在所述陶瓷主体的所述第一外表面和所述第二外表面上并且连接到所述第一内电极和所述第二内电极。所述陶瓷主体还包括设置在所述有效层的上方或下方的覆盖层。所述覆盖层包括多个第一虚设电极和多个第二虚设电极。所述第一虚设电极中的A个和所述第二虚设电极中的A个(其中，A是大于N的自然数)堆叠为交替暴露到所述第一外表面和所述第二外表面。
根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在所述陶瓷主体的堆叠方向上堆叠并且分别从所述陶瓷主体的第一表面和第二表面暴露；第一外电极，设置在所述陶瓷主体的所述第一表面上并且连接到所述第一内电极；以及第二外电极，设置在所述陶瓷主体的所述第二表面上并且连接到所述第二内电极。所述第一内电极中的N个和所述第二内电极中的N个在所述陶瓷主体的所述堆叠方向上在第一区域中交替堆叠，其中，N是自然数。所述第一内电极中的A个和所述第二内电极中的A个在所述陶瓷主体的所述堆叠方向上在第二区域中交替堆叠，其中，A是大于N的自然数。从所述第一区域到所述陶瓷主体的在所述堆叠方向上的外表面的距离大于从所述第二区域到所述陶瓷主体的在所述堆叠方向上的所述外表面的距离。
根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在所述陶瓷主体的堆叠方向上堆叠并且分别从所述陶瓷主体的第一表面和第二表面暴露；第一外电极，设置在所述陶瓷主体的所述第一表面上并且连接到所述第一内电极；以及第二外电极，设置在所述陶瓷主体的所述第二表面上并且连接到所述第二内电极。所述第一内电极中的N个和所述第二内电极中的N个在所述陶瓷主体的所述堆叠方向上在区域中交替堆叠，其中，N是自然数。所述第一内电极之中连续堆叠的内电极中的A个和所述第二内电极之中连续堆叠的内电极中的B个在所述堆叠方向上分别设置在所述区域的上方和下方，其中，A和B中的每个是大于N的自然数。所述连续堆叠的内电极是仅通过设置在它们之间的所述介电层彼此分离并且连接到所述第一外电极和所述第二外电极中的一个的内电极。
通过下面的具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更加清楚地理解，在附图中：
图1是根据实施例的安装的多层陶瓷电子组件的透视图；
图2是示出根据实施例的多层陶瓷电子组件的内电极的形状的透视图；
图3是示出根据实施例的多层陶瓷电子组件和虚设电极的侧视图；
图4是根据实施例的多层陶瓷电子组件和覆盖虚设电极的侧视图；
图5是提供用于描述根据实施例的多层陶瓷电子组件的等效串联电阻(ESR)的侧视图；以及
图6A和图6B是提供用于描述根据实施例的多层陶瓷电子组件的等效串联电感(ESL)的侧视图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可按照许多不同的形式举例说明，并且不应被解释为局限于这里阐述的特定的实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并将把本公开的范围充分地传达给本领域技术人员。
在整个说明书中，将理解的是，当元件(诸如层、区域或晶圆(基板))被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的其他元件。相比之下，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的元件或层。相似的标记始终表示相似的元件。如在此所使用的，术语“和/或”包括相关所列项中的一项或更多项的任意组合以及所有组合。
将显而易见的是，尽管术语第一、第二、第三等可在此用来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，以下论及的第一构件、第一组件、第一区域、第一层或第一部分可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用诸如“在……上方”、“上部”、“在……下方”和“下部”等的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是，空间相对术语意在除了包含附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征的“上方”或“上部”的元件于是将位于其他元件或特征的“下方”或“下部”。因此，术语“在……上方”根据附图的特定的方向可包含“在……上方”和“在……下方”两种方位。装置可另外定位(旋转90度或处于其他方位)，并可对在此使用的空间相对术语做出相应地解释。
在此使用的术语仅描述特定的实施例，并且本公开不由此限制。如在此所使用的，除非上下文另有明确说明，否则单数形式也意在包括复数形式。将进一步理解的是，在本说明书中使用的术语“包括”和/或“包含”列举存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计所示形状的变型。因此，本公开的实施例不应被解释为限于这里所示的区域的特定的形状，例如，应被解释为包括在制造时的形状变化的结果。以下实施例也可由一个或它们的组合构成。
以下描述的本公开的内容可具有各种构造，并且在此仅提出所需的构造，但不限于此。
图1是根据实施例的安装的多层陶瓷电子组件的透视图。
参照图1，根据实施例的多层陶瓷电子组件100包括陶瓷主体110以及第一外电极131和第二外电极132，并且可安装在安装板200上，安装板200包括基板210以及设置在基板210上的第一电极焊盘221和第二电极焊盘222。
陶瓷主体110可形成为具有在长度方向L上的两侧、在宽度方向W上的两侧以及在厚度方向T上的两侧的六面体。陶瓷主体110通过在厚度方向T上堆叠多个介电层111然后烧结介电层111形成。这里，陶瓷主体110的形状、陶瓷主体110的尺寸以及介电层111的堆叠数量(一个或更多个)不限于在实施例中示出的那样。
设置在陶瓷主体110中的介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化，使得在不使用扫描电子显微镜(SEM)的情况下它们之间的边界不是显而易见的。
例如，陶瓷主体110可包括具有被倒圆角的六面体形状的八个角部。因此，可改善陶瓷主体110的耐久性和可靠性，并且可改善第一外电极131和第二外电极132在角部处的结构可靠性。
介电层可具有能够根据多层陶瓷电子组件100的电容设计而改变的厚度，并且介电层可包含具有高的介电常数的陶瓷粉末(例如，钛酸钡(BaTiO3)基或钛酸锶(SrTiO3)基粉末)，但本公开不限于此。此外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、塑化剂、粘合剂、分散剂等添加到陶瓷粉末中。
用于形成介电层111的陶瓷粉末的平均粒径不受特别限制，并且可调整以实现本公开的目的，但可调整为例如400nm或更小。因此，根据实施例的多层陶瓷电子组件100可用作诸如IT组件的需要小型化且高的电容的组件。
例如，介电层111可通过将包含诸如钛酸钡(BaTiO3)等的粉末的浆料涂敷在载体膜上并且干燥浆料以制备多个陶瓷片来形成。陶瓷片可通过将陶瓷粉末、粘合剂和溶剂混合以制备浆料并且使用刮刀法将浆料成型为具有数μm厚度的片来形成，但本公开不限于此。
第一外电极131和第二外电极132可分别设置在陶瓷主体110的第一外表面和第二外表面(例如：在长度方向L上的一侧和另一侧)上以分别连接到第一内电极和第二内电极，并且第一外电极131和第二外电极132可分别被构造为将第一内电极121和第二内电极122电连接到位于基板210上的第一电极焊盘221和第二电极焊盘222。
例如，第一外电极131和第二外电极132可包含铜(Cu)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)和铅(Pb)之中的一种或它们的合金。
例如，第一外电极131和第二外电极132可包括包含Cu或Ni的第一电极层和第二电极层，以及设置在第一电极层和第二电极层上且包含Ni或Sn的第一镀层和第二镀层。
第一电极层和第二电极层可在陶瓷主体110的在长度方向L上的至少一侧上使用浸在包含金属元素的膏中的方法或者印刷包含导电金属的导电膏的方法形成，并且可使用片转印法或焊盘转印法形成。
第一镀层和第二镀层可使用溅射或诸如电沉积的电镀形成，但不限于此。
第一外电极131和第二外电极132可分别通过第一焊料和第二焊料230电连接到第一电极焊盘221和第二电极焊盘222。例如，根据回流焊工艺，第一焊料和第二焊料230可更紧密地结合到第一外电极131和第二外电极132。
图2是示出根据实施例的多层陶瓷电子组件的内电极的形状的透视图。
参照图2，陶瓷主体110包括第一内电极121和第二内电极122，并且可包括设置在第一内电极121与第二内电极122之间的介电层。
第一内电极121和第二内电极122堆叠为交替暴露于第一外表面和第二外表面(例如，在长度方向上的一侧和另一侧)且介电层介于第一内电极121与第二内电极122之间，以具有不同的极性。
第一内电极121和第二内电极122可在介电层的堆叠方向上通过印刷包含导电金属的导电膏形成，以交替暴露于陶瓷主体110的在长度方向L上的一个侧表面和另一侧表面，并且第一内电极121和第二内电极122可通过介于它们之间的介电层彼此电绝缘。
也就是说，第一内电极121和第二内电极122可分别通过交替暴露于陶瓷主体110的在长度方向L上的两个侧表面的部分电连接到形成在陶瓷主体110的在长度方向L上的两个侧表面上的第一外电极131和第二外电极132。
例如，第一内电极121和第二内电极122可利用用于内电极的导电膏形成，该导电膏包含具有0.1μm至0.2μm的平均粒径并且基于100wt％的导电膏总含量为40wt％至50wt％的导电金属粉末，但不限于此。
用于内电极的导电膏使用印刷法被涂敷到陶瓷片以形成内电极图案。可使用诸如丝网印刷或者凹版印刷的印刷导电膏的方法，但本公开不限于此。其上印刷有内电极图案的陶瓷片设置为200个至300个陶瓷片，并且该200个至300个陶瓷片被堆叠、压制和烧结以制造陶瓷主体110。
因此，当电压施加到第一外电极和第二外电极时，电荷累积在彼此相对的第一内电极121与第二内电极122之间。在这种情况下，多层陶瓷电子组件100的电容与第一内电极121和第二内电极122的重叠区域的面积成比例。
也就是说，当第一内电极121和第二内电极122的重叠区域的面积最大时，即使在具有相同尺寸的电容器中电容也可最大。
第一内电极121和第二内电极122中的每个的厚度可根据用途确定，例如，0.25μm或更小。另外，第一内电极121和第二内电极122的层数可以是400或更多。因此，多层陶瓷电子组件100可用作诸如IT(信息技术)组件的需要小型化和高的电容的组件。
介电层的厚度对应于第一内电极121与第二内电极122之间的间距。因此，随着介电层的厚度减小，多层陶瓷电子组件100的电容可增大。
包含在形成第一内电极121和第二内电极122的导电膏中的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)和铂(Pt)之中的一种或它们的合金，但本公开不限于此。
随着第一内电极121与第二内电极122之间的间距变长，陶瓷主体110的耐压特性可改善。
如果在诸如电气组件的多层陶瓷电子组件100中需要高的耐压特性，则多层陶瓷电子组件100可设计为使介电层111的平均厚度大于第一内电极121和第二内电极122的平均厚度的两倍。因此，多层陶瓷电子组件100可具有高的耐电压特性以用作电气组件。
此外，关于陶瓷主体110的耐久性(例如：弯曲强度)，如果陶瓷主体110的宽度超过其厚度的0.5倍时，则可提供高的可靠性。
图3是示出根据实施例的多层陶瓷电子组件和虚设电极的侧视图。
参照图3，包括在根据实施例的多层陶瓷电子组件中的陶瓷主体110a包括第一内电极121和第二内电极122、多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127以及多个第四虚设电极128。使用“虚设”来描述陶瓷主体内部的电极是为了便于解释。虚设电极对电容有贡献(类似于第一内电极121和第二内电极122)，尽管由陶瓷主体110a的每单位厚度的虚设电极对电容的贡献程度小于由陶瓷主体110a的每单位厚度的第一内电极121和第二内电极122对电容的贡献程度。在这方面，在一个实施例中，虚设电极是贡献电容的内电极。
多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128可使用与第一内电极121和第二内电极122的材料、形状、尺寸和工艺相同的材料、形状、尺寸和工艺来实现，但不限于此。
第一内电极121和第二内电极122设置在厚度为Ta的有效层中，并且在厚度方向T上彼此重叠La的长度。
第一内电极121的在厚度方向T上不与第二内电极122重叠的部分可设置在长度为Lm1的第一边缘区域中。也就是说，第一内电极121可具有(La+Lm1)的长度。
第二内电极122的在厚度方向T上不与第一内电极121重叠的部分可设置在长度为Lm2的第二边缘区域中。也就是说，第二内电极122可具有(La+Lm2)的长度。
第一内电极121中的N个和第二内电极122中的N个(其中，N是自然数)交替暴露于第一外表面和第二外表面。当N较小时，第一内电极121和第二内电极122可具有较大的电容。因此，N可以是1，但不限于此。
覆盖层设置在有效层的上方或下方，并且可包括第一覆盖层和第二覆盖层。
多个第一虚设电极125和多个第二虚设电极126设置在厚度为Tc1的第一覆盖层中。
多个第一虚设电极125和多个第二虚设电极126设置在有效层的上方，并且第一虚设电极125中的A个和第二虚设电极126中的A个(其中，A是大于N的自然数)分别堆叠为交替暴露于第一外表面和第二外表面。
也就是说，多个第一虚设电极125可包括设置为无第二虚设电极126介于它们之间的第1-1虚设电极125a和第1-2虚设电极125b，而多个第二虚设电极126可包括设置为无第一虚设电极125介于它们之间的第2-1虚设电极126a和第2-2虚设电极126b。也就是说，第一覆盖层可包括连续设置而无其他内电极或虚设电极设置在它们之间的两个或更多个第一虚设电极125，并且两个或更多个第一虚设电极125可仅暴露于彼此背对的第一外表面和第二外表面中的一个。第一覆盖层还可包括连续设置而无其他内电极或虚设电极设置在它们之间的两个或更多个第二虚设电极126，并且两个或更多个第二虚设电极126可仅暴露于彼此背对的第一外表面和第二外表面中的另一个。
当A为3或更大时，多个第一虚设电极125可包括第1-1虚设电极至第1-A虚设电极，并且多个第二虚设电极126可包括第2-1虚设电极至第2-A虚设电极。第二虚设电极126不位于第1-1虚设电极与第1-A虚设电极之间，同时第一虚设电极125不位于第2-1虚设电极与第2-A虚设电极之间。
多个第三虚设电极127和多个第四虚设电极128设置在厚度为Tc2的第二覆盖层中。
多个第三虚设电极127和多个第四虚设电极128设置在有效层的下方，并且第三虚设电极127中的B个和第四虚设电极128中的B个(其中，B是大于N的自然数)分别堆叠为交替暴露于第一外表面和第二外表面。也就是说，第二覆盖层可包括连续设置而无其他内电极或虚设电极设置在它们之间的两个或更多个第三虚设电极127，并且两个或更多个第三虚设电极127可仅暴露于彼此背对的第一外表面和第二外表面中的一个。第二覆盖层还可包括连续设置而无其他内电极或虚设电极设置在它们之间的两个或更多个第四虚设电极128，并且两个或更多个第四虚设电极128可仅暴露于彼此背对的第一外表面和第二外表面中的另一个。
也就是说，多个第三虚设电极127可包括设置为无第四虚设电极128介于它们之间的第3-1虚设电极127a和第3-2虚设电极127b，而多个第四虚设电极128可包括设置为无第三虚设电极127介于它们之间的第4-1虚设电极128a和第4-2虚设电极128b。
当B为3或更大时，多个第三虚设电极127可包括第3-1虚设电极至第3-B虚设电极，并且多个第四虚设电极128可包括第4-1虚设电极至第4-B虚设电极。第四虚设电极128不位于第3-1虚设电极与第3-B虚设电极之间，同时第三虚设电极127不位于第4-1虚设电极与第4-B虚设电极之间。
与第一内电极121和第二内电极122相比，多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128对电容的贡献不大(例如，小于一半)，但可提高陶瓷主体110a的强度，并且可抑制第一内电极121和第二内电极122以及介电层111的分层。
多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128设置在第一覆盖层和第二覆盖层中，从而相对于第一覆盖层和第二覆盖层的总体积增大了导电金属的体积。由于导电金属与根据现有技术的陶瓷组件相比具有更大的强度，且由于相对于第一覆盖层和第二覆盖层的总体积增大了导电金属的体积，因此可提供更大的强度。此外，通过大的强度，可抑制第一内电极121和第二内电极122以及介电层111的分层。
此外，根据多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128的布置，第一覆盖层和第二覆盖层具有与有效层的结构更加类似的结构，因此，可防止发生取决于有效层与第一覆盖层和第二覆盖层之间的不同特性的分层。
多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128在厚度方向上相对于相邻的虚设电极的重叠可提高多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128之间的作用-反作用(action-reaction)效率，并且可提高多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128的冲击分散效率。因此，随着多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128的总体的重叠率增大，第一覆盖层和第二覆盖层的强度可更大。
也就是说，随着A越大，多个第一虚设电极125和多个第二虚设电极126可具有越大的强度。此外，随着B越大，多个第三虚设电极127和多个第四虚设电极128可具有越大的强度。
理想地，当仅包括多个第一虚设电极125和多个第二虚设电极126中的一者时，第一覆盖层可具有最大的强度，同时当仅包括多个第三虚设电极127和多个第四虚设电极128中的一者时，第二覆盖层可具有最大的强度。
然而，当第一覆盖层仅包括多个第一虚设电极125和多个第二虚设电极126中的一者时，包括在第一覆盖层中的所有虚设电极可具有相对于第一外电极131和第二外电极132中的仅一个的电流路径。此外，当第二覆盖层仅包括多个第三虚设电极127和多个第四虚设电极128中的一者时，包括在第二覆盖层中的所有虚设电极可具有相对于第一外电极131和第二外电极132中的仅一个的电流路径。在这种情况下，第一覆盖层和第二覆盖层可使陶瓷主体的电路性能劣化。例如，陶瓷主体可根据虚设电极感应的电流而具有相对高的等效串联电感(ESL)，并且具有相对窄的电流路径以具有相对高的等效串联电阻(ESR)。
包括在根据实施例的多层陶瓷电子组件中的多个虚设电极具有总体高的重叠率，从而通过覆盖层中的电流路径分散，在减小等效串联电感(ESL)和等效串联电阻(ESR)的同时提高强度。
如果A和B中的每个为2，则第一覆盖层和第二覆盖层使电流路径有效地分配，以确保电路性能并且与有效层具有结构相似性(即，A和B中的每个接近于N)。因此，在有效抑制分层的同时，保持虚设电极的高的重叠率以确保强度。但是，A和B不限于2。
也就是说，在根据实施例的多层陶瓷电子组件中，增大A和B以具有大的强度，而减小A和B以改善电路性能(例如：ESL、ESR)。
例如，第一内电极121和第二内电极122中的每个的厚度以及多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128中的每个的厚度可以为0.25μm或更小。
此外，陶瓷主体110a的厚度(Ta+Tc1+Tc2)可超过0并且等于或小于陶瓷主体110a的宽度的1/2倍。也就是说，可使根据实施例的多层陶瓷电子组件纤薄。
通常，当陶瓷主体内部的电极的厚度减小时，可提高陶瓷主体的每单位厚度的堆叠数量以及电容，并且陶瓷主体的尺寸可更小。然而，陶瓷主体110a的强度可能劣化，并且分层的频率可能增大。
在根据实施例的多层陶瓷电子组件中，第一内电极121和第二内电极122以及多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128中的每个的厚度设置为纤薄，例如，0.25μm或更小，同时可改善总体的强度、分层和电路性能。因此，可改善总体的电容、尺寸、强度、分层和电路性能，并且可更容易地使多层陶瓷电子组件纤薄。
另外，覆盖层的厚度(Tc1+Tc2)相对于陶瓷主体110a的厚度(Ta+Tc1+Tc2)的比可大于或等于25％且小于或等于40％。换句话说，有效层的厚度(Ta)相对于陶瓷主体110a的厚度(Ta+Tc1+Tc2)的比可大于或等于60％且小于或等于75％。也就是说，覆盖层的厚度(Tc1+Tc2)可以是有效层的厚度(Ta)的大约1/2倍。这里，当A和B中的每个是2并且N是1时(A和B中的每个是N的2倍)，陶瓷主体110a的电流路径可最和谐地分散。因此，可优化陶瓷主体110a的电路性能。
另一方面，当多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128中的每个的长度等于第一内电极121和第二内电极122中的每个的长度时，多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128使冲击更有效地分散，从而具有大的强度。另外，由于在陶瓷主体110a的制造工艺中变量减少，因此可提高陶瓷主体110a的生产效率/良率。
图4是根据实施例的多层陶瓷电子组件和覆盖虚设电极的侧视图。
参照图4，包括在根据实施例的多层陶瓷电子组件中的陶瓷主体110b还可包括多个第五虚设电极129a和多个第六虚设电极129b。
第一覆盖层可包括厚度为Tc11的第1-1覆盖层和厚度为Tc12的第1-2覆盖层，同时第二覆盖层可包括厚度为Tc21的第2-1覆盖层和厚度为Tc22的第2-2覆盖层。
多个第一虚设电极125和多个第二虚设电极可设置在第1-1覆盖层中，同时多个第三虚设电极和多个第四虚设电极128可设置在第2-1覆盖层中。
多个第五虚设电极129a可设置在更靠近于陶瓷主体110b的上表面的第1-2覆盖层中而不是第1-1覆盖层中。多个第六虚设电极129b可设置在更靠近于陶瓷主体110b的下表面的第2-2覆盖层中而不是第2-1覆盖层中。因此，多个第五虚设电极129a和多个第六虚设电极129b可整体地被定义为多个覆盖虚设电极。例如，三个或更多个第五虚设电极129a可连续设置而无其他内电极或虚设电极设置在它们之间，并且三个或更多个第五虚设电极129a可仅暴露于彼此背对的第一外表面和第二外表面中的一个。三个或更多个第六虚设电极129b可连续设置而无其他内电极或虚设电极设置在它们之间，并且三个或更多个第六虚设电极129b可仅暴露于彼此背对的第一外表面和第二外表面中的另一个。
多个第五虚设电极129a设置在多个第一虚设电极125和多个第二虚设电极126的上方，并且第五虚设电极129a中的C个(其中，C是大于A的自然数)可暴露于第一外表面或第二外表面。多个第六虚设电极129b设置在多个第三虚设电极127和多个第四虚设电极128的下方，并且第六虚设电极中的D个(其中，D是大于A的自然数)可暴露于第一外表面或第二外表面。也就是说，可暴露多个覆盖虚设电极中的E个(其中，E是大于A或B的自然数)。
由于C大于A，因此多个第五虚设电极129a可具有比多个第一虚设电极125和多个第二虚设电极126的强度更大的强度。由于D大于B，因此多个第六虚设电极129b可具有比多个第三虚设电极127和多个第四虚设电极128的强度更大的强度。
具有比多个第一虚设电极125和多个第二虚设电极126的强度更大的强度的多个第五虚设电极129a设置为更靠近于陶瓷主体110b的上表面，同时具有比多个第三虚设电极127和多个第四虚设电极128的强度更大的强度的多个第六虚设电极129b设置为更靠近于陶瓷主体110b的下表面。因此，陶瓷主体110b的刚性可进一步集中在上表面和/或下表面上。
通常，外部冲击(例如：弯曲、张力等)更集中在陶瓷主体110b的上表面和/或下表面上。因此，其中刚性更集中在上表面和/或下表面上的陶瓷主体110b可更有效地应对外部冲击，因此可具有进一步提高的强度。
例如，多个第五虚设电极129a和多个第六虚设电极129b中的每个的长度Lc可大于多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128中的每个的长度Lb。因此，陶瓷主体110b的刚性可更集中在上表面和/或下表面上，使得陶瓷主体110b可具有进一步提高的强度。然而，本公开不限于此。例如，虽然未示出，但是多个第五虚设电极129a和多个第六虚设电极129b中的每个的长度Lc可与多个第一虚设电极125、多个第二虚设电极126、多个第三虚设电极127和多个第四虚设电极128中的每个的长度Lb相同。
图5是提供用于描述根据实施例的多层陶瓷电子组件的等效串联电阻(ESR)的侧视图。
参照图5，陶瓷主体110a的主电流I1可流经厚度为Ta的有效层。厚度为Tc1的第一覆盖层可根据第一外电极与第一虚设电极之间和第二外电极与第二虚设电极之间的连接提供第一子电流I2的路径，而厚度为Tc2的第二覆盖层可根据第一外电极与第三虚设电极之间和第二外电极与第四虚设电极之间的连接提供第二子电流I3的路径。
如果第一覆盖层和第二覆盖层中的每个仅提供到第一外电极和第二外电极中的一个的电流路径，则第一外表面(例如：左边缘)的电流路径的面积可对应于(Ta+Tc1)与虚设电极的宽度的乘积，第二外表面(例如：右边缘)的电流路径的面积可对应于(Ta+Tc2)与虚设电极的宽度的乘积。
然而，在根据实施例的多层陶瓷电子组件中，第一外表面和第二外表面中的每个的电流路径的面积可对应于(Ta+Tc1+Tc2)与虚设电极的宽度的乘积，因此，第一外表面和第二外表面中的每个的电流路径的面积可比对应于(Ta+Tc1)或(Ta+Tc2)与虚设电极的宽度的乘积的面积更宽。
通常，由于电阻值与电流路径的面积成反比，因此根据实施例的多层陶瓷电子组件可通过增大电流路径的面积来减小等效串联电阻(ESR)。
此外，如果第一覆盖层和第二覆盖层中的每个仅提供到第一外电极和第二外电极中的一个的电流路径，则第一覆盖层和第二覆盖层中的电流分布可相对更靠近于陶瓷主体110a的中央。上述第一覆盖层和第二覆盖层中的电流分布失衡会增大等效串联电阻(ESR)。
然而，在根据实施例的多层陶瓷电子组件中，第一覆盖层中的电流分布可进一步向上分布，而第二覆盖层中的电流分布可进一步向下分布。因此，根据实施例的多层陶瓷电子组件可改善第一覆盖层和第二覆盖层中的电流分布平衡，以减小等效串联电阻(ESR)。
此外，当第一覆盖层和第二覆盖层中的电流分布进一步朝向上表面和下表面分布时，可抑制由在第一覆盖层和第二覆盖层的电流与有效层的电流之间的磁场方面的相互作用引起的寄生电感。因此，根据实施例的多层陶瓷电子组件可减小等效串联电感(ESL)。
图6A和图6B是提供用于描述根据实施例的多层陶瓷电子组件的等效串联电感(ESL)的侧视图。
参照图6A，第1-1虚设电极125a可与上侧的第二虚设电极形成第2-1电流路径I21，第1-2虚设电极125b可与第2-1虚设电极126a形成第2-2电流路径I22，第2-2虚设电极126b可与下侧的第一虚设电极形成第2-3电流路径I23。
假设第一电压V1大于第二电压V2，则流入第2-1电流路径I21、第2-2电流路径I22和第2-3电流路径I23中的每个的电流可从第一外表面(例如：左边缘)流到第二外表面(例如：右边缘)。
参照图6B，第2-1电流路径I21可由第2-1长度方向的电流路径I21l和第2-1厚度方向的电流路径I21t构成，第2-2电流路径I22可由第2-2长度方向的电流路径I22l和第2-2厚度方向的电流路径I22t构成，第2-3电流路径I23可由第2-3长度方向的电流路径I23l和第2-3厚度方向的电流路径I23t构成，第2-4电流路径I24可由第2-4长度方向的电流路径I24l和第2-4厚度方向的电流路径I24t构成。
由于第2-1厚度方向的电流路径I21t和第2-2厚度方向的电流路径I22t在相反的方向上，因此由于第2-1厚度方向的电流路径I21t的电流引起的磁场和由于第2-2厚度方向的电流路径I22t的电流引起的磁场可彼此抵消。
由于第2-3厚度方向的电流路径I23t和第2-4厚度方向的电流路径I24t在相反的方向上，因此由于第2-3厚度方向的电流路径I23t的电流引起的磁场和由于第2-4厚度方向的电流路径I24t的电流引起的磁场可彼此抵消。
因此，多个第一虚设电极和多个第二虚设电极可具有相对低的电感，并且可降低等效串联电感(ESL)。
如上所述，根据本公开中的实施例，多层陶瓷电子组件可改善强度和/或分层与电路性能的总体平衡。
虽然上面已经示出并描述了示例性实施例，但对于本领域技术人员来说将显而易见的是，在不脱离本发明的由所附权利要求限定的范围的情况下可进行修改和变形。

Claims (20)

1.一种多层陶瓷电子组件，包括：
陶瓷主体，包括有效层，在所述有效层中设置有第一内电极和第二内电极且介电层介于所述第一内电极和所述第二内电极之间，所述第一内电极和所述第二内电极中的每者中的N个堆叠为从所述陶瓷主体的第一外表面和第二外表面交替暴露，其中，N是自然数；以及
第一外电极和第二外电极，分别设置在所述陶瓷主体的所述第一外表面和所述第二外表面上并且连接到所述第一内电极和所述第二内电极，
其中，所述陶瓷主体还包括分别设置在所述有效层的上方和下方的第一覆盖层和第二覆盖层，
所述第一覆盖层包括多个第一虚设电极和多个第二虚设电极，所述第二覆盖层包括多个第三虚设电极和多个第四虚设电极，
所述多个第一虚设电极和所述多个第二虚设电极中的每者中的A个堆叠为从所述第一外表面和所述第二外表面交替暴露，其中，A是大于N的自然数，所述多个第三虚设电极和所述多个第四虚设电极中的每者中的B个堆叠为从所述第一外表面和所述第二外表面交替暴露，其中，B是大于N的自然数，
所述第一覆盖层还包括设置在所述多个第一虚设电极和所述多个第二虚设电极的上方的多个第五虚设电极，所述多个第五虚设电极中的C个从所述第一外表面和所述第二外表面中的一个暴露，其中，C是大于A的自然数，并且
所述第二覆盖层还包括设置在所述多个第三虚设电极和所述第四虚设电极的下方的多个第六虚设电极，所述多个第六虚设电极中的D个从所述第一外表面和所述第二外表面中的另一个暴露，其中，D是大于B的自然数。
2.根据权利要求1所述的多层陶瓷电子组件，其中，A等于B。
3.根据权利要求2所述的多层陶瓷电子组件，其中，A和B中的每个为2。
4.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极中的每个的厚度超过0μm且等于或小于0.25μm，并且
所述第一虚设电极、所述第二虚设电极、所述第三虚设电极和所述第四虚设电极中的每个的厚度超过0μm且等于或小于0.25μm。
5.根据权利要求1所述的多层陶瓷电子组件，其中，所述多个第一虚设电极、所述多个第二虚设电极、所述多个第三虚设电极和所述多个第四虚设电极中的每个的长度与所述第一内电极和所述第二内电极中的每个的长度相同。
6.根据权利要求1所述的多层陶瓷电子组件，其中，C和D中的每个为3个或更多个。
7.根据权利要求1所述的多层陶瓷电子组件，其中，所述多个第五虚设电极和所述多个第六虚设电极中的每个的长度长于所述多个第一虚设电极、所述多个第二虚设电极、所述多个第三虚设电极和所述多个第四虚设电极中的每个的长度。
8.根据权利要求1所述的多层陶瓷电子组件，其中，所述多个第五虚设电极和所述多个第六虚设电极中的每个的长度与所述多个第一虚设电极、所述多个第二虚设电极、所述多个第三虚设电极和所述多个第四虚设电极中的每个的长度相同。
9.根据权利要求1所述的多层陶瓷电子组件，其中，所述介电层介于相邻的所述第三虚设电极之间、相邻的所述第四虚设电极之间、相邻的所述第五虚设电极之间以及相邻的所述第六虚设电极之间。
10.根据权利要求1所述的多层陶瓷电子组件，其中，所述陶瓷主体的厚度超过0并且等于或小于所述陶瓷主体的宽度的1/2倍。
11.根据权利要求1所述的多层陶瓷电子组件，其中，所述有效层的厚度与所述陶瓷主体的厚度的比大于或等于60％且小于或等于75％。
12.一种多层陶瓷电子组件，包括：
陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在所述陶瓷主体的堆叠方向上堆叠并且分别从所述陶瓷主体的第一表面和第二表面暴露；
第一外电极，设置在所述陶瓷主体的所述第一表面上并且连接到所述第一内电极；以及
第二外电极，设置在所述陶瓷主体的所述第二表面上并且连接到所述第二内电极，
其中，所述第一内电极中的N个和所述第二内电极中的N个在所述陶瓷主体的所述堆叠方向上在第一区域中交替堆叠，其中，N是自然数，
所述第一内电极中的A个和所述第二内电极中的A个在所述陶瓷主体的所述堆叠方向上在第二区域中交替堆叠，其中，A是大于N的自然数，
从所述第一区域到所述陶瓷主体的在所述堆叠方向上的外表面的距离大于从所述第二区域到所述陶瓷主体的在所述堆叠方向上的所述外表面的距离，
其中，所述多层陶瓷电子组件还包括E个覆盖虚设电极，所述E个覆盖虚设电极连续堆叠在第三区域中且从所述第一表面和所述第二表面中的一个暴露，其中，E是大于A的自然数，并且
从所述第二区域到所述陶瓷主体的在所述堆叠方向上的所述外表面的距离大于从所述第三区域到所述陶瓷主体的在所述堆叠方向上的所述外表面的距离。
13.根据权利要求12所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极中的每个的厚度超过0μm且等于或小于0.25μm。
14.根据权利要求12所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极中的每个的长度相同。
15.根据权利要求12所述的多层陶瓷电子组件，其中，所述第一区域的厚度与所述陶瓷主体的厚度的比大于或等于60％且小于或等于75％。
16.一种多层陶瓷电子组件，包括：
陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在所述陶瓷主体的堆叠方向上堆叠并且分别从所述陶瓷主体的第一表面和第二表面暴露；
第一外电极，设置在所述陶瓷主体的所述第一表面上并且连接到所述第一内电极；以及
第二外电极，设置在所述陶瓷主体的所述第二表面上并且连接到所述第二内电极，
其中，所述第一内电极中的N个和所述第二内电极中的N个在所述陶瓷主体的所述堆叠方向上在第一区域中交替堆叠，其中，N是自然数，
所述第一内电极之中的A个连续堆叠的内电极和所述第二内电极之中的B个连续堆叠的内电极交替地设置在第二区域中，所述第二区域在所述堆叠方向上分别设置在所述第一区域的上方和下方，其中，A和B中的每个是大于N的自然数，
所述第一内电极之中的C个连续堆叠的内电极和所述第二内电极之中的D个连续堆叠的内电极在所述堆叠方向上分别设置在所述第二区域的上方和下方，其中，C和D中的每个是大于A和B中的每个的自然数，并且
所述连续堆叠的内电极是仅通过设置在它们之间的所述介电层彼此分离并且连接到所述第一外电极和所述第二外电极中的一个的内电极。
17.根据权利要求16所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极中的每个的厚度超过0μm且小于或等于0.25μm。
18.根据权利要求16所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极中的每个的长度相同。
19.根据权利要求16所述的多层陶瓷电子组件，其中，所述区域的厚度与所述陶瓷主体的厚度的比大于或等于60％且小于或等于75％。
20.根据权利要求16所述的多层陶瓷电子组件，其中，A等于B。
CN201911015195.6A 2018-11-07 2019-10-24 多层陶瓷电子组件 Active CN111161955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180135728A KR102127804B1 (ko) 2018-11-07 2018-11-07 적층 세라믹 전자부품
KR10-2018-0135728 2018-11-07

Publications (2)

Publication Number Publication Date
CN111161955A CN111161955A (zh) 2020-05-15
CN111161955B true CN111161955B (zh) 2023-04-28

Family

ID=70459867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911015195.6A Active CN111161955B (zh) 2018-11-07 2019-10-24 多层陶瓷电子组件

Country Status (4)

Country Link
US (1) US11127531B2 (zh)
JP (1) JP7239241B2 (zh)
KR (1) KR102127804B1 (zh)
CN (1) CN111161955B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230096651A (ko) 2021-12-23 2023-06-30 삼성전기주식회사 적층형 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909125A (zh) * 2005-08-01 2007-02-07 Tdk株式会社 层叠电子部件
CN104517726A (zh) * 2013-10-08 2015-04-15 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
JP2015115518A (ja) * 2013-12-13 2015-06-22 Tdk株式会社 積層セラミック電子部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097911A (en) * 1975-10-06 1978-06-27 Erie Technological Products, Inc. Base metal electrode capacitor and method of making the same
JPS58212120A (ja) * 1982-06-03 1983-12-09 日本電気株式会社 積層セラミツクコンデンサ
US6576523B1 (en) * 1997-11-18 2003-06-10 Matsushita Electric Industrial Co., Ltd. Layered product, capacitor and a method for producing the layered product
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
US7307829B1 (en) * 2002-05-17 2007-12-11 Daniel Devoe Integrated broadband ceramic capacitor array
JP5276137B2 (ja) * 2011-04-13 2013-08-28 太陽誘電株式会社 積層型コンデンサ
JP2014027255A (ja) * 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
KR101452049B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR102041629B1 (ko) * 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101412940B1 (ko) 2013-03-29 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2016001695A (ja) 2014-06-12 2016-01-07 株式会社村田製作所 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
KR102048101B1 (ko) * 2014-11-07 2019-11-22 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
JP6550737B2 (ja) 2014-12-09 2019-07-31 Tdk株式会社 積層セラミックコンデンサ
JP6380065B2 (ja) * 2014-12-09 2018-08-29 Tdk株式会社 積層セラミックコンデンサ
JP2017143129A (ja) 2016-02-09 2017-08-17 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909125A (zh) * 2005-08-01 2007-02-07 Tdk株式会社 层叠电子部件
CN104517726A (zh) * 2013-10-08 2015-04-15 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
JP2015115518A (ja) * 2013-12-13 2015-06-22 Tdk株式会社 積層セラミック電子部品

Also Published As

Publication number Publication date
CN111161955A (zh) 2020-05-15
JP7239241B2 (ja) 2023-03-14
JP2020077842A (ja) 2020-05-21
US20200143990A1 (en) 2020-05-07
KR102127804B1 (ko) 2020-06-29
KR20200052593A (ko) 2020-05-15
US11127531B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
US9978523B1 (en) Multilayer capacitor and board having the multilayer capacitor mounted thereon
US9953766B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN111029147B (zh) 多层陶瓷电子组件
US9214278B2 (en) Multilayered ceramic electronic component and board for mounting the same
US10515765B2 (en) Multilayer ceramic capacitor
CN111029143B (zh) 多层陶瓷电子组件
JP2015023268A (ja) 外部電極用導電性ペースト組成物及びこれを含む積層セラミック電子部品
US10283268B2 (en) Multilayer capacitor and board having the same
US11094467B2 (en) Multilayer ceramic capacitor and board having the same
CN110880414B (zh) 多层陶瓷电子组件
CN111161955B (zh) 多层陶瓷电子组件
CN111180207B (zh) 多层陶瓷电子组件和多层陶瓷电子组件封装件
US10923285B2 (en) Multilayer ceramic electronic component
US10026550B2 (en) Multilayer ceramic capacitor and board having the same
US11328867B2 (en) Multilayer capacitor
CN108695061B (zh) 多层电子组件
CN112151273A (zh) 多层陶瓷电子组件
US11101075B2 (en) Multilayer ceramic electronic component
CN111029148B (zh) 多层陶瓷电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant