CN101030479B - 层叠电容器及其制造方法 - Google Patents

层叠电容器及其制造方法 Download PDF

Info

Publication number
CN101030479B
CN101030479B CN2007100861123A CN200710086112A CN101030479B CN 101030479 B CN101030479 B CN 101030479B CN 2007100861123 A CN2007100861123 A CN 2007100861123A CN 200710086112 A CN200710086112 A CN 200710086112A CN 101030479 B CN101030479 B CN 101030479B
Authority
CN
China
Prior art keywords
width
internal electrode
terminal electrode
lead division
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100861123A
Other languages
English (en)
Other versions
CN101030479A (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101030479A publication Critical patent/CN101030479A/zh
Application granted granted Critical
Publication of CN101030479B publication Critical patent/CN101030479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种层叠电容器，包括交替层叠有多个电介质层与多个第1和第2内部电极的层叠体、以及配置在该层叠体上的第1和第2端子电极。第1端子电极和第1内部电极电连接。第1端子电极含有1个或多个电阻率比第1内部电极大的电阻层。该1个或多个电阻层覆盖从侧面露出的第1内部电极的引出部的端部。各电阻层的宽度，比第1内部电极的引出部更大并且比形成第1端子电极的侧面的宽度更小。

Description

层叠电容器及其制造方法
技术领域
本发明涉及一种层叠电容器及其制造方法。
背景技术
作为这种层叠电容器，已知包括多个电介质层和多个内部电极交替层叠的层叠体和在该层叠体上形成的多个端子电极。
在数字电器中搭载的中央处理器(CPU)中的供给用电源随着低压化的进展，负荷电流增大。因此，由于对应负荷电流的急剧变化而将电源电压的变动抑制在允许值内非常困难，因此在电源上连接称作去耦电容器的层叠电容器。而且，在负荷电流不稳定地变动时，从该层叠电容器向CPU供给电流，可以抑制电源电压的变动。
近年来，伴随CPU的动作频率进一步高频率化，负荷电流迅速变得更大。因此，在去耦电容器中使用的层叠电容器中，要求大容量化同时增大等效串联电阻(ESR)。在现有的层叠电容器中，对通过使端子电极含有电阻率大的电阻层，而使等效串联电阻变大进行研究。
发明内容
本发明提供一种能够容易并且精度良好地进行等效串联电阻的控制的层叠电容器，及其制造方法。
本发明人对可以控制等效串联电阻的层叠电容器进行积极研究，结果发现事实如下：通过控制在端子电极中含有的电阻层的厚度能够控制等效串联电阻。基于该事实，进行进一步反复研究，新发现：在电阻层以覆盖层叠体侧面整个区域的方式形成的情况下，产生极难对电阻层的厚度进行精度良好的控制的问题。
因此，本发明人对层叠电容器考虑：通过使电阻层的宽度变窄至确保作为电阻层的功能所需宽来精度良好地控制电阻层的厚度，其结果可以容易并且精度良好地控制等效串联电阻。
基于如上所述研究结果，根据本发明的层叠电容器，包括交替层叠有多个电介质层和多个内部电极的层叠体，以及配置在层叠体侧面的第1和第2端子电极，其特征在于：多个内部电极含有交替配置的多个第1和第2内部电极，各第1内部电极含有，电容形成部，和从该电容形成部延伸，以使其端部从配置有第1端子电极的侧面露出，而与第1端子电极电连接，同时具有第1宽度的引出部，各第2内部电极含有，隔着电介质层在层叠方向上与第1内部电极中含有的电容形成部相向的电容形成部，和从该电容形成部延伸到配置有第2端子电极的侧面，并与第2端子电极电连接的引出部，第1端子电极含有比第1内部电极电阻率更大的电阻层，电阻层具有比配置有第1端子电极的侧面的宽度更窄且比第1宽度更宽的第2宽度，并且连续地覆盖全部的从层叠体的侧面露出的引出部的端部。
上述层叠体电容器第1端子电极含有比第1内部电极电阻率大的电阻层。该电阻层比第1内部电极的引出部宽度更宽，并且覆盖在第1内部电极中含有的全部的引出部的端部。因此，第1内部电极与电阻层电连接，上述层叠电容器能够增大等效串联电阻。此外，第1端子电极的电阻层的宽度(第2宽度)比配置有第1端子电极的侧面宽度窄。因此，与包括含有覆盖层叠体侧面整个区域的电阻层的端子电极的层叠电容器相比，在上述层叠电容器中可以使电阻层的面积变小。因此，在上述层叠电容器中，容易抑制电阻层的厚度不均，容易并且精度良好地进行等效串联电阻的控制。此外，通过精度良好地进行等效串联电阻的控制，提高层叠电容器的产率。
根据本发明的层叠电容器，包括，交替层叠有多个电介质层和多个内部电极的层叠体，以及配置在层叠体侧面的第1和第2端子电极，其特征在于：多个内部电极含有交替配置的多个第1和第2内部电极，各第1内部电极含有，电容形成部和具有第1宽度的多个引出部，各第1内部电极中含有的各引出部，从该第1内部电极中含有的电容形成部延伸，以使其端部从配置有第1端子电极的侧面露出，而与第1端子电极电连接，对各第1内部电极中含有的多个引出部进行配置，以使在该第1内部电极以外的其它各第1内部电极中含有的多个引出部，在层叠方向上大致重合，并形成多个沿层叠方向的引出部的组，各第2内部电极含有，隔着电介质层在层叠方向上与第1内部电极中含有的电容形成部相向的电容形成部，和从该电容形成部延伸到配置有第2端子电极的侧面，并与第2端子电极电连接的引出部，第1端子电极含有比第1内部电极电阻率大的多个电阻层，多个电阻层的宽度的总合比配置有第1端子电极的侧面的宽度更窄，各电阻层具有比第1宽度更宽的第2宽度，同时与沿着多个第1内部电极的多个引出部的层叠方向的多个组分别对应，连续地覆盖各组中含有的全部的引出部的端部。
上述层叠电容器的第1端子电极含有比第1内部电极电阻率更大的多个电阻层。各电阻层比第1内部电极的各引出部宽度更宽，覆盖对应该电阻层的全部的第1内部电极的引出部的端部。因此，第1内部电极与电阻层电连接，同时上述层叠电容器等效串联电阻变大。此外，第1端子电极的多个电阻层的宽度(第2宽度)的总和，比配置有第1端子电极的侧面的宽度更窄。因此，与包括含有覆盖层叠体侧面整个区域的电阻层的端子电极的层叠电容器相比，在上述层叠电容器中，电阻层的面积小。因此，在上述层叠电容器中，可以容易地抑制电阻层的厚度变化，容易并且精度良好地进行等效串联电阻的控制。此外，通过精度良好地进行等效串联电阻的控制，可以提高层叠电容器的产率。此外，第1内部电极含有多个引出部，第1端子电极含有对应其引出部的多个电阻层。因此，在第1端子电极中，各电阻层的电阻成份并联连接，可以抑制对所希望的电阻层厚度的不均匀的影响。
优选各第1内部电极中含有的电容形成部具有比该第1内部电极中含有的引出部的第1宽度更宽的第3宽度。在该情况下，可以在使第3宽度宽增大而确保大的电容量的状态下，使引出部的宽度(第1宽度)变窄。因此，可以在使电容增大的同时，使电阻层的宽度变窄。在该情况下，优选第2宽度比第3宽度更窄。由于使电阻层的宽度变窄，可以进一步精度良好地控制等效串联电阻。
第1端子电极还含有，配置在第1内部电极的引出部的端部露出的侧面上且电阻层下的基础层，配置在电阻层上的导体层，和配置在导体层上的电镀层。基础层比第2宽度更窄，同时连续地覆盖配置在该基础层上的电阻层所连续覆盖的全部的引出部的端部，电阻层以覆盖基础层整个区域的方式进行配置，基础层的电阻率和电镀层的电阻率中的任意一个都比电阻层的电阻率更小。由于第1端子电极含有基础层，可以提高第1内部电极的引出部和第1端子电极之间的结合性。此外，由于第1端子电极含有电镀层，可以提高第1端子电极的耐久性，同时可以提高第1端子电极和基板等之间的焊接性。而且，由于第1端子电极含有导体层，提高电阻层和电镀层之间的结合性。
层叠体为大致长方体的形状，优选配置有第1和第2端子电极的侧面为在层叠体的长度方向上延伸的侧面。在该情况下，由于流过第1和第2内部电极的电流路径变短，因此可以减少层叠电容器的等效串联电感。
根据本发明的层叠电容器的制造方法，其特征在于，包括：准备层叠体的工序，该层叠体为，将含有电容形成部和从该电容形成部延伸以使其端部从侧面露出的引出部的多个第1内部电极，与含有电容形成部和从该电容形成部延伸到侧面的引出部的多个第2内部电极，隔着电介质层交替层叠；在多个第1内部电极中含有的引出部的端部所露出的侧面上，在连续地覆盖全部的从该侧面露出的第1内部电极的引出部的端部的区域内，印刷基础用导体膏，而形成比第1内部电极的引出部的端部宽度更宽且比配置有第1端子电极的侧面宽度更窄的第1端子电极的基础层的工序；在该第1端子电极的基础层上，以覆盖该基础层整个区域的方式，印刷比第1内部电极和基础用导体膏两者电阻率大的高电阻导体膏，而形成比第1内部电极的引出部的端部宽度更宽并且比配置有第1端子电极的侧面宽度更窄的第1端子电极的电阻层的工序。
根据上述制造方法，通过印刷来形成第1端子电极的基础层和电阻层。因此，可以良好地抑制电阻层的厚度不均匀。此外，在如上所述制造的层叠电容器中，第1端子电极含有电阻率比第1内部电极和基础层更大的电阻层，该电阻层至少覆盖从1个侧面露出的全部的第1内部电极的端部。因此，将该内部电极和电阻层电连接，可以使层叠电容器的等效串联电阻变大。此外，第1端子电极的基础层和电阻层比配置第1端子电极的侧面宽度更窄。因此，与在配置第1端子电极的侧面整个区域上形成电阻层的层叠电容器相比，电阻层的面积小，因此可以容易地控制电阻层的厚度不均匀。结果，可以容易并且精度良好地进行等效串联电阻的控制。此外，通过精度良好地进行等效串联电阻的控制，可以提高层叠电容器的产率。
根据本发明，提供一种可以容易并且精度良好地进行等效串联电阻的控制的层叠电容器及其制造方法。
从以下给出的详细说明和仅以示例方式给出而不能认为是限定本发明的附图，可以更加清楚地理解本发明。
根据以下给出的详细说明，本发明的应用范围会更加清楚。然而，应当理解的是，这些详细说明和具体实例，虽然表示本发明的优选实施方式，但只是以示例的方式给出的，根据这些详细说明，在本发明的精神和范围内的各种变化和修改对本领域的技术人员来说都是显而易见的。
附图说明
图1是第1实施方式的层叠电容器的立体图。
图2是第1实施方式的层叠电容器所包括的层叠体的分解立体图。
图3是第1实施方式的层叠电容器的剖面图。
图4是用于说明第1实施方式的层叠电容器的端子电极的构成的图。
图5是用于说明第1实施方式的层叠电容器所包括的层叠体的制造工序的工序剖面图。
图6是用于说明第1实施方式的层叠电容器所包括的层叠体的制造工序的工序剖面图。
图7A是用于说明第1实施方式的层叠电容器所包括的端子电极的制造工序的图。
图7B是用于说明第1实施方式的层叠电容器所包括的端子电极的制造工序的图。
图7C是用于说明第1实施方式的层叠电容器所包括的端子电极的制造工序的图。
图7D是用于说明第1实施方式的层叠电容器所包括的端子电极的制造工序的图。
图8是第2实施方式的层叠电容器的立体图。
图9是第2实施方式的层叠电容器所包括的层叠体的分解立体图。
图10是用于说明第2实施方式的层叠电容器的端子电极的构成的图。
图11A是用于说明第2实施方式的层叠电容器所包括的端子电极的制造工序的图。
图11B是用于说明第2实施方式的层叠电容器所包括的端子电极的制造工序的图。
图11C是用于说明第2实施方式的层叠电容器所包括的端子电极的制造工序的图。
图11D是用于说明第2实施方式的层叠电容器所包括的端子电极的制造工序的图。
具体实施方式
以下，通过参照附图，对用于本发明的最佳实施方式进行详细说明。并且，在说明中，对同一要素或具有相同功能的要素使用相同符号，省略重复说明。
第1实施方式
参照图1～图4，对第1实施方式的层叠电容器C1进行说明。图1是第1实施方式的层叠电容器的立体图。图2是第1实施方式的层叠电容器所包括的层叠体的分解立体图。图3是第1实施方式的层叠电容器的剖面图。图4是用于说明第1实施方式的层叠电容器的端子电极的构成的图。
层叠电容器C1，如图1所示，包括长方体形状的层叠体10，以及在该层叠体10上形成的第1和第2端子电极1、2。
第1端子电极1位于在层叠体10的长度方向上延伸的侧面10a侧，第2端子电极2位于作为在层叠体10的长度方向上延伸的侧面的与侧面10a对向的侧面10b侧。第1端子电极1和第2端子电极2相互电绝缘。
层叠体10，如图2所示，由多个(在本实施方式中为5层)电介质层11～15，和多个(在本实施方式中为各2层)第1和第2内部电极21、22、31、32交替层叠构成。在实际的层叠电容器C1中，电介质层11～15之间的边界一体化为不能辨别的程度。第1和第2内部电极21、22、31、32例如以镍作为主成分。
各第1内部电极21、22含有电容形成部23、24和引出部25、26。各电容形成部23、24呈矩形形状。电容形成部23、24分别配置在距与层叠体10上的电介质层11～15的层叠方向(以下仅称作“层叠方向”)相平行的全部的侧面具有规定的间隔的位置上，即具有仅仅不从与层叠方向平行的全部的侧面露出的充分的间隔的位置上。电容形成部23、24以在层叠方向看大致重叠地配置。
各引出部25、26从对应的电容形成部23、24的侧面10a侧的端部(边)的中心附近开始，向层积体10的侧面10a延伸，以使端部露出侧面10a。各引出部25、26在露出侧面10a的端部上与第1端子电极1连接。引出部25、26以在层叠方向看大致重叠的方式配置。
第1内部电极21、22的引出部25、26分别具有第1宽度D1。第1内部电极21、22的电容形成部23、24分别具有第3宽度D3。而且，后述第1端子电极1的电阻层具有第2宽度D2。
第1宽度D1指沿配置层叠体10的第1端子电极1的侧面10a方向的引出部25、26的宽度。第3宽度D3指沿配置层叠体10的第1端子电极1的侧面10a方向的电容形成部23、24的宽度。引出部25、26具有的第1宽度D1比电容形成部23、24具有的第3宽度D3小。
各第2内部电极31、32含有电容形成部33、34和引出部35、36。各电容形成部33、34呈矩形形状。电容形成部23、24分别配置在距与层叠体10的层叠方向相平行的侧面具有规定的间隔的位置上，即具有仅仅不从与层叠方向平行的侧面露出的充分间隔的位置上。电容形成部33、34以在层叠方向看大致重叠的方式配置。
此外，各第1内部电极21、22的电容形成部23、24配置为，在层叠体10的层叠方向上，隔着电介质层12～14与各第2内部电极31、32的电容形成部33、34相对向。
各引出部35、36配置为，从电容形成部33、34向层叠体10的同一侧面10b以直接延长的方式延伸，端部露出侧面10b。各引出部35、36在露出侧面10b的端部上与第2端子电极2连接。引出部35、36的沿侧面10b的方向的宽度与电容形成部33、34的沿侧面10b的方向的宽度相同。
第1端子电极1，如图3所示，含有基础层3、电阻层4、导体层5和电镀层6。基础层3在层叠体10的侧面10a上，形成在电阻层4下。电阻层4形成在基础层3上。导体层5形成在电阻层4上。电镀层6形成在导体层5上。并且，在图3中，省略了与电介质层11～15相当的区域的剖面线。
图4是从层叠体10的侧面10a侧看层叠电容器C1的图，是用于说明第1端子电极1的构成的图。如图4所示，在层叠体10的侧面10a上，基础层3连续地覆盖从侧面10a露出的全部的引出部25、26的端部。基础层3具有比第1宽度D1更大，并且比层叠体10的侧面10a的宽度更窄的宽度。更详细地说，基础层3的宽度比第3宽度D3更窄。即，基础层3比第1内部电极21、22的引出部25、26宽度更宽，并且比配置第1端子电极1的侧面10a，更详细地说是电容形成部23、24宽度更窄。在此，基础层3的宽度指，沿层叠体10的层叠方向观看第1端子电极1时，沿层叠体10的侧面10a的方向的基础层3的宽度。此外，侧面10a的宽度指在层积方向上观看配置第1端子电极1的侧面10a的宽度。基础层3以例如铜(Cu)或银(Ag)作为主成分。
电阻层4以覆盖基础层3整个区域的方式形成在基础层3上。因此，电阻层4连续覆盖从侧面10a露出全部的引出部25、26的的端部。电阻层4具有第2宽度D2，第2宽度D2比第1宽度D1更宽，并且比层叠体10的侧面10a的宽度更窄。更详细地说，电阻层4的第2宽度D2比第3宽度D3更窄。即，电阻层4比第1内部电极21、22的引出部25、26宽度更宽，并且比配置第1端子电极1的侧面10a，更详细地说是比电容形成部23、24宽度更窄。在此，第2宽度D2指，沿层叠体10的层叠方向观看第1端子电极1时，沿层叠体10的侧面10a的方向的电阻层4的宽度。
并且，如图4所示，第1内部电极21、22的引出部25、26引出，以使其端部从比侧面10a更小的、侧面10a的第1区域10c露出。此外，电阻层4形成在比侧面10a更小，同时比第1区域10c更大，并且覆盖整个第1区域10c的第2区域10d上。此外，基础层3形成在比侧面10a更小并且比第2区域10d更小，同时比第1区域10c更大并且覆盖整个第1区域10c的第3区域10e上。由于第2和第3区域10d、10e的任意一个都覆盖第1区域10c整个区域，因此在第2区域10d上形成的电阻层4和第3区域10e上形成的基础层3的双方均覆盖全部的第1内部电极21、22的引出部25、26的端部。
电阻层4比第1和第2内部电极21、22、31、32的电阻率更大。而且，电阻层4比基础层3、导体层5和电镀层6中的任意一个电阻率都大。电阻层4以例如氧化钌(RuO2)或碳作为主成分。
导体层5在电阻层4上，以覆盖该电阻层4整个区域和层叠体10的侧面10a整个区域的方式形成。导体层5以例如铜(Cu)或银(Ag)作为主成分。
电镀层6在该导体层5上，以覆盖该导体层5整个区域和层叠体10的侧面10a整个区域的方式形成。电镀层6以例如锡(Sn)作为主成分。
随后，对本实施方式的层叠电容器的制造方法进行说明。首先，如图2所示，准备将多个(在本实施方式中为5层)电介质层11～15和多个(在本实施方式中为各2个)的第1和第2内部电极21、22、31、32相互层叠的层叠体10。多个第1内部电极21、22含有，如上所述，电容形成部23、24以及端部从电容形成部23、24延伸并露出至端面10a的引出部25、26。第2内部电极31、32，如上所述，含有电容形成部33、34以及从电容形成部33、34延伸至侧面10b的引出部35、36。
以下参照图5和图6对制造层叠体10的一个方法进行说明。在此所示例子包括，形成生片单位层叠体的工序、形成生层叠体的工序、除去粘合剂的工序和烧结生层叠体得到层叠体的工序。并且，在图5和图6中，为了容易观看，省略了剖面线。
参照图5对形成生片单位层叠体的工序进行说明。首先，在PET膜P1(支持体)上形成陶瓷生片层81。通过将在以钛酸钡为主成分的电介质材料中加入粘合树脂(例如有机粘合树脂)、溶剂、增塑剂等至并混合分散而得到的陶瓷浆料，涂布在PET膜P1后上，干燥而形成陶瓷生片层81。在干燥后的陶瓷生片层81上形成多个第1电极图案82a，而形成第1生片单位层叠体80a。在干燥后的陶瓷生片层81上形成多个第2电极图案82b，而形成第2生片单位层叠体80b。
第1和第2电极图案82a、82b通过在陶瓷生片层81的上表面印刷电极膏后进行干燥而形成。电极膏是将例如镍(Ni)、银(Ag)、钯(Pd)等金属粉末与粘合树脂或溶剂等混合而成的膏状组合物。作为印刷手段，可以使用例如丝网印刷(screen printing)等。
第1电极图案82a形成为，呈1个小的长方形连接2个长方形的H字形。第2电极图案82b形成为，呈与H字形的第1电极图案82a的外轮廓大致相同大小的长方形。
随后，将PET膜P1从第1和第2生片单位层叠体80a、80b剥离。将剥离PET膜P1的多个(在本实施方式中为各2个)第1和第2生片单位层叠体80a、80b交替层叠，进一步层叠陶瓷生片层81，如图6所示，形成生片集合体83。图6是表示本实施方式的层叠电容器的制造方法中形成生片集合体83的剖面图。
随后，沿相互垂直的第1切断面L和第2切断面(图中未示出)，将生片集合体83切断，形成多个生片层叠体84。第1切断面L是与层叠方向平行的面，是从各第1电极图案82a的中间通过并且从多个第2电极图案82b彼此之间通过的面，同时也是从各第2电极图案82b的中间通过并且从多个第1电极图案82a彼此之间通过的面。第2切断面与第1切断面L垂直并且与层叠方向平行，是从多个第1电极图案82a彼此之间通过的面，同时也是从多个第2电极图案82b彼此之间通过的面。此外，在切断第1切断面L而得到的生片层叠体84的端面上，露出第1和第2内部电极图案82a、82b的端部。
切断后，除去生片层叠体84的陶瓷生片层81中含有的粘合剂，通过烧结而得到层叠体10。通过烧结生片层叠体84，从陶瓷生片层81得到电介质层11～15，从第1和第2电极图案82a、82b得到第1和第2内部电极21、22、31、32。此外，沿第1切断面L切断而得到的生片层叠体84的侧面与层叠体10的侧面10a、10b相当。
由此得到的层叠体10的第1内部电极21、22含有电容形成部23、24，以及以端部露出侧面10a的方式从电容形成部23、24延伸的引出部25、26。
随后，在层叠体10的侧面10a、10b上形成第1和第2端子电极1、2。参照图7A～图7D，对形成第1端子电极1的工序进行具体说明。首先，如图7A所示，在由第1切断面L切断生片集合体83而得到的层叠体10的侧面10a上，形成第1端子电极1的基础层3。基础层3连续地覆盖全部的从侧面10a露出的第1内部电极21、22中含有的引出部25、26的端部，同时在宽度比第1宽度D1更宽并且比侧面10a更窄(更具体地说，比第3宽度D3更窄)的区域内，印刷基础用导电膏。作为基础用导电膏，使用例如以铜或银为主成分的导电膏。
随后，如图7B所示，在基础层3上覆盖该基础层3的整个区域，同时在宽度比第1宽度D1更宽并且比侧面10a更窄(更具体地说，比第3宽度D3更窄)的区域内，印刷高电阻导电膏，形成第1端子电极1的电阻层4。高电阻导电膏的电阻率比第1内部电极21、22的电阻率和基础用导电膏的电阻率双方都大。作为高电阻导电膏，用例如氧化钌或碳膏。
随后，如图7C所示，在电阻层4上形成导体层5，不仅覆盖电阻层4整个区域，还覆盖侧面10a整个区域。导体层5使用例如以银或铜为主成分的导电膏通过浸渍方式(浸渍法)形成。
随后，进一步如图7D所示，在导体层5上利用电镀锡形成电镀层6，并覆盖该导体层5整个区域和侧面10a整个区域。
此外，在层叠体10的侧面10b上，用例如浸渍方式(浸渍法)和电镀法来形成第2端子电极2。
第1端子电极1含有比第1内部电极21、22电阻率更大的电阻层4。第1端子电极1的电阻层4的宽度(第2宽度)D2比第1内部电极的引出部25、26的宽度(第1宽度)D1更大，电阻层4覆盖全部第1内部电极21、22中含有的引出部25、26的端部。因此，全部的第1内部电极21、22和电阻层4电连接。结果，能够使层叠电容器C1，其等效串联电阻变大。
此外，第1内部电极21、22的引出部25、26的宽度(第1宽度)D1比配置第1端子电极1的侧面10a的宽度窄。因此，与包括含有以覆盖侧面整个区域形成的电阻层的端子电极的层叠电容器相比，在层叠电容器C1中，能够使电阻层4的面积变小。结果，在层叠电容器C1中，容易抑制电阻层4的厚度不均，容易并且精度良好地进行等效串联电阻的控制。
特别是，根据本实施方式中的制造方法，第1端子电极1的基础层3和电阻层4通过印刷来形成。因此，可以良好地抑制电阻层4的厚度不均匀。
此外，通过精度良好地进行等效串联电阻的控制，可以提高层叠电容器C1的产率。
第1内部电极21、22中含有的电容形成部23、24分别具有比第1内部电极21、22中含有的引出部25、26的第1宽度D1更宽的第3宽度D3。因此，为了更进一步精度良好地控制等效串联电阻，在使连接电阻层4的引出部25、26的宽度变窄的情况下，可以将承担电容量的电容形成部23、24的宽度保持在很宽的状态下。因此，可以在使电容量变大同时，使电阻层4的宽度变窄。
在层叠电容器C1中，作为电阻层4的宽度的第2宽度D2比作为电容形成部23、24的宽度的第3宽度D3更窄。通过如上所述将该电阻层4的宽度变窄，可以在层叠电容器C1中进一步精度良好地对等效串联电阻进行控制。
第1端子电极1含有基础层3。电阻层4由电阻率大的材料，例如以钌或碳为主成分的材料形成。因此，通过隔着以例如铜或银为主成分的基础层3，可使与第1内部电极21、22的结合性良好。
此外，第1端子电极1含有以例如锡为主成分的电镀层6。因此，可以提高第1端子电极1的耐久性，同时提高与第1端子电极1的基板等的焊接性(附着性)。
此外，第1端子电极1在电阻层4和电镀层6之间含有导体层5。在电阻层4以氧化钌或碳为主成分的情况下，通过在中间隔着以铜或银为主成分的导体层5，可使与以锡为主成分的电镀层6之间的接合性更好。
层叠体10为大致长方体形状，分别形成有第1和第2端子电极1、2的侧面10a、10b为在层叠体的长度方向上延伸的侧面。因此，流经第1和第2内部电极21、22、31、32的电流路径变短，能够减少层叠电容器C1的等效串联电感。
第2实施方式
参照图8～图10，对第2实施方式相关的层叠电容器C2进行说明。图8是第2实施方式的层叠电容器的立体图。图9是第2实施方式的层叠电容器所包括的层叠体的分解立体图。图10是用于说明第2实施方式的层叠电容器的端子电极的构成的图。
层叠电容器C2，如图8所示，具有长方体形状的层叠体50以及形成在该层叠体50上的第1和第2端子电极41、42。
第1端子电极41位于在层叠体50的长度方向上延伸的侧面50a侧。第2端子电极42为在层叠体50的长度方向上延伸的侧面，位于与侧面50a对向的侧面50b侧。第1端子电极41和第2端子电极42相互电绝缘。
层叠体50，如图9所示，通过交替层叠多个(在本实施方式中为5层)的电介质层51～55，和多个(在本实施方式中为各2层)第1和第2内部电极61、62、71、72而构成。在实际的层叠电容器C2中，电介质层51～55之间的边界一体化为无法识别的程度。第1和第2内部电极61、62、71、72以例如镍为主成分。
各第1内部电极61、62含有电容形成部63、64以及多个(在本实施方式中为各2个)引出部65A、65B、66A、66B。各电容形成部63、64呈矩形形状。电容形成部63、64分别配置在距与层叠体50的电介质层51～55的层叠方向(以下仅称作“层叠方向”)平行的侧面具有规定的间隔的位置上。电容形成部63、64以在层叠方向看大致重叠的方式配置。
引出部65A、65B从电容形成部63的侧面50a侧的端部(边)向着层叠体50的侧面50a相互平行地并排延伸，以使端部露出侧面50a。引出部66A、66B，从电容形成部64的侧面50a侧的端部(边)向着层叠体50的侧面50a相互平行地并排延伸，以使端部露出侧面50a。各引出部65A、65B、66A、66B，在露出侧面50a的端部上，与第1端子电极41连接。
在第1内部电极61中含有的多个引出部65A、65B配置为，在层叠方向内看，与第1内部电极61以外的其它第1内部电极62中含有的多个引出部66A、66B大致重合，并形成沿层叠方向配置的多个引出部的组(引出部65A和引出部66A的组，以及引出部65B和引出部66B的组)。因此，引出部65A和引出部66A形成，在各自的层叠方向上，隔着电介质层52、53而相向的组。此外，引出部65B和引出部66B形成，在各自层叠方向上，隔着电介质层52、53而相向的组。
第1内部电极61、62的引出部65A、65B、66A、66B分别具有第1宽度D1。第1内部电极61、62的电容形成部63、64分别具有第3宽度D3。并且，后述第1端子电极41的各电阻层具有第2宽度D2。
第1宽度D1指沿配置层叠体50的第1端子电极41的侧面50a的方向的引出部65A、65B、66A、66B的宽度。第3宽度D3指沿配置层叠体50的第1端子电极41的侧面50a的方向的电容形成部63、64的宽度。各引出部65A、65B、66A、66B具有的第1宽度D1比对应的电容形成部63、64具有的第3宽度D3小。
各第2内部电极71、72含有电容形成部73、74和引出部75、76。各电容形成部73、74呈矩形形状。电容形成部73、74分别配置在距与层叠体50的层叠方向平行的侧面具有规定间隔的位置上。电容形成部73、74以在层叠方向看大致重叠的方式配置。
此外，各第1内部电极61、62的电容形成部63、64配置为，在层叠体50的层叠方向上，隔着电介质层52～54与各第2内部电极71、72的电容形成部73、74相向。
各引出部75、76配置为，从电容形成部73、74向层叠体50的同一侧面50b以直接延长的方式延伸，并使端部露出侧面50b。各引出部75、76在露出侧面50b的端部上，与第2端子电极42连接。引出部75、76的宽度与电容形成部73、74的宽度相同。
第1端子电极41，如图10所示，含有多个(在本实施方式中为2个)基础层43A、43B，多个(在本实施方式中为2个)的电阻层44A、44B，导体层45和电镀层46。图10是从层叠体50的侧面50a侧观看，说明第1端子电极41的构成的图。基础层43A和电阻层44A与各第1内部电极61、62中含有的引出部65A、66A对应。基础层43B和电阻层44B与各第1内部电极61、62中含有的引出部65B、66B对应。
如图10所示，各基础层43A、43B和各电阻层44A、44B与多个沿第1内部电极61、62的层叠方向大致重合的多个引出部65A、65B、66A、66B的组对应，连续地覆盖在各组中含有的全部的引出部65A、65B、66A、66B的端部。
即，基础层43A和电阻层44A与沿多个第1内部电极61、62的层叠方向大致重合的引出部65A、66A的组对应，连续地覆盖在该组中含有的全部的引出部65A、66A的端部。基础层43B和电阻层44B与沿多个第1内部电极61、62的层叠方向大致重合的引出部65B、66B的组对应，连续地覆盖在该组中含有的全部的引出部65B、66B的端部。
基础层43A、43B以例如铜(Cu)或银(Ag)为主成分。各基础层43A、43B具有比第1宽度D1更宽并且比层叠体50的侧面50a的宽度更窄的宽度。更详细地说，各基础层43A、43B的宽度比第3宽度D3更窄。即，各基础层43A、43B比第1内部电极61、62的引出部65A、65B、66A、66B宽度更宽，并且比配置有第1端子电极41的侧面50a，更详细地说，比电容形成部63、64宽度更窄。在此，基础层43A、43B的宽度指沿层叠体50的层叠方向观看第1端子电极41时，沿层叠体50的侧面50a的方向的基础层43A、43B的宽度。此外，侧面50a的宽度指配置有第1端子电极41的侧面50a在层叠方向上观看时的宽度。
电阻层44A以覆盖基础层43A整个区域的方式在基础层43A上形成。电阻层44B以覆盖基础层43B整个区域的方式在基础层43B上形成。各电阻层44A、44B具有第2宽度D2，第2宽度D2比第1宽度D1更宽，并且比层叠体50的侧面50a的宽度更窄。更详细地说，电阻层44A、44B的第2宽度D2比第3宽度D3更窄。即，电阻层44A、44B比第1内部电极61、62的引出部65A、65B、66A、66B宽度更宽，并且比配置第1端子电极41的侧面50a，更具体地说，比电容形成部63、64宽度更窄。在此，第2宽度D2指沿层叠体50的层叠方向看第1端子电极41时的沿层叠体50的侧面50a的方向的电阻层44A、44B的宽度。
此外，多个电阻层44A、44B的宽度D2的总和比配置第1端子电极41的层叠体50的侧面50a的宽度更窄。
并且，如图10所示，第1内部电极61、62的引出部65A、65B、66A、66B在比侧面50a更小的侧面50a上多个(在本实施方式中为2个)第1区域50c的各个内部，其端部以露出的方式引出。即，从一个的第1区域50c引出部65A、66A的端部，从另一个的第1区域50c引出部65B、66B的端部分别以露出的方式引出。此外，各电阻层44A、44B形成在比侧面50a更小，同时比各第1区域50c更大并且在覆盖各第1区域50c整个区域的多个(在本实施方式中为2个)第2区域50d上。此外，各基础层43A、43B在比侧面50a更小同时比各第2区域50d更小，同时比各第1区域更大，并且覆盖各第1区域50c整个区域的多个(在本实施方式中为2个)第3区域50e上形成。由于第2和第3区域50d、50e中的任意一个都覆盖第1区域50c的整个区域，因此，在第2区域50d上形成的电阻层44A、44B和在第3区域50e上形成的基础层43A、43B的两者均覆盖全部第1内部电极61、62的引出部65A、65B、66A、66B的端部。
电阻层44A、44B中的任意一个都比第1和第2内部电极61、62、71、72电阻率更大。进一步，电阻层44A、44B比基础层43A、43B，导体层45以及电镀层46中的任意一个电阻率更大。电阻层44A、44B以例如氧化钌或碳为主成分。
导体层45在多个电阻层44A、44B上，以覆盖该电阻层44A、44B整个区域以及层叠体50的侧面50a整个区域的方式形成。导体层45以例如铜或银为主成分。
电镀层46在导体层45上，以覆盖该导体层45整个区域以及层叠体50的侧面50a整个区域的方式形成。电镀层46以例如锡为主成分。
接着，对本实施方式的层叠电容器的制造方法进行说明。首先，如图9所示，准备交替层叠有多个(在本实施方式中为5层)电介质层51～55和多个(在本实施方式中为各2个)的第1和第2内部电极61、62、71、72的层叠体50。如上所述，多个第1内部电极61、62含有，具有第3宽度D3的电容形成部63、64，以及从电容形成部63、64延伸，以使其端部从侧面50a露出，且具有比第3宽度D3更窄的第1宽度D1的引出部65A、65B、66A、66B。如上所述，第2内部电极71、72，含有电容形成部73、74以及从电容形成部73、74延伸至侧面50b的引出部75、76。
通过例如与准备包括第1实施方式的层叠电容器C1的层叠体10的方法相同的方法来制造层叠体50。如此得到的层叠体50的第1内部电极61、62含有电容形成部63、64，以及从电容形成部63、64开始延伸，以使端部露出侧面50a的引出部65A、65B、66A、66B。
随后，在层叠体50的侧面上形成第1和第2端子电极41、42。参照图11A～图11D，对形成第1端子电极41的工序进行具体说明。首先，如图11A所示，在层叠体50的侧面50a上，形成第1端子电极41的多个基础层43A、43B。基础层43A、43B分别对应，沿第1内部电极61、62的层叠方向大致重合的引出部65A、66A的组，以及沿层叠方向大致重合的引出部65B、66B的组。
因此，在连续地覆盖沿层叠方向大致重合的全部的引出部65A、66A的端部的区域内，通过印刷基础用导电膏来形成基础层43A。另一方面，在连续地覆盖沿层叠方向大致重合的全部的引出部65B、66B的端部的区域内，通过印刷基础用导电膏来形成基础层43B。作为基础用导电膏，使用以例如铜或银为主成分的导电膏。
随后，如图11B所示，在各基础层43A、43B上以覆盖该各基础层43A、43B整个区域的方式印刷高电阻导电膏，形成第1端子电极41的多个电阻层44A、44B。
因此，在连续地覆盖沿层叠方向大致重合的全部的引出部65A、66A的端部的区域内，通过印刷高电阻导电膏来形成电阻层44A。另一方面，在连续地覆盖沿层叠方向大致重合的全部的引出部65B、66B的端部的区域内，通过印刷高电阻导电膏来形成电阻层44B。
高电阻导电膏的电阻率比第1内部电极61、62的电阻率和基础用导电膏的电阻率两者大。作为高电阻导电膏，使用氧化钌或碳膏。
随后，如图11C所示，在电阻层44A、44B上，不仅仅覆盖该电阻层44A、44B整个区域，还以覆盖侧面50a整个区域的方式，形成导体层45。导体层45通过浸渍方式(浸渍法)，对以例如银或铜为主成分的导电膏进行浸渍形成。
随后，进一步如图11D所示，在导体层45上，以覆盖该导体层45整个区域和侧面50a整个区域的方式，通过镀锡形成电镀层46。
此外，在层叠体50的侧面50b上，使用例如浸渍方式(浸渍法)和电镀法形成第2端子电极42。
第1端子电极41含有比第1内部电极61、62电阻率更大的电阻层44A、44B。第1端子电极41的各电阻层44A、44B的宽度(第2宽度)D2比第1内部电极61、62的引出部65A、66A的宽度(第1宽度)D1大，各电阻层44A、44B覆盖全部的对应的引出部65A、65B、66A、66B。因此，整个第1内部电极61、62与电阻层44A、44B电连接。结果，层叠电容器C2其等效串联电阻变大。
此外，第1内部电极61、62的各引出部65A、65B、66A、66B的宽度(第1宽度)D1比第1内部电极61、62的电容形成部63、64的宽度(第3宽度)D3窄。因此，在以覆盖全部的引出部的端部的方式形成端子电极的电阻层的情况下，电容形成部和引出部宽度相同的层叠电容器相比，在层叠电容器C2中各电阻层44A、44B的面积小。结果，在层叠电容器C2中，可以容易地抑制各电阻层44A、44B的厚度不均，并且容易且精度良好地进行等效串联电阻的控制。
此外，第1内部电极61、62的各引出部65A、65B、66A、66B的宽度(第1宽度)D1比配置第1端子电极41的侧面50a的宽度窄。因此，与包括含有以覆盖侧面整个区域的方式形成的电阻层的端子电极的层叠电容器相比，在层叠电容器C2中，各电阻层44A、44B的面积小。结果，在层叠电容器C2中，可以容易地抑制各电阻层44A、44B的厚度不均，容易并且精度良好地进行等效串联电阻的控制。
而且，多个(在本实施方式中为2个)电阻层44A、44B的宽度D2的总和，比配置第1端子电极41的层叠体50的侧面50a的宽度更窄。因此，与包括含有以覆盖侧面整个区域方式形成的电阻层的端子电极的层叠电容器相比，可以容易地抑制各电阻层44A、44B的厚度，容易并且精度良好地进行等效串联电阻的控制。
特别是，根据本实施方式的制造方法，通过印刷来形成第1端子电极41的基础层43A、43B和电阻层44A、44B。因此，可以良好地抑制电阻层44A、44B的厚度不均。
此外，通过精度良好地进行等效串联电阻的控制，还可以提高层叠电容器C2的产率。
第1内部电极61、62含有多个引出部65A、65B、66A、66B。此外，与各第1内部电极61、62含有多个引出部65A、65B、66A、66B相对应，第1端子电极41含有多个电阻层44A、44B。即，与引出部65A、66A对应含有电阻层44A，与引出部65B、66B对应含有电阻层44B。因此，在第1端子电极41中，各电阻层44A、44B的电阻成份并列连接，可以抑制相对所希望的电阻层厚度的不均的影响。
第1内部电极61、62中含有的电容形成部63、64分别具有比第1内部电极61、62中含有的引出部65A、65B、66A、66B的第1宽度D1更宽的第3宽度D3。因此，为了进一步精度良好地控制等效串联电阻，即使在使与电阻层44A、44B连接的引出部65A、65B、66A、66B的宽度窄的情况下，也可以将承担电容量的电容形成部63、64的宽度保持在很宽的状态下。因此，可以在使电容量变大的同时，使电阻层44A、44B的宽度变窄。
在层叠电容器C2中，作为电阻层44A、44B的宽度的第2宽度D2比作为电容形成部63、64的宽度的第3宽度D3窄。通过如上所述将电阻层44A、44B的宽度变窄，可以在层叠电容器C2中进一步精度更良好地对等效串联电阻进行控制。
由于第1端子电极41含有以例如铜或银为主成分的基础层43A、43B，因此，可以使以例如氧化钌或碳为主成分的电阻层44A、44B和第1内部电极61、62之间的结合性良好。
此外，第1端子电极41含有以例如锡为主成分的电镀层46。因此，可以提高第1端子电极41的耐久性，同时，提高与第1端子电极41的基板等的焊接性(附着性)。
此外，第1端子电极41在电阻层44A、44B和电镀层46之间含有导体层45。在电阻层44A、44B以氧化钌或碳为主成分的情况下，通过在中间隔着以铜或银为主成分的导体层45，可以使与以锡为主成分的电镀层46之间的结合性更好。
分别形成第1和第2端子电极41、42的侧面50a、50b为沿层叠体50的长度方向延伸的侧面。因此，流经第1和第2内部电极61、62、71、72的电流路径变短，可以降低层叠电容器C2的等效串联电感。
以上对本发明优选的实施方式进行详细的说明，但是，本发明不限于上述实施方式。例如，电介质层11～15、51～55的层叠数以及第1和第2内部电极21、22、31、32的层叠数，不限于上述实施方式记载的数量。在第1和第2内部电极21、22、31、32中分别含有的引出部的数量不限于上述实施方式所记载的数量，例如可以为3个以上。
此外，在上述实施方式中，控制在第1端子电极上层叠电容器的等效串联电阻，但是第2端子电极也含有电阻层，也可以通过第1和第2端子电极两者来控制等效串联电阻。此外，形成第1和第2端子电极的侧面不限于在层叠体长度方向的侧面上。此外，端子电极即使不含有基础层、导体层、电阻层和电镀层的全部或其中任意1个或2个也可以。或者，端子电极也可以含有基础层、导体层、电阻层和电镀层以外的层。
此外，准备层叠体的方法，不限于上述实施方式所记载的方法。
从本发明的详细说明可以显而易见地看出，本发明可以作多种方式的变化。这些变化不能被认为超出了本发明的要意和范围，并且所有这些对于本领域的技术人员是显而易见的修改都被包括在本发明权利要求的范围内。

Claims (9)

1.一种层叠电容器，包括交替层叠有多个电介质层和多个内部电极的层叠体，以及配置在所述层叠体侧面的第1和第2端子电极，其特征在于：
所述多个内部电极含有交替配置的多个第1和第2内部电极，
所述各第1内部电极含有，电容形成部，和从该电容形成部延伸，以使其端部从配置有所述第1端子电极的侧面露出，而与第1端子电极电连接，同时具有第1宽度的引出部，
所述各第2内部电极含有，隔着电介质层在层叠方向上与所述第1内部电极中含有的所述电容形成部相向的电容形成部，和从该电容形成部延伸到配置有所述第2端子电极的侧面，并与所述第2端子电极电连接的引出部，
所述第1端子电极含有：基础层，在露出有所述第1内部电极的所述引出部的端部的所述侧面上形成，且连续地覆盖全部的所述引出部的端部；电阻层，以覆盖所述基础层整个区域的方式形成在所述基础层上，且其电阻率比所述第1内部电极更大；以及导体层，以覆盖该电阻层整个区域和露出有所述引出部的端部的所述侧面的整个区域的方式，形成在所述电阻层上；
所述电阻层具有比配置有所述第1端子电极的所述侧面的宽度更窄且比所述第1宽度更宽的第2宽度，
所述各第1内部电极中含有的电容形成部具有比该第1内部电极中含有的所述引出部的所述第1宽度更大的第3宽度，
所述第2宽度比所述第3宽度更小。
2.如权利要求1所述的层叠电容器，其特征在于：
所述第1端子电极还含有配置在所述导体层上的电镀层，
所述基础层的电阻率和所述电镀层的电阻率中的任意一个都比所述电阻层的电阻率更小。
3.如权利要求1所述的层叠电容器，其特征在于：
所述层叠体为大致长方体形状，
配置有所述第1和第2端子电极的所述侧面为在所述层叠体的长度方向上延伸的侧面。
4.一种层叠电容器，包括交替层叠有多个电介质层和多个内部电极的层叠体，以及配置在所述层叠体侧面的第1和第2端子电极，其特征在于：
所述多个内部电极含有交替配置的多个第1和第2内部电极，
所述各第1内部电极含有，电容形成部和具有第1宽度的多个引出部，
所述各第1内部电极中含有的各引出部，从该第1内部电极中含有的所述电容形成部延伸，以使其端部从配置有所述第1端子电极的侧面露出，而与第1端子电极电连接，
对所述各第1内部电极中含有的所述多个引出部进行配置，以使其与在该第1内部电极以外的其它各第1内部电极中含有的所述多个引出部，在层叠方向上大致重合，并形成多个沿层叠方向的所述引出部的组，
所述各第2内部电极含有，隔着电介质层在层叠方向上与所述第1内部电极中含有的所述电容形成部相向的电容形成部，和从该电容形成部延伸到配置有所述第2端子电极的侧面，并与所述第2端子电极电连接的引出部，
所述第1端子电极含有比所述第1内部电极电阻率大的多个电阻层，
所述多个电阻层的宽度的总合比配置有所述第1端子电极的所述侧面的宽度更窄，
所述各电阻层具有比所述第1宽度更宽的第2宽度，同时与沿着所述多个第1内部电极的所述多个引出部的层叠方向的所述多个组分别对应，连续地覆盖所述各组中含有的全部的所述引出部的所述端部。
5.如权利要求4所述的层叠电容器，其特征在于：
所述各第1内部电极中含有的电容形成部具有比该第1内部电极中含有的所述引出部的所述第1宽度更大的第3宽度。
6.如权利要求5所述的层叠电容器，其特征在于：
所述第2宽度比所述第3宽度更小。
7.如权利要求4所述的层叠电容器，其特征在于：
所述第1端子电极还含有，配置在所述第1内部电极的所述引出部的端部露出的所述侧面上且所述电阻层下的基础层，配置在所述电阻层上的导体层，和配置在所述导体层上的电镀层，
所述基础层宽度比所述第2宽度更小，同时连续地覆盖配置在该基础层上的所述电阻层所连续覆盖的全部的所述引出部的端部，
所述电阻层以覆盖所述基础层整个区域的方式进行配置，
所述基础层的电阻率和所述电镀层的电阻率中的任意一个都比所述电阻层的电阻率更小。
8.如权利要求4所述的层叠电容器，其特征在于：
所述层叠体为大致长方体形状，
配置有所述第1和第2端子电极的所述侧面为在所述层叠体的长度方向上延伸的侧面。
9.一种层叠电容器的制造方法，其特征在于，包括：
准备层叠体的工序，该层叠体为，将含有电容形成部和从该电容形成部延伸以使其端部从侧面露出的引出部的多个第1内部电极，与含有电容形成部和从该电容形成部延伸到侧面的引出部的多个第2内部电极，隔着电介质层交替层叠，所述各第1内部电极中含有的电容形成部具有比该第1内部电极中含有的所述引出部的宽度更大的宽度；
在露出有所述多个第1内部电极中含有的所述引出部的端部的所述侧面上，在连续地覆盖全部的从该侧面露出的所述第1内部电极的所述引出部的所述端部的区域内，印刷基础用导体膏，而形成比所述第1内部电极的所述引出部的所述端部宽度更宽且比露出有所述引出部的端部的所述侧面宽度更窄的第1端子电极的基础层的工序；
在该第1端子电极的所述基础层上，以覆盖该基础层整个区域的方式，印刷比所述第1内部电极和所述基础用导体膏两者电阻率大的高电阻导体膏，而形成比所述第1内部电极的所述引出部的所述端部宽度更宽并且比露出有所述引出部的端部的所述侧面宽度更窄、且比所述各第1内部电极中含有的电容形成部更窄的所述第1端子电极的电阻层的工序，
在所述第1端子电极的所述电阻层上，以覆盖该电阻层整个区域和露出有所述引出部的端部的所述侧面的整个区域的方式，形成所述第1端子电极的导体层的工序。
CN2007100861123A 2006-03-01 2007-03-01 层叠电容器及其制造方法 Active CN101030479B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006055347 2006-03-01
JP2006055347A JP4400583B2 (ja) 2006-03-01 2006-03-01 積層コンデンサ及びその製造方法
JP2006-055347 2006-03-01

Publications (2)

Publication Number Publication Date
CN101030479A CN101030479A (zh) 2007-09-05
CN101030479B true CN101030479B (zh) 2012-01-18

Family

ID=38470796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100861123A Active CN101030479B (zh) 2006-03-01 2007-03-01 层叠电容器及其制造方法

Country Status (4)

Country Link
US (1) US7646586B2 (zh)
JP (1) JP4400583B2 (zh)
KR (1) KR100884499B1 (zh)
CN (1) CN101030479B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277339A (ja) * 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
JP4983381B2 (ja) * 2007-05-09 2012-07-25 株式会社村田製作所 積層電子部品
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP4710998B2 (ja) * 2009-03-13 2011-06-29 Ｔｄｋ株式会社 積層コンデンサ
JP5267583B2 (ja) 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
JP5418701B2 (ja) * 2011-02-08 2014-02-19 株式会社村田製作所 積層コンデンサ
DE102011056515B4 (de) * 2011-12-16 2023-12-07 Tdk Electronics Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
KR101537717B1 (ko) * 2013-09-17 2015-07-20 신유선 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법
KR101821918B1 (ko) * 2014-03-27 2018-01-24 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
JP6508098B2 (ja) 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
KR102059441B1 (ko) * 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
JP6965638B2 (ja) * 2017-08-31 2021-11-10 Tdk株式会社 電子部品
KR102150549B1 (ko) * 2018-11-30 2020-09-01 삼성전기주식회사 커패시터 부품
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR20190116127A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116128A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
KR20240020119A (ko) 2022-08-05 2024-02-14 공재희 가방 뜨개실과 그 가공방법 및 가공장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217619A (ja) * 1988-07-06 1990-01-22 Taiyo Yuden Co Ltd チップ状電子部品
JPH05283283A (ja) 1992-03-31 1993-10-29 Mitsubishi Materials Corp チップ型ｃｒ複合素子及びその製造方法
JPH10303066A (ja) 1997-04-23 1998-11-13 Mitsubishi Materials Corp Ｃｒ素子
JP2000216046A (ja) * 1999-01-26 2000-08-04 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2001110666A (ja) * 1999-10-08 2001-04-20 Murata Mfg Co Ltd 電子部品、および電子部品の製造方法
KR100465140B1 (ko) * 1999-11-02 2005-01-13 티디케이가부시기가이샤 적층 콘덴서
KR100384112B1 (ko) 2000-08-30 2003-05-14 주식회사 이노칩테크놀로지 병렬형 저항-커패시터 복합 칩 및 그 제조 방법
JP3935089B2 (ja) 2003-02-24 2007-06-20 Ｔｄｋ株式会社 複合電子部品の製造方法
JP2004259735A (ja) 2003-02-24 2004-09-16 Tdk Corp 複合電子部品
JP4433678B2 (ja) 2003-02-25 2010-03-17 株式会社村田製作所 ３端子複合電子部品
JP4901078B2 (ja) 2003-07-15 2012-03-21 株式会社村田製作所 チップ状電子部品
JP4059181B2 (ja) 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
JP4349235B2 (ja) 2004-08-09 2009-10-21 株式会社村田製作所 積層電子部品およびその製造方法
TWI245323B (en) * 2005-04-15 2005-12-11 Inpaq Technology Co Ltd Glaze cladding structure of chip device and its formation method
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US7145429B1 (en) * 2006-01-26 2006-12-05 Tdk Corporation Multilayer capacitor

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2004-259735A 2004.09.16
JP特开2004-259736A 2004.09.16
JP特开2004-259820A 2004.09.16
JP特开2005-108986A 2005.04.21
JP特开平10-303066A 1998.11.13
同上.

Also Published As

Publication number Publication date
KR20070090112A (ko) 2007-09-05
US20070205514A1 (en) 2007-09-06
JP4400583B2 (ja) 2010-01-20
JP2007234903A (ja) 2007-09-13
CN101030479A (zh) 2007-09-05
US7646586B2 (en) 2010-01-12
KR100884499B1 (ko) 2009-02-18

Similar Documents

Publication Publication Date Title
CN101030479B (zh) 层叠电容器及其制造方法
JP7315138B2 (ja) 積層セラミックキャパシタ
CN103325567B (zh) 多层陶瓷电子元件及其制备方法
CN102623176B (zh) 层叠陶瓷电子部件
US7881039B2 (en) Multi-layer ceramic capacitor having improved component capacity and production method thereof
CN100474464C (zh) 积层陶瓷电容器
CN104658756A (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
US8056199B2 (en) Methods of producing multilayer capacitor
CN101640129B (zh) 层叠电容器及层叠电容器的等效串联电阻值的调节方法
CN103383894A (zh) 多层陶瓷电子元件及其制造方法
JP2022034017A (ja) 積層セラミック電子部品の製造方法
JP2007035877A (ja) 積層コンデンサ
KR20130021693A (ko) 적층 세라믹 전자 부품 및 이의 제조방법
JPH07272975A (ja) 複合コンデンサ
US10115528B2 (en) Multilayer ceramic electronic component
KR101539888B1 (ko) 적층 세라믹 전자부품의 제조방법
JP4697313B2 (ja) 積層コンデンサ及びその製造方法
CN111161955B (zh) 多层陶瓷电子组件
US10388459B2 (en) Multilayer electronic component
KR101771737B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN110176354A (zh) 多层电容器
JP2012009680A (ja) セラミック電子部品
CN110634676A (zh) 多层电子组件及其制造方法
JP2005019824A (ja) デカップリングコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant