CN110634676A - 多层电子组件及其制造方法 - Google Patents

Abstract

提供一种多层电子组件及其制造方法。所述多层电子组件包括：主体，包括多层结构，在所述多层结构中交替地堆叠有第一内电极图案和不同于所述第一内电极图案的第二内电极图案，并且所述主体包含介电材料。第一侧部和第二侧部分别设置在所述主体的相对的第一对外表面中的外表面上。第一外电极和第二外电极分别设置在所述主体的相对的第二对外表面中的外表面上，并且所述第一外电极和所述第二外电极分别电连接到所述第一内电极图案和所述第二内电极图案。所述第一内电极图案暴露到所述主体的其上设置有所述第一侧部和所述第二侧部的所述第一对外表面中的外表面。

Description

多层电子组件及其制造方法

本申请是申请日为2016年08月19日、申请号为201610694594.X、发明名称为“多层电子组件及其制造方法”的发明专利申请的分案申请。

技术领域

本公开涉及一种多层电子组件及其制造方法，更具体地讲，涉及一种多层陶瓷电容器及其制造方法。

背景技术

多层陶瓷电容器可包括：多层结构，通过对包括介电材料的多个片进行堆叠而形成；外电极，形成在多层结构的外表面上，并且具有不同的极性；内电极，交替地堆叠在多层结构内，并且连接到外电极。

内电极形成在多个片中的相邻的成对的片之间，并且相邻的内电极连接到不同极性的外电极，以便产生电容耦合，使得多层陶瓷电容器具有电容值。

最近，为了增大多层陶瓷电容器的电容并且使多层陶瓷电容器小型化，已做出各种尝试来使介电片的厚度纤薄或减小介电片的厚度。介电片的纤薄化可使被堆叠的介电片的数量增加。为了确保内电极之间的重叠区域，已进一步做出尝试来使具有多层结构的主体的边缘部分最优化。

发明内容

本公开的一方面可提供一种多层电子组件及其制造方法，在所述多层电子组件中可确保在内电极图案中产生电容的最大覆盖，并且可防止内电极图案之间短路。

根据本公开的一方面，一种多层电子组件可包括主体、第一侧部和第二侧部以及第一外电极和第二外电极。所述主体包括多层结构，在所述多层结构中交替地堆叠有第一内电极图案和第二内电极图案，并且所述主体包含介电材料。所述第一侧部和所述第二侧部分别设置在所述主体的相对的第一对外表面中的外表面上。所述第一外电极和所述第二外电极分别设置在所述主体的相对的第二对外表面中的外表面上，并且所述第一外电极和所述第二外电极分别电连接到所述第一内电极图案和所述第二内电极图案。所述第一内电极图案与所述第二内电极图案不同，并且暴露到所述主体的其上设置有所述第一侧部和所述第二侧部的所述第一对外表面中的外表面。

根据本公开的另一方面，一种制造多层电子组件的方法可包括：利用包含粘合剂、溶剂和具有介电性质的粉末的浆料来形成第一陶瓷生片和第二陶瓷生片。在第一陶瓷生片的一个表面上印制第一内电极基底图案。在第二陶瓷生片的一个表面上印制第二内电极基底图案，并使得第二陶瓷生片的边缘区域未设置有第二内电极基底图案。所述边缘区域包括第二陶瓷生片的在第二陶瓷生片的宽度方向上彼此相对的两个端部区域以及在第二陶瓷生片的所述两个端部区域之间的至少部分区域。第二内电极基底图案与第一内电极基底图案不同。堆叠包括第一内电极基底图案的第一陶瓷生片和包括第二内电极基底图案的第二陶瓷生片，以形成多层条。对堆叠有第一陶瓷生片和第二陶瓷生片的所述多层条进行切割，以形成多个主体，所述多个主体中的每个主体包括堆叠有第一内电极图案和第二内电极图案的多层结构，并且包含介电材料。在通过切割而形成的所述多个主体中的每个主体的相对的第一对外表面上设置第一侧部和第二侧部。此外，在每个主体的相对的第二对外表面上设置第一外电极和第二外电极。

根据本公开的另一方面，一种多层电子组件包括多层结构以及设置在所述主体的各个外表面上的第一侧部和第二侧部以及第一外电极和第二外电极。所述多层结构包括交替地堆叠的多个第一内电极图案和与所述第一内电极图案不同的多个第二内电极图案，并且所述多层结构包含介电材料。所述多个第一内电极图案中的每个延伸到所述多层结构的至少三个外表面，所述多个第二内电极图案中的每个延伸到所述多层结构的仅一个外表面。

根据本公开的另一方面，一种多层电子组件包括陶瓷主体、第一侧部和第二侧部以及第一外电极和第二外电极。所述陶瓷主体包括介电材料，并且包括交替地堆叠在所述介电材料中的多个第一内电极图案和与所述第一内电极图案不同的多个第二内电极图案。所述陶瓷主体具有四个侧面、一个底面和一个顶面。所述第一侧部和所述第二侧部设置在所述陶瓷主体的所述四个侧面之中的两个相对侧面上。所述第一外电极和所述第二外电极设置在所述陶瓷主体的两个剩余的相对侧面上。所述多个第一内电极图案中的每个延伸到所述陶瓷主体的所述两个相对侧面以及所述陶瓷主体的所述两个剩余的相对侧面中的仅一个侧面，所述多个第二内电极图案中的每个延伸到所述陶瓷主体的所述两个剩余的相对侧面中的另一侧面。

附图说明

通过下面结合附图的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：

图1是示出根据第一示例性实施例的多层电子组件的透视图；

图2A至图2F是根据示例性实施例的多层电子组件内的主体的各个表面的示意性截面图；

图3是根据示例性实施例的在主体内的内电极图案的分解透视图；

图4是其上安装有图1的多层电子组件的安装板的示意性透视图；

图5A和图5B是示出根据示例性实施例的在制造多层电子组件的方法中制备第一内电极基底图案的工艺的示图；

图6A和图6B是示出根据示例性实施例的在制造多层电子组件的方法中制备第二内电极基底图案的工艺的示图；

图7是示出根据示例性实施例的在制造多层电子组件的方法中制备第一陶瓷生片及第二陶瓷生片的多层条的工艺的示图；

图8是示出对图7的多层条进行压缩和切割的工艺的示图；以及

图9是示出在主体的外表面上设置第一侧部和第二侧部的工艺的示图。

具体实施方式

在下文中，将参照附图在下面描述本公开的实施例。

然而，本公开可以以许多不同的形式实施，并且不应被解释为局限于在此阐述的具体实施例。更确切地说，提供这些实施例以使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域技术人员。

在整个说明书中，将理解的是，当元件(诸如，层、区域或晶圆(基板))被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于他们之间的其他元件。相反，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于他们之间的元件或层。相同的标号始终指示相同的元件。如在此所使用的，术语“和/或”包括所列出的相关项的一项或更多项的任何和全部组合。

将显而易见的是，虽然这里可用术语“第一”、“第二”、“第三”等来描述各个构件、组件、区域、层和/或部分，但这些构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面讨论的第一构件、组件、区域、层或部分可被称为第二构件、组件、区域、层或部分。

在这里可使用诸如“在……之上”、“上面”、“在……之下”和“下面”等的空间关系术语，以易于描述如附图所示的一个元件相对于其他元件的位置关系。将理解的是，空间关系术语意图除了包含在附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“之上”或“上面”的元件随后将定位为在其他元件或特征“之下”或“下面”。因此，术语“在……之上”可根据附图的特定方向而包括“在……之上”和“在……之下”两种方位。所述装置可被另外定位(旋转90度或者在其他方位)，并可对在这里使用的空间关系描述符做出相应的解释。

在此使用的术语仅描述特定的实施例，并且不限制本公开。除非上下文另外清楚地指明，否则如在此所使用的单数的形式也意图包括复数的形式。还将理解的是，当本说明书中使用的术语“包含”和/或“包括”时，列举存在的所陈述的特征、整体、步骤、操作、构件、元件和/或他们组成的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、构件、元件和/或他们组成的组。

在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，示出呈理想形状的组件。然而，例如由于在制造技术和/或公差上的可变性而引起的这些形状的变化也落入本公开的范围之内。因此，本公开的实施例不应被解释为局限于在此示出的区域的特定形状，而是应该更一般地理解为包括由于制造方法和工艺而导致的形状上的改变。下面的实施例也可由一个或他们的组合构成。

本公开描述了各种各样的构造，并且这里仅示出说明性的构造。然而，本公开不局限于这里所提出的特定的说明性的构造，而是也延伸为其他相似/类似的构造。

在下文中，将描述根据示例性实施例的多层电子组件及其制造方法。然而，本公开不必局限于此。

多层电子组件

图1是示出根据第一示例性实施例的多层电子组件的透视图。

参照图1，根据示例性实施例的多层电子组件100可包括：主体1，包括其中交替地堆叠有第一内电极图案和第二内电极图案的多层结构，并且包含介电材料；第一侧部21和第二侧部22，设置为在主体的外表面上沿主体的第三方向彼此面对；第一外电极31和第二外电极32，设置为在主体的外表面上沿主体的第二方向彼此面对。

主体1可具有六个外表面以大体上呈六面体形状，所述六个外表面包括在第一(例如，T)方向上彼此相对的第一表面和第二表面、在第二(例如，L)方向上彼此相对的第三表面和第四表面以及在第三(例如，W)方向上彼此相对的第五表面和第六表面。

参照图1，第一方向指的是主体的厚度(T)方向，第二方向指的是主体的长度(L)方向，第三方向指的是主体的宽度(W)方向。在这种情况下，在图1中所示的方位中，主体1的在主体1的第一方向上彼此相对的第一表面和第二表面可分别为主体1的上表面和下表面，但不必局限于此。

参照图1，第一侧部21和第二侧部22可分别设置在主体1的外表面中的主体的在第三(W)方向上彼此相对的第五表面和第六表面上。第一侧部21可设置为接触被暴露到主体1的第五表面上的第一内电极图案，第二侧部22也可设置为接触被暴露到主体1的第六表面上的第一内电极图案。第一侧部21和第二侧部22可被设置，以便防止暴露到主体1的外表面上的第一内电极图案由于物理应力或化学应力而受损。

根据现有技术，在多层结构包括印制到主体中的第一内电极图案和第二内电极图案的情况下，第一内电极图案和第二内电极图案通常不暴露到主体的除了其上设置有第一外电极31和第二外电极32的外表面之外的外表面。因此，在这样的多层结构中，无需引入单独的第一侧部和第二侧部。

然而，在根据图1中所示的示例性实施例的多层电子组件中，第一内电极图案可不仅暴露到主体1的其上设置有第一外电极31的外表面，而是还可暴露到主体1的在主体1的第三(W)方向上彼此相对的第五表面和第六表面。因此，第一侧部21和第二侧部22可用于防止第一内电极图案的暴露于第五表面和第六表面的边缘或端部由于外部应力而变形。

这里，第一侧部21和第二侧部22不一定设置为分别覆盖主体1的整个第五表面和整个第六表面。也就是说，第一侧部21和第二侧部22可分别仅覆盖第一内电极图案的暴露到主体1的第五表面和第六表面上的端部，而不是覆盖整个第五表面和整个第六表面。

此外，参照图1，第一外电极31和第二外电极32可分别设置在主体1的在第二(L)方向上彼此相对的第三表面和第四表面上。第一外电极31可电连接到主体1内的第一内电极图案，第二外电极32可电连接到主体1内的第二内电极图案。

第一外电极31和第二外电极32可由具有优良导电性的材料形成，并且可用于将第一内电极图案和第二内电极图案以及各个图案与外部装置彼此电连接。因此，第一外电极31和第二外电极32可包含具有优良导电性的材料(诸如Ni、Ag或Pd)，但不局限于此。

接着，图2A至图2F是根据示例性实施例的主体1的各个外表面的示意性截面图。在这些图中，通过实线表示暴露到主体的外表面的内电极图案，通过虚线表示未暴露到主体的外表面的内电极图案。

详细地说，图2A至图2F分别是主体的第一表面至第六表面的截面图。

首先，图2A和图2B分别示出主体1的第一表面和第二表面。主体1的第一表面和第二表面可分别为主体的上表面和下表面。主体1的上表面和下表面可用作主体1的保护在主体1内具有多层结构的内电极图案不受外部影响的上覆盖层和下覆盖层。例如，主体1的上表面和下表面可通过堆叠其上未形成内电极图案的十个或更多个陶瓷片而形成。

接着，图2C示出主体1的第三表面。主体1的第三表面可以为主体1的其上设置有第一外电极31的外表面。如图2C中所示，第一内电极图案11(以实线示出)可暴露到主体1的第三表面。第一内电极图案11可沿着主体1的第三(W)方向从主体1的第三表面的一个边缘(例如，一个端部(诸如图2C中的左边缘))连续地暴露到主体1的第三表面的另一边缘(例如，另一端部(诸如图2C中的右边缘))。这意味着第一内电极图案11通过增大主体1内第一内电极图案与第二内电极图案重叠的表面面积来确保用于显著地增大多层电子组件100的电容值的最大面积。如图2C中所示，第二内电极图案12(以虚线示出)未暴露到主体1的第三表面。

接着，图2D示出主体1的第四表面。主体1的第四表面可以为主体1的其上设置有第二外电极32的外表面。如图2D中所示，第二内电极图案12(以实线示出)可暴露到主体1的第四表面上。第二内电极图案12可沿主体1的第三(W)方向从与主体1的第四表面的一个边缘(例如，一个端部)分开预定距离的点连续地暴露到与主体1的第四表面的另一相对边缘(例如，另一端部)分开预定距离的点。通过使第二内电极图案12形成为与主体1的侧棱分开，第二内电极图案12可不暴露到主体1的其上暴露有第一内电极图案11的第五表面和第六表面(例如，侧表面)。

因此，由于第二内电极图案12未延伸到第五表面和第六表面，所以可防止在主体1的其上暴露有第一内电极图案11的第五表面和第六表面上第一内电极图案11与第二内电极图案12之间产生短路的风险。

第二内电极图案12与主体1的第四表面的两个边缘(例如，两个端部)分开的距离可设置为与第二内电极图案12沿主体的第五表面和第六表面与主体的第五表面和第六表面的边缘分开的距离相同。在仅满足该条件的情况下，当使距离最小化时，可确保第一内电极图案11与第二内电极图案12之间的重叠区域尽可能的大，所以可确保电容尽可能的大。

接着，图2E示出主体1的第五表面。主体的第五表面可以为主体1的设置第一侧部21的外表面。如图2E中所示，第一内电极图案11(以实线示出)可暴露到主体的第五表面上，第二内电极图案12(以虚线示出)可不暴露到主体的第五表面上。因为仅第一内电极图案11暴露到主体的第五表面上，所以不存在将在第一内电极图案11与第二内电极图案12之间产生意外短路的风险。

例如，在沿主体的第五表面执行切割工艺的情况下(即，例如，在通过对其中交替地堆叠了其上印制有内电极基底图案的多个陶瓷生片的多层条进行切割来制造多个单独的主体的情况下)，第一内电极图案和第二内电极图案通过切割工艺暴露到主体的第五表面上。在这样的情况下，第一内电极图案和第二内电极图案会由于在执行切割工艺时产生的应力而被推挤或变形，因此第一内电极图案与第二内电极图案之间存在短路的风险。

然而，在根据示例性实施例的多层电子组件100中，由于仅第一内电极图案11暴露到主体1的第五表面上，所以即使在第一内电极图案和第二内电极图案由于在执行切割工艺时产生的应力而被推挤或变形的情况下，第一内电极图案11与第二内电极图案12之间也不存在短路的风险。此外，在根据示例性实施例的多层电子组件100中，由于仅第一内电极图案11暴露到主体1的第五表面和第六表面上，所以第一内电极图案11之间在主体1的厚度(T)方向上的距离可大于在根据现有技术的第一内电极图案11和第二内电极图案12交替地暴露到主体的第五表面和第六表面上的情况下第一内电极图案11与第二内电极图案12之间的距离。因此，即使在第一内电极图案11和第二内电极图案12由于在执行切割工艺时产生的应力而被推挤或变形的情况下，也不存在第一内电极图案11与第二内电极图案12之间短路的风险。

此外，参照图2E，第一内电极图案11可沿主体的第二(L)方向从主体的第五表面的一个边缘(例如，一个端部)仅延伸到与主体的第五表面的另一边缘(例如，另一端部)分开预定距离的点。也就是说，第一内电极图案11在主体1的第二(L)方向上延伸的总长度可比主体的第五表面沿第二(L)方向的总长度短。

为了防止第一内电极图案11与第二外电极32之间电连接，所述预定距离可设置为大于使第二内电极图案12沿主体的第四表面与主体的第四表面的边缘分开的长度(如图2D中所示)(与沿主体的第四表面所测并且将第二内电极图案12与主体的第五表面分开的长度相对应)。

同样地，图2F示出主体1的第六表面。主体1的第六表面可以为主体的其上设置有第二侧部22的外表面。如图2F中所示，仅第一内电极图案11(以实线示出)可暴露到主体1的第六表面上，第二内电极图案12(以虚线示出)可不暴露到主体1的第六表面上。因为主体的第六表面与主体的在主体的第三(W)方向上与主体的第六表面相对的第五表面基本对称，所以第五表面的详细描述也可适于主体的第六表面。因此，将省略与主体的第五表面的描述(上面关于图2E的讨论)重复的描述。

图3是示意性地示出被交替地堆叠在相邻介电层上的第一内电极11和第二内电极12的分解透视图。

参照图3，第一内电极图案11可设置为暴露在主体1的其上分别设置有第一侧部21和第二侧部22的第五表面和第六表面的所有部分上，并且暴露在主体1的其上设置有第一外电极31的第三表面的所有部分上。由于第一内电极图案11暴露在主体1的第五表面和第六表面二者上，因此第一内电极图案11可易受到外部的物理应力或化学应力的损害，但可确保最大的电容。同时，为了降低第一内电极图案11的暴露到主体的第五表面和第六表面上的端部的对于物理应力或化学应力的易损性，第一侧部21可设置为接触第一内电极图案11的暴露到主体1的第五表面上的端部，而第二侧部22可设置为接触第一内电极图案11的暴露到主体1的第六表面上的端部。

此外，第二内电极图案12可包括与第一内电极图案11不同的电极图案。第二内电极图案12可设置为暴露到主体的外表面中主体的仅第四表面(其上设置有第二外电极32)上。由于第二内电极图案12未暴露到主体的第五表面和第六表面上(不同于在主体的第一(T)方向上与第二内电极图案12交替地重叠的第一内电极图案11)，因此防止由于第一内电极图案与第二内电极图案被推挤或震动(当引入用于形成主体的第五表面和第六表面的切割工艺时或者当施加供多层电子组件使用的电压时)而导致第一内电极图案11与第二内电极图案12之间出现短路。

图4示出其上安装有根据示例性实施例的多层电子组件的安装板。

参照图4，安装板200可包括：板210，其上安装有多层电子组件100；第一电极垫221和第二电极垫222，在板210上形成为彼此分开。

这里，多层电子组件100可通过焊料230电连接到板210，使得多层电子组件100的第一外电极31和第二外电极32分别设置在第一电极垫221和第二电极垫222上，并且分别电接触第一电极垫221和第二电极垫222。

制造多层电子组件的方法

在下文中，将参照图5A、图5B、图6A、图6B以及图7至图9描述根据示例性实施例的制造多层电子组件的方法。

图5A和图5B示出其上印制有第一内电极基底图案11a的第一陶瓷生片。

首先，参照图5A，可将包含具有介电性质的粉末、粘合剂以及溶剂的浆料涂敷到诸如载体膜的基板上，以形成第一陶瓷生片，并且可在第一陶瓷生片上印制第一内电极基底图案11a。

具有介电性质的粉末是高k材料，可以为钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等，并且可优选为钛酸钡粉末，但不局限于此。

粘合剂的用途可以为确保具有介电性质的粉末的可分散性和粘度，并且可通过调节粘合剂的量来调节浆料的粘度。粘合剂可以为有机粘合剂树脂，例如，诸如乙基纤维素、聚乙烯醇缩丁醛等的树脂，但不局限于此。

第一内电极基底图案11a可由具有优良导电性的导电金属形成，并且可包括从由Ag、Ni、Cu、Pd以及其合金组成的组中选择的一种或更多种，但不局限于此。

第一内电极基底图案11a可呈覆盖第一陶瓷生片的在第一陶瓷生片的宽度方向上延伸的整个区域的带状。同时，第一内电极基底图案11a可不印制在(或延伸到)第一陶瓷生片的在第一陶瓷生片的长度方向上的至少一个边缘(例如，一个端部)上。在这种情况下，第一内电极基底图案11a可不暴露到(或延伸到)主体的其上设置有第二外电极32的外表面，而随后无需执行另外的切割工艺。

此外，参照图5B，第一内电极基底图案11a可设置在第一陶瓷生片上且具有多个带状。多个带状可设置为在第一陶瓷生片的长度方向上彼此分开预定间距。

首先，参照图6A，可将包含具有介电性质的粉末、粘合剂以及溶剂的浆料涂敷到诸如载体膜的基板上，以形成第二陶瓷生片，并且可在第二陶瓷生片上印制第二内电极基底图案12a。具有介电性质的粉末是高k材料，可以为钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等，并且可优选为钛酸钡粉末，但不局限于此。

粘合剂可确保具有介电性质的粉末的可分散性和粘度，并且可通过调节粘合剂的量来调节浆料的粘度。粘合剂可以为有机粘合剂树脂，例如，诸如乙基纤维素、聚乙烯醇缩丁醛等的树脂，但不局限于此。

第二内电极基底图案12a可由具有优良导电性的导电金属形成，并且可包括从由Ag、Ni、Cu、Pd以及其合金组成的组中选择的一种或更多种，但不局限于此。

如图6A所示，第二内电极基底图案12a可具有使在第二陶瓷生片的宽度方向上延伸的区域中的至少一部分暴露的格状。例如，第二内电极基底图案12a可具有其中两个方形图案设置为在第二陶瓷生片的宽度方向上彼此分开预定距离的格状。同时，第二内电极基底图案12a可优选为被印制在第二陶瓷生片的在第二陶瓷生片的长度方向上的至少一个端部区域(对应于与第一陶瓷生片的其上未印制第一内电极基底图案的一个端部重叠的区域)上。在这种情况下，第二内电极基底图案12a可不暴露到(或延伸到)主体的其上设置有第一外电极31的外表面，而随后无需执行另外的切割工艺。

同时，参照图6B，第二内电极基底图案12a可设置在第二陶瓷生片上且呈多个格状。多个格状可设置为在第二陶瓷生片的长度方向上彼此分开预定间距。在这种情况下，第二内电极基底图案12a可具有其中多个方形图案设置为在宽度方向及长度方向上彼此分开预定间距的格状。

接着，参照图7，可沿第一方向(厚度方向)交替地堆叠其上印制有第一内电极基底图案11a的第一陶瓷生片和其上印制有第二内电极基底图案12a的第二陶瓷生片。

在这种情况下，可优选为，通过交替地堆叠在图5A中所示的其上印制有第一内电极基底图案11a的第一陶瓷生片以及在图6A中所示的其上印制有第二内电极基底图案12a的第二陶瓷生片来制备第一陶瓷生片和第二陶瓷生片的多层条。可选地，形成多层条的步骤可包括堆叠在图5B中所示的其上印制有第一内电极基底图案11a的第一陶瓷生片以及在图6B中所示的其上印制有第二内电极基底图案12a的第二陶瓷生片。

如图7中所示，在图7的多层条中第二内电极基底图案12a未印制在第二陶瓷生片上的区域可在多层条的长度方向上形成空的空间。该空间可以为通过在堆叠工艺之后执行的压缩多层条的工艺来将介电陶瓷浆料设置于其中的空间。

同时，通过压缩多层条的工艺来将介电陶瓷浆料设置于其中的空间(示出为与图7的第二内电极基底图案12a相邻的空空间)可称为边缘区域(margin region)。

接着，参照图8，可对第一陶瓷生片和第二陶瓷生片的多层条进行压缩，并切割为单独的片。

将详细描述对第一陶瓷生片和第二陶瓷生片的多层条进行切割的工艺。可同时切割多层条中的第一内电极基底图案11a以及多层条中的第二内电极基底图案12a未印制在第二陶瓷生片上的边缘区域的一部分。多层条可被切割为使得第一内电极基底图案11a和第二内电极基底图案12a之中的仅第一内电极基底图案11a暴露到多层条的切割面(对应于主体的第五表面和第六表面)上。在这种情况下，当执行切割工艺时，仅第一内电极基底图案11a的端部可接触切割面，而第二内电极基底图案12a可不接触切割面。例如，可沿图8的虚线执行切割。

由于第二内电极基底图案12a不接触切割面，所以通过确保在将多层条切割为单独的芯片的过程中第一内电极基底图案11a和第二内电极基底图案12a的边缘部分不被推挤在一起而防止第一内电极基底图案11a与第二内电极基底图案12a之间不利的短路。

在这种情况下，可足以在第一内电极基底图案11a与第二陶瓷生片上未印制有第二内电极基底图案12a的边缘区域重叠的位置处切割多层条。然而，考虑到制造工艺的效率以及经济效率，可优选为在第二陶瓷生片上的边缘区域的部分的中央位置处切割多层条。

主体1包括其中交替地堆叠有第一内电极图案11和第二内电极图案12的多层结构。主体1还包括介电材料、具有包括第一表面至第六表面的外表面，并且可通过切割工艺而形成。主体1的外表面中的第一表面和第二表面可分别为上表面和下表面；主体1的第三表面和第四表面可分别为主体的设置有彼此面对的第一外电极31与第二外电极32的表面；主体1的第五表面和第六表面可以为执行切割工艺的切割面。主体的第三表面和第四表面可以为(或可不为)在形成主体1的过程中被施加切割工艺的外表面。其原因是，切割工艺可不一定沿着第三表面和第四表面，尤其在第一内电极基底图案11a设置在第一陶瓷生片的在第一陶瓷生片的长度方向上的一个端部上的实施例以及第二内电极基底图案12a设置在第二陶瓷生片的在第二陶瓷生片的长度方向上的一个端部上的实施例中。在这样的实施例中，当第一陶瓷生片和第二陶瓷生片被交替地堆叠时，第一内电极基底图案和第二内电极基底图案彼此重叠。

参照图9，第一侧部21和第二侧部22可分别设置在主体1的第五表面和第六表面上。可将第一内电极图案和第二内电极图案之中的仅第一内电极图案11暴露到主体1的第五表面上，也可将第一内电极图案和第二内电极图案之中的仅第一内电极图案11暴露到主体1的第六表面上。第一侧部21和第二侧部22可分别通过涂敷浆料来形成，以保护第一内电极图案11的暴露到主体1的第五表面和第六表面上的端部不受物理应力或化学应力的影响。由于第一侧部21和第二侧部22通过选择性地将浆料涂敷到主体的仅第五表面和第六表面上而分别设置在主体的仅第五表面和第六表面上，所以主体1的第一表面和第二表面间的厚度可不受涂敷的浆料的影响。

同时，为了选择性地将浆料涂敷到主体的仅第五表面和第六表面上，例如，可利用将可拆除的膜附着到主体的除了主体的第五表面和第六表面的外表面上的方法。然后可将主体(在其第一外表面至第四外表面上具有可拆除的膜)浸入在浆料中，然后可除去附着到主体的外表面上的可拆除的膜。然而，将浆料涂敷到主体的仅第五表面和第六表面上的方法不局限于此。

形成第一侧部21和第二侧部22的浆料可包含具有介电性质的粉末、粘合剂和有机溶剂。

在这种情况下，可通过将第一浆料涂敷到主体1的外表面上来形成或设置第一侧部21，并且可通过将第二浆料涂敷到主体1的外表面上来设置第二侧部22，其中，第一浆料包含与形成第二内电极基底图案12a的电极膏中含有的粘合剂相溶的溶剂，第二浆料包含与形成第二内电极基底图案12a的电极膏中含有的粘合剂相溶的溶剂。由于第一侧部21和第二内电极基底图案12a不会彼此接触，并且第二侧部22与第二内电极基底图案12a不会彼此接触，所以这种结构是可能的。

接着，第一外电极31和第二外电极32可分别设置在主体1的第三表面和第四表面上。第一外电极31可电连接到第一内电极图案11，并且可设置为延伸到除了主体1的第三表面之外的主体1的与主体1的第三表面相邻的第一表面、第二表面、第五表面以及第六表面的部分区域。同样地，第二外电极32可电连接到第二内电极图案12，并且可设置为延伸到除了主体1的第四表面之外的主体1的与主体1的第四表面相邻的第一表面、第二表面、第五表面以及第六表面的区域中的一部分。

除上面所提到的描述之外，将省略与根据上面描述过的示例性实施例的多层电子组件100的特征重复的特征的描述。

如上面所阐述的，根据本公开中的示例性实施例，多层电子组件被设置为通过在设置多层电子组件的内电极图案时显著地增大有助于电容的产生的活性区域而具有增大的电容。另外提供了制造所述多层电子组件的方法。

根据本公开中的示例性实施例，可提供一种防止交替地形成在多个片之间的内电极之间短路的多层电子组件及其制造方法。

尽管上面已经示出并描述了示例性实施例，但是对本领域技术人员而言将显而易见的是，在不脱离附加的权利要求所限定的本发明的范围的情况下，可以做出修改和变型。

Claims (26)

1.一种多层电子组件，包括：

主体，包括多层结构，在所述多层结构中交替地堆叠有第一内电极图案和与所述第一内电极图案不同的第二内电极图案，并且所述主体包含介电材料；

第一侧部和第二侧部，分别设置在所述主体的相对的第一对外表面中的外表面上；以及

第一外电极和第二外电极，分别设置在所述主体的相对的第二对外表面中的外表面上，并且所述第一外电极和所述第二外电极分别电连接到所述第一内电极图案和所述第二内电极图案，

其中，所述第一内电极图案暴露到所述主体的其上设置有所述第一侧部和所述第二侧部的所述第一对外表面中的外表面，

其中，所述第一侧部和所述第二侧部中的每个在所述第二对外表面彼此相对的方向上的长度小于彼此相对的所述第二对外表面之间的距离。

2.根据权利要求1所述的多层电子组件，其中，所述第二内电极图案设置在所述主体中，与所述第一侧部和所述第二侧部分开预定间距。

3.根据权利要求1所述的多层电子组件，其中，所述第一内电极图案暴露到所述主体的其上设置有第一外电极的外表面，并且所述第一内电极图案的所暴露的部分从所述主体的其上设置有所述第一外电极的外表面的一个边缘延伸到相对的边缘。

4.根据权利要求1所述的多层电子组件，其中，所述第二内电极图案仅暴露到所述主体的外表面之中的所述主体的其上设置有第二外电极的外表面，并且所述第二内电极图案的在所述主体的其上设置有所述第二外电极的外表面上所暴露的部分设置为在所述主体的其上设置有所述第二外电极的外表面上从与一个边缘分开预定距离的点延伸到与另一边缘分开所述预定距离的点，所述另一边缘与所述一个边缘相对。

5.根据权利要求1所述的多层电子组件，其中，所述第一侧部和所述第二侧部覆盖所述第一内电极图案的暴露到所述主体的其上设置有所述第一侧部和所述第二侧部的所述第一对外表面中的外表面上的所有部分。

6.根据权利要求1所述的多层电子组件，其中，所述主体包括：第一表面和第二表面，在第一方向上彼此相对；第三表面和第四表面，在第二方向上彼此相对；第五表面和第六表面，在第三方向上彼此相对，

所述第一内电极图案和所述第二内电极图案被设置为与在所述第一方向上彼此相对的所述第一表面和所述第二表面平行，并且被设置为与所述第三表面、第四表面、第五表面和第六表面垂直，

所述第一侧部和所述第二侧部分别设置在沿所述第三方向彼此相对并且形成所述主体的所述第一对外表面的第五表面和第六表面上，

所述第一外电极和所述第二外电极分别设置在沿所述第二方向彼此相对并且形成所述主体的所述第二对外表面的第三表面和第四表面上。

7.根据权利要求1所述的多层电子组件，其中，暴露到所述主体的外表面之中的所述主体的其上设置有所述第一外电极的外表面上的所述第一内电极图案的长度比暴露到所述主体的其上设置有所述第二外电极的外表面上的所述第二内电极图案的长度长。

8.根据权利要求1所述的多层电子组件，其中，所述第一侧部设置在所述主体的外表面上，以接触所述第一内电极图案和所述第二内电极图案中的仅第一内电极图案。

9.根据权利要求1所述的多层电子组件，其中，所述第一侧部和所述第二侧部包括具有介电性质的粉末。

10.一种制造多层电子组件的方法，所述方法包括：

利用包含粘合剂、溶剂和具有介电性质的粉末的浆料来形成第一陶瓷生片和第二陶瓷生片；

在第一陶瓷生片的一个表面上印制第一内电极基底图案；

在第二陶瓷生片的一个表面上印制第二内电极基底图案，并使得第二陶瓷生片的边缘区域未设置有第二内电极基底图案，其中，所述边缘区域包括第二陶瓷生片的在第二陶瓷生片的宽度方向上彼此相对的两个端部区域以及在第二陶瓷生片的所述两个端部区域之间的至少部分区域，并且第二内电极基底图案与第一内电极基底图案不同；

在厚度方向上堆叠包括第一内电极基底图案的第一陶瓷生片和包括第二内电极基底图案的第二陶瓷生片，以形成多层条；

对堆叠有第一陶瓷生片和第二陶瓷生片的所述多层条进行切割，以形成多个主体，所述多个主体中的每个主体包括堆叠有第一内电极图案和第二内电极图案的多层结构，并且包含介电材料；

在通过切割而形成的所述多个主体中的每个主体的相对的第一对外表面上设置第一侧部和第二侧部；

在所述每个主体的相对的第二对外表面上设置第一外电极和第二外电极，

其中，所述第一侧部和所述第二侧部中的每个在所述第二对外表面彼此相对的方向上的长度小于彼此相对的所述第二对外表面之间的距离。

11.根据权利要求10所述的方法，其中，第一内电极基底图案包括覆盖第一陶瓷生片的沿第一陶瓷生片的宽度方向延伸的区域的两个或更多个条，所述两个或更多个条被设置为在第一陶瓷生片的长度方向上彼此分开预定间距。

12.根据权利要求10所述的方法，其中，第二内电极基底图案包括两个或更多个格，在所述两个或更多个格中，沿第二陶瓷生片的宽度方向延伸的区域的至少一部分未设置有所述第二内电极基底图案，所述两个或更多个格被设置为在第二陶瓷生片的长度方向上彼此分开预定间距。

13.根据权利要求10所述的方法，其中，在堆叠有第一陶瓷生片和第二陶瓷生片的所述多层条中，在第二陶瓷生片上的所述边缘区域中设置所述浆料。

14.根据权利要求10所述的方法，其中，在堆叠有第一陶瓷生片和第二陶瓷生片的所述多层条中在第一陶瓷生片上的第一内电极基底图案与第二陶瓷生片上的所述边缘区域的一部分叠置的位置处切割所述多层条。

15.根据权利要求10所述的方法，其中，在每个主体的第一对外表面中的外表面上设置第一侧部和第二侧部中的至少一个侧部，以接触第一内电极图案的端部，并且所述多个主体的其上设置有第一侧部和第二侧部中的所述至少一个侧部的外表面是沿其切割所述多层条的表面。

16.根据权利要求10所述的方法，其中，沿堆叠有第一陶瓷生片和第二陶瓷生片的所述多层条中的第二陶瓷生片的所述边缘区域的中央部分来切割所述多层条。

17.一种多层电子组件，包括：

多层结构，在所述多层结构中，交替地堆叠有多个第一内电极图案和与所述第一内电极图案不同的多个第二内电极图案，并且所述多层结构包含介电材料；以及

第一侧部和第二侧部以及第一外电极和第二外电极，分别设置在所述多层结构的外表面上，

其中，所述多个第一内电极图案中的每个延伸到所述多层结构的至少三个外表面，所述多个第二内电极图案中的每个延伸到所述多层结构的仅一个外表面，

其中，所述第一侧部和所述第二侧部中的每个在所述第一外电极和所述第二外电极彼此相对的方向上的长度小于所述多层结构的设置有所述第一外电极和所述第二外电极的外表面之间的距离。

18.根据权利要求17所述的多层电子组件，其中，所述多个第一内电极图案中的每个延伸到所述多层结构的其上设置有所述第一侧部和所述第二侧部的相对的第一对外表面，并且延伸到所述多层结构的其上设置有所述第一外电极的外表面，

所述多个第二内电极图案中的每个延伸到所述多层结构的其上设置有所述第二外电极的外表面。

19.根据权利要求17所述的多层电子组件，其中，所述多层结构呈六面体形状，

所述多个第一内电极图案中的每个呈延伸到六面体形状的多层结构的第一外表面、第二外表面和第三外表面的矩形，并且与所述六面体形状的多层结构的第四外表面分开，

所述多个第二内电极图案中的每个呈延伸到所述六面体形状的多层结构的第四外表面的矩形，并且与所述六面体形状的多层结构的第一外表面、第二外表面和第三外表面分开。

20.根据权利要求19所述的多层电子组件，其中，所述多个第一内电极图案和所述多个第二内电极图案中的每个被堆叠为与所述六面体形状的多层结构的相对的第五外表面和第六外表面平行。

21.一种多层电子组件，包括：

陶瓷主体，包括介电材料，并且包括交替地堆叠在所述介电材料中的多个第一内电极图案和与所述第一内电极图案不同的多个第二内电极图案，所述陶瓷主体具有四个侧面、一个底面和一个顶面；

第一侧部和第二侧部，设置在所述陶瓷主体的所述四个侧面之中的两个相对侧面上；以及

第一外电极和第二外电极，设置在所述陶瓷主体的两个剩余的相对侧面上，

其中，所述多个第一内电极图案中的每个延伸到所述陶瓷主体的所述两个相对侧面以及所述陶瓷主体的所述两个剩余的相对侧面中的仅一个侧面，所述多个第二内电极图案中的每个延伸到所述陶瓷主体的所述两个剩余的相对侧面中的另一侧面，

其中，所述第一侧部和所述第二侧部中的每个在所述陶瓷主体的所述两个剩余的相对侧面彼此相对的方向上的长度小于所述陶瓷主体的所述两个剩余的相对侧面之间的距离。

22.根据权利要求21所述的多层电子组件，其中，所述多个第二内电极图案中的每个仅延伸到所述陶瓷主体的所述四个侧面之中的所述陶瓷主体的所述两个剩余的相对侧面中的所述另一侧面。

23.根据权利要求21所述的多层电子组件，其中，所述第一外电极和所述第二外电极各自延伸到所述陶瓷主体的侧面，所述第二外电极电接触仅在所述陶瓷主体的所述两个剩余的相对侧面中的所述另一侧面上的所述多个第二内电极图案中的每个。

24.根据权利要21所述的多层电子组件，其中，所述第一侧部和所述第二侧部是绝缘部分。

25.根据权利要求21所述的多层电子组件，其中，所述多个第二内电极图案中的每个在所述陶瓷主体中被设置为与所述陶瓷主体的其上设置有所述第一侧部和所述第二侧部的所述两个相对侧面分开预定间距。

26.根据权利要求25所述的多层电子组件，其中，所述多个第二内电极图案中的每个在所述陶瓷主体中被设置为与所述陶瓷主体的所述两个剩余的相对侧面中的其上设置有所述第一外电极的所述仅一个侧面分开预定间距，

所述多个第一内电极图案中的每个在所述陶瓷主体中被设置为与所述陶瓷主体的所述两个剩余的相对侧面中的其上设置有所述第二外电极的所述另一侧面分开预定间距。

Images