JP2012009680A - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- JP2012009680A JP2012009680A JP2010145142A JP2010145142A JP2012009680A JP 2012009680 A JP2012009680 A JP 2012009680A JP 2010145142 A JP2010145142 A JP 2010145142A JP 2010145142 A JP2010145142 A JP 2010145142A JP 2012009680 A JP2012009680 A JP 2012009680A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- electrode
- terminal
- electronic component
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】端子電極同士の短絡を十分に抑制することが可能な構造を有するアレイ型のセラミック電子部品を提供すること。
【解決手段】複数のセラミック層が積層されるとともに内部電極が埋設され、積層方向に互いに対向する第1の面2,3を有するセラミック素体1と、第1の面2,3に直交するセラミック素体1の第2の面4〜7に帯状の端子電極11〜18と、を備えるアレイ型のセラミック電子部品C1であって、端子電極11〜18は、中央部が第2の面4〜7に配置されるともに、両端部が第1の面2,3のそれぞれに回り込むように設けられており、第1の面2,3を積層方向から見たときに、第1の面2,3における端子電極11,12,13,14,17,18の端部の外形が正方形及び長方形とは異なる多角形であるセラミック電子部品C1。
【選択図】図1
【解決手段】複数のセラミック層が積層されるとともに内部電極が埋設され、積層方向に互いに対向する第1の面2,3を有するセラミック素体1と、第1の面2,3に直交するセラミック素体1の第2の面4〜7に帯状の端子電極11〜18と、を備えるアレイ型のセラミック電子部品C1であって、端子電極11〜18は、中央部が第2の面4〜7に配置されるともに、両端部が第1の面2,3のそれぞれに回り込むように設けられており、第1の面2,3を積層方向から見たときに、第1の面2,3における端子電極11,12,13,14,17,18の端部の外形が正方形及び長方形とは異なる多角形であるセラミック電子部品C1。
【選択図】図1
Description
本発明は、セラミック電子部品に関する。
最近、電子機器の小型化、高性能化が進展しており、それに伴って、セラミック電子部品の小型化及び集積化への要求が益々高まりつつある。このような事情の下、セラミック電子部品として、1つのチップ内に複数の素子が組み込まれたアレイ型のセラミック電子部品が注目されている。そのようなアレイ型のセラミック電子部品としては、例えば、複数のコンデンサ素子をチップ内に有するコンデンサアレイが挙げられる。
このようなアレイ型のセラミック電子部品は、通常、複数の端子電極を備えており、当該端子電極は、次のような手順で形成される。まず、銀及びパラジウム等の貴金属の混合粉末や銅及びニッケルなどの卑金属の混合粉末にガラスフリットを添加して導体ペーストを調製する。次に、導体ペーストをセラミック素体上に塗布及び焼付けして下地電極とし、得られた下地電極の上に電気めっき法によってNiめっき,Snめっきなどを施す。以上の手順によって、焼付け型の端子電極が形成される。例えば、特許文献1には、弾性体の凹部に導体ペーストを充填した後、その弾性体を電子部品の一面に押し付けて電子部品に導体ペーストを転写し、端子電極を形成する技術が開示されている。また、特許文献2には、転写板のスリットに充填された導電性ペーストをセラミック基体に転写する技術が開示されている。
図9に示すように、従来のアレイ型のセラミック電子部品C100の端子電極は、通常、その中央部が各側面84,85,86,87に設けられるとともに、その端部が主面82,83に回りこむようにして設けられている。このように、主面82,83に回りこむようにして端子電極110,120,130,140,150,160,170,180(以下、「端子電極110〜180」という。)を形成することによって、端子電極110〜180とセラミック素体81との密着性や、他の部品(例えば、回路基板や電子部品等)に対する実装性が確保される。
セラミック電子部品C100の主面82,83上において、端子電極110〜180の端部の外形は、セラミック素体の積層方向、すなわち主面82,83に垂直な方向からみたときに、長方形又は正方形となっている。また、特許文献2のように、先端が丸みを帯びた長方形又は正方形となっている場合もある。ところが、このような形状を有する端子電極110〜180の場合、主面82,83上において近接する端子電極同士の間隔を大きくすることが困難である。このため、セラミック電子部品C100をさらに小型化しようとした場合、はんだブリッジ等によって近接する端子電極同士の短絡が発生することが懸念される。
本発明は、上記事情に鑑みてなされたものであり、端子電極同士の短絡を十分に抑制することが可能な構造を有するアレイ型のセラミック電子部品を提供することを目的とする。
本発明は、複数のセラミック層が積層されるとともに内部電極が埋設され、セラミック層の積層方向に互いに対向する第1の面を有するセラミック素体と、第1の面に直交するセラミック素体の第2の面に帯状の端子電極と、を備えるアレイ型のセラミック電子部品であって、端子電極は、長手方向における中央部が第2の面に配置されるともに、両端部が第1の面のそれぞれに回り込むように設けられており、第1の面を積層方向から見たときに、第1の面における少なくとも一つの端子電極の端部の外形が正方形及び長方形とは異なる多角形であるセラミック電子部品を提供する。
このようなアレイ型のセラミック電子部品の端子電極は、帯状であり、その両端部がセラミック層の積層方向に互いに対向するセラミック素体の一対の第1の面(以下、「主面」という。)上にそれぞれ設けられる。また、端子電極の長手方向の中央部は、主面に直交する第2の面(以下、「側面」という。)上に設けられている。そして、上記主面上における少なくとも一つの端子電極の端部の外形(輪郭)が、積層方向からみたときに、正方形及び長方形とは異なる多角形となっている。このため、主面上における端子電極の配置や形状の設計の自由度を向上することができる。これによって、セラミック電子部品を小型化しても、はんだブリッジ等による端子電極間の短絡の発生を十分に抑制することが可能な構造にすることができる。
上記端子電極は、主面を積層方向から見たときに、主面における少なくとも一つの端子電極の端部の幅が、主面の周縁から中央部に向けて小さくなることが好ましい。端子電極の端部をこのような形状にすることによって、近接する端子電極同士の間隔を大きくすることができる。したがって、セラミック電子部品を小型化しても、近接する端子電極間の短絡の発生を十分に抑制することができる。
上記端子電極は、積層方向から見たときに、主面における少なくとも一つの端子電極の端部の外形が三角形であることが好ましい。端子電極の端部をこのような形状にすることによって、近接する端子電極間の短絡の発生を一層十分に抑制することができる。
上記端子電極は、セラミック素体側から第1の電極層と第2の電極層とを含む積層構造を有しており、第2の電極層は、導体グリーンシートを用いて形成された層であることが好ましい。これによって、寸法精度に優れる端子電極を形成することができる。
セラミック素体の主面を積層方向から見たときに、主面における少なくとも一つの第2の電極層の端部の外形が正方形及び長方形とは異なる多角形であることが好ましい。また、主面を積層方向から見たときに、主面における少なくとも一つの第2の電極層の端部の幅が、第1の面の周縁から第1の面の中央部に向けて小さくなっていることが好ましい。これによって、近接する端子電極間の短絡の発生を十分に抑制することができる。
上記端子電極における第2の電極層は、第1の電極層の全体を覆うように設けられていることが好ましい。これによって、めっき層を形成する場合にめっき液等の侵入が抑制され、セラミック電子部品の信頼性を向上することができる。
本発明によれば、端子電極同士の短絡を十分に抑制することが可能な構造を有するアレイ型のセラミック電子部品を提供することができる。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。また、各部品及び部材の寸法比率は、各図面における寸法比率に限定されるものではない。
本実施形態のアレイ型のセラミック電子部品は、例えばセラミック層として誘電体層が積層され、誘電体層の間に内部電極が埋設されたコンデンサ素体(セラミック素体)と、コンデンサ素体の上に複数の端子電極と、を備える積層コンデンサアレイである。なお、本明細書におけるアレイ型のセラミック電子部品とは、セラミック材料として誘電体材料や非直線性抵抗体材料(バリスタ材料)が積層されたセラミック素体に複数の素子(例えばコンデンサやバリスタ等)が組み込まれたものであり、通常、セラミック素体の一側面上に3つ以上の端子電極を有する。
図1は、本実施形態の積層コンデンサアレイの斜視図である。図2は、図1の積層コンデンサアレイに含まれるコンデンサ素体(セラミック素体)の分解斜視図である。図1及び図2を参照して、本実施形態の積層コンデンサアレイC1について説明する。
積層コンデンサアレイC1は、コンデンサ素体である積層体1と、積層体1の外表面に配置された帯状である複数の端子電極11〜18とを備える。積層体1は、直方体形状を有している。積層体1は、互いに対向する第1及び第2の主面2,3と、第1及び第2の主面2,3に直交し且つ互いに対向する第1及び第2の側面4,5と、第1及び第2の主面2,3及び第1及び第2の側面4,5に直交し且つ互いに対向する第3及び第4の側面6,7と、を有する。第1の主面2又は第2の主面3が、他の部品(例えば、回路基板や電子部品等)に対する実装面となる。
積層コンデンサアレイC1は、第1及び第2の側面4,5上に、第1の端子電極11、第2の端子電極12、第3の端子電極13、第4の端子電極14、第5の端子電極15、及び第6の端子電極16(以下、纏めて「端子電極11〜16」という。)を備える。
第1の端子電極11、第4の端子電極14、及び第5の端子電極15は、帯状であり、所定の間隔で配列するように、積層体1の第1の側面4の上に設けられている。第1の端子電極11、第4の端子電極14、及び第5の端子電極15のそれぞれは、第1及び第2の主面2,3の対向方向に沿って第1の側面4の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第1の端子電極11、第4の端子電極14、及び第5の端子電極15の長手方向の中央部は、積層体1の第1の側面4上に設けられ、第1の端子電極11、第4の端子電極14、及び第5の端子電極15の両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。
第1の端子電極11、第4の端子電極14、及び第5の端子電極15は、積層体1の外表面上において互いに電気的に絶縁されており、積層体1の第1の側面4において、第3の側面6から第4の側面7に向かう方向に、第1の端子電極11、第5の端子電極15、及び第4の端子電極14の順で配置されている。
第2の端子電極12、第3の端子電極13、及び第6の端子電極16は、帯状であり、所定の間隔で配列するように、積層体1の第2の側面5上に設けられている。第2の端子電極12、第3の端子電極13、及び第6の端子電極16のそれぞれは、第1及び第2の主面2,3の対向方向に沿って第2の側面5の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第2の端子電極12、第3の端子電極13、及び第6の端子電極16の長手方向の中央部は、積層体1の第2の側面5上に設けられ、第2の端子電極12、第3の端子電極13、及び第6の端子電極16の両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。
第2の端子電極12、第3の端子電極13、及び第6の端子電極16は、積層体1の外表面上において互いに電気的に絶縁されており、積層体1の第2の側面5において、第3の側面6から第4の側面7に向かう方向に、第2の端子電極12、第6の端子電極16、及び第3の端子電極13の順で配置されている。
第7の端子電極17は、積層体1の第3の側面6に配置されている。第7の端子電極17は、帯状であり、第1及び第2の主面2,3の対向方向に沿って第3の側面6の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第7の端子電極17の長手方向の中央部は、積層体1の第3の側面6上に設けられ、第7の端子電極17の両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。第7の端子電極17は、第3の側面6上において、第1及び第2の側面4,5の対向方向における略中央に位置している。
第8の端子電極18は、積層体1の第4の側面7に配置されている。第8の端子電極18は、帯状であり、第1及び第2の主面2,3の対向方向に沿って第4の側面7の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第8の端子電極18の長手方向の中央部は、積層体1の第4の側面7上に設けられ、第8の端子電極18の両端部は、第1及び第2の主面2,3にそれぞれ回り込むように、設けられている。第8の端子電極18は、第4の側面7上において、第1及び第2の側面4,5の対向方向における略中央に位置している。
端子電極11〜18は、両端部が、それぞれ第1及び第2の主面2,3上に配置されている。第1及び第2の主面2,3に垂直な方向(誘電体層9の積層方向)から見たときに、第1及び第2の主面2,3における第1の端子電極11、第2の端子電極12、第3の端子電極13、第4の端子電極14、第7の端子電極17及び第8の端子電極18の外形(輪郭)は、三角形となっている。これによって、同一側面上において隣り合う端子電極同士(例えば、第1の端子電極11と第5の端子電極15)の間隔、及び主面2,3の角を挟んで隣り合う端子電極同士(例えば、第1の端子電極11と第7の端子電極17)の主面2,3上における間隔が小さくなることを防止することができる。したがって、端子電極間の短絡の発生を十分に抑制することができる。なお、第1及び第2の主面2,3に垂直な方向から見たときに、第5及び第6の端子電極15,16の外形(輪郭)は、四角形(長方形)となっている。
図2に示すように、積層体1は、複数の誘電体層(セラミック層)9を有する。積層体1は、第1及び第2の主面2,3が対向する方向に、複数の誘電体層9が積層されて一体化されている。各誘電体層9は、例えば、誘電体セラミック材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系等の誘電体セラミック)を含むセラミックグリーンシートの焼結体で構成される。
積層体1は、セラミック層である複数の誘電体層9の間に第1の内部電極群20と、第2の内部電極群30とが埋設されている。第1の内部電極群20は、複数の第1の内部電極21と複数の第2の内部電極25とを含んでいる。第2の内部電極群30は、複数の第3の内部電極31と複数の第4の内部電極35とを含んでいる。第1〜第4の内部電極21,25,31,35は、積層体1内に配置されている。第1〜第4の内部電極21,25,31,35は、積層型の電気素子の内部電極として通常用いられる導電性材料(例えば、卑金属であるNi等)からなる。
積層体1は、第1の内部電極群20が配置される領域と、第2の内部電極群30が配置される領域とを含んでおり、これらの領域が第3及び第4の側面6,7の対向方向に沿って並んでいる。すなわち、第1の内部電極群20と第2の内部電極群30とは、積層体1内において、第3及び第4の側面6,7の対向方向に沿って併置されている。具体的には、第1の内部電極群20が第3の側面6側に配置され、第2の内部電極群30が第4の側面7側に配置されている。
複数の第1及び第2の内部電極21,25は、一層の誘電体層9を挟んで互いに対向している。複数の第3及び第4の内部電極31,35は、一層の誘電体層9を挟んで互いに対向している。
第1の内部電極21と第3の内部電極31とは、第3及び第4の側面6,7の対向方向に所定の間隔を有すると共に第1及び第2の主面2,3の対向方向において同じ位置(層)に配置されている。第1及び第3の内部電極21,31は、第3の側面6から第4の側面7に向う方向に、第1の内部電極21、第3の内部電極31の順で配置されている。
第2の内部電極25と第4の内部電極35とは、第3及び第4の側面6,7の対向方向に所定の間隔を有すると共に第1及び第2の主面2,3の対向方向において同じ位置(層)に配置されている。第2及び第4の内部電極25,35は、第3の側面6から第4の側面7に向う方向に、第2の内部電極25、第4の内部電極35の順で配置されている。
各第1の内部電極21には、積層体1の第1の側面4に引き出されるように伸びる引き出し導体22が形成されている。引き出し導体22は、一端が第1の内部電極21の第1の側面4側の縁に接続され、他端が第1の側面4に露出している。引き出し導体22は、第1の内部電極21と一体に形成されている。
第5の端子電極15は、各引き出し導体22の第1の側面4に露出した部分をすべて覆うように形成される。引き出し導体22は、第5の端子電極15に接続されている。これにより、各第1の内部電極21は、第5の端子電極15を通して互いに電気的に接続されることとなる。これにより、複数の第1の内部電極21は並列接続されることとなる。
複数の第1の内部電極21のうち、第1の主面2に最も近接して配置される第1の内部電極21には、引き出し導体22に加えて、積層体1の第1の側面4に引き出されるように伸びる引き出し導体23が形成されている。引き出し導体23は、一端が第1の内部電極21の第1の側面4側の縁に接続され、他端が第1の側面4に露出している。引き出し導体23は、第1の内部電極21と一体に形成されている。
第1の端子電極11は、引き出し導体23の第1の側面4に露出した部分をすべて覆うように形成されている。引き出し導体23は、第1の端子電極11に接続されている。複数の第1の内部電極21は、第5の端子電極15を通して互いに電気的に接続されているため、すべての第1の内部電極21が第1の端子電極11に電気的に接続されることとなる。
各第2の内部電極25には、積層体1の第3の側面6に引き出されるように伸びる引き出し導体27が形成されている。引き出し導体27は、一端が第2の内部電極25の第3の側面6側の縁に接続され、他端が第3の側面6に露出している。引き出し導体27は、第2の内部電極25と一体に形成されている。
第7の端子電極17は、各引き出し導体27の第3の側面6に露出した部分をすべて覆うように形成されている。また、引き出し導体27は、第7の端子電極17に接続されている。これにより、各第2の内部電極25は、第7の端子電極17を通して互いに電気的に接続されることとなる。これにより、複数の第2の内部電極25は並列接続されることとなる。
複数の第2の内部電極25のうち、第1の主面2に最も近接して配置される第2の内部電極25には、引き出し導体27に加えて、引き出し導体26が形成されている。複数の第2の内部電極25は、第7の端子電極17を通して互いに電気的に接続されているため、すべての第2の内部電極25が第2の端子電極12に電気的に接続されることとなる。
各第3の内部電極31には、積層体1の第2の側面5に引き出されるように伸びる引き出し導体32が形成されている。引き出し導体32は、一端が第3の内部電極31の第2の側面5側の縁に接続され、他端が第2の側面5に露出している。引き出し導体32は、第3の内部電極31と一体に形成されている。
第6の端子電極16は、各引き出し導体32の第2の側面5に露出した部分をすべて覆うように形成されている。引き出し導体32は、第6の端子電極16に接続されている。これにより、全ての第3の内部電極31は、第6の端子電極16を通して互いに電気的に接続されることとなる。これにより、複数の第3の内部電極31は並列接続されることとなる。
複数の第3の内部電極31のうち、第1の主面2に最も近接するように配置される第3の内部電極31には、積層体1の第2の側面5に引き出されるように伸びる引き出し導体33が形成されている。引き出し導体33は、一端が第3の内部電極31の第2の側面5側の縁に接続され、他端が第2の側面5に露出している。引き出し導体33は、第3の内部電極31と一体に形成されている。
第3の端子電極13は、引き出し導体33の第2の側面5に露出した部分をすべて覆うように形成されている。引き出し導体33は、第3の端子電極13に接続されている。複数の第3の内部電極31は、第6の端子電極16を通して互いに電気的に接続されているため、すべての第3の内部電極31が第3の端子電極13に電気的に接続されることとなる。
各第4の内部電極35には、積層体1の第4の側面7に引き出されるように伸びる引き出し導体37が形成されている。引き出し導体37は、一端が第4の内部電極35の第4の側面7側の縁に接続され、他端が第4の側面7に露出している。引き出し導体37は、第4の内部電極35と一体に形成されている。
第8の端子電極18は、各引き出し導体37の第4の側面7に露出した部分をすべて覆うように形成されている。また、引き出し導体37は、第8の端子電極18に接続されている。これにより、各第4の内部電極35は、第8の端子電極18を通して互いに電気的に接続されることとなる。これにより、複数の第4の内部電極35は並列接続されることとなる。
複数の第4の内部電極35のうち、第1の主面2に最も近接して配置される第4の内部電極35には、引き出し導体37に加えて、引き出し導体36が形成されている。複数の第4の内部電極35は、第8の端子電極18を通して互いに電気的に接続されているため、すべての第4の内部電極35が第4の端子電極14に電気的に接続されることとなる。
以上より、積層コンデンサアレイC1では、複数の第1及び第2の内部電極21,25と複数の誘電体層9とによって、より具体的には複数の第1及び第2の内部電極21,25と、当該複数の第1及び第2の内部電極21,25の間それぞれに一層ずつ挟まれ誘電体層9とによって第1のコンデンサC11が形成される。積層コンデンサアレイC1では、複数の第3及び第4の内部電極31,35と複数の誘電体層9とによって、より具体的には複数の第3及び第4の内部電極31,35と、当該複数の第3及び第4の内部電極31,35の間それぞれに挟まれた誘電体層9とによって第2のコンデンサC12が形成される。
図3は、図1に示す積層コンデンサアレイC1のIII−III線断面図である。積層コンデンサアレイC1の第1及び第2の側面4,5上にそれぞれ設けられた第5及び第6の端子電極15,16は、積層体1の表面(第1及び第2の側面4,5)側から、第1の電極層42と第2の電極層44が順次積層された積層構造を有する。具体的には、第1の電極層42は、積層体1の第1及び第2の側面4,5の表面及び第1及び第2の主面2,3の表面に接触するように設けられ、第2の電極層44は、第1の電極層42を覆うように設けられている。
第1の電極層42は、例えば、導電性の金属粉末と、ガラスフリットと、バインダ、分散剤及び溶剤の少なくとも一つとを含む導体ペーストを焼付けすることにより形成される。この第1の電極層42は、例えば、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al,Sn及びNiから選ばれる少なくとも一つの元素を含む金属成分とガラス成分とを含有する。第1の電極層42は、積層体1及び第2の電極層44の間に配置されて、積層体1及び第2の電極層44に密着する。これによって、第1及び第6の端子電極15,16と積層体1との密着性を向上させて、積層コンデンサアレイC1の信頼性を十分に高くすることができる。
第2の電極層44は、例えば、導電性の金属粉末と、ガラスフリットと、バインダ、分散剤及び溶剤の少なくとも一つとを含む導体グリーンシートを焼付けすることにより形成される。このため、第2の電極層44は、高い寸法精度を有しており、第5及び第6の端子電極15,16のサイズ及び形状を高精度で調整し、高い位置精度で配置することができる。また、第5及び第6の端子電極15,16の厚みのばらつきを十分に小さくすることができる。第2の電極層44は、例えば、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al,Sn及びNiから選ばれる少なくとも一つの元素を含む金属成分を含有する。第2の電極層44のガラス成分の含有量は、第1の電極層42よりも少なくてもよい。また、第2の電極層44はガラス成分を含まなくてもよい。
第1及び第2の側面4,5上にそれぞれ設けられる第1〜第4の端子電極11〜14、及び第3及び第4の側面6,7上にそれぞれ設けられる第7及び第8の端子電極17,18も、第5及び第6の端子電極15,16と同様に、図3に示すような第1の電極層42と第2の電極層44が順次積層された積層構造を有する。
第1〜第8の端子電極11〜18は、第2の電極層44の表面上にめっき層を有していてもよい。この場合、第1〜第8の端子電極11〜18は、積層体1の表面側から第1の電極層42、及び第2の電極層44を焼付けした後、その上にめっき層を形成することによって、第1の電極層42、第2の電極層44及びめっき層が順次積層された積層構造を有することとなる。なお、めっき層は、第2の電極層44側から、Niめっき層とSnめっき層とが順次積層された積層構造を有していてもよい。
次に、図1及び図2に示す積層コンデンサアレイC1の製造方法の一例を説明する。積層コンデンサアレイC1の製造方法は、積層体1の形成工程、導体グリーンシートの形成工程、導体ペーストの付着工程、導体グリーンシートの貼付工程、乾燥工程、電極焼付け工程、及びめっき工程を有する。以下、各工程について、適宜図面を参照して詳細に説明する。
積層体1の形成工程では、まず、誘電体層9となるセラミックグリーンシートを形成する。セラミックグリーンシートは、ドクターブレード法等を用いてセラミックスラリーをPET(ポリエチレンテレフタレート)フィルム上に、塗布後、乾燥させて形成することができる。セラミックスラリーは、例えば、チタン酸バリウムを主成分とする誘電体材料に溶剤、及び可塑剤等を加え、混合することによって得ることができる。形成したセラミックグリーンシートに、内部電極及び引き出し電極となる電極パターンをスクリーン印刷し、乾燥させる。電極パターンのスクリーン印刷には、Cu粉末又はNi粉末にバインダや溶剤等を混合した電極ペーストを用いることができる。
通常、複数のコンデンサ素体を同時に作成するために、セラミックグリーンシートには複数の電極パターンが縦横に配列するように形成されている。このようにして複数の電極パターン付グリーンシートを形成して積層し、積層方向と平行で垂直に交わる2つの面でアレイ毎に切断することによって直方体形状の積層チップ、すなわち個々のコンデンサグリーン体を形成する。その後、積層チップの加熱処理を行って脱バインダを行う。加熱処理は、180〜400℃で0.5〜30時間行うことが好ましい。加熱処理して得られた積層チップを800〜1400℃で0.5〜8.0時間焼成し、必要に応じてバレル研磨して面取りを行う。これによって直方体形状の積層体1を得ることができる。
導体グリーンシートの形成工程では、まず、PET(ポリエチレンテレフタレート)フィルム上に、導体グリーンシート用のペーストを70μm程度の厚みで塗布する。導体グリーンシート用のペーストは、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al,Sn又はNiを含む金属や合金の紛末と樹脂性のバインダと有機溶剤とを混合したものを用いることができる。
次に、PETフィルム上に塗布したペーストを乾燥させて、導体グリーンシートを形成する。乾燥後の導体グリーンシートは、保形性を有する範囲であれば、有機成分が残留していてもよい。導体グリーンシートの厚さは、10〜50μm程度とすることができる。
導体グリーンシートをPETフィルム上で所望のサイズ(長さ、幅)に切断し、PETフィルムから剥離することによって、帯状の導体グリーンシートを形成する。導体グリーンシートは、長手方向の端部から、中央部に向けて幅が大きくなる領域を有していることが好ましい。積層体1に貼り合わせる導体グリーンシートの面は、積層体1の側面に塗布された導体ペーストの表面と同じサイズか、又は導体ペーストの表面を確実に覆うために、導体ペーストの塗布面積よりも若干大きい面積となるように切断することが好ましい。これによって、導体グリーンシートを積層体1に貼り合わせる際に、導体ペーストが積層体1と導体グリーンシートとの貼付部から外部にはみ出すことを抑制することができる。
導体ペーストの付着工程では、積層コンデンサアレイC1の端子電極の位置に対応するように、積層体1の表面に導体ペーストを付着させる。導体ペーストとしては、導体グリーンシート用のペーストが含有する成分にガラスフリットを加えたものを用いることもできる。積層体1に導電ペーストを付着させる方法としては、図4に示す方法が挙げられる。
図4は、積層コンデンサアレイC1の製造方法における導体ペーストの付着工程を模式的に示す概略図である。まず、一表面に引き出し導体の幅及び間隔に応じた3つの溝52が形成されたゴムなどの弾性体50を準備する。この溝52にディスペンサーなどを用いて導体ペースト53を充填した後、導体ペースト53の表面が平滑になるように、例えばスキージでかきとる。このとき、弾性体50の溝52から表面に溢れた余剰の導体ペースト53をかきとってもよい。その後、積層体1の第1の側面4の所定の位置、すなわち引き出し導体が露出している位置に第1の電極層42が形成されるように、積層体1を弾性体50の上で位置決めする。位置決めした後、弾性体50を積層体1に向けて移動し、図4に示すように積層体1の第1の側面4に弾性体50を押し付ける。この際、積層体1が弾性体50に沈み込むことによって、積層体1の第1の側面4上、及び第1の側面4に隣りあう第1及び第2の主面2,3の一部に回り込むように、溝52に充填されていた導体ペースト53が転写される。このようにして、導体ペースト53が、第1の側面4の一部を覆うように、且つ、第1及び第2の主面2,3に亘って回り込むように連続して、帯状に導体ペースト53が付着する。
図5及び図6は、本実施形態の積層コンデンサアレイC1の製造方法における貼付工程を模式的に示す説明図である。貼付工程では、まず、図5に示すように、3つの帯状の導体グリーンシート60,62,64を、積層体1に貼り合せる面60s,62s,64sを上向きにして、板などの台の上に並べる。
図5は、PETフィルム上に並べられた導体グリーンシートの上面図である。図6は、導体ペーストが付着した積層体1の第4の側面7に垂直な方向から見た場合の貼付工程を模式的に示している。導体グリーンシートの貼付工程では、積層体1の第1の側面4上における3つの導体ペースト塗布部54と、導体グリーンシート60,62,64とがそれぞれ向かい合うようにして、積層体1を図5の領域P上に位置決めする。その後、図6に示すように、積層体1の第1の側面4上に付着した3つの導体ペースト塗布部54を、導体グリーンシート60,62,64の面60s,62s,64sにそれぞれ重ね合わせる。すなわち、積層体1の第1の側面4が導体グリーンシート60,62,64に向かうようにして、積層体1をPETフィルム上の導体グリーンシート60,62,64に押し付ける。続いてPETフィルムから導体グリーンシート60,62,64を剥離する。このようにして、導体ペースト塗布部54の上に導体グリーンシート60,62,64が貼付される。
導体グリーンシート60,62,64を積層体1の第1の側面4上の導体ペースト塗布部54に貼り付けると、導体グリーンシート60,62,64は、積層体1の第1の主面2に塗布された導体ペーストによって、積層体1の稜部56に沿って変形する。すなわち、導体グリーンシート60,62,64は、第1の側面4、稜部56、並びに第1及び第2の主面2,3に塗布された導体ペーストを覆うように変形する。このように変形するのは、導体ペーストに含まれる有機溶剤が、ほぼ乾燥した導体グリーンシート60,62,64に浸透し、導体グリーンシート60中に残留している有機成分を溶解するためである。このようにして、導体グリーンシート60,62,64の端部が、積層体1の第1及び第2の主面2,3に回り込み、導体グリーンシート60,62,64が、導体ペーストを介して積層体1に貼付される。このとき、導体グリーンシート60,62,64と導体ペーストとが一体化する。なお、導体グリーンシート60,62,64中に残留している有機成分としては、例えば、導体グリーンシート用のペーストに含まれるバインダが挙げられる。
乾燥工程では、積層体1に付着した導体ペースト及び導体グリーンシート60を乾燥させて、積層体1の表面(第1の側面4)側から第1の導体層と第2の導体層とが積層された第1の端子電極11,第4の端子電極14,第5の端子電極15の前駆体層を形成する。なお、導体ペースト53と導体グリーンシート60の含有成分を調整することによって、第1の導体層と第2の導体層の組成が互いに異なるものとしてもよい。導体ペースト53と導体グリーンシート60,62,64の一体化性や密着性は、例えば、導体ペースト53に含まれるバインダの含有量を変えることによって調整することができる。
積層体1の第2の側面5にも、第1の側面4と同様にして、導体ペーストの付着工程、導体グリーンシートの貼付工程及び乾燥工程を行う。これにより、積層体1の第2の側面5側にも、第2の端子電極12,第3の端子電極13,及び第6の端子電極16の前駆体層を形成する。また、積層体1の第3及び第4の側面6,7にも、第1の側面4と同様にして、導体ペーストの付着工程、導体グリーンシートの貼付工程及び乾燥工程を行う。これにより、積層体1の第3及び第4の側面6,7にも、第7の端子電極16及び第8の端子電極18の前駆体層をそれぞれ形成する。
電極焼付け工程では、第1の側面4上に形成された端子電極11,14,15の前駆体層、第2の側面5上に形成された端子電極12,13,16の前駆体層、第3の側面6上に形成された端子電極17の前駆体層、及び第4の側面7上に形成された端子電極18の前駆体層を焼付けして、積層体1側から第1の電極層42と第2の電極層44とが順次積層された端子電極11〜18を形成する。焼付けは、大気中、または還元雰囲気中、例えば400〜850℃で0.2〜5.0時間行なう。
電極焼付工程の後に、端子電極11〜18の第2の電極層44の上に、めっき層を設けるめっき工程を行ってもよい。めっき工程は、各端子電極に電気めっきを施して、各第2の電極層44の上にめっき層を形成する工程である。めっき層は、例えばNiめっき浴(例えば、ワット浴)、及びSnめっき浴(例えば、中性Snめっき浴)を用いたバレルめっき法などにより、形成してもよい。これによって、第2の電極層44側から、Niめっき層とSnめっき層とが順次形成されためっき層を得ることができる。
上述の工程を有する積層コンデンサアレイC1の製造方法では、端子電極11〜18を、シート状の導体グリーンシートを用いて形成していることから、導体グリーンシートの形状を変えることによって、積層体の主面上における端子電極の形状を調整することができる。このような製造方法によって得られる積層コンデンサアレイC1は、主面上において、端子電極同士の間隔が小さくなることを防止することができるため、はんだブリッジが発生し難くなり、短絡の発生が十分に抑制された積層コンデンサアレイC1を得ることができる。
図7は、本発明のセラミック電子部品の好適な別の実施形態である積層コンデンサアレイの斜視図である。図面を参照して、本発明の別の実施形態に係る積層コンデンサアレイC2について説明する。
積層コンデンサアレイC2は、第1及び第2の主面2,3上における各端子電極の端部の形状が相違すること以外は、上記実施形態に係る積層コンデンサアレイC1と同様の構造を有する。積層コンデンサアレイC2は、図7に示されるように、積層体1の外表面に配置された第1の端子電極11a,第2の端子電極12a,第3の端子電極13a,第4の端子電極14a,第5の端子電極15a、第6の端子電極16a,第7の端子電極17a,第8の端子電極18a(以下、纏めて「端子電極11a〜18a」という)を備える。
第1の端子電極11a、第4の端子電極14a、及び第5の端子電極15aは、帯状であり、所定の間隔で配列するように、積層体1の第1の側面4の上に設けられている。第1の端子電極11a、第4の端子電極14a、及び第5の端子電極15aのそれぞれは、第1及び第2の主面2,3の対向方向に沿って第1の側面4の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第1の端子電極11a、第4の端子電極14a、及び第5の端子電極15aの長手方向の中央部は、積層体1の第1の側面4上に設けられ、第1の端子電極11a、第4の端子電極14a、及び第5の端子電極15aの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。
第1の端子電極11a、第4の端子電極14a、及び第5の端子電極15aは、積層体1の外表面上において互いに電気的に絶縁されており、積層体1の第1の側面4において、第3の側面6から第4の側面7に向かう方向に、第1の端子電極11a、第5の端子電極15a、及び第4の端子電極14aの順で配置されている。
第2の端子電極12a、第3の端子電極13a、及び第6の端子電極16aは、帯状であり、所定の間隔で配列するように、積層体1の第2の側面5上に設けられている。第2の端子電極12a、第3の端子電極13a、及び第6の端子電極16aのそれぞれは、第1及び第2の主面2,3の対向方向に沿って第2の側面5の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第2の端子電極12a、第3の端子電極13a、及び第6の端子電極16aの長手方向の中央部は、積層体1の第2の側面5上に設けられ、第2の端子電極12a、第3の端子電極13a、及び第6の端子電極16aの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。
第2の端子電極12a、第3の端子電極13a、及び第6の端子電極16aは、積層体1の外表面上において互いに電気的に絶縁されており、積層体1の第2の側面5において、第3の側面6から第4の側面7に向かう方向に、第2の端子電極12a、第6の端子電極16a、及び第3の端子電極13aの順で配置されている。
第7の端子電極17aは、積層体1の第3の側面6に配置されている。第7の端子電極17aは、帯状であり、第1及び第2の主面2,3の対向方向に沿って第3の側面6の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわちm第7の端子電極17aの長手方向における中央部は、積層体1の第3の側面6上に設けられ、第7の端子電極17aの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。第7の端子電極17aは、第3の側面6上において、第1及び第2の側面4,5の対向方向における略中央に位置している。
第8の端子電極18aは、積層体1の第4の側面7に配置されている。第8の端子電極18aは、帯状であり、第1及び第2の主面2,3の対向方向に沿って第4の側面7の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。第8の端子電極18aの中央部は、積層体1の第4の側面7上に設けられ、第8の端子電極18aの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように、設けられている。第8の端子電極18aは、第4の側面7上において、第1及び第2の側面4,5の対向方向における略中央に位置している。
端子電極11a〜18aは、両端部が、それぞれ第1及び第2の主面2,3上に配置されている。第1及び第2の主面2,3に垂直な方向から見たときに、第1及び第2の主面2,3における端子電極11a〜18aの外形(輪郭)は、台形になっている。第1及び第2の主面2,3上において、端子電極11a〜18aの端部の幅は、第1及び第2の主面2,3の周縁から中心部に向かうにつれて小さくなっている。このため、同一側面上において隣り合う端子電極同士(例えば、第1の端子電極11aと第5の端子電極15a)の間隔、及び主面2,3の角を挟んで隣り合う端子電極同士(例えば、第1の端子電極11aと第7の端子電極17a)の間隔を大きくすることができる。積層コンデンサアレイC2は、上述の形状を有する端子電極11a〜18aを備えることから、はんだブリッジが発生し難くなり、端子電極間の短絡の発生を十分に抑制することができる。
図8は、本発明のセラミック電子部品のさらに別の実施形態である積層コンデンサアレイの斜視図である。図面を参照して、本実施形態に係る積層コンデンサアレイC3について説明する。
積層コンデンサアレイC3は、第1及び第2の主面2,3上における各端子電極の端部の形状が相違すること以外は、上記実施形態に係る積層コンデンサアレイC1,C2と同様の構造を有する。積層コンデンサアレイC3は、図8に示されるように、積層体1の外表面に配置された第1の端子電極11b,第2の端子電極12b,第3の端子電極13b,第4の端子電極14b,第5の端子電極15b、第6の端子電極16b,第7の端子電極17b,第8の端子電極18b(以下、纏めて「端子電極11b〜18b」という)を備える。
第1の端子電極11b、第4の端子電極14b、及び第5の端子電極15bは、帯状であり、所定の間隔で配列するように、積層体1の第1の側面4の上に設けられている。第1の端子電極11b、第4の端子電極14b、及び第5の端子電極15bのそれぞれは、第1及び第2の主面2,3の対向方向に沿って第1の側面4の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第1の端子電極11b、第4の端子電極14b、及び第5の端子電極15bの長手方向の中央部は、積層体1の第1の側面4上に設けられ、第1の端子電極11b、第4の端子電極14b、及び第5の端子電極15bの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。
第1の端子電極11b、第4の端子電極14b、及び第5の端子電極15bは、積層体1の外表面上において互いに電気的に絶縁されており、積層体1の第1の側面4において、第3の側面6から第4の側面7に向かう方向に、第1の端子電極11b、第5の端子電極15b、及び第4の端子電極14bの順で配置されている。
第2の端子電極12b、第3の端子電極13b、及び第6の端子電極16bは、帯状であり、所定の間隔で配列するように、積層体1の第2の側面5上に設けられている。第2の端子電極12b、第3の端子電極13b、及び第6の端子電極16bのそれぞれは、第1及び第2の主面2,3の対向方向に沿って第2の側面5の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第2の端子電極12b、第3の端子電極13b、及び第6の端子電極16bの長手方向の中央部は、積層体1の第2の側面5上に設けられ、第2の端子電極12b、第3の端子電極13b、及び第6の端子電極16bの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。
第2の端子電極12b、第3の端子電極13b、及び第6の端子電極16bは、積層体1の外表面上において互いに電気的に絶縁されており、積層体1の第2の側面5において、第3の側面6から第4の側面7に向かう方向に、第2の端子電極12b、第6の端子電極16b、及び第3の端子電極13bの順で配置されている。
第7の端子電極17bは、積層体1の第3の側面6に配置されている。第7の端子電極17bは、帯状であり、第1及び第2の主面2,3の対向方向に沿って第3の側面6の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。すなわち、第7の端子電極17bの長手方向における中央部は、積層体1の第3の側面6上に設けられ、第7の端子電極17bの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように設けられている。第7の端子電極17bは、第3の側面6上において、第1及び第2の側面4,5の対向方向での略中央に位置している。
第8の端子電極18bは、積層体1の第4の側面7に配置されている。第8の端子電極18bは、帯状であり、第1及び第2の主面2,3の対向方向に沿って第4の側面7の一部を覆うように、且つ、第1及び第2の主面2,3に亘って形成されている。第8の端子電極18bの中央部は、積層体1の第4の側面7上に設けられ、第8の端子電極18bの両端部は、第1及び第2の主面2,3にそれぞれ回り込むように、設けられている。第8の端子電極18bは、第4の側面7上において、第1及び第2の側面4,5の対向方向における略中央に位置している。
端子電極11b〜18bは、両端部が、それぞれ第1及び第2の主面2,3上に配置されている。第1及び第2の主面2,3に垂直な方向(誘電体層9の積層方向)から見たときに、第1及び第2の主面2,3における第1の端子電極11b、第2の端子電極12b、第3の端子電極13b、第4の端子電極14b、第5の端子電極15b、及び第6の端子電極16bは、四角形となっている。このうち、第1の端子電極11b、第2の端子電極12b、第3の端子電極13b、及び第4の端子電極14bの第1及び第2の主面2,3の中央側に設けられる辺は、第7の端子電極17b又は第8の端子電極18bの三角形の一辺と対向するように、主面2,3の周縁に対して斜めに形成されている。一方、第5の端子電極15b、及び第6の端子電極16bは、長方形となっている。
第1及び第2の主面2,3に垂直な方向から見たときに、第1及び第2の主面2,3における第7の端子電極17b及び第8の端子電極18bの外形は、第1及び第2の主面2,3の中央部に向かって突出する三角形になっている。これによって、同一側面上において隣り合う端子電極同士(例えば、第1の端子電極11と第5の端子電極15)の間隔、及び主面2,3の角を挟んで隣り合う端子電極同士(例えば、第1の端子電極11と第7の端子電極17)の主面2,3上における間隔が小さくなることを防止することができる。したがって、はんだブリッジが発生し難くなり、端子電極間の短絡の発生を十分に抑制することができる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上記実施形態では、積層体の主面上における端子電極の端部の外形が、主面に垂直な方向から見たときに、三角形及び四角形などの多角形であるものを挙げたが、端子電極の形状はこれらに限定されるものではない。
また、上記実施形態では、積層コンデンサアレイを挙げて説明したが、本発明はこれに限定されるものではない。本発明のセラミック電子部品は、例えば、コモンモードフィルタアレイ、チップバリスタアレイであってもよい。また、積層体1及びセラミック電子部品は、直方体形状に限定されるものではなく、立方体形状や直方体形状の稜線部分に面取りが施されて、稜部がR形状となっている形状であってもよい。
本発明によれば、端子電極同士の短絡を十分に抑制することが可能なアレイ型のセラミック電子部品を提供することができる。
C1,C2,C3,C100…セラミック電子部品(積層コンデンサアレイ)、C11,C12…コンデンサ、11,12,13,14,15,16,17,18…端子電極、11a,12a,13a,14a,15a,16a,17a,18a…端子電極、11b,12b,13b,14b,15b,16b,17b,18b…端子電極、1,81…セラミック素体(積層体)、2,3,82,83…主面(第1の面)、4,5,6,7,84,85,86,87…側面(第2の面)、9…セラミック層(誘電体層)、20,30…内部電極群、21,25,31,35…内部電極、22,23,26,27,32,33,36,37…引き出し導体、42…第1の電極層、44…第2の電極層、50…弾性体、52…溝、53…導体ペースト、54…導体ペースト塗布部、56…稜部、60,62,64…導体グリーンシート。
Claims (7)
- 複数のセラミック層が積層されるとともに内部電極が埋設され、前記セラミック層の積層方向に互いに対向する第1の面を有するセラミック素体と、前記第1の面に直交する前記セラミック素体の第2の面に帯状の端子電極と、を備えるアレイ型のセラミック電子部品であって、
前記端子電極は、長手方向の中央部が前記第2の面に配置されるともに、両端部が前記第1の面のそれぞれに回り込むように設けられており、
前記第1の面を前記積層方向から見たときに、前記第1の面における少なくとも一つの前記端子電極の端部の外形が正方形及び長方形とは異なる多角形であるセラミック電子部品。 - 前記第1の面を前記積層方向から見たときに、前記第1の面における少なくとも一つの前記端子電極の端部の幅が、前記第1の面の周縁から前記第1の面の中央部に向けて小さくなる、請求項1に記載のセラミック電子部品。
- 前記積層方向から見たときに、前記第1の面における少なくとも一つの前記端子電極の端部の外形が三角形である、請求項1又は2に記載のセラミック電子部品。
- 前記端子電極は、前記セラミック素体側から第1の電極層と第2の電極層とを含む積層構造を有しており、前記第2の電極層は、導体グリーンシートを用いて形成された層である、請求項1〜3のいずれか一項に記載のセラミック電子部品。
- 前記第1の面を前記積層方向から見たときに、前記第1の面における少なくとも一つの前記第2の電極層の端部の外形が正方形及び長方形とは異なる多角形である、請求項4に記載のセラミック電子部品。
- 前記第1の面を前記積層方向から見たときに、前記第1の面における少なくとも一つの前記第2の電極層の端部の幅が、前記第1の面の周縁から前記第1の面の中央部に向けて小さくなる、請求項4又は5に記載のセラミック電子部品。
- 前記第2の電極層は、前記第1の電極層の全体を覆うように設けられている、請求項4〜6のいずれか一項に記載のセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010145142A JP2012009680A (ja) | 2010-06-25 | 2010-06-25 | セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010145142A JP2012009680A (ja) | 2010-06-25 | 2010-06-25 | セラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012009680A true JP2012009680A (ja) | 2012-01-12 |
Family
ID=45539884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010145142A Withdrawn JP2012009680A (ja) | 2010-06-25 | 2010-06-25 | セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012009680A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170323726A1 (en) * | 2014-10-28 | 2017-11-09 | Taiyo Yuden Co., Ltd. | Multilayer electronic component |
JPWO2016171261A1 (ja) * | 2015-04-24 | 2018-02-15 | 京セラ株式会社 | 積層セラミックコンデンサおよび実装構造体 |
-
2010
- 2010-06-25 JP JP2010145142A patent/JP2012009680A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170323726A1 (en) * | 2014-10-28 | 2017-11-09 | Taiyo Yuden Co., Ltd. | Multilayer electronic component |
US10262798B2 (en) * | 2014-10-28 | 2019-04-16 | Taiyo Yuden Co., Ltd. | Multilayer electronic component |
JPWO2016171261A1 (ja) * | 2015-04-24 | 2018-02-15 | 京セラ株式会社 | 積層セラミックコンデンサおよび実装構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7315138B2 (ja) | 積層セラミックキャパシタ | |
JP5206440B2 (ja) | セラミック電子部品 | |
JP5751080B2 (ja) | 積層セラミック電子部品 | |
KR101548859B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
KR102018307B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR102004776B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
US20130250480A1 (en) | Multi-layer ceramic electronic component and method of manufacturing the same | |
KR20130039400A (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
JP2017098524A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
US11145464B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2012009679A (ja) | セラミック電子部品及びその製造方法 | |
CN110875136B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
US8291585B2 (en) | Method for manufacturing electronic component | |
KR101539888B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
KR20140046301A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
JP2012009680A (ja) | セラミック電子部品 | |
JP2009176829A (ja) | 電子部品 | |
JP2009246105A (ja) | 積層コンデンサ | |
WO2024075470A1 (ja) | 積層セラミックコンデンサとその製造方法 | |
CN110634676A (zh) | 多层电子组件及其制造方法 | |
KR101761945B1 (ko) | 적층 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130903 |