JPH08181035A - 積層チップコンデンサ - Google Patents
積層チップコンデンサInfo
- Publication number
- JPH08181035A JPH08181035A JP32208494A JP32208494A JPH08181035A JP H08181035 A JPH08181035 A JP H08181035A JP 32208494 A JP32208494 A JP 32208494A JP 32208494 A JP32208494 A JP 32208494A JP H08181035 A JPH08181035 A JP H08181035A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- chip capacitor
- internal electrodes
- capacitance
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【構成】 それぞれ異なる外部電極１２ａ、１２ｂに接
続された２組の内部電極１３ａ、１３ｂのうち一組の内
部電極１３ｂが他の一組の内部電極１３ａよりも小型化
されている積層チップコンデンサ１１。 【効果】 内部電極１３ａ、１３ｂの位置ずれによる静
電容量のバラツキを小さくすることができ、安定した静
電容量を有する信頼性の高い積層チップコンデンサを提
供することができる。
続された２組の内部電極１３ａ、１３ｂのうち一組の内
部電極１３ｂが他の一組の内部電極１３ａよりも小型化
されている積層チップコンデンサ１１。 【効果】 内部電極１３ａ、１３ｂの位置ずれによる静
電容量のバラツキを小さくすることができ、安定した静
電容量を有する信頼性の高い積層チップコンデンサを提
供することができる。
Description
【０００１】
【産業上の利用分野】本発明は積層チップコンデンサに
関し、より詳細にはＩＣパッケージ等へ実装される積層
チップコンデンサに関する。
関し、より詳細にはＩＣパッケージ等へ実装される積層
チップコンデンサに関する。
【０００２】
【従来の技術】コンデンサは電子機器になくてはならな
い回路素子であり、種々の要求に応じて様々なタイプの
コンデンサが用いられており、近年の電子回路の大容量
化、高速化、高密度化に伴い、このコンデンサの大容量
化、高周波化が要求されるようになってきている。この
ような要求に対応できるコンデンサの一つに、積層セラ
ミックコンデンサが挙げられる。これらの中でも、積層
セラミックチップコンデンサは大容量化の実現が可能で
あり、しかもパッケージ等への実装が容易であるため盛
んに用いられている。
い回路素子であり、種々の要求に応じて様々なタイプの
コンデンサが用いられており、近年の電子回路の大容量
化、高速化、高密度化に伴い、このコンデンサの大容量
化、高周波化が要求されるようになってきている。この
ような要求に対応できるコンデンサの一つに、積層セラ
ミックコンデンサが挙げられる。これらの中でも、積層
セラミックチップコンデンサは大容量化の実現が可能で
あり、しかもパッケージ等への実装が容易であるため盛
んに用いられている。
【０００３】図６はこの種の積層セラミックチップコン
デンサを模式的に示した一部切欠き斜視図であり、図中
２４は誘電体層を示している。
デンサを模式的に示した一部切欠き斜視図であり、図中
２４は誘電体層を示している。
【０００４】この積層セラミックチップコンデンサ２１
においては、積層された誘電体層２４の間に、右端部分
を除いて略全面に形成された内部電極２３ｂ、及び左端
部分を除いて略全面に形成された内部電極２３ａが一層
おきに多数存在しており、内部電極２３ｂは外部電極２
２ｂに、内部電極２３ａは外部電極２２ａに接続されて
いる。通常、１層の誘電体層２４の厚みは１５〜５０μ
ｍで、これが２０〜５０層積層されている。
においては、積層された誘電体層２４の間に、右端部分
を除いて略全面に形成された内部電極２３ｂ、及び左端
部分を除いて略全面に形成された内部電極２３ａが一層
おきに多数存在しており、内部電極２３ｂは外部電極２
２ｂに、内部電極２３ａは外部電極２２ａに接続されて
いる。通常、１層の誘電体層２４の厚みは１５〜５０μ
ｍで、これが２０〜５０層積層されている。
【０００５】このように構成された積層セラミックチッ
プコンデンサ２１では、内部電極２３ａと内部電極２３
ｂとの対向する誘電体層２４部分でそれぞれコンデンサ
が形成され、各コンデンサの静電容量値の総和が積層セ
ラミックチップコンデンサ２１の総静電容量値となるた
め、小型であっても大きな静電容量が得ることができ、
種々の電子機器に汎用されている。
プコンデンサ２１では、内部電極２３ａと内部電極２３
ｂとの対向する誘電体層２４部分でそれぞれコンデンサ
が形成され、各コンデンサの静電容量値の総和が積層セ
ラミックチップコンデンサ２１の総静電容量値となるた
め、小型であっても大きな静電容量が得ることができ、
種々の電子機器に汎用されている。
【０００６】最近、このような積層セラミックチップコ
ンデンサ２１においても、電子機器の小型化のために、
より小型のものが求められるようになっている。
ンデンサ２１においても、電子機器の小型化のために、
より小型のものが求められるようになっている。
【０００７】
【発明が解決しようとする課題】しかしながら、積層セ
ラミックチップコンデンサ２１が小型化するにつれて、
静電容量のバラツキが大きくなる傾向が生じている。積
層セラミックチップコンデンサ２１の製造過程において
は、内部電極となるＰｄ、Ｐｔ−Ｐｄ、Ａｇ−Ｐｄ等を
含有する導電性ペーストを、誘電体層となるＢａＴｉＯ
3 等の粉末を含むグリーンシート上に印刷、乾燥させた
後、これらを積層し、焼成することにより製造してい
る。しかし、これらグリーンシートの積層過程において
内部電極となる導電性ペーストの印刷層が位置ずれを起
こしやすく、このために製造された積層セラミックチッ
プコンデンサ２１中の向かい合う（重複する）内部電極
２３ａ、２３ｂの面積が小さいほど大きなバラツキを生
じ易く、結果的に静電容量のバラツキが大きくなるとい
う課題があった。積層セラミックチップコンデンサ２１
の静電容量の精度が低下すると、この積層セラミックチ
ップコンデンサ２１が実装された電子回路が設計通りの
特性を示さなくなる場合も考えられる。
ラミックチップコンデンサ２１が小型化するにつれて、
静電容量のバラツキが大きくなる傾向が生じている。積
層セラミックチップコンデンサ２１の製造過程において
は、内部電極となるＰｄ、Ｐｔ−Ｐｄ、Ａｇ−Ｐｄ等を
含有する導電性ペーストを、誘電体層となるＢａＴｉＯ
3 等の粉末を含むグリーンシート上に印刷、乾燥させた
後、これらを積層し、焼成することにより製造してい
る。しかし、これらグリーンシートの積層過程において
内部電極となる導電性ペーストの印刷層が位置ずれを起
こしやすく、このために製造された積層セラミックチッ
プコンデンサ２１中の向かい合う（重複する）内部電極
２３ａ、２３ｂの面積が小さいほど大きなバラツキを生
じ易く、結果的に静電容量のバラツキが大きくなるとい
う課題があった。積層セラミックチップコンデンサ２１
の静電容量の精度が低下すると、この積層セラミックチ
ップコンデンサ２１が実装された電子回路が設計通りの
特性を示さなくなる場合も考えられる。
【０００８】本発明はこのような課題に鑑みなされたも
のであり、内部電極に位置ずれがあっても静電容量にバ
ラツキが生じず、安定した静電容量を有する信頼性の高
い積層チップコンデンサを提供することを目的としてい
る。
のであり、内部電極に位置ずれがあっても静電容量にバ
ラツキが生じず、安定した静電容量を有する信頼性の高
い積層チップコンデンサを提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る積層チップコンデンサは、それぞれ異な
る外部電極に接続された２組の内部電極のうち一組の内
部電極が他の一組の内部電極よりも小型化されているこ
とを特徴としている。
に本発明に係る積層チップコンデンサは、それぞれ異な
る外部電極に接続された２組の内部電極のうち一組の内
部電極が他の一組の内部電極よりも小型化されているこ
とを特徴としている。
【００１０】本発明に係る積層チップコンデンサにおい
ては、内部電極の寸法以外には、特に制限されるような
条件はなく、例えば誘電体、内部電極、外部電極等は従
来より用いられている材質のものを用いることができ、
その大きさや内部電極の層数等も用途や静電容量等に応
じて適宜選択を行えばよい。
ては、内部電極の寸法以外には、特に制限されるような
条件はなく、例えば誘電体、内部電極、外部電極等は従
来より用いられている材質のものを用いることができ、
その大きさや内部電極の層数等も用途や静電容量等に応
じて適宜選択を行えばよい。
【００１１】内部電極の材料としては、例えばＡｕ、Ａ
ｇ、Ｃｕ、ＡｇＰｄ、Ｗ、Ｍｏ、Ｔａ等、及びこれらを
主成分とする金属を用いることができ、誘電体材料とし
ては、例えばＢａＴｉＯ3 ，ＳｒＴｉＯ3 等を用いるこ
とができる。
ｇ、Ｃｕ、ＡｇＰｄ、Ｗ、Ｍｏ、Ｔａ等、及びこれらを
主成分とする金属を用いることができ、誘電体材料とし
ては、例えばＢａＴｉＯ3 ，ＳｒＴｉＯ3 等を用いるこ
とができる。
【００１２】また、前記した通常用いられている材料の
他にも、例えば半導体、絶縁体材料を用いることがで
き、この場合には、例えばＳｉ、Ｓｉ酸化物、Ｓｉ窒化
物、ＧａＡｓ等のIV−Ｖ族化合物、II−VI族化合物、セ
ラミックス、ガラス、プラスチック等の材料を用いるこ
とができる。
他にも、例えば半導体、絶縁体材料を用いることがで
き、この場合には、例えばＳｉ、Ｓｉ酸化物、Ｓｉ窒化
物、ＧａＡｓ等のIV−Ｖ族化合物、II−VI族化合物、セ
ラミックス、ガラス、プラスチック等の材料を用いるこ
とができる。
【００１３】
【作用】図１（ａ）は本発明に係る積層チップコンデン
サを模式的に示した平面図であり、（ｂ）は（ａ）図に
おけるｂ−ｂ線断面図であり、（ｃ）は（ａ）図におけ
るｃ−ｃ線断面図である。内部電極１３ａ、１３ｂの面
積が異なる他は、図６に示した従来の積層セラミックス
チップコンデンサ２１とその構成はほぼ同様であるの
で、ここでは内部電極１３ａ、１３ｂについてのみ説明
する。
サを模式的に示した平面図であり、（ｂ）は（ａ）図に
おけるｂ−ｂ線断面図であり、（ｃ）は（ａ）図におけ
るｃ−ｃ線断面図である。内部電極１３ａ、１３ｂの面
積が異なる他は、図６に示した従来の積層セラミックス
チップコンデンサ２１とその構成はほぼ同様であるの
で、ここでは内部電極１３ａ、１３ｂについてのみ説明
する。
【００１４】図１（ａ）に示したように、積層チップコ
ンデンサ１１の内部に形成された内部電極１３ａ、１３
ｂはその面積がお互いに異なる。すなわち、右側の外部
電極１２ａに接続されている内部電極１３ａは通常の大
きさであるが、左側の外部電極１２ｂに接続されている
内部電極１３ｂは、内部電極１３ａに比べてその面積が
かなり小さく、小型になっている。従って、形成された
内部電極同士１３ａ、１３ｂに位置ずれが起こっても、
向かい合う（重複する）内部電極１３ａ、１３ｂの面積
は変化せず、従って常に一定の静電容量を有する積層チ
ップコンデンサ１１が製造されることになる。
ンデンサ１１の内部に形成された内部電極１３ａ、１３
ｂはその面積がお互いに異なる。すなわち、右側の外部
電極１２ａに接続されている内部電極１３ａは通常の大
きさであるが、左側の外部電極１２ｂに接続されている
内部電極１３ｂは、内部電極１３ａに比べてその面積が
かなり小さく、小型になっている。従って、形成された
内部電極同士１３ａ、１３ｂに位置ずれが起こっても、
向かい合う（重複する）内部電極１３ａ、１３ｂの面積
は変化せず、従って常に一定の静電容量を有する積層チ
ップコンデンサ１１が製造されることになる。
【００１５】但し、内部電極１３ａ、１３ｂの位置ずれ
（図１（ａ）の紙面における上下方向のずれ）が大きく
なり、小型の内部電極１３ｂの端部が隣接する面積の大
きな内部電極１３ａの端部に近づくと、電極端における
寄生静電容量（フリンジング静電容量）の影響が出て、
静電容量に変化が生じるようになる。
（図１（ａ）の紙面における上下方向のずれ）が大きく
なり、小型の内部電極１３ｂの端部が隣接する面積の大
きな内部電極１３ａの端部に近づくと、電極端における
寄生静電容量（フリンジング静電容量）の影響が出て、
静電容量に変化が生じるようになる。
【００１６】図２は平行平板コンデンサを例にとってフ
リンジング静電容量の影響を示した概念図である。図２
に示しているように電気力線１６が電極１５に挟まれた
部分のみでなく、挟まれた部分の周囲にも発生するた
め、フリンジング静電容量の影響を受けないときに比べ
て静電容量が小さくなる。従って、図１に示した積層チ
ップコンデンサ１１の場合には、内部電極１３ａ、１３
ｂ同士のずれを見込んでも静電容量が影響を受けない程
度に小型の内部電極１３ｂの大きさを設計するのが好ま
しい。
リンジング静電容量の影響を示した概念図である。図２
に示しているように電気力線１６が電極１５に挟まれた
部分のみでなく、挟まれた部分の周囲にも発生するた
め、フリンジング静電容量の影響を受けないときに比べ
て静電容量が小さくなる。従って、図１に示した積層チ
ップコンデンサ１１の場合には、内部電極１３ａ、１３
ｂ同士のずれを見込んでも静電容量が影響を受けない程
度に小型の内部電極１３ｂの大きさを設計するのが好ま
しい。
【００１７】そこで、具体的にフリンジング静電容量の
影響について解析を行った。
影響について解析を行った。
【００１８】図３は、前記解析に使用した電極同士の位
置関係を模式的に示した概念図であり、実際に使用した
積層チップコンデンサは内部電極１３ａが２個、及び小
型の内部電極が１個形成されている他は図１に示した積
層チップコンデンサ１１の構成と同様である。また、図
中、ｄは内部電極１３ａ、１３ｂ間の距離を示してお
り、ｘは内部電極１３ａの端部と小型の内部電極１３ｂ
の端部との水平距離を示している。
置関係を模式的に示した概念図であり、実際に使用した
積層チップコンデンサは内部電極１３ａが２個、及び小
型の内部電極が１個形成されている他は図１に示した積
層チップコンデンサ１１の構成と同様である。また、図
中、ｄは内部電極１３ａ、１３ｂ間の距離を示してお
り、ｘは内部電極１３ａの端部と小型の内部電極１３ｂ
の端部との水平距離を示している。
【００１９】この静電容量の解析においては、有限要素
法による電磁界解析ソフトであるＨＦＳＳ（High Frequ
ency Simulation System）を用い、図中の小型内部電極
１３ｂを中央から徐々に右側に移動させた際の静電容量
の変化を計算した。図４は前記計算の結果を示したグラ
フであり、縦軸にＣ／Ｃ0 を、横軸にｘ／ｄをとってい
る。なお、Ｃは小型の内部電極１３ｂが所定の位置より
ずれた場合の静電容量であり、Ｃ0 は電極ずれがない場
合の静電容量である。
法による電磁界解析ソフトであるＨＦＳＳ（High Frequ
ency Simulation System）を用い、図中の小型内部電極
１３ｂを中央から徐々に右側に移動させた際の静電容量
の変化を計算した。図４は前記計算の結果を示したグラ
フであり、縦軸にＣ／Ｃ0 を、横軸にｘ／ｄをとってい
る。なお、Ｃは小型の内部電極１３ｂが所定の位置より
ずれた場合の静電容量であり、Ｃ0 は電極ずれがない場
合の静電容量である。
【００２０】図４に示した結果より明らかなように、ｘ
／ｄが１以上、すなわちｘ≧ｄであればＣ／Ｃ0 が０．
９５を超え、静電容量の変化が５％未満となり、実質的
に静電容量に変化がないとみなせる。
／ｄが１以上、すなわちｘ≧ｄであればＣ／Ｃ0 が０．
９５を超え、静電容量の変化が５％未満となり、実質的
に静電容量に変化がないとみなせる。
【００２１】
【実施例】以下、本発明に係る積層チップコンデンサの
実施例を図面に基づいて説明する。
実施例を図面に基づいて説明する。
【００２２】上記「作用」の欄の説明に用いた図１に示
した積層チップコンデンサ１１は、実施例に係る積層チ
ップコンデンサを模式的に示したものであり、概略その
構成については説明を行ったので、ここでは主に電極の
寸法について説明する。
した積層チップコンデンサ１１は、実施例に係る積層チ
ップコンデンサを模式的に示したものであり、概略その
構成については説明を行ったので、ここでは主に電極の
寸法について説明する。
【００２３】形成される内部電極１３ａの幅をＷａ、長
さをＬａ、内部電極１３ａと側面に形成された外部電極
１２ｂとの間の距離をＳａとし、内部電極１３ｂの幅を
Ｗｂ、長さをＬｂ、内部電極１３ｂと側面に形成された
外部電極１２ａとの間の距離をＳｂとする。
さをＬａ、内部電極１３ａと側面に形成された外部電極
１２ｂとの間の距離をＳａとし、内部電極１３ｂの幅を
Ｗｂ、長さをＬｂ、内部電極１３ｂと側面に形成された
外部電極１２ａとの間の距離をＳｂとする。
【００２４】まず、図１（ａ）に示した図面において上
下方向となる積層チップコンデンサ１１の内部電極１３
ａ、１３ｂ同士の重なり具合について検討する。
下方向となる積層チップコンデンサ１１の内部電極１３
ａ、１３ｂ同士の重なり具合について検討する。
【００２５】図５は、小型の内部電極１３ｂとこの内部
電極１３ｂに隣接する二つの内部電極１３ａとの間の重
なり具合を模式的に示した概略図であり、内部電極１３
ａ、１３ｂずれの最大値を内部電極１３ａの幅Ｗａのｅ
倍と仮定している。
電極１３ｂに隣接する二つの内部電極１３ａとの間の重
なり具合を模式的に示した概略図であり、内部電極１３
ａ、１３ｂずれの最大値を内部電極１３ａの幅Ｗａのｅ
倍と仮定している。
【００２６】図５に示しているように、このときの上側
に隣接する内部電極１３ａと下側に隣接する内部電極１
３ａとのずれの最大値は２ｅＷａとなり、前記両電極１
３ａの重なり部分の幅は、（１−２ｅ）Ｗａとなる。
に隣接する内部電極１３ａと下側に隣接する内部電極１
３ａとのずれの最大値は２ｅＷａとなり、前記両電極１
３ａの重なり部分の幅は、（１−２ｅ）Ｗａとなる。
【００２７】上記「作用」の欄で説明したように、内部
電極１３ａ、１３ｂ同士がフリンジング静電容量の影響
を受けないためには、小型の内部電極１３ｂは前記した
ように隣接する内部電極１３ａの重なり部分の内側で、
しかも前記重なり部分の両端から内部電極１３ａ、１３
ｂ間の幅ｄよりも内側に位置しなければならない。小型
の内部電極１３ｂの左右のずれの最大値もｅＷａとな
る。以上の関係を考慮に入れると下記の数１式の関係を
満たせば内部電極１３ａ、１３ｂ同士がフリンジング静
電容量の影響を受けることはない。
電極１３ａ、１３ｂ同士がフリンジング静電容量の影響
を受けないためには、小型の内部電極１３ｂは前記した
ように隣接する内部電極１３ａの重なり部分の内側で、
しかも前記重なり部分の両端から内部電極１３ａ、１３
ｂ間の幅ｄよりも内側に位置しなければならない。小型
の内部電極１３ｂの左右のずれの最大値もｅＷａとな
る。以上の関係を考慮に入れると下記の数１式の関係を
満たせば内部電極１３ａ、１３ｂ同士がフリンジング静
電容量の影響を受けることはない。
【００２８】
【数１】（１−２ｅ）Ｗａ≧２ｄ＋Ｗｂ＋２ｅＷ 上記数１式より、小型電極の幅Ｗｂは下記の数２式の関
係を満たすのが好ましい。
係を満たすのが好ましい。
【００２９】
【数２】Ｗｂ≦（１−４ｅ）Ｗａ−２ｄ 次に、図１（ａ）に示した図面において左右方向となる
内部電極１３ａ、１３ｂ同士の重なり具合について検討
する。
内部電極１３ａ、１３ｂ同士の重なり具合について検討
する。
【００３０】上記の場合と同様に、内部電極１３ａ、１
３ｂ同士の左右方向の重なり具合についても、フリンジ
ング静電容量の影響を受けないためには、外部電極１２
ａ、１２ｂから内部電極１３ａ、１３ｂの端部までの距
離が内部電極１３ａ、１３ｂ間の間隔ｄよりも大きいの
が好ましく、そのためには下記の数３式の条件を満たす
のが好ましい。
３ｂ同士の左右方向の重なり具合についても、フリンジ
ング静電容量の影響を受けないためには、外部電極１２
ａ、１２ｂから内部電極１３ａ、１３ｂの端部までの距
離が内部電極１３ａ、１３ｂ間の間隔ｄよりも大きいの
が好ましく、そのためには下記の数３式の条件を満たす
のが好ましい。
【００３１】
【数３】Ｓａ，Ｓｂ≧ｄ その他の部分の寸法については、特に限定されるもので
はなく、設計する積層チップコンデンサの用途や静電容
量によって適宜選択すればよい。
はなく、設計する積層チップコンデンサの用途や静電容
量によって適宜選択すればよい。
【００３２】次に、具体的に内部電極１３ａ、１３ｂ等
の寸法を計算した実施例について説明する。
の寸法を計算した実施例について説明する。
【００３３】本実施例において、電極ずれの最大値を１
０％とすると、ｅ＝０．１であり、このときの大型の内
部電極１３ａの幅Ｗａを２ｍｍ、長さＬａを４ｍｍ、電
極の厚みを約１０μｍ、電極の間隔ｄを５０μｍとすれ
ば、上記数２式より小型の内部電極１３ｂの幅Ｗｂは
１．１ｍｍ以下であるのが好ましい。また、内部電極１
３ｂの長さＬｂも４ｍｍ以下で、外部電極１２ａ、１２
ｂと内部電極１３ａ、１３ｂの端部との距離が５０μｍ
以上あるのが好ましい。
０％とすると、ｅ＝０．１であり、このときの大型の内
部電極１３ａの幅Ｗａを２ｍｍ、長さＬａを４ｍｍ、電
極の厚みを約１０μｍ、電極の間隔ｄを５０μｍとすれ
ば、上記数２式より小型の内部電極１３ｂの幅Ｗｂは
１．１ｍｍ以下であるのが好ましい。また、内部電極１
３ｂの長さＬｂも４ｍｍ以下で、外部電極１２ａ、１２
ｂと内部電極１３ａ、１３ｂの端部との距離が５０μｍ
以上あるのが好ましい。
【００３４】
【発明の効果】以上詳述したように本発明に係る積層チ
ップコンデンサにあっては、それぞれ異なる外部電極に
接続された２組の内部電極のうち一組の内部電極が他の
一組の内部電極よりも小型化されているので、内部電極
の位置ずれによる静電容量のバラツキを小さくすること
ができ、安定した静電容量を有する信頼性の高い積層チ
ップコンデンサを提供することができる。
ップコンデンサにあっては、それぞれ異なる外部電極に
接続された２組の内部電極のうち一組の内部電極が他の
一組の内部電極よりも小型化されているので、内部電極
の位置ずれによる静電容量のバラツキを小さくすること
ができ、安定した静電容量を有する信頼性の高い積層チ
ップコンデンサを提供することができる。
【図１】（ａ）は本発明に係る積層チップコンデンサを
模式的に示した平面図であり、（ｂ）は（ａ）図におけ
るｂ−ｂ線断面図であり、（ｃ）は（ａ）図におけるｃ
−ｃ線断面図である。
模式的に示した平面図であり、（ｂ）は（ａ）図におけ
るｂ−ｂ線断面図であり、（ｃ）は（ａ）図におけるｃ
−ｃ線断面図である。
【図２】平行平板コンデンサにおけるフリンジング静電
容量の影響を示した概念図である。
容量の影響を示した概念図である。
【図３】フリンジング静電容量の影響について解析を行
う際に使用した積層チップコンデンサの電極同士の位置
関係を模式的に示した概念図である。
う際に使用した積層チップコンデンサの電極同士の位置
関係を模式的に示した概念図である。
【図４】有限要素法による電磁界解析ソフトであるＨＦ
ＳＳを用い、小型内部電極を移動させた際の静電容量の
変化を計算した結果を示したグラフである。
ＳＳを用い、小型内部電極を移動させた際の静電容量の
変化を計算した結果を示したグラフである。
【図５】小型の内部電極とその上下に隣接する二つの大
型の内部電極と図１（ａ）の図面における上下方向の重
なり具合を模式的に示した概略図である。
型の内部電極と図１（ａ）の図面における上下方向の重
なり具合を模式的に示した概略図である。
【図６】積層セラミックスチップコンデンサを模式的に
示した一部切欠き斜視図である。
示した一部切欠き斜視図である。
１１ 積層チップコンデンサ １２ａ、１２ｂ 外部電極 １３ａ、１３ｂ 内部電極
Claims (1)
- 【請求項１】 それぞれ異なる外部電極に接続された２
組の内部電極のうち一組の内部電極が他の一組の内部電
極よりも小型化されていることを特徴とする積層チップ
コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32208494A JPH08181035A (ja) | 1994-12-26 | 1994-12-26 | 積層チップコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32208494A JPH08181035A (ja) | 1994-12-26 | 1994-12-26 | 積層チップコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181035A true JPH08181035A (ja) | 1996-07-12 |
Family
ID=18139741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32208494A Pending JPH08181035A (ja) | 1994-12-26 | 1994-12-26 | 積層チップコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181035A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217140A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 積層型電子部品およびその製法 |
| WO2002032002A1 (fr) * | 2000-10-06 | 2002-04-18 | Matsushita Electric Industrial Co., Ltd. | Module de commutation composite haute frequence |
| JP2006041058A (ja) * | 2004-07-23 | 2006-02-09 | Tdk Corp | 積層型チップバリスタ |
| JP2009218363A (ja) * | 2008-03-10 | 2009-09-24 | Tdk Corp | 貫通型積層コンデンサ |
| WO2010035879A1 (ja) * | 2008-09-26 | 2010-04-01 | ソニー株式会社 | 静電容量素子及び共振回路 |
| US20140293501A1 (en) * | 2013-04-02 | 2014-10-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US20170186540A1 (en) * | 2015-12-29 | 2017-06-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
-
1994
- 1994-12-26 JP JP32208494A patent/JPH08181035A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9373592B2 (en) | 1997-04-08 | 2016-06-21 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| JP2001217140A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 積層型電子部品およびその製法 |
| JP4702972B2 (ja) * | 2000-01-31 | 2011-06-15 | 京セラ株式会社 | 積層型電子部品およびその製法 |
| WO2002032002A1 (fr) * | 2000-10-06 | 2002-04-18 | Matsushita Electric Industrial Co., Ltd. | Module de commutation composite haute frequence |
| US6856213B2 (en) | 2000-10-06 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | High frequency composite switch module |
| JP2006041058A (ja) * | 2004-07-23 | 2006-02-09 | Tdk Corp | 積層型チップバリスタ |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| JP2009218363A (ja) * | 2008-03-10 | 2009-09-24 | Tdk Corp | 貫通型積層コンデンサ |
| US8736401B2 (en) | 2008-09-26 | 2014-05-27 | Dexerials Corporation | Capacitance device and resonance circuit |
| US9337796B2 (en) | 2008-09-26 | 2016-05-10 | Dexerials Corporation | Capacitance device and resonance circuit |
| WO2010035879A1 (ja) * | 2008-09-26 | 2010-04-01 | ソニー株式会社 | 静電容量素子及び共振回路 |
| US20140293501A1 (en) * | 2013-04-02 | 2014-10-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| US20170186540A1 (en) * | 2015-12-29 | 2017-06-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
| US10090107B2 (en) * | 2015-12-29 | 2018-10-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component having first internal electrode base patterns exposed to an end and opposing side surfaces of a body, and method of manufacturing the same |
| US10249437B2 (en) | 2015-12-29 | 2019-04-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component with side parts on external surfaces, and method of manufacturing the same |
| US10340087B2 (en) | 2015-12-29 | 2019-07-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component having first internal electrode base patterns exposed to an end and opposing side surfaces of a body, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100408184B1 (ko) | 인덕터 | |
| US5344695A (en) | Dielectric filter having coupling electrodes for connecting resonator electrodes, and method of adjusting frequency characteristic of the filter | |
| EP1297543B1 (en) | Ceramic multilayer capacitor array | |
| US7644480B2 (en) | Method for manufacturing multilayer chip capacitor | |
| JPH07326536A (ja) | セラミックコンデンサ | |
| US3896354A (en) | Monolithic ceramic capacitor | |
| JPH0257325B2 (ja) | ||
| JP2004516676A (ja) | 電気的な多層半導体および該素子を備えている障害防止回路 | |
| JPH08181035A (ja) | 積層チップコンデンサ | |
| JP2004180032A (ja) | 誘電体フィルタ | |
| JPH0897070A (ja) | セラミックコンデンサ | |
| JP2966873B2 (ja) | キャパシタおよびその製造方法 | |
| JP4469719B2 (ja) | 多重共振器フィルタ | |
| US20220140070A1 (en) | Capacitor structure | |
| JPH08172026A (ja) | コンデンサ | |
| JP3102358B2 (ja) | トリミングコンデンサおよびそのトリミング方法 | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JPH0897603A (ja) | 積層型誘電体フィルタ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP2000106321A (ja) | 積層セラミックコンデンサ | |
| JP3266477B2 (ja) | 積層コンデンサの製造方法 | |
| JPH0727140U (ja) | 積層チップコンデンサ | |
| JPH06275462A (ja) | 積層チップコンデンサ及びその容量調整方法 | |
| JPH09260207A (ja) | 積層コンデンサの製造方法 | |
| JPH05327311A (ja) | 分布定数型フィルタ |