JP2005019824A - デカップリングコンデンサ - Google Patents
デカップリングコンデンサ Download PDFInfo
- Publication number
- JP2005019824A JP2005019824A JP2003184728A JP2003184728A JP2005019824A JP 2005019824 A JP2005019824 A JP 2005019824A JP 2003184728 A JP2003184728 A JP 2003184728A JP 2003184728 A JP2003184728 A JP 2003184728A JP 2005019824 A JP2005019824 A JP 2005019824A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- decoupling capacitor
- ground
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】出力端子に短時間で電流を供給することができるデカップリングコンデンサを提供する。
【解決手段】本発明のデカップリングコンデンサ１０は、矩形状をなす複数個の誘電体層１ａ〜１ｆを積層して直方体状の積層体１を形成するとともに、積層体１の内部に、間に誘電体層を挟んで対向する第１の内部電極５及び第２の内部電極６を配設し、積層体１の一側面に第１の内部電極５の一端に電気的に接続される入力端子２を配設し、また前記一側面と平行に配されている他の側面に第１の内部電極５の他端に接続される出力端子３と第２の内部電極６に接続されるグランド端子４とを相互に近接させて配設してなる。
【選択図】図２
【解決手段】本発明のデカップリングコンデンサ１０は、矩形状をなす複数個の誘電体層１ａ〜１ｆを積層して直方体状の積層体１を形成するとともに、積層体１の内部に、間に誘電体層を挟んで対向する第１の内部電極５及び第２の内部電極６を配設し、積層体１の一側面に第１の内部電極５の一端に電気的に接続される入力端子２を配設し、また前記一側面と平行に配されている他の側面に第１の内部電極５の他端に接続される出力端子３と第２の内部電極６に接続されるグランド端子４とを相互に近接させて配設してなる。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明はＣＰＵ等に電源を供給する回路に接続されるデカップリングコンデンサに関するものである。
【０００２】
【従来の技術】
従来より、ＣＰＵ等に電源を供給する回路には、ノイズ吸収等のデカップリングコンデンサが接続されている。
【０００３】
このようなデカップリングコンデンサとしては、例えば図５及び図６に示すように、矩形状を成す複数個の誘電体層４１ａ〜４１ｅを積層して成る積層体４１の内部に、間に誘電体層を挟んで対向する第１の内部電極４５及び第２の内部電極４６を配設し、積層体４１の側面に第１の内部電極４５の一端に電気的に接続される入力端子４２、他の側面に第１の内部電極４５多端に接続される出力端子４３を配設し、入力端子４２及び出力端子４３が形成されない他の側面には、第２の内部電極４６に接続されるグランド端子４４を配設した構造のものが知られている。係るデカップリングコンデンサ４０は、第１の内部電極４５及び第２の内部電極４６との間で静電容量を形成する構成となっており、回路的には、グランド電位に接続されるコンデンサが、電源とＣＰＵとの間に並列に配置されることとなる。
【０００４】
【特許文献１】
特開２００３−１００５５２号公報
【０００５】
【発明が解決しようとする課題】
一方、デカップリングコンデンサには、出力端子４３に接続されるＣＰＵのスイッチ切り替え時に、入力端子４２に接続される電源から供給される電流では間に合わないため、デカップリングコンデンサ内に充電された電流をＣＰＵに供給する機能も必要とされている。
【０００６】
しかしながら、従来のデカップリングコンデンサにおいては、動作速度がより速くなってきている最近のＣＰＵに接続される場合には、スイッチ切り替えに対する電流の供給に時間がかかるため、ＣＰＵの高速スイッチングが正常に出来ないという問題を有している。
【０００７】
即ち、高速スイッチングにおいては、電流が瞬時に供給される電流源はコンデンサであるが、コンデンサ内部の配線に存在する寄生インダクタンスが瞬時に電流を供給するのを妨げている。
【０００８】
本発明は上記欠点に鑑み案出されたもので、その目的は、出力端子に短時間で電流を供給することができるデカップリングコンデンサを提供することにある。
【０００９】
【課題を解決するための手段】
本発明のデカップリングコンデンサは、矩形状をなす複数個の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部に、間に誘電体層を挟んで対向する第１の内部電極及び第２の内部電極を配設し、前記積層体の一側面に第１の内部電極の一端に電気的に接続される入力端子を配設し、また前記一側面と平行に配されている他の側面に第１の内部電極の他端に接続される出力端子と第２の内部電極に接続されるグランド端子とを相互に近接させて配設してなるものである。
【００１０】
また本発明のデカップリングコンデンサは、前記第１の内部電極は出力端子に向かって延びる帯状の出力用導出部を、前記第２の内部電極はグランド端子に向かって延びる帯状のグランド用導出部を有しており、前記入力端子及び出力端子間に電流が流れる際、出力用導出部及びグランド用導出部を流れる電流が反対方向に流れることを特徴とするものである。
【００１１】
更に本発明のデカップリングコンデンサは、前記第１の内部電極と前記第２の内部電極とが複数個ずつ設けられ、かつ前記誘電体層の積層方向に交互に配設されていることを特徴とするものである。
【００１２】
また本発明のデカップリングコンデンサは、前記出力端子及びグランド端子が前記積層体の他の側面上に複数個ずつ交互に配置されており、前記第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子、グランド端子に接続されていることを特徴とするものである。
【００１３】
本発明のデカップリングコンデンサによれば、積層体の一側面に第１の内部電極の一端に電気的に接続される入力端子を配設し、また前記一側面と平行に配されている他の側面に、第１の内部電極の他端に接続される出力端子と、第２の内部電極に接続されるグランド端子とを相互に近接させて配設したことから、グランド端子から最短距離で出力端子に電流が供給されるので、出力端子から電流が供給される時間を短くすることができる。従って、出力端子に接続されるＣＰＵのスイッチ切り替えに対しても、切り替えに対して短時間で電流を供給できるので、ＣＰＵで処理される信号のノイズを平滑にすることが可能となる。
【００１４】
また本発明のデカップリングコンデンサによれば、入力端子及び出力端子間に電流が流れる際、出力用導出部及びグランド用導出部を流れる電流が反対方向に流れることから、電流の流れる方向に対して発生する自己インダクタンスが互いに相殺するようになり、出力端子から見たインダクタンスが低減される。一方、出力端子とグランド端子とを近接させていることにより、出力用導出部及びグランド用導出部を流れる電流に対して発生する自己インダクタンスは、効果的に相殺されるようになる。
【００１５】
更に本発明のデカップリングコンデンサによれば、前記第１の内部電極と前記第２の内部電極とが複数個ずつ設けられ、かつ前記誘電体層の積層方向に交互に配設されていることにより、静電容量を大きくすることができるので、出力端子に供給する電流の量を増やすことができる。
【００１６】
また本発明のデカップリングコンデンサによれば、前記出力端子及びグランド端子が前記積層体の他の側面上に複数個ずつ交互に配置されており、前記第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子、グランド端子に接続されていることから、入力端子から出力端子への電流が分散されるので、自己インダクタンスが低減される上に、並列に構成されるので、デカップリングコンデンサ全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１８】
図１は本発明の一実施形態に係るデカップリングコンデンサの外観斜視図、図２は図１のデカップリングコンデンサの分解斜視図であり、１は積層体、２は入力端子、３は出力端子、４はグランド端子、５は第１の内部電極、６は第２の内部電極である。
【００１９】
同図に示すデカップリングコンデンサは、矩形状を成す複数個の誘電体層１ａ〜１ｆを積層して直方体状の積層体１を形成するとともに、積層体１の内部に、間に誘電体層を挟んで対向する第１の内部電極５及び第２の内部電極６を配設し、積層体１の側面には、第１の内部電極５に電気的に接続される入力端子２及び出力端子３、第２の内部電極６に電気的に接続されるグランド端子４をそれぞれ設けた構造を有している。
【００２０】
積層体１を構成する誘電体層１ａ〜１ｆは、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を主成分とする誘電体材料からなり、その厚みは例えば１〜２５μｍに設定される。
【００２１】
係る構成の積層体１は、誘電体材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状になすとともに、これを従来周知のドクターブレード法等によって所定形状、所定厚みのセラミックグリーンシートと成し、しかる後、得られたセラミックグリーンシートを従来周知のグリーンシート積層法等にて所定の枚数だけ積層・圧着させることによりセラミックグリーンシートの積層体を形成し、最後に積層体を、例えば、１１００℃〜１４００℃の温度で焼成することによって製作される。
【００２２】
積層体１の内部に形成される第１の内部電極５及び第２の内部電極６は、Ａｇ、Ｎｉ、Ｃｕあるいはこれらの合金を主成分とする金属材料からなり、その厚みは例えば１〜５μｍに設定される。
【００２３】
かかる第１の内部電極５及び第２の内部電極６は、金属材料の粉末に、ガラスフリットと、有機バインダと溶剤とからなるビヒクルとを混合して得た導体ペーストを、上述したセラミックグリーンシートの積層前に各セラミックグリーンシートの一主面に従来周知のスクリーン印刷法等によって所定パターンに印刷・塗布しておくことにより各セラミックグリーンシート間に介在され、セラミックグリーンシートの積層体を焼成する際に同時焼成されて第１の内部電極５、第２の内部電極６となる。
【００２４】
本実施形態においては、第１の内部電極５、第２の内部電極６は、積層体１の内部に複数個ずつ設けられ、かつ、それぞれは誘電体層の積層方向に交互に配設されるようにしている。
【００２５】
積層体１の側面に形成される入力端子２、出力端子３及びグランド端子４は、Ｃｕを主成分とする金属材料からなる外部電極、その厚みは例えば５〜３０μｍに設定される。また、これらの金属材料の表面には、メッキが被膜されており、その材料としては、実装時に半田と接合されやすくするために、Ｓｎメッキや半田メッキ等が用いられ、更に、半田耐性を高める目的で、Ｎｉメッキを中間に形成する。
【００２６】
かかる外部電極は、上述した金属材料の粉末に、有機バインダと溶剤とからなるビヒクルを混合して得たペーストを、従来周知のスクリーン印刷法等によって印刷・塗布し、積層体１の側面に所定形状・所定厚みを有した厚膜と成し、しかる後、積層体１を７００〜９００℃で焼き付け、最後に電気メッキ法等を用いて表面にメッキを被膜することにより、形成される。尚、印刷・塗布したときに、ペーストが積層体１の上面、下面及び他の側面に回り込み、外部電極の一部を形成している。
【００２７】
このような構成のデカップリングコンデンサは、第１の内部電極５及び第２の内部電極６との間で静電容量を形成する構成となっており、回路的には、グランド電位に接続されるコンデンサが、電源とＣＰＵとの間に並列に配置されることとなる。
【００２８】
尚、本実施形態においては、第１の内部電極５と第２の内部電極６とが複数個ずつ設けられ、かつ誘電体層の積層方向に交互に配設されており、これによって静電容量を増やし、出力端子３に供給する電流の量を大きくしている。
【００２９】
また、出力端子３は、第１の内部電極５から出力端子３に向かって延びる帯状の出力用導出部５ａを介して接続しており、グランド端子４は、第２の内部電極６からグランド端子４に向かって延びる帯状のグランド端子６ａを介して接続している。
【００３０】
本実施形態のデカップリングコンデンサ１０は、積層体１の一側面に第１の内部電極５の一端に電気的に接続される入力端子２を配設し、また前記一側面と平行に配されている他の側面に、第１の内部電極５の他端に接続される出力端子３と、第２の内部電極６に接続されるグランド端子４とを相互に近接させて配設したことから、グランド端子４から最短距離で出力端子３に電流が供給されるので、出力端子３から電流が供給される時間を短くすることができる。従って、出力端子３に接続されるＣＰＵのスイッチ切り替えに対しても、切り替えに対して短時間で電流を供給できるので、ＣＰＵで処理される信号のノイズを平滑にすることが可能となる。
【００３１】
また、デカップリングコンデンサ１０を基板に実装する場合においては、出力端子３とグランド端子４を配設した側面をＣＰＵを搭載した側に配置しておけば、更にその効果を高めることができる。
【００３２】
一方、本実施形態においては、図３に示すように、入力端子２及び出力端子３間に電流が流れる際、出力用導出部５ａ及びグランド用導出部６ａを流れる電流が反対方向に流れることから、電流の流れる方向に対して発生する自己インダクタンスが互いに相殺するようになり、出力端子から見たインダクタンスが低減される。一方、出力端子３とグランド端子４とを近接させていることにより、出力用導出部５ａ及びグランド用導出部６ａを流れる電流に対して発生する自己インダクタンスは、効果的に相殺されるようになる。
【００３３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３４】
例えば、上述した実施形態においては、出力端子３及びグランド端子４は、入力端子２を配設した積層体１の一側面と平行に配されている他の側面に配設しているが、これに限らず、例えば図４に示すように、出力端子２３及びグランド端子２４が積層体２１の他の側面上に交互に配置し、第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子２３、グランド端子２４に接続されていることから、入力端子から出力端子への電流が分散されるので、自己インダクタンスが低減される上に、並列に構成されるので、デカップリングコンデンサ２０全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【００３５】
また本実施形態においては、出力端子３及びグランド端子４は、積層体１の一側面に一つずつ形成しているが、これに限らず、一側面に複数個ずつ交互に形成しても良く、これによっても上述したように、入力端子から出力端子への電流が分散されるので、デカップリングコンデンサ全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【００３６】
【発明の効果】
本発明のデカップリングコンデンサによれば、積層体の一側面に第１の内部電極の一端に電気的に接続される入力端子を配設し、また前記一側面と平行に配されている他の側面に、第１の内部電極の他端に接続される出力端子と、第２の内部電極に接続されるグランド端子とを相互に近接させて配設したことから、グランド端子から最短距離で出力端子に電流が供給されるので、出力端子から電流が供給される時間を短くすることができる。従って、出力端子に接続されるＣＰＵのスイッチ切り替えに対しても、切り替えに対して短時間で電流を供給できるので、ＣＰＵで処理される信号のノイズを平滑にすることが可能となる。
【００３７】
また本発明のデカップリングコンデンサによれば、入力端子及び出力端子間に電流が流れる際、出力用導出部及びグランド用導出部を流れる電流が反対方向に流れることから、電流の流れる方向に対して発生する自己インダクタンスが互いに相殺するようになり、出力端子から見たインダクタンスが低減される。一方、出力端子とグランド端子とを近接させていることにより、出力用導出部及びグランド用導出部を流れる電流に対して発生する自己インダクタンスは、効果的に相殺されるようになる。
【００３８】
更に本発明のデカップリングコンデンサによれば、前記第１の内部電極と前記第２の内部電極とが複数個ずつ設けられ、かつ前記誘電体層の積層方向に交互に配設されていることにより、静電容量を大きくすることができるので、出力端子に供給する電流の量を増やすことができる。
【００３９】
また本発明のデカップリングコンデンサによれば、前記出力端子及びグランド端子が前記積層体の他の側面上に複数個ずつ交互に配置されており、前記第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子、グランド端子に接続されていることから、入力端子から出力端子への電流が分散されるので、自己インダクタンスが低減される上に、並列に構成されるので、デカップリングコンデンサ全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るデカップリングコンデンサの外観斜視図である。
【図２】図１のデカップリングコンデンサの分解斜視図である。
【図３】図１のデカップリングコンデンサの等価回路図である。
【図４】本発明の一実施形態に係るデカップリングコンデンサの外観斜視図である。
【図５】従来のデカップリングコンデンサの外観斜視図である。
【図６】図５のデカップリングコンデンサの分解斜視図である。
【符号の説明】
１、２１・・・積層体
１ａ〜１ｆ・・・誘電体層
２、２２・・・入力端子
３、２３・・・出力端子
４、２４・・・グランド端子
５・・・第１の内部電極
５ａ・・・出力用導出部
６・・・第２の内部電極
６ａ・・・グランド用導出部
１０、２０・・・デカップリングコンデンサ
【発明の属する技術分野】
本発明はＣＰＵ等に電源を供給する回路に接続されるデカップリングコンデンサに関するものである。
【０００２】
【従来の技術】
従来より、ＣＰＵ等に電源を供給する回路には、ノイズ吸収等のデカップリングコンデンサが接続されている。
【０００３】
このようなデカップリングコンデンサとしては、例えば図５及び図６に示すように、矩形状を成す複数個の誘電体層４１ａ〜４１ｅを積層して成る積層体４１の内部に、間に誘電体層を挟んで対向する第１の内部電極４５及び第２の内部電極４６を配設し、積層体４１の側面に第１の内部電極４５の一端に電気的に接続される入力端子４２、他の側面に第１の内部電極４５多端に接続される出力端子４３を配設し、入力端子４２及び出力端子４３が形成されない他の側面には、第２の内部電極４６に接続されるグランド端子４４を配設した構造のものが知られている。係るデカップリングコンデンサ４０は、第１の内部電極４５及び第２の内部電極４６との間で静電容量を形成する構成となっており、回路的には、グランド電位に接続されるコンデンサが、電源とＣＰＵとの間に並列に配置されることとなる。
【０００４】
【特許文献１】
特開２００３−１００５５２号公報
【０００５】
【発明が解決しようとする課題】
一方、デカップリングコンデンサには、出力端子４３に接続されるＣＰＵのスイッチ切り替え時に、入力端子４２に接続される電源から供給される電流では間に合わないため、デカップリングコンデンサ内に充電された電流をＣＰＵに供給する機能も必要とされている。
【０００６】
しかしながら、従来のデカップリングコンデンサにおいては、動作速度がより速くなってきている最近のＣＰＵに接続される場合には、スイッチ切り替えに対する電流の供給に時間がかかるため、ＣＰＵの高速スイッチングが正常に出来ないという問題を有している。
【０００７】
即ち、高速スイッチングにおいては、電流が瞬時に供給される電流源はコンデンサであるが、コンデンサ内部の配線に存在する寄生インダクタンスが瞬時に電流を供給するのを妨げている。
【０００８】
本発明は上記欠点に鑑み案出されたもので、その目的は、出力端子に短時間で電流を供給することができるデカップリングコンデンサを提供することにある。
【０００９】
【課題を解決するための手段】
本発明のデカップリングコンデンサは、矩形状をなす複数個の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部に、間に誘電体層を挟んで対向する第１の内部電極及び第２の内部電極を配設し、前記積層体の一側面に第１の内部電極の一端に電気的に接続される入力端子を配設し、また前記一側面と平行に配されている他の側面に第１の内部電極の他端に接続される出力端子と第２の内部電極に接続されるグランド端子とを相互に近接させて配設してなるものである。
【００１０】
また本発明のデカップリングコンデンサは、前記第１の内部電極は出力端子に向かって延びる帯状の出力用導出部を、前記第２の内部電極はグランド端子に向かって延びる帯状のグランド用導出部を有しており、前記入力端子及び出力端子間に電流が流れる際、出力用導出部及びグランド用導出部を流れる電流が反対方向に流れることを特徴とするものである。
【００１１】
更に本発明のデカップリングコンデンサは、前記第１の内部電極と前記第２の内部電極とが複数個ずつ設けられ、かつ前記誘電体層の積層方向に交互に配設されていることを特徴とするものである。
【００１２】
また本発明のデカップリングコンデンサは、前記出力端子及びグランド端子が前記積層体の他の側面上に複数個ずつ交互に配置されており、前記第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子、グランド端子に接続されていることを特徴とするものである。
【００１３】
本発明のデカップリングコンデンサによれば、積層体の一側面に第１の内部電極の一端に電気的に接続される入力端子を配設し、また前記一側面と平行に配されている他の側面に、第１の内部電極の他端に接続される出力端子と、第２の内部電極に接続されるグランド端子とを相互に近接させて配設したことから、グランド端子から最短距離で出力端子に電流が供給されるので、出力端子から電流が供給される時間を短くすることができる。従って、出力端子に接続されるＣＰＵのスイッチ切り替えに対しても、切り替えに対して短時間で電流を供給できるので、ＣＰＵで処理される信号のノイズを平滑にすることが可能となる。
【００１４】
また本発明のデカップリングコンデンサによれば、入力端子及び出力端子間に電流が流れる際、出力用導出部及びグランド用導出部を流れる電流が反対方向に流れることから、電流の流れる方向に対して発生する自己インダクタンスが互いに相殺するようになり、出力端子から見たインダクタンスが低減される。一方、出力端子とグランド端子とを近接させていることにより、出力用導出部及びグランド用導出部を流れる電流に対して発生する自己インダクタンスは、効果的に相殺されるようになる。
【００１５】
更に本発明のデカップリングコンデンサによれば、前記第１の内部電極と前記第２の内部電極とが複数個ずつ設けられ、かつ前記誘電体層の積層方向に交互に配設されていることにより、静電容量を大きくすることができるので、出力端子に供給する電流の量を増やすことができる。
【００１６】
また本発明のデカップリングコンデンサによれば、前記出力端子及びグランド端子が前記積層体の他の側面上に複数個ずつ交互に配置されており、前記第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子、グランド端子に接続されていることから、入力端子から出力端子への電流が分散されるので、自己インダクタンスが低減される上に、並列に構成されるので、デカップリングコンデンサ全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１８】
図１は本発明の一実施形態に係るデカップリングコンデンサの外観斜視図、図２は図１のデカップリングコンデンサの分解斜視図であり、１は積層体、２は入力端子、３は出力端子、４はグランド端子、５は第１の内部電極、６は第２の内部電極である。
【００１９】
同図に示すデカップリングコンデンサは、矩形状を成す複数個の誘電体層１ａ〜１ｆを積層して直方体状の積層体１を形成するとともに、積層体１の内部に、間に誘電体層を挟んで対向する第１の内部電極５及び第２の内部電極６を配設し、積層体１の側面には、第１の内部電極５に電気的に接続される入力端子２及び出力端子３、第２の内部電極６に電気的に接続されるグランド端子４をそれぞれ設けた構造を有している。
【００２０】
積層体１を構成する誘電体層１ａ〜１ｆは、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を主成分とする誘電体材料からなり、その厚みは例えば１〜２５μｍに設定される。
【００２１】
係る構成の積層体１は、誘電体材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状になすとともに、これを従来周知のドクターブレード法等によって所定形状、所定厚みのセラミックグリーンシートと成し、しかる後、得られたセラミックグリーンシートを従来周知のグリーンシート積層法等にて所定の枚数だけ積層・圧着させることによりセラミックグリーンシートの積層体を形成し、最後に積層体を、例えば、１１００℃〜１４００℃の温度で焼成することによって製作される。
【００２２】
積層体１の内部に形成される第１の内部電極５及び第２の内部電極６は、Ａｇ、Ｎｉ、Ｃｕあるいはこれらの合金を主成分とする金属材料からなり、その厚みは例えば１〜５μｍに設定される。
【００２３】
かかる第１の内部電極５及び第２の内部電極６は、金属材料の粉末に、ガラスフリットと、有機バインダと溶剤とからなるビヒクルとを混合して得た導体ペーストを、上述したセラミックグリーンシートの積層前に各セラミックグリーンシートの一主面に従来周知のスクリーン印刷法等によって所定パターンに印刷・塗布しておくことにより各セラミックグリーンシート間に介在され、セラミックグリーンシートの積層体を焼成する際に同時焼成されて第１の内部電極５、第２の内部電極６となる。
【００２４】
本実施形態においては、第１の内部電極５、第２の内部電極６は、積層体１の内部に複数個ずつ設けられ、かつ、それぞれは誘電体層の積層方向に交互に配設されるようにしている。
【００２５】
積層体１の側面に形成される入力端子２、出力端子３及びグランド端子４は、Ｃｕを主成分とする金属材料からなる外部電極、その厚みは例えば５〜３０μｍに設定される。また、これらの金属材料の表面には、メッキが被膜されており、その材料としては、実装時に半田と接合されやすくするために、Ｓｎメッキや半田メッキ等が用いられ、更に、半田耐性を高める目的で、Ｎｉメッキを中間に形成する。
【００２６】
かかる外部電極は、上述した金属材料の粉末に、有機バインダと溶剤とからなるビヒクルを混合して得たペーストを、従来周知のスクリーン印刷法等によって印刷・塗布し、積層体１の側面に所定形状・所定厚みを有した厚膜と成し、しかる後、積層体１を７００〜９００℃で焼き付け、最後に電気メッキ法等を用いて表面にメッキを被膜することにより、形成される。尚、印刷・塗布したときに、ペーストが積層体１の上面、下面及び他の側面に回り込み、外部電極の一部を形成している。
【００２７】
このような構成のデカップリングコンデンサは、第１の内部電極５及び第２の内部電極６との間で静電容量を形成する構成となっており、回路的には、グランド電位に接続されるコンデンサが、電源とＣＰＵとの間に並列に配置されることとなる。
【００２８】
尚、本実施形態においては、第１の内部電極５と第２の内部電極６とが複数個ずつ設けられ、かつ誘電体層の積層方向に交互に配設されており、これによって静電容量を増やし、出力端子３に供給する電流の量を大きくしている。
【００２９】
また、出力端子３は、第１の内部電極５から出力端子３に向かって延びる帯状の出力用導出部５ａを介して接続しており、グランド端子４は、第２の内部電極６からグランド端子４に向かって延びる帯状のグランド端子６ａを介して接続している。
【００３０】
本実施形態のデカップリングコンデンサ１０は、積層体１の一側面に第１の内部電極５の一端に電気的に接続される入力端子２を配設し、また前記一側面と平行に配されている他の側面に、第１の内部電極５の他端に接続される出力端子３と、第２の内部電極６に接続されるグランド端子４とを相互に近接させて配設したことから、グランド端子４から最短距離で出力端子３に電流が供給されるので、出力端子３から電流が供給される時間を短くすることができる。従って、出力端子３に接続されるＣＰＵのスイッチ切り替えに対しても、切り替えに対して短時間で電流を供給できるので、ＣＰＵで処理される信号のノイズを平滑にすることが可能となる。
【００３１】
また、デカップリングコンデンサ１０を基板に実装する場合においては、出力端子３とグランド端子４を配設した側面をＣＰＵを搭載した側に配置しておけば、更にその効果を高めることができる。
【００３２】
一方、本実施形態においては、図３に示すように、入力端子２及び出力端子３間に電流が流れる際、出力用導出部５ａ及びグランド用導出部６ａを流れる電流が反対方向に流れることから、電流の流れる方向に対して発生する自己インダクタンスが互いに相殺するようになり、出力端子から見たインダクタンスが低減される。一方、出力端子３とグランド端子４とを近接させていることにより、出力用導出部５ａ及びグランド用導出部６ａを流れる電流に対して発生する自己インダクタンスは、効果的に相殺されるようになる。
【００３３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３４】
例えば、上述した実施形態においては、出力端子３及びグランド端子４は、入力端子２を配設した積層体１の一側面と平行に配されている他の側面に配設しているが、これに限らず、例えば図４に示すように、出力端子２３及びグランド端子２４が積層体２１の他の側面上に交互に配置し、第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子２３、グランド端子２４に接続されていることから、入力端子から出力端子への電流が分散されるので、自己インダクタンスが低減される上に、並列に構成されるので、デカップリングコンデンサ２０全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【００３５】
また本実施形態においては、出力端子３及びグランド端子４は、積層体１の一側面に一つずつ形成しているが、これに限らず、一側面に複数個ずつ交互に形成しても良く、これによっても上述したように、入力端子から出力端子への電流が分散されるので、デカップリングコンデンサ全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【００３６】
【発明の効果】
本発明のデカップリングコンデンサによれば、積層体の一側面に第１の内部電極の一端に電気的に接続される入力端子を配設し、また前記一側面と平行に配されている他の側面に、第１の内部電極の他端に接続される出力端子と、第２の内部電極に接続されるグランド端子とを相互に近接させて配設したことから、グランド端子から最短距離で出力端子に電流が供給されるので、出力端子から電流が供給される時間を短くすることができる。従って、出力端子に接続されるＣＰＵのスイッチ切り替えに対しても、切り替えに対して短時間で電流を供給できるので、ＣＰＵで処理される信号のノイズを平滑にすることが可能となる。
【００３７】
また本発明のデカップリングコンデンサによれば、入力端子及び出力端子間に電流が流れる際、出力用導出部及びグランド用導出部を流れる電流が反対方向に流れることから、電流の流れる方向に対して発生する自己インダクタンスが互いに相殺するようになり、出力端子から見たインダクタンスが低減される。一方、出力端子とグランド端子とを近接させていることにより、出力用導出部及びグランド用導出部を流れる電流に対して発生する自己インダクタンスは、効果的に相殺されるようになる。
【００３８】
更に本発明のデカップリングコンデンサによれば、前記第１の内部電極と前記第２の内部電極とが複数個ずつ設けられ、かつ前記誘電体層の積層方向に交互に配設されていることにより、静電容量を大きくすることができるので、出力端子に供給する電流の量を増やすことができる。
【００３９】
また本発明のデカップリングコンデンサによれば、前記出力端子及びグランド端子が前記積層体の他の側面上に複数個ずつ交互に配置されており、前記第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子、グランド端子に接続されていることから、入力端子から出力端子への電流が分散されるので、自己インダクタンスが低減される上に、並列に構成されるので、デカップリングコンデンサ全体の等価直列インダクタンス（ＥＳＬ）を大きく低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るデカップリングコンデンサの外観斜視図である。
【図２】図１のデカップリングコンデンサの分解斜視図である。
【図３】図１のデカップリングコンデンサの等価回路図である。
【図４】本発明の一実施形態に係るデカップリングコンデンサの外観斜視図である。
【図５】従来のデカップリングコンデンサの外観斜視図である。
【図６】図５のデカップリングコンデンサの分解斜視図である。
【符号の説明】
１、２１・・・積層体
１ａ〜１ｆ・・・誘電体層
２、２２・・・入力端子
３、２３・・・出力端子
４、２４・・・グランド端子
５・・・第１の内部電極
５ａ・・・出力用導出部
６・・・第２の内部電極
６ａ・・・グランド用導出部
１０、２０・・・デカップリングコンデンサ
Claims (4)
- 矩形状をなす複数個の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部に、間に誘電体層を挟んで対向する第１の内部電極及び第２の内部電極を配設し、前記積層体の一側面に第１の内部電極の一端に電気的に接続される入力端子を配設し、また前記一側面と平行に配されている他の側面に第１の内部電極の他端に接続される出力端子と第２の内部電極に接続されるグランド端子とを相互に近接させて配設してなるデカップリングコンデンサ。
- 前記第１の内部電極は出力端子に向かって延びる帯状の出力用導出部を、前記第２の内部電極はグランド端子に向かって延びる帯状のグランド用導出部を有しており、前記入力端子及び出力端子間に電流が流れる際、出力用導出部及びグランド用導出部を流れる電流が反対方向に流れることを特徴とする請求項１に記載のデカップリングコンデンサ。
- 前記第１の内部電極と前記第２の内部電極とが複数個ずつ設けられ、かつ前記誘電体層の積層方向に交互に配設されていることを特徴とする請求項１または請求項２に記載のデカップリングコンデンサ。
- 前記出力端子及びグランド端子が前記積層体の他の側面上に複数個ずつ交互に配置されており、前記第１の内部電極及び第２の内部電極が、これらの内部電極より分岐した複数個の導出部を介して対応する出力端子、グランド端子に接続されていることを特徴とする請求項１乃至請求項３のいずれかに記載のデカップリングコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184728A JP2005019824A (ja) | 2003-06-27 | 2003-06-27 | デカップリングコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184728A JP2005019824A (ja) | 2003-06-27 | 2003-06-27 | デカップリングコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005019824A true JP2005019824A (ja) | 2005-01-20 |
Family
ID=34184400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184728A Pending JP2005019824A (ja) | 2003-06-27 | 2003-06-27 | デカップリングコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005019824A (ja) |
-
2003
- 2003-06-27 JP JP2003184728A patent/JP2005019824A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495884B2 (en) | Multilayer capacitor | |
| KR101434108B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 | |
| JP4953988B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
| JP4400583B2 (ja) | 積層コンデンサ及びその製造方法 | |
| KR101823174B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP4880695B2 (ja) | 積層コンデンサ | |
| US7430107B2 (en) | Monolithic capacitor, circuit board, and circuit module | |
| TWI375240B (en) | Multilayer electronic component | |
| KR20150037191A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판 | |
| JP2016009860A (ja) | 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2009021512A (ja) | 積層コンデンサ | |
| JP2014103327A (ja) | 積層コンデンサ | |
| JP2008004923A (ja) | 積層セラミックコンデンサ | |
| JP2007035877A (ja) | 積層コンデンサ | |
| JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
| JP2017085095A (ja) | キャパシタ及びその製造方法 | |
| JP2008085054A (ja) | 積層コンデンサ | |
| JP4573956B2 (ja) | 積層型電子部品およびその製法 | |
| JP2009033101A (ja) | 積層セラミックコンデンサ | |
| JP2009054974A (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
| JP2005340664A (ja) | コンデンサ | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP2005019824A (ja) | デカップリングコンデンサ | |
| KR20170061598A (ko) | 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 | |
| JP2006147793A (ja) | 積層型コンデンサ |