JP2009033101A

JP2009033101A - 積層セラミックコンデンサ

Info

Publication number: JP2009033101A
Application number: JP2008085617A
Authority: JP
Inventors: Keito Itamura; 啓人板村; Masaaki Taniguchi; 政明谷口; Yoshio Kawaguchi; 慶雄川口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2007-06-27
Filing date: 2008-03-28
Publication date: 2009-02-12
Anticipated expiration: 2028-03-28
Also published as: JP4591530B2

Abstract

【課題】抵抗成分を含有する外部端子電極を備えたＬＷ逆転型の積層セラミックコンデンサにおいて、信頼性を低下させることなく、実装性を向上させるのに適した構造を提供する。
【解決手段】内部電極４，５はＮｉまたはＮｉ合金を含む。外部端子電極６，７の第１層１４は、コンデンサ本体３の端面１２，１３上から主面８，９上および側面上にまで回り込むように形成された回り込み部１７を有し、かつ上記ＮｉまたはＮｉ合金と反応する複合酸化物とガラス成分とを含有する。その上に形成される第２層１５は、第１層１４の回り込み部１７の端部を露出させながら第１層１４を被覆し、かつ金属を含有する。その上に形成される第３層１６は、第１層１４の回り込み部１７の端部および第２層１５を被覆し、かつめっきにより形成される。
【選択図】図２

Description

この発明は、積層セラミックコンデンサに関するもので、特に、ＬＷ逆転型であって、抵抗成分を含有する外部端子電極を備える、積層セラミックコンデンサに関するものである。

電源回路においては、電源ラインやグラウンドに存在するインピーダンスによって、電源ラインでの電圧変動が大きくなると、駆動する回路の動作が不安定になったり、電源回路を経由して回路間の干渉が起こったり、発振を起こしたりする。そこで、通常、電源ラインとグラウンドとの間には、デカップリングコンデンサが接続されている。デカップリングコンデンサは、電源ラインとグラウンドとの間のインピーダンスを低減し、電源電圧の変動や回路間の干渉を抑える役割を果たしている。

さて、近年、携帯電話などの通信機器やパーソナルコンピュータなどの情報処理機器では、大量の情報を処理するために信号の高速化が進んでおり、使用されるＩＣのクロック周波数も高周波化が進んでいる。このため、高調波成分を多く含むノイズが発生しやすくなり、ＩＣ電源回路においては、より強力なデカップリングを施す必要がある。

デカップリング効果を高めるためには、インピーダンス周波数特性の優れたデカップリングコンデンサを用いることが有効であり、このようなデカップリングコンデンサとしては、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサは、ＥＳＬ（等価直列インダクタンス）が小さいため、電解コンデンサに比べて、広い周波数帯域にわたってノイズ吸収効果に優れている。

デカップリングコンデンサのもう１つの役割は、ＩＣへの電荷供給である。通常、デカップリングコンデンサはＩＣの近傍に配置され、電源ラインに電圧変動が生じた際、デカップリングコンデンサからＩＣに迅速に電荷が供給され、ＩＣの立ち上がりが遅れるのを防止する。

コンデンサに充放電が起こるときは、コンデンサには、式：ｄＶ＝Ｌ・ｄｉ／ｄｔで示される逆起電力ｄＶが生じ、ｄＶが大きいと、ＩＣへの電荷の供給が遅くなってしまう。ＩＣのクロック周波数が高周波化する中で、単位時間当たりの電流変動量ｄｉ／ｄｔは大きくなる傾向にある。すなわち、ｄＶを小さくするためには、インダクタンスＬを小さくする必要がある。このため、コンデンサのＥＳＬをさらに低減することが望まれている。

ＥＳＬがさらに低減された低ＥＳＬ型の積層セラミックコンデンサとしては、たとえばＬＷ逆転型の積層セラミックコンデンサが知られている。通常の積層セラミックコンデンサでは、外部端子電極が形成されているコンデンサ本体の端面におけるセラミック層の広がり方向の寸法（Ｗ寸法）は、コンデンサ本体の上記端面に隣接する側面におけるセラミック層の広がり方向の寸法（Ｌ寸法）より小さいが、ＬＷ逆転型の積層セラミックコンデンサでは、外部端子電極が形成されている端面におけるセラミック層の広がり方向寸法（Ｗ寸法）が、側面におけるセラミック層の広がり方向の寸法（Ｌ寸法）より大きくされている。このようなＬＷ逆転型の積層セラミックコンデンサでは、コンデンサ本体内部の電流経路が広く短くなることにより、ＥＳＬが低減される。

その他の低ＥＳＬ型の積層セラミックコンデンサとしては、たとえば、多端子型の積層セラミックコンデンサが知られている。多端子型の積層セラミックコンデンサでは、コンデンサ本体の内部の電流経路が複数に分散されることにより、ＥＳＬが低減される。

ところで、低ＥＳＬ型の積層セラミックコンデンサでは、上記のように、電流経路が広く短くされたり、分散されたりするが、その結果、同時にＥＳＲも低減される。

一方、積層セラミックコンデンサには大容量化の要求がある。積層セラミックコンデンサを大容量化するためには、セラミック層および内部電極の積層枚数を増やすことが考えられるが、この場合も、電流経路が増えることにより、ＥＳＲが低減される。

つまり、低ＥＳＬ化および大容量化の要求を受けて、積層セラミックコンデンサのＥＳＲはますます低下する傾向にある。

しかし、コンデンサのＥＳＲが低くなりすぎると、回路においてインピーダンスの不整合が生じ、信号波形の立ち上がりが歪む「リンギング」と呼ばれる減衰振動が生じやすくなることが知られている。リンギングが生じると、乱れた信号により、ＩＣが誤動作を起こすおそれがある。

また、コンデンサのＥＳＲが低くなりすぎると、コンデンサのインピーダンス周波数特性が共振周波数近傍で急峻になりすぎる。すなわち、インピーダンスカーブの谷が深くなりすぎる。これにより、広い周波数帯域にわたってノイズを吸収することが困難になる場合がある。

リンギングを防止するため、あるいはインピーダンス周波数特性をブロード化するためには、ラインに直列に抵抗素子を接続すると良い。そして、近年、コンデンサ自体に抵抗成分を持たせることが要求されており、コンデンサのＥＳＲを制御する手段が注目されている。

たとえば特許文献１および２では、内部電極と電気的に接続される外部端子電極に抵抗成分を含有させることにより、ＥＳＲを制御することが提案されている。より具体的には、特許文献１では、ＲｕＯ_２を含む厚膜抵抗が例示され、特許文献２では、ＩＴＯなどの比較的比抵抗の高い材料を含むペーストをコンデンサ本体上に焼き付けることが例示されている。しかしながら、これら特許文献１および２の各々に記載の技術には、以下に述べるように、解決されるべき課題がある。

特許文献１に記載の技術では、抵抗成分を含有する下地層の上に直接めっき膜を形成している。しかし、下地層に含まれるＲｕＯ_２などの金属酸化物は、金属とは異なり、粒子同士が焼付けによりネッキングしないため、膜の緻密性はそれほど高くない。したがって、めっき液や水分が浸入しやすく、信頼性に問題がある。

他方、特許文献２では、抵抗成分を含有する第１層を、Ｃｕなどの金属を含有する厚膜からなる第２層で完全に被覆し、第２層の上にめっき膜を形成している。この場合、緻密な第２層により第１層が覆われるため、特許文献１に記載のものに比べて、信頼性は改善される。しかし、第１層と第２層とを形成することにより、外部端子電極全体としての厚みが増すため、積層セラミックコンデンサの平面方向における寸法や高さ方向における寸法が大きくなり、小型化しにくくなるという問題がある。そして、特に、外部端子電極の面積の大きいＬＷ逆転型の積層セラミックコンデンサにおいて、この問題は顕在化しやすい。

外部端子電極は、コンデンサ本体の各端面上にそれぞれ形成されるが、実装性を良好なものとするため、通常、端面上から主面上および側面上にまで回り込むように形成された回り込み部を有している。特許文献２に記載のように、第２層で第１層を完全に被覆する場合、第２層は、第１層の厚みのばらつきの影響を受けるため、上述の回り込み部の寸法が安定しにくい。そして、回り込み部の寸法がばらつくと、実装性に影響が出るおそれがある。
特開２００４−４７９８３号公報国際公開第２００６／０２２２５８号パンフレット

そこで、この発明の目的は、抵抗成分を含有する外部端子電極を備えるＬＷ逆転型の積層セラミックコンデンサにおいて、信頼性を低下させることなく、実装性を向上させるのに適した構造を提供しようとすることである。

この発明に係る積層セラミックコンデンサは、積層された複数のセラミック層をもって構成され、互いに対向する１対の主面と互いに対向する１対の側面と互いに対向する１対の端面とを有する、直方体形状のコンデンサ本体と、コンデンサ本体の内部に形成され、かつ各端面に引き出された、少なくとも１対の内部電極と、コンデンサ本体の各端面上にそれぞれ形成され、かつ内部電極のいずれかと電気的に接続される、１対の外部端子電極とを備え、各端面におけるセラミック層の広がり方向の寸法が、各側面におけるセラミック層の広がり方向の寸法より大きい、積層セラミックコンデンサに向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

すなわち、内部電極はＮｉまたはＮｉ合金を含む。外部端子電極は、第１層とその上に形成される第２層とその上に形成される第３層とを含む。第１層は、端面上から主面上および側面上にまで回り込むように形成された回り込み部を有し、かつＮｉまたはＮｉ合金と反応する複合酸化物とガラス成分とを含有する。第２層は、第１層の回り込み部の端部を露出させながら第１層を被覆し、かつ金属を含有する。第３層は、第１層の回り込み部の端部および第２層を被覆し、かつめっきにより形成される。

この発明によれば、第２層は第１層の回り込み部の端部を露出させるように形成されるため、外部端子電極の回り込み部の寸法が第１層により規定されることになる。その結果、外部端子電極の回り込み部の寸法を安定させやすくなり、積層セラミックコンデンサにおいて、良好な実装性を安定して得ることができる。

また、第２層が第１層の回り込み部の端部を露出させるように形成されるため、第１層の回り込み部の端部において、めっき液や水分が浸入しやすい状況がもたらされるが、この回り込み部の端部から内部電極の容量形成部までの間には十分な距離があるため、めっき液や水分が容量形成部にまで到達しにくく、したがって、積層セラミックコンデンサの信頼性が低下しにくい。

また、第２層は第１層を完全に被覆せず、回り込み部の端部を露出させるように形成されるので、外部端子電極の回り込み部における厚みを減じることができ、その分、積層セラミックコンデンサの小型化を図ることができる。

なお、積層セラミックコンデンサの小型化のためには、第１層を薄く形成することも考えられるが、ＥＳＲの観点から採用しにくい。第１層における、コンデンサ本体の端面上に位置する部分での断面を見たとき、両端が薄くかつ中央が厚いため、両端部分での電流経路は短くなりやすい。これに加えて第１層を薄くした場合、両端部分の電流経路はさらに短くなる。その結果、第１層において、せっかく比抵抗の高い材料を用いていても、電流経路の短い部分に電流が集中することになり、所望のＥＳＲが得られないおそれがある。

また、この発明によれば、内部電極がＮｉまたはＮｉ合金を含み、外部端子電極の第１層がＮｉまたはＮｉ合金と反応する複合酸化物を含有するので、内部電極と外部端子電極との間での接合状態を良好なものとすることができる。

図１は、この発明の一実施形態による積層セラミックコンデンサ１の外観を示す斜視図であり、図２は、図１の線Ａ−Ａに沿って示した積層セラミックコンデンサ１の断面図である。

積層セラミックコンデンサ１は、積層された複数のセラミック層２をもって構成されたコンデンサ本体３と、コンデンサ本体３の内部に形成された少なくとも１対の内部電極４および５と、コンデンサ本体３の外表面上であって互いに対向するように形成された第１および第２の外部端子電極６および７とを備えている。

コンデンサ本体３において、セラミック層２は、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されていてもよい。また、セラミック層２の厚みは、たとえば１〜１０μｍとされることが好ましい。

コンデンサ本体３は、互いに対向する第１および第２の主面８および９と互いに対向する第１および第２の側面１０および１１と互いに対向する第１および第２の端面１２および１３とを有する、直方体形状をなしている。

コンデンサ本体３において、第１の端面１２および第２の端面１３におけるセラミック層２の広がり方向の寸法（Ｌ寸法）は、第１の側面１０および第２の側面１１におけるセラミック層２の広がり方向寸法（Ｗ寸法）よりも大きい。Ｌ寸法は、Ｗ寸法の１．５〜２．５倍とされることが好ましい。前述した第１および第２の外部端子電極６および７は、それぞれ、第１および第２の端面１２および１３上に形成されている。

図３は、内部電極４および５がそれぞれ通る断面をもってコンデンサ本体３を示した図である。

図３（ａ）に示すように、第１の内部電極４は、コンデンサ本体３の第１の端面１２に引き出される。したがって、第１の内部電極４は第１の外部端子電極６と電気的に接続される。他方、図３（ｂ）に示すように、第２の内部電極５は、コンデンサ本体３の第２の端面１３に引き出される。したがって、第２の内電極５は第２の外部端子電極７と電気的に接続される。このような第１および第２の内部電極４および５は、図２によく示されているように、互いの間にセラミック層２を介在させた状態で、積層方向に関して交互に配置されている。

内部電極４および５に含まれる導電成分としては、ＮｉまたはＮｉ合金が用いられる。また、内部電極４および５の各々の厚みは１〜１０μｍであることが好ましい。

第１および第２の外部端子電極６および７は、ともに、コンデンサ本体３の第１および第２の端面１２および１３上にそれぞれ形成される第１層１４と、その上に形成される第２層１５と、その上に形成される第３層１６とを備えている。

第１層１４は、抵抗成分を含有するもので、抵抗成分を含有する抵抗ペーストを付与し、焼き付けることによって形成される。第１層１４の形成により、積層セラミックコンデンサ１が与える容量に対して抵抗成分が直列に入ることになり、積層セラミックコンデンサ１のＥＳＲを高くすることができる。

なお、抵抗成分とは、一般的な外部端子電極に含まれる金属やガラスを除く比抵抗の比較的高い成分を指し、具体的には、ガラスを除く金属酸化物である。この実施形態では、金属酸化物としては、たとえば、Ｉｎ−Ｓｎ複合酸化物（ＩＴＯ）、Ｌａ−Ｃｕ複合酸化物、Ｓｒ−Ｆｅ複合酸化物、Ｃａ−Ｓｒ−Ｒｕ複合酸化物などの複合酸化物が用いられる。Ｉｎ−Ｓｎ複合酸化物（ＩＴＯ）、Ｌａ−Ｃｕ複合酸化物、Ｓｒ−Ｆｅ複合酸化物またはＣａ−Ｓｒ−Ｒｕ複合酸化物のような複合酸化物は、Ｎｉとの反応性が良好であるので、前述したように、ＮｉまたはＮｉ合金を含有する内部電極４および５と外部端子電極６および７との間での接合状態を良好なものとすることができる。

第１層１４には、ガラスが添加される。ガラスとしては、Ｂ−Ｓｉ系ガラス、Ｂ−Ｓｉ−Ｚｎ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ−Ａｌ系ガラスなどを用いることができる。ガラスを添加する場合、抵抗成分とガラスとの体積割合は、３０：７０〜７０：３０の範囲であることが好ましい。

第１層１４には、Ｎｉ、Ｃｕ、Ｍｏ、Ｃｒ、Ｎｂなどの金属が添加されていてもよく、Ａｌ_２Ｏ_３、ＴｉＯ_２、ＺｒＯ_２、ＺｎＯ_２などの金属酸化物が添加されていてもよい。これらの物質は、第１層１４が与える比抵抗を調整する機能を有し、かつ、緻密性を調整する機能を有する。すなわち、上記金属を添加した場合は、比抵抗が下がり、上記金属酸化物を添加した場合は、比抵抗が上がる。また、Ｎｉ、Ｃｕ、Ａｌ_２Ｏ_３およびＴｉＯ_２は第１層１４の緻密化を促進し、他方、Ｍｏ、Ｃｒ、Ｎｂ、ＺｒＯ_２およびＺｎＯ_２は第１層１４の緻密化を抑制する。なお、緻密化抑制というのは、第１層１４の過焼結によるブリスタ発生を防止するという意味合いがある。

第１層１４は、端面１２および１３の各々上から主面８および９上ならびに側面１０および１１上にまで回り込むように形成された回り込み部１７を有している。この回り込み部１７の端部は、後述するように、第３層１６によって被覆される。第３層１６の形成のため、電解めっきが適用される場合、第１層１４はめっき析出が可能な程度の導電性を有していることが好ましい。したがって、電解めっきを行なう場合には、上述のように、Ｎｉなどの金属が第１層１４に添加されることが好ましい。より具体的には、第１層１４の比抵抗は、０．１〜１．０Ω・ｃｍであることが好ましい。

この実施形態では、第１層１４の回り込み部１７によって、外部端子電極６および７の回り込み部の寸法が規定されるため、外部端子電極６および７の回り込み部の寸法が安定しやすくなる。

第２層１５は、第１層１４の回り込み部１７の端部を露出させながら第１層１４を被覆するように形成される。第２層１５は、耐湿性やめっき付与性を向上させるように作用する。

第２層１５は、主に金属を含有するもので、金属粉末を含有する導電性ペーストを付与し、焼き付けることによって形成される。第２層１５に含有される金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。また、第２層１５には、ガラスが添加されていることが好ましい。このガラスとしては、第１層１４に含まれるガラスと同一または主成分が同じものを用いることが好ましい。

第２層１５は、第１層１４の回り込み部１７の端部を露出させるように形成されるため、積層セラミックコンデンサ１を小型化することが容易になる。この場合、第１層１４が部分的に露出してしまうが、回り込み部１７の端部から容量形成部である内部電極４および５までの間には比較的距離があるため、回り込み部１７の端部からめっき液や水分が浸入しても、容量形成部には到達しにくく、そのため、信頼性が低下しにくい。

第３層１６は、第１層１４の回り込み部１７の端部および第２層１５を被覆するように形成される。第３層１６は、めっきにより形成される。積層セラミックコンデンサ１がはんだを用いて実装される場合には、第３層１６は、Ｎｉめっき膜およびその上のＳｎめっき膜からなる２層構造とされることが好ましい。積層セラミックコンデンサ１が導電性接着剤やワイヤボンディングを用いて実装される場合には、第３層１６は、Ｎｉめっき膜およびその上のＡｕめっき膜からなる２層構造とされることが好ましい。積層セラミックコンデンサ１が樹脂基板中に埋め込まれる場合には、第３層１６の少なくとも最外層がＣｕめっきにより形成されることが好ましい。

第３層１６は、上述したように２層構造である必要はなく、１層であっても、３層以上であってもよい。第３層１６を構成するめっき膜の１層あたりの厚みは１〜１０μｍであることが好ましい。また、第２層１５と第３層１６との間に、応力緩和用の樹脂層が形成されていてもよい。

図４は、第２の外部端子電極７を部分的に拡大して示す断面図である。なお、第１の外部端子電極６については、特に図示しないが、第２の外部端子電極７と実質的に同様の構成を有している。

図４には、外部端子電極７に関連する寸法が表示されている。すなわち、第１層１４の回り込み部１７の長さがＬ１、同じく露出した端部の長さがＬ２、端面１３における第１層１４の最も厚い部分の厚みがＴ１、第２層１５の最も厚い部分の厚みがＴ２、第３層１６の最も厚い部分の厚みがＴ３でそれぞれ表されている。なお、第１層１４、第２層１５および第３層１６の各々の最も厚い部分は、便宜上、コンデンサ本体の厚み方向中央を通過する仮想切断線１８に沿って切断された部分とした。

上述した第１層１４の回り込み部１７の長さＬ１および露出した端部の長さＬ２に関して、
０．２≦Ｌ２／Ｌ１≦０．５
の条件を満たすことが好ましい。Ｌ２／Ｌ１が０．２よりも小さい場合、第２層１５の厚みが厚くなりすぎるおそれがある。他方、Ｌ２／Ｌ１が０．５よりも大きい場合、第１層１４の回り込み部１７の端部において、めっき液や水分が浸入しやすくなり、信頼性が低下するおそれがある。たとえば、コンデンサ本体３が１．６ｍｍ×０．８ｍｍ×０．８ｍｍの寸法であれば、Ｌ１は２００〜２５０μｍの範囲にあることが好ましい。このとき、Ｌ２は５０〜１００μｍの範囲とされることが好ましい。

また、第１層１４の厚みＴ１は２０〜３０μｍであることが好ましく、第２層１５の厚みＴ２は２０〜３０μｍであることが好ましく、第３層１６の厚みＴ３は５〜１５μｍであることが好ましい。第１層１４の厚みＴ１が２０〜３０μｍの範囲から外れ、２０μｍよりも薄い場合、第１層１４の膜厚ばらつきが相対的に大きくなり、ＥＳＲばらつきが相対的に大きくなるおそれがあり、他方、３０μｍよりも厚い場合、後述する製造過程において、コンデンサ本体３をより深く抵抗ペースト中に浸漬する必要があり、コンデンサ本体３の姿勢が傾いた状態で抵抗ペーストが塗布され、その結果、第１層１４の回り込み部１７の長さＬ１がばらつくおそれがある。

次に、上述した積層セラミックコンデンサ１の製造方法の一例について説明する。

まず、セラミック層２となるべきセラミックグリーンシート、内部電極４および５のための導電性ペースト、ならびに外部端子電極６および７のための抵抗ペーストおよび導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび各種導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。

次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極４および５の各々となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。

次に、上述のように導電性ペースト膜が形成されたセラミックグリーンシートを所定の順序でかつ所定枚数積層し、その上下に導電性ペースト膜が形成されていない外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。

次に、生のマザー積層体は所定のサイズにカットされ、それによって、コンデンサ本体３の生の状態のものが切り出される。

次に、生のコンデンサ本体３が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば９００〜１３００℃の範囲に選ばれることが好ましい。

次に、焼結後のコンデンサ本体３の第１および第２の端面１２および１３上に抵抗ペーストが塗布され、焼き付けられることによって、外部端子電極６および７のための第１層１４が形成される。この焼付け温度は、７００〜９００℃の範囲であることが好ましい。また、焼付け時の雰囲気としては、抵抗ペーストの成分に応じて、大気またはＮ_２などの雰囲気が使い分けられる。

次に、上記第１層１４上に導電性ペーストが塗布され、焼き付けられることにより、第２層１５が形成される。この焼付け温度は、７００〜９００℃の範囲であることが好ましく、また、第１層１４の形成のための焼付け温度よりも低い温度であることが好ましい。焼付け時の雰囲気としては、導電性ペーストに含まれる金属の種類に応じて、大気またはＮ_２などの雰囲気が使い分けられる。

次に、第２層１５上に、めっきにより、第３層１６が形成され、積層セラミックコンデンサ１が完成される。

この発明の一実施形態による積層セラミックコンデンサ１の外観を示す斜視図である。図１の線Ａ−Ａに沿う積層セラミックコンデンサ１の断面図である。図１に示したコンデンサ本体３における内部電極４および５がそれぞれ通る断面を示す図である。図１に示した積層セラミックコンデンサ１に備える第２の外部端子電極７を部分的に拡大して示す断面図である。

符号の説明

１積層セラミックコンデンサ
２セラミック層
３コンデンサ本体
４，５内部電極
６，７外部端子電極
８，９主面
１０，１１側面
１２，１３端面
１４第１層
１５第２層
１６第３層
１７回り込み部

Claims

積層された複数のセラミック層をもって構成され、互いに対向する１対の主面と互いに対向する１対の側面と互いに対向する１対の端面とを有する、直方体形状のコンデンサ本体と、
前記コンデンサ本体の内部に形成され、かつ各前記端面に引き出された、少なくとも１対の内部電極と、
前記コンデンサ本体の各前記端面上にそれぞれ形成され、かつ前記内部電極のいずれかと電気的に接続される、１対の外部端子電極と
を備え、
各前記端面における前記セラミック層の広がり方向の寸法が、各前記側面における前記セラミック層の広がり方向の寸法より大きい、
積層セラミックコンデンサであって、
前記内部電極はＮｉまたはＮｉ合金を含み、
前記外部端子電極は、第１層とその上に形成される第２層とその上に形成される第３層とを含み、
前記第１層は、前記端面上から前記主面上および前記側面上にまで回り込むように形成された回り込み部を有し、かつ前記ＮｉまたはＮｉ合金と反応する複合酸化物とガラス成分とを含有し、
前記第２層は、前記第１層の前記回り込み部の端部を露出させながら前記第１層を被覆し、かつ金属を含有し、
前記第３層は、前記第１層の前記回り込み部の端部および前記第２層を被覆し、かつめっきにより形成される、
積層セラミックコンデンサ。