JP2007035877A - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP2007035877A
JP2007035877A JP2005216358A JP2005216358A JP2007035877A JP 2007035877 A JP2007035877 A JP 2007035877A JP 2005216358 A JP2005216358 A JP 2005216358A JP 2005216358 A JP2005216358 A JP 2005216358A JP 2007035877 A JP2007035877 A JP 2007035877A
Authority
JP
Japan
Prior art keywords
multilayer capacitor
terminal
impedance
electrodes
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005216358A
Other languages
English (en)
Other versions
JP4637674B2 (ja
Inventor
Akihiro Takahashi
明裕 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005216358A priority Critical patent/JP4637674B2/ja
Priority to US11/459,833 priority patent/US7394645B2/en
Publication of JP2007035877A publication Critical patent/JP2007035877A/ja
Application granted granted Critical
Publication of JP4637674B2 publication Critical patent/JP4637674B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 有効周波数帯域が広く、デカップリング回路内で他のコンデンサとの並列共振点のインピーダンスが低く抑えられる積層コンデンサを提供する。
【解決手段】 本発明の積層コンデンサ10は、積層体1と、複数の第1の内部電極3および第2の内部電極4と、複数の第1の引出部5および第2の引出部6と、複数の第1の端子電極7および第2の端子電極8とを備え、第1の引出部5および第2の引出部6は、それぞれ積層体1の対向する一対の側面のうち一方に引き出された第1の一方側面側引出部5aおよび第2の一方側面側引出部6aが他方に引き出された第1の他方側面側引出部5bおよび第2の他方側面側引出部6bよりも長い。異なる周波数で直列共振点が形成された2つの電気特性を合成した電気特性を持つようになるので、有効周波数帯域が広く、デカップリング回路内で他のコンデンサとの並列共振点のインピーダンスが低く抑えられる。
【選択図】図2

Description

本発明はICに電力を供給するデカップリング回路等に好適に用いられる積層コンデンサに関するものである。
従来から、デカップリング回路に積層コンデンサが好適に用いられている。
デカップリング回路はICと電源との間に接続され、電源から供給される電流の変動を抑制する回路である。電流の変動に対してすばやく充電や放電をする機能はインピーダンスを低くすることにより得られるが、デカップリング回路はこのインピーダンスが低い周波数の帯域が広く形成された電気特性を有しており、電流の変動が低周波で発生したとき、もしくは高周波で発生したときのどちらに対してもその変動を抑制することができるようになっている。このようなデカップリング回路はインピーダンスが低い有効周波数帯域がそれぞれ異なる複数のコンデンサを並列に接続することにより構成することができる。
デカップリング回路に用いられる従来の積層コンデンサとしては、例えば、複数の誘電体層を積層して成る積層体の内部に誘電体層を挟んで互いに対向するように交互に配置された複数の第1の内部電極および第2の内部電極から複数の第1の引出部および第2の引出部をそれぞれ複数箇所で積層体の側面に引き出し、積層方向の上下に位置する第1の引出部同士および第2の引出部同士をそれぞれ電気的に接続しつつ積層体の側面に積層方向に渡って第1の端子電極および第2の端子電極を形成したものが知られている。(例えば、特許文献1を参照。)。
上記従来の積層コンデンサは、内部電極から引き出された引出部を複数形成して流れる電流の経路を短くしたことにより等価直列インダクタンスが小さなものとなるので、直列共振点が高周波側でインピーダンスの極小値として形成された電気特性を有したものとなる。この直列共振点の付近がインピーダンスの低い有効周波数帯域となるため、かかる積層コンデンサは、デカップリング回路においては高周波側で機能するコンデンサとして用いることができる。
特表2002−508114号公報
デカップリング回路に用いる積層コンデンサは、インピーダンスが低い有効周波数帯域が広く形成されたものが好ましい。例えば、引出部の数を増やした積層コンデンサは、等価直列インダクタンスがより小さくなり、有効周波数帯域が高周波側に広げられたものとなる。
しかしながら、かかる積層コンデンサは、等価直列インダクタンスが低くなることにより直列共振点のインピーダンスが大きく低下したものとなるので、デカップリング回路内において他のコンデンサとの並列共振点のインピーダンスが高く形成され、デカップリング回路の電気特性において一部の周波数帯域でインピーダンスが規格値よりも高くなる場合があった。このように、有効周波数帯域を広く形成した積層コンデンサは、デカップリング回路に用いた場合には他のコンデンサとの並列共振点のインピーダンスが高くなりやすいという問題点があった。
本発明は上記のような従来の積層コンデンサにおける問題点に鑑み案出されたものであり、その目的は、有効周波数帯域が広く、デカップリング回路内で他のコンデンサとの並列共振点のインピーダンスが低く抑えられる積層コンデンサを提供することにある。
本発明の積層コンデンサは、複数の誘電体層を積層して成る直方体状の積層体と、該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置された複数の第1の内部電極および第2の内部電極と、前記第1の内部電極および前記第2の内部電極からそれぞれ複数箇所で前記積層体の対向する一対の側面に引き出された複数の第1の引出部および第2の引出部と、前記積層体の側面に積層方向に渡って形成され、積層方向の上下に位置する前記第1の引出部同士および前記第2の引出部同士をそれぞれ電気的に接続する複数の第1の端子電極および第2の端子電極とを備える積層コンデンサにおいて、前記誘電体層を挟んで対向する前記第1の内部電極および第2の内部電極から引き出された前記第1の引出部および第2の引出部が接続されている前記第1の端子電極および第2の端子電極のうち隣り合うものは、前記積層体の同じ側面に配置されており、前記第1の引出部および第2の引出部は、それぞれ前記積層体の対向する一対の側面のうち一方に引き出された第1の一方側面側引出部および第2の一方側面側引出部が他方に引き出された第1の他方側面側引出部および第2の他方側面側引出部よりも長いことを特徴とするものである。
また本発明の積層コンデンサは、上記構成において、前記第1および第2の内部電極は、それぞれ前記積層体の対向する一対の側面のうち一方の側の第1の領域および他方の側の第2の領域に電気的に2分割されており、前記第1の領域が前記第2の領域よりも面積が大きいことを特徴とするものである。
本発明の積層コンデンサによれば、誘電体層を挟んで対向する第1の内部電極および第2の内部電極から引き出された第1の引出部および第2の引出部が接続されている第1の端子電極および第2の端子電極のうち隣り合うものは、積層体の同じ側面に配置されており、第1の引出部および第2の引出部は、それぞれ積層体の対向する一対の側面のうち一方に引き出された第1の一方側面側引出部および第2の一方側面側引出部が他方に引き出された第1の他方側面側引出部および第2の他方側面側引出部よりも長いことから、積層体の対向する一対の側面のうち一方に形成された端子電極に入出力する電流のインダクタンスよりも他方に形成された端子電極に入出力する電流のインダクタンスのほうが低いものとなる。従って、端子電極に入出力する電気特性はそれぞれの側面側で直列共振点が異なったものとなるので、これらを合成した全体の電気特性、即ち本発明の積層コンデンサの電気特性は、インピーダンスが低い有効周波数帯域が広く形成されたものとなる。また本発明の積層コンデンサは、異なる周波数で直列共振点が形成された2つの電気特性を合成したものであることから、直列共振点のインピーダンスが大きく低下することがないので、これを用いたデカップリング回路内で他のコンデンサとの並列共振点のインピーダンスが低く抑えられたものとすることができる。
また本発明の積層コンデンサによれば、第1および第2の内部電極が、それぞれ積層体の対向する一対の側面のうち一方の側の第1の領域および他方の側の第2の領域に電気的に2分割されており、第1の領域が第2の領域よりも面積が大きいときには、積層体の対向する一対の側面のうち一方に形成された端子電極に入出力する電流の電気特性が、他方に形成された端子電極に入出力する電流の電気特性に比べてキャパシタンスも大きくなるので、端子電極に入出力する電気特性はそれぞれの側面側で直列共振点の周波数の差が大きくなり、これらを合成した電気特性はインピーダンスの低い有効周波数帯域をより広く形成することができる。
以下に、本発明の積層コンデンサについて添付図面を参照しつつ詳細に説明する。
図1は本発明の積層コンデンサの実施の形態の一例を示す外観斜視図であり、図2は図1の積層コンデンサを一部分解した斜視図であり、図3(a)および(b)はそれぞれ図1の積層コンデンサの第1の内部電極が形成された誘電体層および第2の内部電極が形成された誘電体層を上方から見た平面図である。これらの図に示す本発明の積層コンデンサ10は、積層体1、複数の第1の内部電極3および第2の内部電極4、複数の第1の端子電極7および第2の端子電極8を備える。
積層体1は、矩形状の複数の誘電体層2a,2bを、例えば、70層〜600層積層することによって形成された直方体状の誘電体である。なお、図2においては本例を簡略化して説明するために誘電体層2a,2bの積層数を省略した例について示した。
誘電体層2a,2bは、例えば、チタン酸バリウム,チタン酸カルシウム,チタン酸ストロンチウム等を主成分とする誘電体材料によって1層あたり1μm〜3μmの厚みに形成されている。
積層体1の内部には、誘電体層2bを挟んで互いに対向するように交互に第1の内部電極3および第2の内部電極4が複数配置されており、対向領域では静電容量が形成されている。なお、誘電体層2bは静電容量を形成する有効層として機能し、内部電極3,4により挟まれない誘電体層2aは保護層として積層体1の主面側にそれぞれ配置される。
この内部電極3,4は、例えば、ニッケル,銅,ニッケル−銅,銀−パラジウム等の金属を主成分とする導体材料によって、例えば0.5μm〜2μmの厚みに形成される。また内部電極3,4の外周は積層体1の側面から離れているので、両内部電極3,4の対向面積は、例えば、各誘電体層2bの面積が2.3mmである場合であれば、1.7mm〜2mmに設定される。
また第1の内部電極3および第2の内部電極4から、それぞれ複数箇所で積層体1の対向する一対の側面の両方に引き出された複数の第1の引出部5および第2の引出部6が形成されている。
第1の端子電極7および第2の端子電極8は、積層体1の側面に積層方向に渡って例えば2μm〜70μmの厚みに形成されており、積層方向の上下に位置する第1の引出部7および第2の引出部8同士をそれぞれ電気的に接続する。
また端子電極7,8は、例えば、ニッケル,銅,銀,パラジウム等の金属を主成分とする導体材料によって、例えば0.5μm〜2μmの厚みに形成される。なお端子電極7,8の表面には、外部の配線基板の配線等との接続を良好にする目的で錫,ハンダもしくは金等の導体材料によって被膜を形成するのが好ましい。
このように構成される積層コンデンサ10は、第1の端子電極7と第2の端子電極8との間に所定の電圧が印加されると、第1の内部電極3と第2の内部電極4との間に位置する誘電体層2bの誘電率,厚み,対向面積および層数に対応した静電容量が形成される。
本発明の積層コンデンサ10は、誘電体層2bがチタン酸バリウムを主成分とする誘電体材料から成る場合であれば、チタン酸バリウムの粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状になすとともに、これをドクターブレード法等によって所定形状、所定厚みのセラミックグリーンシートを複数形成する工程と、この各セラミックグリーンシートの一主面に、例えば、ニッケルの粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して得た導体ペーストをスクリーン印刷法等によって所定パターンに印刷・塗布する工程と、得られたセラミックグリーンシートを所定の枚数だけ積層し圧着させることにより複数のセラミックグリーンシートからなる積層シートを形成し、これを個々の積層コンデンサに対応する個片の積層体に切断分離する工程と、この個片の積層体を、例えば、1100℃〜1400℃の温度で焼成して積層体1を得る工程と、積層体1の側面に上記導体ペーストをスクリーン印刷法等によって積層方向に渡って帯状に印刷・塗布・焼き付けして端子電極7,8を形成する工程とを含む製造方法を用いて製作される。また端子電極7,8上の被膜は、例えば、無電解メッキ処理により形成される。この製造方法のうち焼成する工程においては、セラミックグリーンシートおよび導体ペーストは焼成によりそれぞれ誘電体層2および内部電極3,4へと化体される。なお、この製造方法において使用されるセラミックグリーンシートの焼成に伴う収縮率は、例えば、10%〜20%程度に設定される。また導体ペースト中には、セラミックグリーンシート中に含有されている誘電体材料を添加・混合しておくようにしても構わない。
このようにして製作された積層コンデンサ10は、内部電極3,4から引き出された引出部5,6を複数形成することによって流れる電流の経路を短くしたことから等価直列インダクタンスが小さくなり直列共振点が高周波側でインピーダンスの極小値として形成された電気特性を有したものとなる。この直列共振点の付近がインピーダンスの低い有効周波数帯域となるため、かかる積層コンデンサ10は、デカップリング回路においては高周波側で機能するコンデンサとして用いることができる。
そして、本発明の積層コンデンサ10においては、誘電体層2bを挟んで対向する第1の内部電極3および第2の内部電極4から引き出された第1の引出部5および第2の引出部6が接続されている第1の端子電極7および第2の端子電極8のうち隣り合うものは、積層体1の同じ側面に配置されており、第1の引出部5および第2の引出部6は、それぞれ積層体1の対向する一対の側面のうち一方に引き出された第1の一方側面側引出部5aおよび第2の一方側面側引出部6aが他方に引き出された第1の他方側面側引出部5bおよび第2の他方側面側引出部6bよりも長いことから、積層体1の対向する一対の側面のうち一方に形成された端子電極7に入出力する電流のインダクタンスよりも他方に形成された端子電極8に入出力する電流のインダクタンスのほうが低いものとなる。従って、端子電極7,8に入出力する電気特性はそれぞれの側面側で直列共振点が異なったものとなるので、これらを合成した全体の電気特性、即ち本発明の積層コンデンサ10の電気特性は、インピーダンスが低い有効周波数帯域が広く形成されたものとなる。また本発明の積層コンデンサ10は、異なる周波数で直列共振点が形成された2つの電気特性を合成したものであることから、直列共振点のインピーダンスが大きく低下することがないので、これを用いたデカップリング回路内で他のコンデンサとの並列共振点のインピーダンスが低く抑えられたものとすることができる。
また、図1および図2に示すように、第1の端子電極7および第2の端子電極8を積層体1の側面で交互に配置したときには、隣り合う第1の端子電極7および第2の端子電極8のそれぞれの電流の向きが逆方向になるので、それぞれの電流により発生する磁束がお互いに相殺しあってインダクタンスが大きく低減される。このような構成は、特に直列共振点を高周波側で形成する場合に有効なものとなる。
また、図3(a)および(b)と同様に、本発明の積層コンデンサの実施の形態の他の例について第1の内部電極3が形成された誘電体層2bおよび第2の内部電極4が形成された誘電体層2bを図4(a)および(b)に上方から見た平面図で示すように、内部電極3,4が、積層体1の対向する一対の側面のうち一方の側の第1の領域3L,4Lおよび他方の側の第2の領域3S,4Sに電気的に2分割されており、第1の領域3L,4Lが第2の領域3S,4Sよりも面積が大きいときには、積層体1の対向する一対の側面のうち一方に形成された第1および第2の端子電極7,8に入出力する電流の電気特性が、他方に形成された第1および第2の端子電極7,8に入出力する電流の電気特性に比べてキャパシタンスも大きくなるので、第1および第2の端子電極7,8に入出力する電気特性はそれぞれの側面側で直列共振点の周波数の差が大きくなり、これらを合成した電気特性はインピーダンスの低い有効周波数帯域をより広く形成することができる。
この場合、それぞれの側面側での直列共振点のインピーダンスの差が大きくなる場合には、第1および第2の引出部5,6の幅を変えることにより等価直列抵抗値を調整することによって、有効周波数帯域の全域でのインピーダンスを揃えることができる。例えば、第1の引出部5の幅を広くした場合には、等価直列抵抗値は小さくなるので第1の引出部5を通過する電流のインピーダンスが低いものとなる。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。
例えば、上述した実施の形態の例においては、第1および第2の端子電極7,8は塗布した導体ペーストを焼き付けることにより形成したものであるが、これ以外にも例えば、無電解メッキ処理により形成することも可能であり、この方法を用いた場合には側面で露出する部位に対して精度良く形成できるという利点がある。
また、上述した実施の形態の例においては、第1および第2の引出部5,6は積層体1の対向する一対の側面のみに引き出されているが、図3(a)および(b)と同様に、本発明の積層コンデンサの実施の形態のさらに他の例において第1の内部電極3が形成された誘電体層2bおよび第2の内部電極4が形成された誘電体層2bを図5(a)および(b)に上方から見た平面図で示すように、もう一対の側面に引き出した第1および第2の引出部5c,5d,6c,6dを形成するようにしてもよい。さらに、このような構成において、第1の引出部5c,5dおよび第2の引出部6c,6dを、それぞれ積層体1の対向するもう一対の側面のうち一方に引き出された第1の一方側面側引出部5cおよび第2の一方側面側引出部6cが、他方に引き出された第1の他方側面側引出部5dおよび第2の他方側面側引出部6dよりも長いものとした場合には、第1および第2の端子電極に入出力する電気特性はそれぞれの側面側で直列共振点が異なったものとなる。
また上記構成において、第1の引出部5a,5b,5d,5d、もしくは第2の引出部6a,6b,6c,6dをそれぞれ異なる長さにしておけば、直列共振点の数が増えるので、積層コンデンサ10全体の電気特性は、インピーダンスの低い有効周波数帯域が特に広く形成されることとなる。
チタン酸バリウムを主成分とする誘電体材料から成る誘電体層を複数積層して成る、縦が2.0mm、横が1.2mm、高さが0.85mmの積層体1の内部に、ニッケルから成る第1の内部電極および第2の内部電極を誘電体層を挟んで対向するようにそれぞれ交互に50層ずつ形成し、側面に銅を焼き付けて第1の端子電極7および第2の端子電極8を形成した積層コンデンサを製作した。引出部については、図2ならびに図3(a)および(b)に示すように、積層体の対向する一対の側面へそれぞれ2箇所ずつ引き出し、引出方向に対する幅を100μmとし、引出方向の長さおよび内部電極の形状を次の3通りとした。
本発明の第1の積層コンデンサについては、積層体1の対向する一対の側面のうち一方に引き出された第1の一方側面側引出部および第2の一方側面側引出部の引出方向の長さを200μmとし、他方に引き出された第1の他方側面側引出部および第2の他方側面側引出部の引出方向の長さを120μmとした。なお、内部電極の分割は行なわなかった。
本発明の第2の積層コンデンサについては、引出部の引出方向の長さを上記第1の積層コンデンサと同様のものとし、内部電極を積層体の対向する一対の側面のうち一方の側の第1の領域および他方の側の第2の領域に電気的に2分割して第1の領域を第2の領域よりも面積が大きいものとした。
そして、比較例として製作した従来の積層コンデンサについては、引出部の引出方向の長さをすべて160μmとし、内部電極の分割は行なわなかった。
以上の各積層コンデンサについて、インピーダンス特性を測定した結果を図6に示す。図6は積層コンデンサのインピーダンス特性を示す線図である。図6において、横軸は周波数(単位:MHz)を示し、縦軸はインピーダンス(単位:mΩ)を示す。インピーダンスの測定は1MHz〜数100MHzの周波数帯において行なった。図中の特性曲線Xは本発明の第1の積層コンデンサのインピーダンス特性を示し、また特性曲線Yは本発明の第2の積層コンデンサのインピーダンス特性を示し、さらに特性曲線Zは従来の積層コンデンサのインピーダンス特性を示す。なお、本実施例においては、インピーダンスの規格値を15mΩとし、インピーダンスがこの値よりも低い周波数帯域を有効周波数帯域としている。
図6に示す結果から分かるように、本発明の第1の積層コンデンサのインピーダンス特性は、従来の積層コンデンサのものに比べてインピーダンスの低い有効周波数帯域が広く形成されたものとなっている。また、本発明の第2の積層コンデンサのインピーダンス特性は、本発明の第1の積層コンデンサのものに比べてインピーダンスの最小値が若干高いものの、有効周波数帯域は広く形成されたものとなっている。すなわち、本発明の積層コンデンサによれば、第1の引出部および第2の引出部を、それぞれ積層体の対向する一対の側面のうち一方に引き出された第1の一方側面側引出部および第2の一方側面側引出部が他方に引き出された第1の他方側面側引出部および第2の他方側面側引出部よりも長いものにすることによって、異なる周波数で直列共振点が形成された2つの電気特性を合成した電気特性を持つようになるので、有効周波数帯域が広く、デカップリング回路内で他のコンデンサとの並列共振点のインピーダンスが低く抑えられることが確認できた。
本発明の積層コンデンサの実施の形態の一例を示す外観斜視図である。 図1に示す積層コンデンサの分解斜視図である。 (a)および(b)は、それぞれ図1の積層コンデンサの第1の内部電極が形成された誘電体層および第2の内部電極が形成された誘電体層を上方から見た平面図である (a)および(b)は、本発明の積層コンデンサの実施の形態の他の例を示す上方から見た平面図である。 (a)および(b)は、本発明の積層コンデンサの実施の形態のさらに他の例を示す上方から見た平面図である。 本発明の積層コンデンサおよび従来の積層コンデンサのインピーダンス特性を示す線図である。
符号の説明
1・・・積層体
2a・・・誘電体層(保護層)
2b・・・誘電体層(有効層)
3・・・第1の内部電極
4・・・第2の内部電極
5,5a,5b,5c,5d・・・第1の引出部
6,6a,6b,6c,6d・・・第2の引出部
7・・・第1の端子電極
8・・・第2の端子電極
10・・・積層コンデンサ

Claims (2)

  1. 複数の誘電体層を積層して成る直方体状の積層体と、
    該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置された複数の第1の内部電極および第2の内部電極と、
    前記第1の内部電極および前記第2の内部電極からそれぞれ複数箇所で前記積層体の対向する一対の側面に引き出された複数の第1の引出部および第2の引出部と、
    前記積層体の側面に積層方向に渡って形成され、積層方向の上下に位置する前記第1の引出部同士および前記第2の引出部同士をそれぞれ電気的に接続する複数の第1の端子電極および第2の端子電極とを備える積層コンデンサにおいて、
    前記誘電体層を挟んで対向する前記第1の内部電極および第2の内部電極から引き出された前記第1の引出部および第2の引出部が接続されている前記第1の端子電極および第2の端子電極のうち隣り合うものは、前記積層体の同じ側面に配置されており、
    前記第1の引出部および第2の引出部は、それぞれ前記積層体の対向する一対の側面のうち一方に引き出された第1の一方側面側引出部および第2の一方側面側引出部が他方に引き出された第1の他方側面側引出部および第2の他方側面側引出部よりも長いことを特徴とする積層コンデンサ。
  2. 前記第1および第2の内部電極は、それぞれ前記積層体の対向する一対の側面のうち一方の側の第1の領域および他方の側の第2の領域に電気的に2分割されており、前記第1の領域が前記第2の領域よりも面積が大きいことを特徴とする請求項1に記載の積層コンデンサ。
JP2005216358A 2005-07-26 2005-07-26 積層コンデンサ Expired - Fee Related JP4637674B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005216358A JP4637674B2 (ja) 2005-07-26 2005-07-26 積層コンデンサ
US11/459,833 US7394645B2 (en) 2005-07-26 2006-07-25 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005216358A JP4637674B2 (ja) 2005-07-26 2005-07-26 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2007035877A true JP2007035877A (ja) 2007-02-08
JP4637674B2 JP4637674B2 (ja) 2011-02-23

Family

ID=37694050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005216358A Expired - Fee Related JP4637674B2 (ja) 2005-07-26 2005-07-26 積層コンデンサ

Country Status (2)

Country Link
US (1) US7394645B2 (ja)
JP (1) JP4637674B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599166B2 (en) * 2005-11-17 2009-10-06 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Tdk株式会社 積層型貫通コンデンサアレイの実装構造
US7961453B2 (en) * 2007-01-09 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR100925628B1 (ko) * 2008-03-07 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
US9183988B2 (en) * 2011-07-01 2015-11-10 Sony Corporation Chip component, substrate and electronic apparatus
KR101514565B1 (ko) * 2013-11-14 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101525696B1 (ko) * 2013-11-14 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
US20150310991A1 (en) * 2014-04-29 2015-10-29 Apple Inc. Multi-layered ceramic capacitors
JP2015019083A (ja) * 2014-08-13 2015-01-29 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP7006879B2 (ja) * 2018-09-13 2022-02-10 太陽誘電株式会社 積層セラミックコンデンサ及び回路基板
WO2023129588A1 (en) * 2021-12-30 2023-07-06 KYOCERA AVX Components Corporation Surface mount multilayer ceramic capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182891A (ja) * 1998-12-14 2000-06-30 Mitsubishi Electric Corp 積層コンデンサ
JP2000208361A (ja) * 1999-01-14 2000-07-28 Murata Mfg Co Ltd 積層コンデンサ
JP2002508114A (ja) * 1997-06-27 2002-03-12 エイブイエックス コーポレイション 表面実装積層コンデンサ
JP2002151349A (ja) * 2000-11-14 2002-05-24 Tdk Corp 積層型電子部品
JP2005108986A (ja) * 2003-09-29 2005-04-21 Murata Mfg Co Ltd 多端子型積層セラミック電子部品の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356529A (en) * 1981-01-21 1982-10-26 Sprague Electric Company Terminated monolithic ceramic chip capacitor
JPH10275736A (ja) * 1997-03-28 1998-10-13 Tdk Corp 積層基板の切断位置の良否判定方法と積層セラミック電子部品
JP3514195B2 (ja) 1999-12-27 2004-03-31 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6266229B1 (en) * 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6266228B1 (en) * 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6292350B1 (en) * 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
US7046500B2 (en) * 2004-07-20 2006-05-16 Samsung Electro-Mechanics Co., Ltd. Laminated ceramic capacitor
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
KR100568310B1 (ko) * 2004-09-08 2006-04-05 삼성전기주식회사 적층형 칩 캐패시터
JP2006286731A (ja) * 2005-03-31 2006-10-19 Tdk Corp 積層コンデンサ
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508114A (ja) * 1997-06-27 2002-03-12 エイブイエックス コーポレイション 表面実装積層コンデンサ
JP2000182891A (ja) * 1998-12-14 2000-06-30 Mitsubishi Electric Corp 積層コンデンサ
JP2000208361A (ja) * 1999-01-14 2000-07-28 Murata Mfg Co Ltd 積層コンデンサ
JP2002151349A (ja) * 2000-11-14 2002-05-24 Tdk Corp 積層型電子部品
JP2005108986A (ja) * 2003-09-29 2005-04-21 Murata Mfg Co Ltd 多端子型積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
US20070025053A1 (en) 2007-02-01
JP4637674B2 (ja) 2011-02-23
US7394645B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
JP4637674B2 (ja) 積層コンデンサ
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
JP4049182B2 (ja) 積層コンデンサ
KR101792385B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9343236B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
US8077444B2 (en) Multilayer capacitor
KR101983128B1 (ko) 적층 세라믹 전자 부품
KR20150017966A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20140038911A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102193956B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20140038915A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2015061074A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2018129499A (ja) キャパシタ部品
KR20100044132A (ko) 적층 콘덴서의 제조 방법
JP2009021512A (ja) 積層コンデンサ
JP2012129506A (ja) 積層セラミックコンデンサ及びその製造方法
KR20170110467A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP4539715B2 (ja) 積層コンデンサアレイ
JP2008085054A (ja) 積層コンデンサ
KR101771824B1 (ko) 적층형 커패시터 및 그 실장 기판
JP2021022588A (ja) コンデンサ素子
JP4953989B2 (ja) 積層コンデンサおよびコンデンサ実装基板
JP6626966B2 (ja) 積層型コンデンサ
JP2007005694A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4637674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees