KR101525696B1 - 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 - Google Patents

적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 Download PDF

Info

Publication number
KR101525696B1
KR101525696B1 KR1020130138631A KR20130138631A KR101525696B1 KR 101525696 B1 KR101525696 B1 KR 101525696B1 KR 1020130138631 A KR1020130138631 A KR 1020130138631A KR 20130138631 A KR20130138631 A KR 20130138631A KR 101525696 B1 KR101525696 B1 KR 101525696B1
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
ceramic capacitor
external electrodes
conductive
ceramic body
Prior art date
Application number
KR1020130138631A
Other languages
English (en)
Other versions
KR20150055990A (ko
Inventor
박상수
박민철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130138631A priority Critical patent/KR101525696B1/ko
Priority to JP2014041778A priority patent/JP2015095646A/ja
Priority to US14/199,695 priority patent/US9526174B2/en
Priority to CN201410100434.9A priority patent/CN104637678B/zh
Publication of KR20150055990A publication Critical patent/KR20150055990A/ko
Application granted granted Critical
Publication of KR101525696B1 publication Critical patent/KR101525696B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및 상기 적층 세라믹 커패시터의 실장 면에 접합된 절연기판과, 상기 절연기판 상에 형성되며 상기 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자를 갖는 인터포저 기판; 을 포함하는 적층 세라믹 전자 부품을 제공한다.

Description

적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판{MULTI-LAYERED CERAMIC ELECTROIC COMPONENTS AND BOARD HAVING THE SAME MOUNTED THEREON }
본 발명은 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 회로 기판으로 전달되어 상기 회로 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당 될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
하기 특허문헌 1은 복수의 콘덴서와 상기 복수의 콘덴서가 접속된 랜드 패턴을 갖는 모듈 기판을 개시하며, 하기 특허문헌 2는 전자부품과 상기 전자부품을 하면에 설치된 인터포저를 개시한다.
일본등록특허공보 5012658호 국내공개특허공보 2011-0043780호
당 기술 분야에서는, 적층 세라믹 커패시터의 어쿠스틱 노이즈를 저감시킬 수 있는 새로운 방안이 요구되어 왔다.
본 발명의 일 측면은, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및 상기 적층 세라믹 커패시터의 실장 면에 접합된 절연기판과, 상기 절연기판 상에 형성되며 상기 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자를 갖는 인터포저 기판; 을 포함하는 적층 세라믹 전자 부품을 제공한다.
본 발명의 일 실시예에서, 상기 인터포저 기판의 상기 제1 및 제2 접속 단자는, 상기 절연 기판의 양 단부를 덮도록 형성된 제1 및 제2 단자부; 상기 제1 및 제2 단자부에서 상기 절연 기판의 상면을 따라 내측으로 연장된 제1 및 제2 연결부; 및 상기 제1 및 제2 연결부의 단부와 연결되며, 상기 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속부; 를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 및 제2 접속 단자의 상기 제1 및 제2 단자부는, 상기 절연 기판의 표면에 형성된 도전성 전도층; 및 상기 도전성 전도층을 덮도록 형성된 도전성 수지층; 을 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 접속 단자는, 상기 제1 및 제2 접속부 상에 형성된 도전성 접착층을 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 도전성 접착층은 도전성 수지 또는 고융점 땜납을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 및 제2 접속 단자는, 상기 제1 및 제2 단자부에 형성된 도금층을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 및 제2 단자부의 도금층은 니켈 도금층 및 금 도금층이 순서대로 형성될 수 있다.
본 발명의 일 실시예에서, 상기 적층 세라믹 커패시터는, 상기 제1 및 제2 외부 전극에 형성된 도금층을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 적층 세라믹 커패시터는, 상기 제1 및 제2 외부 전극이 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 상면의 일부까지 연장되게 형성될 수 있다.
본 발명의 일 실시예에서, 상기 적층 세라믹 커패시터는, 상기 제1 및 제2 외부 전극이 상기 세라믹 본체의 양 측면 중앙에 형성될 수 있다.
본 발명의 일 실시예에서, 상기 적층 세라믹 커패시터는 상기 세라믹 본체의 상하면에 형성된 상부 및 하부 커버층을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 하부 커버층은 상기 상부 커버층에 비해 두껍게 형성될 수 있다.
본 발명의 일 실시예에서, 상기 인터포저 기판은 상기 적층 세라믹 커패시터의 실장 면 보다 작은 면적으로 형성될 수 있다.
본 발명의 다른 측면은, 상부에 제1 및 제2 전극 패드를 갖는 기판; 및 상기 기판 위에 설치된 적층 세라믹 전자 부품; 를 포함하며, 상기 적층 세라믹 전자 부품은, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및 상기 적층 세라믹 커패시터의 실장 면에 접합된 절연 기판과, 상기 절연 기판 상에 형성되며 상면이 상기 제1 및 제2 외부 전극과 각각 접속되고 하면이 상기 제1 및 제2 전극 패드와 각각 접속된 제1 및 제2 접속 단자를 갖는 인터포저 기판; 을 포함하는 적층 세라믹 전자 부품의 실장 기판을 제공한다.
본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터의 압전성에 따른 응력이나 진동이 인터포저 기판의 탄성력에 의해 완화되어 회로 기판에서 발생하는 어쿠스틱 노이즈의 크기를 줄일 수 있는 효과가 있다.
또한, 적층 세라믹 커패시터의 외부 전극은 표면이 도금 처리 되어 있지 않아서, 회로 기판 위에 실장시 솔더의 양이 많더라도 솔더가 적층 세라믹 커패시터의 외부 전극을 타고 올라가는 것이 방지되어, 적층 세라믹 커패시터에서 외부 전극을 통해 기판으로 압전 응력이 직접 전달되는 것을 차단하므로 어쿠스틱 노이즈의 저감 효과를 더 향상시킬 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 전자 부품을 적층 세라믹 커패시터와 인터포저 기판으로 분리하여 도시한 분해사시도이다.
도 3a 내지 도 3c는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이다.
도 4는 도 1의 적층 세라믹 전자 부품 중 적층 세라믹 커패시터의 내부 전극 구조를 도시한 분해사시도이다.
도 5a 내지 도 5c는 도 1의 적층 세라믹 전자 부품 중 인터포저 기판의 제작 공정을 도시한 사시도이다.
도 6은 도 1의 적층 세라믹 전자 부품이 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 외부 전극이 형성된 방향은 폭 방향, 상기 폭 방향과 교차되는 방향은 길이 방향, 유전체층이 적층된 방향은 두께 방향 또는 적층 방향으로 사용될 수 있다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 두께 방향으로 서로 마주보는 면을 상하면으로, 길이 방향으로 서로 마주보는 면을 양 단면으로, 이와 수직으로 교차되며 서로 마주보는 면을 양 측면으로 설정하며, 여기서 하면은 실장 면으로 함께 설정하여 설명하기로 한다.
적층 세라믹 전자 부품
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이고, 도 2는 도 1의 적층 세라믹 전자 부품을 적층 세라믹 커패시터와 인터포저 기판으로 분리하여 도시한 분해사시도이고, 도 3a 내지 도 3c는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이고, 도 4는 도 1의 적층 세라믹 전자 부품 중 적층 세라믹 커패시터의 내부 전극 구조를 도시한 분해사시도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은 적층 세라믹 커패시터(100)와, 적층 세라믹 커패시터(100)의 실장 면에 접합된 절연기판(210)과 절연기판(210) 상에 형성되며 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)와 각각 접속된 제1 및 제2 접속 단자(211, 212)를 포함하는 인터포저 기판(200)을 포함한다.
여기서, 인터포저 기판이라는 것은 팬 아웃이나 패드 피치 확장을 가능하게 하는 시트 형상 또는 판 형상의 부재를 의미한다.
즉, 인터포저 기판은 전자 부품을 회로 기판 상에 실장할 때에 사용되는 전극 단자 피티 변환용의 기판을 실질적으로 가리키며, 이러한 인터포저 기판에 의해 전자 부품과 실장 기판이 서로 전기적으로 접속되는 것이다.
이하, 본 실시 형태에 적용되는 적층 세라믹 커패시터(100)에 대해 상세히 설명하기로 한다.
본 실시 형태의 적층 세라믹 커패시터(100)는 세라믹 본체(110), 복수의 제1 및 제2 내부 전극(121, 122), 세라믹 본체(110)의 양 측면에서 세라믹 본체(110)의 실장 면인 하면의 일부까지 연장되게 형성된 제1 및 제2 외부 전극(131, 132)을 포함한다.
본 실시 형태에서는 제1 및 제2 외부 전극(131, 132)이 세라믹 본체(110)의 양 측면에 일부에만 형성됨으로써 실장시 외부 전극과 접촉하는 솔더의 면적을 최소화하여 솔더의 형성 높이를 최소화할 수 있다.
세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 내부 전극을 포함하는 액티브층과, 상하 마진부로서 액티브층(115)의 상하면에 각각 형성된 상부 및 하부 커버층으로 구성될 수 있다.
상기 상부 및 하부 커버층은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
또한, 상기 상부 및 하부 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브층의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
이때, 상기 하부 커버층을 상기 상부 커버층에 비해 두껍게 형성하면, 어쿠스틱 노이즈를 더 감소시킬 수 있다.
상기 액티브층은 유전체층(111)을 사이에 두고 세라믹 본체(110)의 양 측면을 통해 번갈아 노출되도록 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.01 내지 1.00 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 양 측면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이러한 제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 양 측면을 통해 번갈아 노출되는 인출부(121a, 122a)를 통해 세라믹 본체(110)의 양 측면에 형성된 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 상기 액티브층에서 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 본체(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 양 측면 중앙 부분에 형성될 수 있다.
이러한 제1 및 제2 외부 전극(131, 132)은 외부에서의 기계적 스트레스 등을 흡수하여 세라믹 본체(110)와 제1 및 제2 내부 전극(121, 122)에 크랙 등의 손상이 발생하는 것을 방지하는 역할을 수행할 수 있다.
이때, 제1 및 제2 외부 전극(131, 132)의 표면에는 필요시 도금층(133, 134)이 더 형성될 수 있다. 도금은 구리 또는 니켈, 금 도금 등을 실시할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 양 측면에서 세라믹 본체(110)의 상면의 일부까지 연장되게 형성될 수 있다.
이에 적층 세라믹 커패시터(100)가 상하 대칭 구조를 이루면서 실장시의 상하 방향성을 제거할 수 있다.
인터포저 기판
도 5a 내지 도 5c는 도 1의 적층 세라믹 전자 부품 중 인터포저 기판의 제작 공정을 도시한 사시도이다.
도 5a 내지 도 5c를 참조하면, 본 발명의 적층 세라믹 전자 부품에 포함되는 인터포저 기판(200)은 먼저 절연 기판(210)을 소정의 사이즈로 절단하고, 그 절연 기판(210)에 제1 및 제2 접속 단자(211, 212)를 형성한다.
제1 및 제2 접속 단자(211, 212)는 절연 기판(210)의 내측에 도전성 수지 페이스트를 도포하여 제1 및 제2 외부 전극(131, 132)와 접속하기 위한 제1 및 제2 접속부(211a, 212a)를 형성하고, 이 제1 및 제2 접속부(211a, 212a)에서 절연 기판(210)의 양 단부로 연장하여 제1 및 제2 연결부(211b, 212b)를 형성한다.
이때, 제1 및 제2 단자부(211c, 212c)는 절연 기판(210)의 표면에 도전성 페이스트를 도포하여 형성된 도전성 전도층과, 상기 도전성 전도층을 덮도록 형성된 도전성 수지층을 포함할 수 있다.
다음으로, 절연 기판(210)의 양 단부를 덮도록 제1 및 제2 단자부(211c, 212c)를 형성한다.
다음으로, 필요시 제1 및 제2 단자부(211c, 212c)에 니켈 도금 및 금 도금을 실시하여 제1 및 제2 도금층을 형성할 수 있다.
이때, 적층 세라믹 커패시터(100)는 인터포저 기판(200)이 제작된 후 서로 부착시키는 것이므로, 적층 세라믹 커패시터(100)는 인처포저의 접속단자 도금시 도금액에 침수되지 않는다.
인터포저 기판(200)의 제1 및 제2 접속부(211a, 212a) 상면에는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)의 실장 면과 접촉되어 부착되도록 제1 및 제2 도전성 접착층(220, 230)이 마련될 수 있다. 이때, 제1 및 제2 도전성 접착층(220, 230)은 도전성 수지로 된 전극이거나 고융점 땜납을 포함할 수 있다.
따라서, 적층 세라믹 커패시터(100)와 인터포저 기판(200)은 이러한 제1 및 제2 도전성 접착층(230)에 의해 전기적으로 연결된 상태에서 기계적으로 접합될 수 있다.
이러한 인터포저 기판(200)은 적층 세라믹 커패시터(100)의 압전성에 따른 응력이나 진동을 절연 기판(210)의 탄성력에 의해 완화시켜 기판에서 발생하는 어쿠스틱 노이즈의 크기를 줄이는 역할을 하게 된다.
한편, 인터포저 기판(200)을 구성하는 절연 기판(210)의 면적은 적층 세라믹 커패시터(100)의 실장 면 보다 작은 면적을 가지게 형성될 수 있다. 즉 절연 기판(210)의 폭(W2)는 세라믹 본체(110)의 폭(W1) 보다 작게 형성될 수 있다.
이렇게 인터포저 기판(200)이 적층 세라믹 커패시터(100)의 실장 면 보다 작은 면적으로 형성되며, 적층 세라믹 커패시터(100)의 응력이 절연 기판(210) 및 실장 기판으로 전달되는 면적이 더 작아지므로 어쿠스틱 노이즈의 크기를 보다 더 줄일 수 있게 된다.
또한, 인터포저 기판(200)이 외부로부터의 기계적 스트레스 및 실장 기판의 휘어짐을 흡수하기 때문에 적층 세라믹 커패시터(100)에 크랙 등이 발생하는 것도 줄일 수 있게 된다.
적층 세라믹 전자 부품의 실장 기판
도 6은 도 1의 적층 세라믹 전자 부품이 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.
도 6을 참조하면, 본 실시 형태에 따른 적층 세라믹 전자 부품의 실장 기판은 적층 세라믹 전자 부품이 수평하게 실장되는 기판(310)과, 기판(310)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(311, 312)를 포함한다.
이때, 적층 세라믹 전자 부품은 인터포저 기판(200)이 하측에 배치되며, 제1 및 제2 접속 단자(211, 212)의 제1 및 제2 단자부(211c, 212c)가 각각 제1 및 제2 전극 패드(311, 312) 위에 접촉되게 위치한 상태로 부착되어 기판(310)과 전기적으로 연결될 수 있다.
위와 같이 적층 세라믹 전자 부품이 회로 기판(310)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
이때, 제1 및 제2 전극 패드(311, 312)의 크기는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 인터포저 기판(200)의 제1 및 제2 접속 단자(211, 212)와 제1 및 제2 전극 패드(311, 312)를 연결하는 솔더의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 커패시터 110 ; 세라믹 본체
111 ; 유전체층 121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극 200 ; 인터포저 기판
210 ; 절연 기판 211, 212 제1 및 제2 단자
220, 230 ; 도전성 접착층 310 ; 기판
311, 312 ; 제1 및 제2 전극 패드

Claims (27)

  1. 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및
    상기 적층 세라믹 커패시터의 실장 면에 접합된 절연기판과, 상기 절연기판 상에 형성되며 상기 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자를 갖는 인터포저 기판; 을 포함하며,
    상기 인터포저 기판의 상기 제1 및 제2 접속 단자는,
    상기 절연 기판의 양 단부를 덮도록 형성된 제1 및 제2 단자부; 상기 제1 및 제2 단자부에서 상기 절연 기판의 상면을 따라 내측으로 연장된 제1 및 제2 연결부; 및 상기 제1 및 제2 연결부의 단부와 연결되며, 상기 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속부; 를 포함하는 적층 세라믹 전자 부품.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 및 제2 접속 단자의 상기 제1 및 제2 단자부는,
    상기 절연 기판의 표면에 형성된 도전성 전도층; 및 상기 도전성 전도층을 덮도록 형성된 도전성 수지층; 을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 제1 및 제2 접속 단자는,
    상기 제1 및 제2 접속부 상에 형성된 도전성 접착층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  5. 제4항에 있어서,
    상기 도전성 접착층은 도전성 수지를 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  6. 제4항에 있어서,
    상기 도전성 접착층은 고융점 땜납인 것을 특징으로 하는 적층 세라믹 전자 부품.
  7. 제1항에 있어서,
    상기 제1 및 제2 접속 단자는,
    상기 제1 및 제2 단자부에 형성된 도금층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  8. 제7항에 있어서,
    상기 제1 및 제2 단자부의 도금층은 니켈 도금층 및 금 도금층이 순서대로 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  9. 제1항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 제1 및 제2 외부 전극에 형성된 도금층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  10. 제1항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 제1 및 제2 외부 전극이 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 상면의 일부까지 연장되게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  11. 제1항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 제1 및 제2 외부 전극이 상기 세라믹 본체의 양 측면 중앙에 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  12. 제1항에 있어서,
    상기 적층 세라믹 커패시터는 상기 세라믹 본체의 상하면에 형성된 상부 및 하부 커버층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  13. 제12항에 있어서,
    상기 하부 커버층은 상기 상부 커버층에 비해 두껍게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  14. 제1항에 있어서,
    상기 인터포저 기판은 상기 적층 세라믹 커패시터의 실장 면 보다 작은 면적으로 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  15. 상부에 제1 및 제2 전극 패드를 갖는 기판; 및
    상기 기판 위에 설치된 적층 세라믹 전자 부품; 를 포함하며,
    상기 적층 세라믹 전자 부품은,
    복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및
    상기 적층 세라믹 커패시터의 실장 면에 접합된 절연 기판과, 상기 절연 기판 상에 형성되며 상면이 상기 제1 및 제2 외부 전극과 각각 접속되고 하면이 상기 제1 및 제2 전극 패드와 각각 접속된 제1 및 제2 접속 단자를 갖는 인터포저 기판; 을 포함하며,
    상기 인터포저 기판의 상기 제1 및 제2 접속 단자는,
    상기 절연 기판의 양 단부를 덮도록 형성된 제1 및 제2 단자부; 상기 제1 및 제2 단자부에서 상기 절연 기판의 상면을 따라 내측으로 연장된 제1 및 제2 연결부; 및 상기 제1 및 제2 연결부의 단부와 연결되며, 상기 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속부; 를 포함하는 적층 세라믹 전자 부품의 실장 기판.
    ]
  16. 삭제
  17. 제15항에 있어서,
    상기 제1 및 제2 접속 단자의 상기 제1 및 제2 단자부는,
    상기 절연 기판의 표면에 형성된 도전성 전도층; 및 상기 도전성 전도층을 덮도록 형성된 도전성 수지층; 을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  18. 제15항에 있어서,
    상기 제1 및 제2 접속 단자는,
    상기 제1 및 제2 접속부 상에 형성된 도전성 접착층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  19. 제18항에 있어서,
    상기 도전성 접착층은 도전성 수지를 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  20. 제18항에 있어서,
    상기 도전성 접착층은 고융점 땜납인 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  21. 제15항에 있어서,
    상기 제1 및 제2 접속 단자는,
    상기 제1 및 제2 단자부에 형성된 도금층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  22. 제21항에 있어서,
    상기 제1 및 제2 단자부의 도금층은 니켈 도금층 및 금 도금층이 순서대로 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  23. 제15항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 제1 및 제2 외부 전극에 형성된 도금층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  24. 제15항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 제1 및 제2 외부 전극이 상기 세라믹 본체의 양 측면에서 상기 세라믹 본체의 상면의 일부까지 연장되게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  25. 제15항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 제1 및 제2 외부 전극이 상기 세라믹 본체의 양 측면 중앙에 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  26. 제15항에 있어서,
    상기 적층 세라믹 커패시터는 상기 세라믹 본체의 상하면에 형성된 상부 및 하부 커버층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  27. 제26항에 있어서,
    상기 하부 커버층은 상기 상부 커버층에 비해 두껍게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
KR1020130138631A 2013-11-14 2013-11-14 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 KR101525696B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130138631A KR101525696B1 (ko) 2013-11-14 2013-11-14 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP2014041778A JP2015095646A (ja) 2013-11-14 2014-03-04 積層セラミック電子部品及び積層セラミック電子部品の実装基板
US14/199,695 US9526174B2 (en) 2013-11-14 2014-03-06 Multilayer ceramic electronic component and board having the same mounted thereon
CN201410100434.9A CN104637678B (zh) 2013-11-14 2014-03-18 多层陶瓷电子组件及其上安装有该多层陶瓷电子组件的板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130138631A KR101525696B1 (ko) 2013-11-14 2013-11-14 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판

Publications (2)

Publication Number Publication Date
KR20150055990A KR20150055990A (ko) 2015-05-22
KR101525696B1 true KR101525696B1 (ko) 2015-06-03

Family

ID=53043632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130138631A KR101525696B1 (ko) 2013-11-14 2013-11-14 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판

Country Status (4)

Country Link
US (1) US9526174B2 (ko)
JP (1) JP2015095646A (ko)
KR (1) KR101525696B1 (ko)
CN (1) CN104637678B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525689B1 (ko) * 2013-11-05 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP6390342B2 (ja) * 2014-10-24 2018-09-19 Tdk株式会社 電子部品
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
JP6668617B2 (ja) * 2015-06-04 2020-03-18 富士電機株式会社 サーミスタ搭載装置およびサーミスタ部品
JP6582648B2 (ja) * 2015-07-10 2019-10-02 株式会社村田製作所 複合電子部品
US20170364158A1 (en) * 2016-06-20 2017-12-21 Apple Inc. Localized and/or Encapsulated Haptic Actuators and Elements
KR101901704B1 (ko) * 2017-02-22 2018-09-27 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 실장 기판
US10062511B1 (en) * 2017-06-08 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
KR102538906B1 (ko) * 2017-09-27 2023-06-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102240705B1 (ko) * 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
KR102597151B1 (ko) * 2018-10-15 2023-11-02 삼성전기주식회사 전자 부품
CN112185702B (zh) * 2019-07-04 2023-11-17 三星电机株式会社 多层陶瓷电容器
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP2007194312A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2009170873A (ja) * 2007-12-17 2009-07-30 Murata Mfg Co Ltd 積層コンデンサ
JP2012204572A (ja) * 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101425U (ja) * 1982-12-25 1984-07-09 太陽誘電株式会社 電子部品
JPH07111380A (ja) * 1993-10-14 1995-04-25 Murata Mfg Co Ltd 表面実装用電子部品
JP4233776B2 (ja) * 2001-09-12 2009-03-04 株式会社村田製作所 回路形成基板
JP2004087717A (ja) * 2002-08-26 2004-03-18 Murata Mfg Co Ltd 電子部品
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP4637674B2 (ja) * 2005-07-26 2011-02-23 京セラ株式会社 積層コンデンサ
JP2007103496A (ja) * 2005-09-30 2007-04-19 Tdk Corp コンデンサおよび基板アセンブリ
US8120891B2 (en) 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP5012658B2 (ja) 2008-05-19 2012-08-29 Ｔｄｋ株式会社 コンデンサモジュール及びコンデンサの実装構造
WO2011030504A1 (ja) 2009-09-11 2011-03-17 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
US9241408B2 (en) * 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
KR101476391B1 (ko) * 2010-12-28 2014-12-24 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP5850696B2 (ja) * 2011-10-17 2016-02-03 Ｎｅｃトーキン株式会社 固体電解コンデンサ
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP2007194312A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2009170873A (ja) * 2007-12-17 2009-07-30 Murata Mfg Co Ltd 積層コンデンサ
JP2012204572A (ja) * 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体

Also Published As

Publication number Publication date
US9526174B2 (en) 2016-12-20
KR20150055990A (ko) 2015-05-22
CN104637678B (zh) 2018-02-02
US20150131252A1 (en) 2015-05-14
JP2015095646A (ja) 2015-05-18
CN104637678A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
KR101525696B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101514565B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101630037B1 (ko) 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
KR102538906B1 (ko) 복합 전자부품 및 그 실장 기판
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP6512526B2 (ja) 複合電子部品及びその実装基板
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20150118385A (ko) 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
KR20160085547A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102516763B1 (ko) 복합 전자부품, 그 실장 기판
US9842699B2 (en) Multilayer ceramic capacitor having terminal electrodes and board having the same
KR20180073358A (ko) 적층형 커패시터 및 그 실장 기판
KR101539884B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20180072974A (ko) 적층형 커패시터 및 그 실장 기판
KR20150118386A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102505428B1 (ko) 복합 전자부품, 그 실장 기판
KR102426214B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20180073357A (ko) 적층형 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5