KR101539884B1 - 적층 세라믹 전자 부품 및 그 실장 기판 - Google Patents

적층 세라믹 전자 부품 및 그 실장 기판 Download PDF

Info

Publication number
KR101539884B1
KR101539884B1 KR1020140009719A KR20140009719A KR101539884B1 KR 101539884 B1 KR101539884 B1 KR 101539884B1 KR 1020140009719 A KR1020140009719 A KR 1020140009719A KR 20140009719 A KR20140009719 A KR 20140009719A KR 101539884 B1 KR101539884 B1 KR 101539884B1
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic body
multilayer ceramic
external
multilayer
Prior art date
Application number
KR1020140009719A
Other languages
English (en)
Inventor
박상수
박민철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140009719A priority Critical patent/KR101539884B1/ko
Priority to CN201410185853.7A priority patent/CN104810153B/zh
Application granted granted Critical
Publication of KR101539884B1 publication Critical patent/KR101539884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor

Abstract

본 발명은, 복수의 유전체층이 적층된 제1 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 제1 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및 복수의 세라믹층이 적층되어 형성되며 상기 적층 세라믹 커패시터의 실장 면에 접합된 제2 세라믹 본체와, 상기 제2 세라믹 본체 내에서 상기 제2 세라믹 본체의 일 측면과 일 단면을 통해 노출되도록 형성된 제3 내부 전극과, 상기 제2 세라믹 본체 내에서 상기 세라믹층을 사이에 두고 상기 제2 세라믹 본체의 타 측면과 타 단면을 통해 노출되도록 형성된 제4 내부 전극과, 상기 제2 세라믹 본체의 양 측면에서 상기 제2 세라믹 본체의 상면의 일부까지 연장되게 형성되며 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자와, 상기 제2 세라믹 본체의 양 단에 형성되며 상기 제3 및 제4 내부 전극의 노출된 부분과 각각 접속된 제1 및 제2 외부 단자를 포함하는 세라믹칩; 을 포함하는 적층 세라믹 전자 부품을 제공한다.

Description

적층 세라믹 전자 부품 및 그 실장 기판{MULTI-LAYERED CERAMIC ELECTROIC COMPONENTS AND MOUNTING CIRCUIT THEREOF}
본 발명은 적층 세라믹 전자 부품 및 그 실장 기판에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 회로 기판으로 전달되어 상기 회로 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당 될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
특히, 스마트폰 등의 음성통신 기능을 가지는 전자기기에서는 이러한 어쿠스틱 노이즈의 저감이 크게 요구되고 있다.
하기 특허문헌 1은 제1 및 제2 단말 전극을 갖는 콘덴서와 상기 콘덴서가 실장되는 모듈 기판을 포함하는 구조가 개시되어 있으며, 하기 특허문헌 2는 전자부품과 상기 전자부품이 하면에 설치된 인터포저를 개시한다.
일본등록특허공보 제5012658호 국내공개특허공보 제2011-0043780호
당 기술 분야에서는, 적층 세라믹 커패시터의 어쿠스틱 노이즈를 저감시킬 수 있는 새로운 방안이 요구되어 왔다.
본 발명의 일 측면은, 복수의 유전체층이 적층된 제1 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 제1 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및 복수의 세라믹층이 적층되어 형성되며 상기 적층 세라믹 커패시터의 실장 면에 접합된 제2 세라믹 본체와, 상기 제2 세라믹 본체 내에서 상기 제2 세라믹 본체의 일 측면과 일 단면을 통해 노출되도록 형성된 제3 내부 전극과, 상기 제2 세라믹 본체 내에서 상기 세라믹층을 사이에 두고 상기 제2 세라믹 본체의 타 측면과 타 단면을 통해 노출되도록 형성된 제4 내부 전극과, 상기 제2 세라믹 본체의 양 측면에서 상기 제2 세라믹 본체의 상면의 일부까지 연장되게 형성되며 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자와, 상기 제2 세라믹 본체의 양 단에 형성되며 상기 제3 및 제4 내부 전극의 노출된 부분과 각각 접속된 제1 및 제2 외부 단자를 포함하는 세라믹칩; 을 포함하는 적층 세라믹 전자 부품을 제공한다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 상기 세라믹칩의 제1 및 제2 접속 단자 사이에 제1 및 제2 도전성 접착층이 개재될 수 있다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 상면의 일부까지 연장되게 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 제1 세라믹 본체의 양 측면 중앙에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터는 상기 제1 세라믹 본체의 상하 면에 형성된 상부 및 하부 커버층을 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹칩의 제1 및 제2 외부 단자는 상기 제2 세라믹 본체의 양 단부를 모두 덮도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹칩의 제1 및 제2 접속 단자와 제1 및 제2 외부 단자는, 내측의 도전성 전도층과 외측의 도금층의 이중 층 구조를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 도전성 페이스트로 이루어지며, 상기 제1 및 제2 접속 단자와 상기 제1 및 제2 외부 단자의 도금층은, 내측의 니켈(Ni) 도금층과 외측의 금(Au) 도금층의 이중 층 구조로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 내측의 니켈(Ni) 도금층과 외측의 주석(Sn) 도금층을 포함하며, 상기 세라믹 칩은, 상기 제1 및 제2 접속 단자와 상기 제1 및 제2 외부 단자의 도금층이 내측의 니켈(Ni) 도금층과 외측의 주석(Sn) 도금층의 이중 층 구조로 이루어질 수 있다.
본 발명의 다른 측면은, 상부에 제1 및 제2 전극 패드를 갖는 기판; 및 상기 위에 설치된 적층 세라믹 전자 부품; 을 포함하며, 상기 적층 세라믹 전자 부품은, 복수의 유전체층이 적층된 제1 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 제1 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및 복수의 세라믹층이 적층되어 형성되며 상기 적층 세라믹 커패시터의 실장 면에 접합된 제2 세라믹 본체와, 상기 제2 세라믹 본체 내에서 상기 제2 세라믹 본체의 일 측면과 일 단면을 통해 노출되도록 형성된 제3 내부 전극과, 상기 제2 세라믹 본체 내에서 상기 세라믹층을 사이에 두고 상기 제2 세라믹 본체의 타 측면과 타 단면을 통해 노출되도록 형성된 제4 내부 전극과, 상기 제2 세라믹 본체의 양 측면에서 상기 제2 세라믹 본체의 상면의 일부까지 연장되게 형성되며 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자와, 상기 제2 세라믹 본체의 양 단에 형성되며 상기 제3 및 제4 내부 전극의 노출된 부분과 각각 접속된 제1 및 제2 외부 단자를 포함하는 세라믹칩; 을 포함하며, 상기 제1 및 제2 전극 패드 위에 상기 제1 및 제2 외부 단자가 각각 실장된 적층 세라믹 전자 부품의 실장 기판을 제공한다.
본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터의 압전성에 따른 응력이나 진동이 단단한 세라믹칩에 의해 완화되어 회로 기판에서 발생하는 어쿠스틱 노이즈의 크기를 줄일 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해사시도이다.
도 3은 도 1의 적층 세라믹 전자 부품 중 적층 세라믹 커패시터의 유전체층과 내부 전극을 도시한 분해사시도이다.
도 4는 도 1의 적층 세라믹 전자 부품 중 세라믹 칩의 세라믹층과 내부 전극을 도시한 분해사시도이다.
도 5a 내지 도 5c는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이다.
도 6a 및 도 6b는 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이다.
도 8은 도 1의 적층 세라믹 전자 부품이 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 외부 전극이 형성된 방향은 폭 방향, 상기 폭 방향과 교차되는 방향은 길이 방향, 유전체층이 적층된 방향은 두께 방향 또는 적층 방향으로 사용될 수 있다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 두께 방향으로 서로 마주보는 면을 상하 면으로, 길이 방향으로 서로 마주보는 면을 양 단면으로, 이와 수직으로 교차되며 서로 마주보는 면을 양 측면으로 설정하며, 여기서 하면은 실장 면으로 함께 설정하여 설명하기로 한다.
적층 세라믹 전자 부품
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이고, 도 2는 도 1의 적층 세라믹 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해사시도이고, 도 3은 도 1의 적층 세라믹 전자 부품 중 적층 세라믹 커패시터의 유전체층과 내부 전극을 도시한 분해사시도이고, 도 4는 도 1의 적층 세라믹 전자 부품 중 세라믹 칩의 세라믹층과 내부 전극을 도시한 분해사시도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은 적층 세라믹 커패시터(100)와 세라믹칩(200)을 포함한다.
이때, 세라믹 칩(200)의 후술하는 제1 및 제2 접속 단자(233, 234)의 상면에는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)의 실장 면과 접촉되어 부착되도록 제1 및 제2 도전성 접착층(241, 242)이 마련될 수 있다.
따라서, 적층 세라믹 커패시터(100)와 세라믹 칩(200)은 이러한 제1 및 제2 도전성 접착층(241, 242)에 의해 전기적으로 연결된 상태에서 기계적으로 접합될 수 있다.
적층 세라믹 커패시터
적층 세라믹 커패시터(100)는 제1 세라믹 본체(110), 복수의 제1 및 제2 내부 전극(121, 122)을 갖는 액티브층, 제1 세라믹 본체(110)의 양 측면에서 제1 세라믹 본체(110)의 실장 면의 일부까지 연장되게 형성된 제1 및 제2 외부 전극(131, 132)를 포함할 수 있다.
본 실시 형태에서는 제1 및 제2 외부 전극(131, 132)이 세라믹 본체(110)의 양 측면에 일부에만 형성됨으로써 실장시 외부 전극과 접촉하는 솔더의 면적을 최소화하여 솔더의 형성 높이를 최소화할 수 있다.
제1 세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 제1 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 제1 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 내부 전극을 포함하는 액티브층과, 상하 마진부로서 액티브층의 상하 면에 각각 형성된 상부 및 하부 커버층으로 구성될 수 있다.
상기 액티브층은 유전체층(111)을 사이에 두고 제1 세라믹 본체(110)의 양 측면을 통해 번갈아 노출되도록 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 액티브층은 유전체층(111)을 사이에 두고 세라믹 본체(110)의 양 측면을 통해 번갈아 노출되도록 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.01 내지 1.00 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 상부 및 하부 커버층은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
상기 상부 및 하부 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브층의 상하 면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 양 측면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)은 용량부(121a, 122a)와 용량부(121a, 122a)에서 제1 세라믹 본체(110)의 양 측면을 통해 번갈아 노출되는 인출부(121b, 122b)를 포함하며, 이 인출부(121b, 122b)를 통해 제1 세라믹 본체(110)의 양 측면에 형성된 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 상기 액티브층에서 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 본체(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 외부 전극(131, 132)은 제1 세라믹 본체(110)의 양 측면 중앙 부분에 형성될 수 있다.
이때, 제1 및 제2 외부 전극(131, 132)은 도금층을 형성하지 않으며, 글라스를 함유한 도전성 페이스트를 세라믹 본체(110)에 도포해 소성한 상태로 이루어질 수 있다.
또한, 제1 및 제2 외부 전극(131, 132)은 제1 세라믹 본체(110)의 양 측면에서 제1 세라믹 본체(110)의 상면의 일부까지 연장되게 형성될 수 있다. 이에 적층 세라믹 커패시터(100)가 상하 대칭 구조를 이루면서 실장시 상하 방향성을 제거할 수 있다.
제1 및 제2 외부 전극(131, 132)은 외부에서의 기계적 스트레스 등을 흡수하여 제1 세라믹 본체(110)와 제1 및 제2 내부 전극(121, 122)에 크랙 등의 손상이 발생하는 것을 방지하는 역할을 수행할 수 있다.
세라믹 칩
도 4를 참조하면, 본 실시 형태에 적용되는 세라믹 칩(200)은, 복수의 세라믹층(211)이 적층되어 형성된 제2 세라믹 본체(210)와, 제2 세라믹 본체(210) 내에서 제2 세라믹 본체(210)의 일 측면과 일 단면을 통해 노출되도록 형성된 제3 내부 전극(221)과, 제2 세라믹 본체(210) 내에서 세라믹층(211)을 사이에 두고 제2 세라믹 본체(210)의 타 측면과 타 단면을 통해 노출되도록 형성된 제4 내부 전극(222)과, 제2 세라믹 본체(210)의 양 측면에서 제2 세라믹 본체(210)의 상면의 일부까지 연장되게 형성되며 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 각각 접속된 제1 및 제2 접속 단자(233, 234)와, 제2 세라믹 본체(210)의 양 단에 형성되며 제3 및 제4 내부 전극(221, 222)의 노출된 부분과 각각 접속된 제1 및 제2 외부 단자(231, 232)를 포함할 수 있다.
또한, 제3 및 제4 내부 전극(221, 222)은 제2 세라믹 본체(210)의 양 단면을 통해 번갈아 노출된 용량부(221a, 222a)와 용량부(221a, 222a)에서 제2 세라믹 본체(110)의 양 측면을 통해 번갈아 노출되는 인출부(221b, 222b)를 포함하며, 용량부(221a, 222a)의 노출된 부분을 통해 제1 및 제2 외부 단자(231, 232)와 각각 전기적으로 연결되고, 인출부(221b, 222b)를 통해 제2 세라믹 본체(110)의 양 측면에 형성된 제1 및 제2 접속 단자(233, 234)과 각각 전기적으로 연결될 수 있다
또한, 제1 및 제2 외부 단자(231, 232)는 제2 세라믹 본체(210)의 양 단부를 모두 덮도록 형성될 수 있다.
이와 같이 구성된 세라믹 칩(200)을 기판 위에 실장시 세라믹 칩(200) 위에 부착된 적층 세라믹 커패시터(100)는 제1 및 제2 외부 전극(131, 132)의 표면이 도금 처리 되어 있지 않은 상태로서, 기판 위에 실장시 솔더의 양이 많더라도 솔더가 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)을 타고 올라가는 것이 방지되어, 적층 세라믹 커패시터(100)에서 제1 및 제2 외부 전극(131, 132)을 통해 기판으로 압전 응력이 직접 전달되는 것을 차단하므로 어쿠스틱 노이즈의 저감 효과를 더 향상시킬 수 있게 된다.
변형 예
도 5a 및 도 5b는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이다.
적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)은 도금층(133, 134)를 가질 수 있다.
또한, 세라믹 칩(200)의 제1 및 제2 접속 단자(233, 234)와 제1 및 제2 외부 단자(231, 232)는 내측의 도전성 수지층과 외측의 도금층의 이중 층 구조를 각각 가질 수 있다.
이때, 적층 세라믹 커패시터(100)와 세라믹 칩(200)의 도금층은 내측의 니켈(Ni) 도금층과 외측의 주석(Sn) 도금층을 포함하는 이중 층 구조로 이루어질 수 있다.
도 5a를 참조하면, 먼저 세라믹 칩(200) 위에 적층 세라믹 커패시터(100)를 실장한다. 이때, 세라믹 칩(200)의 제1 및 제2 접속 단자(233, 234)와 제1 및 제2 외부 단자(231, 232)는 도금 처리가 되어 있지 않은 도전성 수지층의 상태이다.
이때, 세라믹 칩(200)의 제1 및 제2 접속단자(233, 234)의 상면에는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)의 실장 면과 접촉되어 부착되도록 제1 및 제2 도전성 접착층(241, 242)이 마련될 수 있다.
다음으로, 도 5c를 참조하면, 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)의 노출된 면과 세라믹 칩(200)의 제1 및 제2 접속단자(233, 234)와 제1 및 제2 외부 단자(231, 232)의 도전성 수지층(213, 232a)의 노출된 면을 니켈 도금과 주석 도금을 순서대로 실시한다.
이에 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극에는 내측의 니켈 도금층과 외측의 주석 도금층을 갖는 도금층(133, 134)을, 세라믹 칩(200)의 제1 및 제2 접속 단자(233, 234)와 제1 및 제2 외부 단자(231, 232)에는 내측의 니켈 도금층과 외측의 주석 도금층을 갖는 도금층(251-254)을 각각 형성할 수 있다.
도 6a 및 도 6b는 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이다.
도 6a 및 6b를 참조하면, 먼저 일면에 제3 및 제4 내부 전극(221, 222)이 형성된 복수의 세라믹층(211)을 적층하고 압착한 후 소정 사이즈로 절단하여 제2 세라믹 본체(210)을 마련한다.
다음으로, 제2 세라믹 본체(210)의 양 측면과 양 단에 도전성 수지 페이스트를 도포하여 도전성 수지층으로 이루어진 제1 및 제2 접속 단자(233, 234)와 제1 및 제2 외부 단자(231, 232)를 형성한다. 상기 도전성 수지 페이스트는 도전성 금속과 열경화 수지 등으로 이루어질 수 있다.
다음으로, 제1 및 제2 도전성 수지층(231a, 232a) 위에 니켈(Ni) 도금 및 금(Au) 도금을 실시하여 도금층(261-264)을 갖는 세라믹 칩(200)을 완성한다.
이후, 세라믹 칩(200)의 제1 및 제2 접속단자(233, 234)의 상면에 마련된 제1 및 제2 도전성 접착층(241, 242)을 이용하여 세라믹 칩(200) 위에 적층 세라믹 커패시터(100)를 실장한다.
이때, 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)은 도금 처리가 되어 있지 않은 상태이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 전자 부품의 제작 공정을 도시한 사시도이다.
도 7a를 참조하면, 먼저 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극을 니켈로 도금 처리하여 니켈 도금층(135, 136)을 형성한다. 이와 함께, 세라믹 칩(200)의 제1 및 제2 접속 단자와 제1 및 제2 외부 단자를 니켈로 도금 처리하여 니켈 도금층(27-274)을 형성한다.
이때, 세라믹 칩(200)의 제1 및 제2 접속 단자의 니켈 도금층(273, 274)의 상면에는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극의 니켈 도금층(135, 136)의 실장 면과 접촉되어 부착되도록 제1 및 제2 도전성 접착층(241, 242)이 마련될 수 있다.
다음으로, 도 7b를 참조하면, 세라믹칩(200) 위에 제1 및 제2 도전성 접착층(241, 242)을 이용하여 적층 세라믹 커패시터(100)를 실장한다.
다음으로, 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극의 니켈 도금층(135, 136)의 노출된 면과 세라믹 칩(200)의 니켈 도금층(271-274)의 노출된 면을 주석으로 도금 처리하여 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극에는 주석 도금층(133, 134)을, 세라믹 칩(200)의 제1 및 제2 접속 단자와 제1 및 제2 외부 단자에는 주석 도금층(251-254)을 각각 형성할 수 있다.
적층 세라믹 전자 부품의 실장 기판
도 8은 도 1의 적층 세라믹 전자 부품이 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.
도 8을 참조하면, 본 실시 형태에 따른 적층 세라믹 전자 부품의 실장 기판은 적층 세라믹 전자 부품이 수평하게 실장되는 기판(310)과, 기판(310)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(311, 312)를 포함한다.
이때, 적층 세라믹 전자 부품은 세라믹 칩(200)이 하측에 배치되며, 제1 및 제2 외부 단자(251, 252)가 각각 제1 및 제2 전극 패드(311, 312) 위에 접촉되게 위치한 상태로 부착되어 기판(310)과 전기적으로 연결될 수 있다.
위와 같이 적층 세라믹 전자 부품이 기판(310)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
이때, 제1 및 제2 전극 패드(311, 312)의 크기는 세라믹 칩(200)의 제1 및 제2 외부 단자(231, 232)와 제1 및 제2 전극 패드(311, 312)를 연결하는 솔더의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 커패시터 110 ; 세라믹 본체
111 ; 유전체층 121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극 200 ; 세라믹 칩
211 ; 세라믹층 221, 222 ; 제3 및 제 4 내부 전극
231, 232 ; 제1 및 제2 외부 단자 233, 234 ; 제1 및 제2 접속 단자
241, 242 ; 도전성 접착층 310 ; 기판
311, 312 ; 제1 및 제2 전극 패드

Claims (18)

  1. 복수의 유전체층이 적층된 제1 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 제1 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및
    복수의 세라믹층이 적층되어 형성되며 상기 적층 세라믹 커패시터의 실장 면에 접합된 제2 세라믹 본체와, 상기 제2 세라믹 본체 내에서 상기 제2 세라믹 본체의 일 측면과 일 단면을 통해 노출되도록 형성된 제3 내부 전극과, 상기 제2 세라믹 본체 내에서 상기 세라믹층을 사이에 두고 상기 제2 세라믹 본체의 타 측면과 타 단면을 통해 노출되도록 형성된 제4 내부 전극과, 상기 제2 세라믹 본체의 양 측면에서 상기 제2 세라믹 본체의 상면의 일부까지 연장되게 형성되며 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자와, 상기 제2 세라믹 본체의 양 단에 형성되며 상기 제3 및 제4 내부 전극의 노출된 부분과 각각 접속된 제1 및 제2 외부 단자를 포함하는 세라믹칩; 을 포함하는 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 상기 세라믹칩의 제1 및 제2 접속 단자 사이에 제1 및 제2 도전성 접착층이 개재된 것을 특징으로 하는 적층 세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 상면의 일부까지 연장되게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 제1 세라믹 본체의 양 측면 중앙에 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 적층 세라믹 커패시터는 상기 제1 세라믹 본체의 상하 면에 형성된 상부 및 하부 커버층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  6. 제1항에 있어서,
    상기 세라믹칩의 제1 및 제2 외부 단자는 상기 제2 세라믹 본체의 양 단부를 모두 덮도록 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  7. 제1항에 있어서,
    상기 세라믹칩의 제1 및 제2 접속 단자와 제1 및 제2 외부 단자는, 내측의 도전성 전도층과 외측의 도금층의 이중 층 구조를 갖는 것을 특징으로 하는 적층 세라믹 전자 부품.
  8. 제7항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 도전성 페이스트로 이루어지며,
    상기 제1 및 제2 접속 단자와 상기 제1 및 제2 외부 단자의 도금층은, 내측의 니켈(Ni) 도금층과 외측의 금(Au) 도금층의 이중 층 구조로 이루어진 것을 특징으로 하는 적층 세라믹 전자 부품.
  9. 제7항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 내측의 니켈(Ni) 도금층과 외측의 주석(Sn) 도금층을 포함하며,
    상기 세라믹 칩은, 상기 제1 및 제2 접속 단자와 상기 제1 및 제2 외부 단자의 도금층이 내측의 니켈(Ni) 도금층과 외측의 주석(Sn) 도금층의 이중 층 구조로 이루어진 것을 특징으로 하는 적층 세라믹 전자 부품.
  10. 상부에 제1 및 제2 전극 패드를 갖는 기판; 및
    상기 기판 위에 설치된 적층 세라믹 전자 부품; 을 포함하며,
    상기 적층 세라믹 전자 부품은,
    복수의 유전체층이 적층된 제1 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 제1 세라믹 본체의 양 측면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극과, 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 실장 면의 일부까지 연장되게 형성되며 상기 제1 및 제2 내부 전극과 각각 연결된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및
    복수의 세라믹층이 적층되어 형성되며 상기 적층 세라믹 커패시터의 실장 면에 접합된 제2 세라믹 본체와, 상기 제2 세라믹 본체 내에서 상기 제2 세라믹 본체의 일 측면과 일 단면을 통해 노출되도록 형성된 제3 내부 전극과, 상기 제2 세라믹 본체 내에서 상기 세라믹층을 사이에 두고 상기 제2 세라믹 본체의 타 측면과 타 단면을 통해 노출되도록 형성된 제4 내부 전극과, 상기 제2 세라믹 본체의 양 측면에서 상기 제2 세라믹 본체의 상면의 일부까지 연장되게 형성되며 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 각각 접속된 제1 및 제2 접속 단자와, 상기 제2 세라믹 본체의 양 단에 형성되며 상기 제3 및 제4 내부 전극의 노출된 부분과 각각 접속된 제1 및 제2 외부 단자를 포함하는 세라믹칩; 을 포함하며,
    상기 제1 및 제2 전극 패드 위에 상기 제1 및 제2 외부 단자가 각각 실장된 적층 세라믹 전자 부품의 실장 기판.
  11. 제10항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 상기 세라믹칩의 제1 및 제2 접속 단자 사이에 제1 및 제2 도전성 접착층이 개재된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  12. 제10항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 제1 세라믹 본체의 양 측면에서 상기 제1 세라믹 본체의 상면의 일부까지 연장되게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  13. 제10항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 제1 세라믹 본체의 양 측면 중앙에 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  14. 제10항에 있어서,
    상기 적층 세라믹 커패시터는 상기 제1 세라믹 본체의 상하 면에 형성된 상부 및 하부 커버층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  15. 제10항에 있어서,
    상기 세라믹칩의 제1 및 제2 외부 단자는 상기 제2 세라믹 본체의 양 단부를 모두 덮도록 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  16. 제10항에 있어서,
    상기 세라믹칩의 제1 및 제2 접속 단자와 제1 및 제2 외부 단자는, 내측의 도전성 전도층과 외측의 도금층의 이중 층 구조를 갖는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  17. 제16항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 도전성 페이스트로 이루어지며,
    상기 제1 및 제2 접속 단자와 상기 제1 및 제2 외부 단자의 도금층은, 내측의 니켈(Ni) 도금층과 외측의 금(Au) 도금층의 이중 층 구조로 이루어진 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  18. 제16항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 내측의 니켈(Ni)도금층과 외측의 주석(Sn)도금층을 포함하며,
    상기 세라믹 칩은, 상기 제1 및 제2 접속 단자와 상기 제1 및 제2 외부 단자의 도금층이 내측의 니켈(Ni) 도금층과 외측의 주석(Sn) 도금층의 이중 층 구조로 이루어진 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
KR1020140009719A 2014-01-27 2014-01-27 적층 세라믹 전자 부품 및 그 실장 기판 KR101539884B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140009719A KR101539884B1 (ko) 2014-01-27 2014-01-27 적층 세라믹 전자 부품 및 그 실장 기판
CN201410185853.7A CN104810153B (zh) 2014-01-27 2014-05-05 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009719A KR101539884B1 (ko) 2014-01-27 2014-01-27 적층 세라믹 전자 부품 및 그 실장 기판

Publications (1)

Publication Number Publication Date
KR101539884B1 true KR101539884B1 (ko) 2015-07-27

Family

ID=53694914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009719A KR101539884B1 (ko) 2014-01-27 2014-01-27 적층 세라믹 전자 부품 및 그 실장 기판

Country Status (2)

Country Link
KR (1) KR101539884B1 (ko)
CN (1) CN104810153B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811370B1 (ko) 2015-07-10 2017-12-22 가부시키가이샤 무라타 세이사쿠쇼 복합 전자 부품 및 저항 소자
KR20190078031A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 적층형 전자 부품
KR20190107358A (ko) 2018-03-12 2019-09-20 삼성전기주식회사 전자 부품
KR20190121190A (ko) * 2018-10-02 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20200067811A (ko) * 2018-10-02 2020-06-12 삼성전기주식회사 적층 세라믹 전자부품

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389912B (zh) * 2018-01-12 2020-02-28 武汉高芯科技有限公司 一种非制冷红外探测器芯片及其封装结构和制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187037A (ja) * 2007-01-30 2008-08-14 Tdk Corp 積層コンデンサ
KR20100048044A (ko) * 2008-10-30 2010-05-11 조인셋 주식회사 표면 실장 가능한 복합 세라믹 칩 부품
JP2013258240A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd チップ部品構造体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP4720481B2 (ja) * 2005-04-21 2011-07-13 株式会社デンソー 電子装置の製造方法
JP5126379B2 (ja) * 2011-03-25 2013-01-23 株式会社村田製作所 チップ部品構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187037A (ja) * 2007-01-30 2008-08-14 Tdk Corp 積層コンデンサ
KR20100048044A (ko) * 2008-10-30 2010-05-11 조인셋 주식회사 표면 실장 가능한 복합 세라믹 칩 부품
JP2013258240A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd チップ部品構造体

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811370B1 (ko) 2015-07-10 2017-12-22 가부시키가이샤 무라타 세이사쿠쇼 복합 전자 부품 및 저항 소자
KR20190078031A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 적층형 전자 부품
KR102550165B1 (ko) * 2017-12-26 2023-07-03 삼성전기주식회사 적층형 전자 부품
KR20190107358A (ko) 2018-03-12 2019-09-20 삼성전기주식회사 전자 부품
KR20190121190A (ko) * 2018-10-02 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
CN110993337A (zh) * 2018-10-02 2020-04-10 三星电机株式会社 多层陶瓷电子组件
KR102121579B1 (ko) * 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 전자부품
KR20200067811A (ko) * 2018-10-02 2020-06-12 삼성전기주식회사 적층 세라믹 전자부품
US10784047B2 (en) 2018-10-02 2020-09-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US11017948B2 (en) 2018-10-02 2021-05-25 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102500107B1 (ko) * 2018-10-02 2023-02-15 삼성전기주식회사 적층 세라믹 전자부품
CN110993337B (zh) * 2018-10-02 2023-10-31 三星电机株式会社 多层陶瓷电子组件

Also Published As

Publication number Publication date
CN104810153B (zh) 2018-01-16
CN104810153A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101514565B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101525696B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR102538906B1 (ko) 복합 전자부품 및 그 실장 기판
US8681475B2 (en) Mounting structure of circuit board having multi-layered ceramic capacitor thereon
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102004804B1 (ko) 복합 전자부품, 그 실장 기판
JP5916682B2 (ja) 積層セラミックキャパシタ及びその実装基板
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR20160085547A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101539884B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102516763B1 (ko) 복합 전자부품, 그 실장 기판
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20180073358A (ko) 적층형 커패시터 및 그 실장 기판
KR102059442B1 (ko) 복합 전자부품, 그 실장 기판
JP5694409B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
KR102436224B1 (ko) 커패시터 부품
KR102505428B1 (ko) 복합 전자부품, 그 실장 기판
KR101922869B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102319605B1 (ko) 복합 전자부품
KR20180073357A (ko) 적층형 커패시터 및 그 실장 기판
KR102584975B1 (ko) 적층형 커패시터 및 그 실장 기판
KR20140094110A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5