CN108389912B - 一种非制冷红外探测器芯片及其封装结构和制备方法 - Google Patents
一种非制冷红外探测器芯片及其封装结构和制备方法 Download PDFInfo
- Publication number
- CN108389912B CN108389912B CN201810031317.XA CN201810031317A CN108389912B CN 108389912 B CN108389912 B CN 108389912B CN 201810031317 A CN201810031317 A CN 201810031317A CN 108389912 B CN108389912 B CN 108389912B
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- sacrificial layer
- etch
- infrared detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000003466 welding Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000009461 vacuum packaging Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/93—Interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种利用MEMS(微机电)工艺制备的芯片及其封装结构，通过在芯片主体上生长出牺牲层，利用MEMS工艺刻蚀牺牲层并注入金属，由此将PAD(芯片上的电路外接点)转移到芯片侧壁，同时通过在划片槽中相应的地方注入金属连接相邻芯片侧壁的PAD，从而把侧壁的PAD引到侧壁底端，再通过切割划片槽获得侧壁带PAD的单个芯片，此方法得到的芯片，直接上下贴合即可完成电连接，用简单的封装卡槽即可进行集成，且适用于芯片级封装、圆晶级封装、像元级封装，省去了封装打线的工艺、减小了芯片封装面积，其集成度高，工艺步骤简化，可大批量生产，且成本进一步减小。
Description
技术领域
本发明属于芯片加工领域，更具体地，涉及一种非制冷红外探测器芯片及其封装结构和制备方法。
背景技术
红外焦平面探测器是热成像系统的核心部件，是探测、识别和分析物体红外信息的关键，在军事、工业、交通、安防监控、气象、医学等各行业具有广泛的应用。近年来非制冷红外焦平面探测器的阵列规模不断增大，像元尺寸不断减小，并且在探测器单元结构及其优化设计、芯片主体设计、封装形式等方面需要不断的创新发展新技术。
红外焦平面探测器的微测辐射热计接收目标红外辐射后的温度变化很微弱，为了使其上面的热量能够维持住，避免与空气分子进行热交换，需要将其置于真空环境下工作，一般对真空度的要求是小于0.01mbar。对非制冷红外焦平面探测器真空封装的要求是：优异且可靠的密闭性；具有高透过率的红外窗口；高成品率；低成本。目前的封装技术可分为芯片级、晶圆级、像元级等。
现有技术中红外探测器芯片的封装采用打线的形式，通常利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，将真空封装器件键合于探测器芯片上，但是此方法对温度敏感的探测器损害较大，所以操作要求较高，工艺复杂，成本高。
专利CN 203205401 U公开了一种封装结构，通过在芯片的侧边设置多个焊垫，在封装基板设置多个连接点，将芯片侧边上的焊垫与封装基板上的连接点以打线的工艺进行电性连接，得到芯片封装结构。然而该技术利用焊垫压焊技术封装，会对温度敏感的探测器产生损坏，且采用打线技术，封装面积大于芯片的面积，浪费成本，电连接实现起来工艺复杂。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种芯片，所述芯片的左右两端各包括一列PAD(芯片上的电路外接点)，每个所述PAD包括位于芯片侧壁的外引脚，所述外引脚的上下端与芯片的上下表面平齐，所述外引脚的下端作为所述芯片的输出端。其目的在于将封装PAD(芯片上的电路外接点)转移到芯片侧壁和底部，使得芯片与导体直接上下贴合即可电连接，减小封装面积，避免打线的热压焊对温度敏感的探测器的不利影响。
优选地，所述芯片由上至下包括牺牲层、芯片主体，每个所述PAD还包括内引脚，所述内引脚上下连通芯片主体与牺牲层，并在牺牲层内水平延伸至牺牲层侧壁连接外引脚。
按照本发明的另一个方面，提供了一种红外探测器芯片的封装结构，包括红外探测器芯片、第二芯片、封装基板；每个芯片的左右两端各包括一列PAD，每个PAD包括位于芯片侧壁的外引脚。
优先地，所述外引脚的上下端与其芯片的上下表面平齐，所述外引脚的下端作为其芯片的输出端，可灵活切换电连接的器件；所述封装基板的左右两端分别具有电连接区；优选地，所述第二芯片的外引脚、红外探测器芯片的外引脚和所述电连接区由上至下依次贴合，实现电连接，或第二芯片的外引脚、封装基板的电连接区、红外探测器芯片的外引脚由上至下依次贴合实现电连接；所述红外探测器芯片、第二芯片、封装基板按顺序卡合于封装卡槽内。
按照本发明的另一个方面，提供了一种芯片的制备方法，通过引入牺牲材料，利用MEMS(Micro-Electro-Mechanical System，微机电)工艺刻蚀牺牲材料并注入金属的方法，将PAD(芯片上的电路外接点)转移到芯片侧壁和底端，由此替代传统的封装打线工艺，简化步骤，批量生产，避免打线的热压焊对温度敏感的探测器的不利影响。
所述制备方法包括以下步骤：
S1：在晶圆的上表面刻蚀纵横交错的划片槽，获得网格状的芯片阵列，所述芯片阵列的每个所述网格为一个芯片主体，在所述晶圆的上表面生长牺牲材料，填充所述划片槽并覆盖芯片主体，获得每个芯片主体的上表面的牺牲层；
S2：分别刻蚀每个牺牲层的左右两端的上表面，获得凹槽，沿所述凹槽向下刻蚀芯片主体，获得连通芯片主体与牺牲层的电路外接槽；
S3：沿所述电路外接槽横向刻蚀划片槽内的牺牲材料，获得连通相邻的两个电路外接槽的连接槽，向下刻蚀所述连接槽至划片槽底部，向所述连接槽中填充金属，获得外引脚，向电路外接槽中填充金属，获得内引脚；
S4：切割所述划片槽，获得单个芯片。
优选地，在步骤S3与S4之间还包括步骤SA：于所述内引脚的上表面生长牺牲材料，用于保护所述内引脚。
优选地，在步骤SA与S4之间还包括步骤SB：除去所述晶圆的底层至暴露出外引脚。
按照本发明的另一个方面，提供了一种包括所述芯片的封装结构，所述芯片包括红外探测器芯片，所述封装结构还包括位于红外探测器芯片上表面的封装器件以及下表面的封装基板，所述封装基板的左右两端分别具有电连接区，所述红外探测器芯片的外引脚与所述电连接区直接贴合或间接贴合。
优选地，所述芯片还包括ASIC芯片；所述红外探测器芯片的外引脚的下端与所述电连接区的上端直接贴合，所述电连接区的下端与所述ASIC芯片的外引脚的上端直接贴合；或者所述红外探测器芯片的外引脚的下端与所述电连接区的上端通过ASIC芯片的外引脚间接贴合。
优选地，所述封装基板的外边缘还固定有封装卡槽，所述红外探测器芯片与所述ASIC芯片分别卡合于所示封装卡槽内，防止芯片异位。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、现有的打线技术的芯片结构：引脚一端在芯片的上表面，另一端焊接在封装基板的上表面，这就使得封装基板的面积大于芯片面积，不利于封装尺寸的减小。而本申请的芯片结构的外引脚收于芯片侧壁，可以减小封装面积，且外引脚的上下端与芯片的上下表面平齐，使得该芯片与导体上下贴合即可实现电连接，减小封装面积，且相比现有技术将引脚焊死在封装基板上，本申请的外引脚电连接切换灵活。
2、在芯片主体的上表面设置牺牲层，可将内引脚引至芯片侧壁，并保护芯片主体与内引脚。
3、本申请的封装结构中，具有与所述芯片配合使用的封装基板，封装基板的两端具有电连接区，与所述芯片上下贴合即可进行电连接，减小了封装基板的面积；本申请进行多芯片集成封装时也只需上下贴合即可集成，可根据用户需求实现芯片的多功能集成；所述封装基板贴合于芯片的下表面更有助于芯片散热。
4、由于红外探测器芯片对温度敏感，传统打线技术在压焊过程中产生的高温可能会对红外探测器芯片损坏，而本申请提供了一种更为方便的封装结构与电连接方式，避免了打线的热压焊对温度敏感的探测器的不利影响。
5、选用ASIC芯片与红外探测器芯片进行集成，具有体积小、功耗低、可靠性高、保密性强、成本小的优点。
6、传统打线工艺需逐个芯片焊接PAD，而本申请在晶圆期就开始制备PAD，利用划片槽实现批量化生产和分离PAD。
7、通过引入牺牲层，利用MEMS工艺刻蚀牺牲层并注入金属，由此将PAD转移到芯片侧壁，同时通过在划片槽中相应的地方注入金属连接相邻芯片侧壁的PAD，从而把侧壁的PAD引到侧壁底端，再通过切割划片槽获得侧壁带PAD的单个芯片，无需热压焊，比起打线工艺步骤更简化，成本更低，芯片封装面积更小。
8、对晶圆底部进行减薄处理，充分暴露外引脚，使其电连接更加容易。
9、传统封装为芯片级封装，本申请在晶圆期就开始制备PAD，更有利于晶圆级、像元级等多种形式的封装。
附图说明
图1是晶圆的上表面的芯片阵列示意图；
图2是每相邻的两个芯片刻蚀后的示意图；
图3是注入金属后的相邻的两个芯片的示意图；
图4是注入金属后的相邻的两个芯片的俯视图；
图5是晶圆级封装后的相邻两个芯片的示意图；
图6是切割获得的单个封装芯片的示意图；
图7是实施例1的集成结构示意图；
图8是实施例2的集成结构示意图；
图9是实施例1的封装结构示意图；
图10是实施例2的封装结构示意图；
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
1-晶圆，2-芯片，2a-探测器芯片，2b-ASIC芯片，2-1-芯片主体，2-2-牺牲层，2-3-电路外接槽，2-31-凹槽，3-划片槽，4-PAD，4-1-外引脚，4-2-内引脚，5-封装器件，6-1-封装基板，6-2-封装卡槽。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，一种晶圆结构，包括晶圆1及晶圆1的上表面由划片槽3划分的网格状的芯片阵列，每一个所述网格为一个芯片主体2-1。
如图2所示，在所述晶圆1的上表面生长牺牲材料，填充所述划片槽3并覆盖芯片主体2-1，获得每个芯片主体2-1的上表面的牺牲层2-2，分别刻蚀每个牺牲层2-2的左右两端的上表面，获得凹槽2-31，沿所述凹槽2-31向下刻蚀芯片主体2-1，获得连通芯片主体2-1与牺牲层2-2的电路外接槽2-3，沿所述电路外接槽2-3横向刻蚀划片槽3内的牺牲材料，获得连通相邻的两个电路外接槽2-3的连接槽，深挖所述连接槽至划片槽3底部。
进一步，如图3所示，向所述连接槽中填充金属，获得外引脚4-1，向电路外接槽2-3中填充金属，获得内引脚4-2，切割所述划片槽3，获得单个芯片2。
图4为相邻两个芯片2的俯视图，所述芯片2的左右两端各包括一列平行的电路外接槽2-3及相应的连接槽，向所述电路外接槽2-3与连接槽中填入金属，获得平行的PAD 4，此方法获得PAD 4，省去了打线工艺，大大简化了步骤，缩减了成本，可大批量生产。
如图5所示，在图3或图4的基础上进一步在所述晶圆1的上表面倒桩焊接封装器件5，获得晶圆级或像元级封装结构。所述晶圆1的上表面的芯片阵列规律排列，可一体化封装，步骤简化，可大批量生产，成本进一步减小。
在图5的基础上在晶圆1的上方沿划片槽3切割，获得单个封装芯片，如图6所示。
在图4的基础上，在晶圆1结构上方沿划片槽3切割，获得带PAD 4的单个芯片2，所述单个芯片2可包括红外探测器芯片2a或ASIC芯片2b；
将所述红外探测器芯片2a与ASIC芯片2b进行集成封装，第一种封装结构如图7所示，所述探测器芯片2a贴合于所述ASIC芯片2b上方，所述ASIC芯片2b贴合于所述封装基板6-1的上方，所述封装基板6-1的外边缘固定有封装卡槽6-2，所述探测器芯片2a与所述ASIC芯片2b一起卡合于所示封装卡槽6-2内。
第二种封装结构如图8所示，所述红外探测器芯片2a、ASIC芯片2b分别贴合于封装基板6-1的上表面、下表面，所述红外探测器芯片2a、封装基板6-1、ASIC芯片2b由上至下依次卡合于所述封装卡槽6-2内，这种封装结构利用封装基板6-1将所述探测器芯片2a与所述ASIC芯片2b隔开，能增强散热性能，更好的保护探测器芯片2a。
如图9或图10所示，将在图6的基础上得到的带封装器件5的红外探测器芯片2a利用图7或8所示的封装结构进行组装，集成ASIC芯片2b，获得集成芯片的封装结构。
实施例1：
S1：在晶圆1的上表面刻蚀纵横交错的划片槽3，获得网格状的芯片阵列，所述芯片阵列的每个所述网格为一个芯片主体2-1，在所述晶圆1的上表面生长牺牲材料，填充所述划片槽3并覆盖芯片主体2-1，获得每个芯片主体2-1的上表面的牺牲层2-2；
S2：分别刻蚀每个牺牲层2-2的左右两端的上表面，获得凹槽2-31，沿所述凹槽2-31向下刻蚀芯片主体2-1，获得连通芯片主体2-1与牺牲层2-2的电路外接槽2-3；
S3：沿所述电路外接槽2-3横向刻蚀划片槽3内的牺牲材料，获得连通相邻的两个电路外接槽2-3的连接槽，向下刻蚀所述连接槽至划片槽3底部，向所述连接槽中填充金属，获得外引脚4-1，向电路外接槽2-3中填充金属，获得内引脚4-2；
S4：于所述内引脚4-2的上表面生长牺牲材料，保护所述内引脚4-2；
S5：在所述晶圆1的上表面焊接晶圆级封装器件5；
S6：除去所述晶圆1的底层至暴露出外引脚4-1；
S7：切割所述划片槽3，获得单个芯片2。
实施例2：
S1：在晶圆1的上表面刻蚀纵横交错的划片槽3，获得网格状的芯片阵列，所述芯片阵列的每个所述网格为一个芯片主体2-1，在所述晶圆1的上表面生长牺牲材料，填充所述划片槽3并覆盖芯片主体2-1，获得每个芯片主体2-1的上表面的牺牲层2-2；
S2：分别刻蚀每个牺牲层2-2的左右两端的上表面，获得凹槽2-31，沿所述凹槽2-31向下刻蚀芯片主体2-1，获得连通芯片主体2-1与牺牲层2-2的电路外接槽2-3；
S3：沿所述电路外接槽2-3横向刻蚀划片槽3内的牺牲材料，获得连通相邻的两个电路外接槽2-3的连接槽，向下刻蚀所述连接槽至划片槽3底部，向所述连接槽中填充金属，获得外引脚4-1，向电路外接槽2-3中填充金属，获得内引脚4-2；
S4：于所述内引脚4-2的上表面生长牺牲材料，保护所述内引脚4-2；
S5：除去所述晶圆1的底层至暴露出外引脚4-1；
S6：由步骤S1～S5得到红外探测器芯片阵列或ASIC芯片阵列，在所述探测器芯片阵列所在的晶圆1的上表面焊接晶圆1级封装器件5或像元级封装器件5；
S7：沿划片槽3切割红外探测器芯片阵列所在的晶圆1或ASIC芯片阵列所在的晶圆1，获得单个的红外探测器封装芯片或ASIC芯片2b。
S8：将所述ASIC芯片2b贴合于所述红外探测器封装芯片的下表面，将封装基板6-1贴合于ASIC芯片2b的下表面，获得集成芯片组，将所述集成芯片组卡合于封装卡槽6-2内，获得封装集成芯片。
实施例3：
S1：在晶圆1的上表面刻蚀纵横交错的划片槽3，获得网格状的芯片阵列，所述芯片阵列的每个所述网格为一个芯片主体2-1，在所述晶圆1的上表面生长牺牲材料，填充所述划片槽3并覆盖芯片主体2-1，获得每个芯片主体2-1的上表面的牺牲层2-2；
S2：分别刻蚀每个牺牲层2-2的左右两端的上表面，获得凹槽2-31，沿所述凹槽2-31向下刻蚀芯片主体2-1，获得连通芯片主体2-1与牺牲层2-2的电路外接槽2-3；
S3：沿所述电路外接槽2-3横向刻蚀划片槽3内的牺牲材料，获得连通相邻的两个电路外接槽2-3的连接槽，向下刻蚀所述连接槽至划片槽3底部，向所述连接槽中填充金属，获得外引脚4-1，向电路外接槽2-3中填充金属，获得内引脚4-2；
S4：于所述内引脚4-2的上表面生长牺牲材料，保护所述内引脚4-2；
S5：除去所述晶圆1的底层至暴露出外引脚4-1；
S6：由步骤S1～S5得到红外探测器芯片阵列或ASIC芯片阵列，在所述探测器芯片阵列所在的晶圆1的上表面焊接晶圆级封装器件5或像元级封装器件5；
S7：沿划片槽3切割红外探测器芯片阵列所在的晶圆1或ASIC芯片阵列所在的晶圆1，获得单个的红外探测器封装芯片或ASIC芯片2b。
S8：将所述红外探测器芯片2a、ASIC芯片2b分别贴合于封装基板6-1的上表面、下表面，获得集成芯片组，将所述集成芯片组卡合于封装卡槽6-2内，获得封装集成芯片。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种红外探测器芯片的封装结构，包括红外探测器芯片、第二芯片、封装基板；每个芯片的左右两端各包括一列PAD，每个PAD包括位于芯片侧壁的外引脚；
其特征在于，所述外引脚的上下端与其芯片的上下表面平齐，所述外引脚的下端作为其芯片的输出端，可灵活切换电连接的器件；
所述封装基板的左右两端分别具有电连接区，所述红外探测器芯片的外引脚、第二芯片的外引脚和所述电连接区按顺序上下贴合实现电连接；所述红外探测器芯片、第二芯片、封装基板按所述顺序卡合于封装卡槽内。
2.如权利要求1所述的封装结构，其特征在于，所述顺序为：第二芯片、封装基板、红外探测器芯片由上至下依次贴合。
3.如权利要求1所述的封装结构，其特征在于，所述顺序为：第二芯片、红外探测器芯片、封装基板由上至下依次贴合。
4.如权利要求1所述的封装结构，其特征在于，所述芯片由上至下包括牺牲层、芯片主体，每个所述PAD还包括内引脚，所述内引脚上下连通芯片主体与牺牲层，并在牺牲层内水平延伸至牺牲层侧壁连接外引脚。
5.如权利要求1-4中任一项所述的封装结构，其特征在于，所述第二芯片为ASIC芯片。
6.一种如权利要求1-5中任一项所述封装结构的制备方法，其特征在于，芯片的制备包括以下步骤：
S1：在晶圆的上表面刻蚀纵横交错的划片槽，获得网格状的芯片阵列，所述芯片阵列的每个所述网格为一个芯片主体，在所述晶圆的上表面生长牺牲材料，填充所述划片槽并覆盖芯片主体，获得每个芯片主体的上表面的牺牲层；
S2：分别刻蚀每个牺牲层的左右两端的上表面，获得凹槽，沿所述凹槽向下刻蚀芯片主体，获得连通芯片主体与牺牲层的电路外接槽；
S3：沿所述电路外接槽横向刻蚀划片槽内的牺牲材料，获得连通相邻的两个电路外接槽的连接槽，向下刻蚀所述连接槽至划片槽底部，向所述连接槽中填充金属，获得外引脚，向电路外接槽中填充金属，获得内引脚；
S4：切割所述划片槽，获得单个芯片。
7.如权利要求6所述的制备方法，其特征在于，
在步骤S3与S4之间还包括步骤SA：于所述内引脚的上表面生长牺牲材料，用于保护所述内引脚。
8.如权利要求7所述的制备方法，其特征在于，在步骤SA与S4之间还包括步骤SB：除去所述晶圆的底层至暴露出外引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810031317.XA CN108389912B (zh) | 2018-01-12 | 2018-01-12 | 一种非制冷红外探测器芯片及其封装结构和制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810031317.XA CN108389912B (zh) | 2018-01-12 | 2018-01-12 | 一种非制冷红外探测器芯片及其封装结构和制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389912A CN108389912A (zh) | 2018-08-10 |
| CN108389912B true CN108389912B (zh) | 2020-02-28 |
Family
ID=63076722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810031317.XA Active CN108389912B (zh) | 2018-01-12 | 2018-01-12 | 一种非制冷红外探测器芯片及其封装结构和制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389912B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286459A (zh) * | 2007-04-13 | 2008-10-15 | 矽品精密工业股份有限公司 | 可供堆叠的半导体装置及其制法 |
| CN103413798A (zh) * | 2013-08-02 | 2013-11-27 | 南通富士通微电子股份有限公司 | 芯片结构、芯片封装结构 |
| CN104810153A (zh) * | 2014-01-27 | 2015-07-29 | 三星电机株式会社 | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 |
-
2018
- 2018-01-12 CN CN201810031317.XA patent/CN108389912B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286459A (zh) * | 2007-04-13 | 2008-10-15 | 矽品精密工业股份有限公司 | 可供堆叠的半导体装置及其制法 |
| CN103413798A (zh) * | 2013-08-02 | 2013-11-27 | 南通富士通微电子股份有限公司 | 芯片结构、芯片封装结构 |
| CN104810153A (zh) * | 2014-01-27 | 2015-07-29 | 三星电机株式会社 | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389912A (zh) | 2018-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102884627B (zh) | 非制冷红外检测器及用于制造非制冷红外检测器的方法 | |
| CN105474625B (zh) | 集成相机模块及其制造方法 | |
| CN105470315A (zh) | 用于布线和真空的具有贯穿通道的光电封装件 | |
| KR101671581B1 (ko) | 쿨링 피처를 갖는 저프로파일 센서 패키지와 이를 제조하는 방법 | |
| JP7394060B2 (ja) | 赤外線デバイス | |
| GB2451447A (en) | Light sensor | |
| WO2004093195A1 (ja) | 裏面照射型光検出装置の製造方法 | |
| KR20070084261A (ko) | 적외선 검출 장치 | |
| US9117721B1 (en) | Reduced thickness and reduced footprint semiconductor packaging | |
| JP6083554B2 (ja) | 撮像モジュール | |
| CN103296043A (zh) | 图像传感器封装方法及结构、图像传感器模组及形成方法 | |
| CN108389912B (zh) | 一种非制冷红外探测器芯片及其封装结构和制备方法 | |
| KR20070090379A (ko) | 비접촉식 적외선 온도 센서 및 이의 제조 방법 | |
| CN105914215A (zh) | Cmos图像传感器的芯片级封装方法 | |
| JP7359933B2 (ja) | 真空充填式ウェハレベル筐体により高分解能の熱赤外線センサーアレーを製作する方法 | |
| CN103172014A (zh) | 热电堆探测器与信号处理电路封装结构 | |
| CN213239207U (zh) | 传感器装配壳体、热电堆敏感芯片及无引线热电堆传感器 | |
| US20160049434A1 (en) | Digital radiation sensor package | |
| JP2012173156A (ja) | 赤外線センサモジュール | |
| CN111735546A (zh) | 传感器装配壳体、无引线热电堆传感器及制作方法 | |
| KR102826379B1 (ko) | 진공 충전 웨이퍼 레벨 하우징 내에 열 적외선 센서 어레이를 생산하는 방법 | |
| EP3553828A1 (en) | Photoelectric device package structure based on metallic bonding and manufacturing method thereof | |
| CN115304020A (zh) | Mems传感器结构及其形成方法 | |
| WO2024051423A1 (zh) | 芯片及裸芯片的封装方法 | |
| CN117936618A (zh) | 探测器芯片及其制作方法、封装结构和封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Huang Li Inventor after: Cai Guangyan Inventor after: Ma Zhanfeng Inventor after: Gao Jianfei Inventor before: Cai Guangyan Inventor before: Ma Zhanfeng Inventor before: Gao Jianfei Inventor before: Huang Li |