CN104658756A - 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 - Google Patents

多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 Download PDF

Info

Publication number
CN104658756A
CN104658756A CN201410218692.7A CN201410218692A CN104658756A CN 104658756 A CN104658756 A CN 104658756A CN 201410218692 A CN201410218692 A CN 201410218692A CN 104658756 A CN104658756 A CN 104658756A
Authority
CN
China
Prior art keywords
electrode
electrode layer
main body
layer
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410218692.7A
Other languages
English (en)
Other versions
CN104658756B (zh
Inventor
李京鲁
全炳俊
朴恩美
金昶勋
金柄均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104658756A publication Critical patent/CN104658756A/zh
Application granted granted Critical
Publication of CN104658756B publication Critical patent/CN104658756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

提供了一种多层陶瓷电子组件和一种其上设置有多层陶瓷电子组件的板，该多层陶瓷电子组件包括具有介电层的陶瓷主体以及设置在陶瓷主体中的多个内电极。内电极具有暴露于陶瓷主体的外部的暴露部分。电极层设置在陶瓷主体的电连接到内电极的暴露部分的外表面上。导电树脂层设置在电极层上。电极层具有不平坦的表面。

Description

多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
本申请要求于2013年11月15日在韩国知识产权局提交的第10-2013-0139219号韩国专利申请的权益，该韩国专利申请的公开通过引用包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件和一种其上安装有该多层陶瓷电子组件的板。
背景技术
在陶瓷电子组件中，多层陶瓷电容器包括多个堆叠的介电层、设置为彼此面对的内电极(具有插入在其之间的介电层)以及电连接到内电极的外电极。
由于其诸如小尺寸、高电容或易于安装等的优点，多层陶瓷电容器已经被广泛地用作诸如便携式计算机、个人数字助理(PDA)和移动电话等的移动通信装置中的组件。
近来，随着电子产品的小型化和多功能化，片式组件也趋向于小型化和多功能化。因此，已经需要具有高电容的小尺寸的多层陶瓷电容器。
为此，已经通过减小介电层和内电极层的厚度来制造具有数量增加的层叠的介电层的多层陶瓷电容器，同时多层陶瓷电容器的外电极也已经纤薄化。
另外，随着要求高度的可靠性的诸如车辆或医疗装置的装置的各种功能已经被数字化并且对于这样的装置的需求已经增加，因此需要具有高度的可靠性的多层陶瓷电容器。
发明内容
本公开中的示例性实施例提供了一种多层陶瓷电子组件和一种其上安装有该多层陶瓷电子组件的板。
根据本公开中的示例性实施例，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层；多个内电极，设置在陶瓷主体中，并且具有暴露于陶瓷主体的外部的暴露部分。电极层设置在陶瓷主体的电连接到内电极的暴露部分的外表面上。导电树脂层设置在电极层上。电极层具有不平坦的表面。
电极层可具有包括峰和谷的不平坦的表面。
电极层可具有包括峰和谷的不平坦的表面，当将内电极的暴露部分之间的距离定义为a，并将电极层的峰的高度定义为b时，可满足0.5≤b/a≤3。
电极层可具有包括峰和谷的不平坦的表面，电极层的峰与内电极的暴露部分对应，电极层的谷与内电极的暴露部分之间的点对应。
电极层可具有包括峰和谷的不平坦的表面，电极层的峰的高度可以为0.5μm至3μm。
根据本公开中的示例性实施例，一种多层陶瓷电子组件包括：陶瓷主体，包括多个介电层，其中，陶瓷主体具有第一外表面和相对的第二外表面。多个第一内电极设置在陶瓷主体中的介电层上，并且包括暴露于陶瓷主体的外部的第一引导部。多个第二内电极设置在陶瓷主体中以面对第一内电极，并且包括暴露于陶瓷主体的外部的第二引导部。第一电极层设置在陶瓷主体的电连接到第一引导部的第一外表面上，并且具有包括突出部分和凹陷部分的表面。第二电极层设置在陶瓷主体的电连接到第二引导部的第二外表面上，并且具有包括突出部分和凹陷部分的表面。
第一电极层的表面的突出部分和凹陷部分可包括峰和谷，当将第一引导部之间的距离定义为a，并将第一电极层的峰的高度定义为b时，可满足0.5≤b/a≤3。
第二电极层的表面的突出部分和凹陷部分可包括峰和谷，当将第二引导部之间的距离定义为a’，并将第二电极层的峰的高度定义为b’时，可满足0.5≤b’/a’≤3。
第一电极层和第二电极层的表面的突出部分和凹陷部分可包括峰和谷，第一电极层的峰与第一引导部对应，第二电极层的峰与第二引导部对应。
第一电极层的表面的突出部分和凹陷部分可包括峰和谷，第一电极层的峰的高度可以为0.5μm至3μm。
第一电极层的表面的突出部分和凹陷部分可包括峰和谷，当将第一引导部之间的距离定义为a，并将第一电极层的峰和谷的高度差定义为c时，可满足0.05≤c/a≤2.8。
第一电极层的表面的突出部分和凹陷部分可包括峰和谷，当将第一电极层的峰的高度定义为b，并将第一电极层的峰和谷的高度差定义为c时，可满足0.1≤c/b。
多层陶瓷电子组件还可包括设置在第一电极层和第二电极层上的导电树脂层。
根据本公开中的示例性实施例，一种其上安装有多层陶瓷电子组件的板包括：印刷电路板，具有设置其上的第一电极焊盘和第二电极焊盘；以及多层陶瓷电子组件，安装在印刷电路板上。所述多层陶瓷电子组件包括：陶瓷主体，包括介电层；多个内电极，设置在陶瓷主体中，并具有暴露于陶瓷主体的外部的暴露部分电极层设置在陶瓷主体的电连接到内电极的暴露部分的外表面上。电极层具有不平坦的表面。
根据本公开的另一示例性实施例，提供了一种多层陶瓷电子组件，该多层陶瓷电子组件包括：陶瓷主体，包括多个介电层；以及多个内电极。内电极沿堆叠方向堆叠，并且具有暴露于陶瓷主体的外部的暴露部分。在堆叠方向上每个内电极被一个介电层在内电极的每个相对表面处划界。电极层设置在陶瓷主体的电连接到内电极的暴露部分的外表面上，导电树脂层设置在电极层上。电极层是波形的，波峰与内电极的暴露部分对应，波谷与内电极之间的介电层对应。
在多层陶瓷电子组件的某些实施例中，多个内电极可包括第一内电极和第二内电极，其中，第一内电极和第二内电极在堆叠方向上交替地堆叠，第一内电极在陶瓷主体的第一外表面上具有暴露于陶瓷主体的外部的暴露部分，第二内电极在陶瓷主体的与陶瓷主体的第一外表面相对的第二外表面上具有暴露于陶瓷主体的外部的暴露部分。
在多层陶瓷电子组件的某些实施例中，当将内电极的暴露部分之间的距离定义为a，并将电极层的峰的高度定义为b时，可满足关系0.5≤b/a≤3。
在多层陶瓷电子组件的某些实施例中，当将内电极的暴露部分之间的距离定义为a，并将峰和谷的高度差定义为c时，可满足关系0.05≤c/a≤2.8。
在多层陶瓷电子组件的某些实施例中，当将电极层的波峰的高度定义为b，并将波峰和波谷的高度差定义为c时，可满足关系0.1≤c/b。
在多层陶瓷电子组件的某些实施例中，从陶瓷主体的外表面到波峰的高度可以为0.5μm至3μm。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解。
图1是示出了根据本公开中的示例性实施例的多层陶瓷电子组件的透视图。
图2是沿图1中的线A-A`截取的剖视图。
图3是图2的部分P的放大图。
图4是根据本公开中的示例性实施例的多层陶瓷电子组件的剖视图。
图5是示出根据本公开中的示例性实施例的多层陶瓷电子组件安装在印刷电路板上的状态的透视图。
图6是沿图5中的线B-B'截取的剖视图。
具体实施方式
现在将参照附图详细地描述本公开的示例性实施例。
然而，本公开可以以许多不同的形式来举例说明，并不应该被解释为局限于在此阐述的特定实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将把本公开的范围充分地传达给本领域技术人员。
在附图中，为了清晰起见，可夸大元件的形状和尺寸，相同的附图标记将始终用于指示相同或相似的元件。
在下文中，通过实例的方式将多层陶瓷电子组件设置为多层陶瓷电容器，但是本公开不限于此。
图1是示出了根据本公开的示例性实施例的多层陶瓷电子组件100的透视图，图2是沿图1中的线A-A`截取的剖视图。
参照图1，根据本公开中的示例性实施例的多层陶瓷电子组件100可以为多层陶瓷电容器，并且包括陶瓷主体110以及外电极131和132。
参照图2，陶瓷主体110可包括作为对电容器的电容形成起作用的部分的有效层，以及形成在有效层的上部和下部上的作为上边缘部和下边缘部的上覆盖层和下覆盖层。有效层可包括介电层111以及内电极121和122，多个第一内电极121和第二内电极122可交替形成，并且具有插入在其之间的介电层111。
在本公开的示例性实施例中，陶瓷主体110的形状不受具体地限制，但是基本上可以为六面体形状。厚度的不同可能由于在烧结片时陶瓷粉末的烧结收缩和内电极图案的出现或消失而产生，并且陶瓷主体的边缘部分可能被磨光，使得陶瓷主体110不具有完美的六面体形状而是可以具有基本上的六面体形状。
为了清楚地描述本公开的示例性实施例，将定义六面体的方向。附图中示出的L、W和T分别表示六面体的长度方向、宽度方向和厚度方向。这里，厚度方向可用作具有与介电层堆叠的层叠方向相同的概念。
内电极可以被构造为包括第一内电极121和第二内电极122，第一内电极121和第二内电极122可以被设置为彼此面对，并且具有插入在其之间的介电层111。第一内电极121和第二内电极122(一对具有不同极性的电极)可通过在各自的介电层111上以预定的厚度印刷包含导电金属的导电膏来形成，从而被交替地暴露于陶瓷主体110的沿介电层111堆叠的层叠方向的两个端表面，并且可通过设置在其间的介电层111彼此电绝缘。
第一内电极121和第二内电极122可通过其交替地暴露于陶瓷主体110的两个端表面的暴露部分来电连接到内电极。外电极可包括第一外电极131和第二外电极132，第一内电极121可电连接到第一外电极131，第二内电极122可电连接到第二外电极132。
第一内电极121和第二内电极122可分为主要部分121、122和引导部分121a、122a。为了理解的方便，在图2中通过虚线来指出主要部分和引导部分之间的边界部分。内电极的“主要部分”(彼此相对的第一内电极和第二内电极在层叠方向上彼此叠置的部分)可对电容形成起作用，内电极的“引导部分”可从主要部分延伸并且可以连接到外电极。
根据本公开中的示例性实施例，第一内电极121可包括暴露于陶瓷主体110的一个端表面并连接到第一外电极131的第一引导部121a。
此外，第二内电极122可包括暴露于与陶瓷主体110的暴露第一引导部的一个端表面相对的另一端表面并且连接到第二外电极132的第二引导部122a。
因此，当向第一外电极131和第二外电极132施加电压时，电荷在彼此相对的第一内电极121和第二内电极122之间积累。在这种情况下，多层陶瓷电容器100的电容可以与第一内电极121和第二内电极122之间的叠置区域的面积成比例。
如上描述的第一内电极121和第二内电极122的厚度可以根据其用途而确定。例如，考虑到陶瓷主体110的尺寸和电容，厚度可以确定为在0.2μm至1.0μm的范围之内，但是本公开不限于此。
此外，包含在第一内电极121和第二内电极122中的导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)或其合金，但是本公开不限于此。
在这种情况下，介电层111的厚度可根据多层陶瓷电容器的电容设计而随意地改变。考虑到陶瓷主体110的尺寸和电容，在其烧结之后，单个的介电层的厚度可以为0.1μm至10μm，但是本公开不限于此。
此外，介电层111可包含具有高介电常数的陶瓷粉末，例如，钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末等，但是本公开不限于此。
除了上覆盖层和下覆盖层中不包括内电极以外，上覆盖层和下覆盖层可具有与介电层111的材料和构造相同的材料和结构。上覆盖层和下覆盖层可通过分别在有效层的上表面和下表面上沿竖直方向堆叠单个介电层或两个或更多个介电层来形成，并且可通常用于防止第一内电极121和第二内电极122因物理或化学应力而被损坏。
第一外电极131和第二外电极132可包括电极层131a和132a以及形成在电极层上的导电树脂层131b和132b。
例如，第一外电极131可包括第一电极层131a和形成在第一电极层上的第一导电树脂层131b，第二外电极132可包括第二电极层132a和形成在第二电极层132a上的第二导电树脂层132b。
电极层131a和132a可直接连接到内电极121和122，以确保外电极和内电极之间的电连接。
电极层131a和132a可由导电金属形成，导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)、金(Au)、银(Ag)或其合金，但是本公开不限于此。
电极层131a和132a可仅由导电金属形成，而没有玻璃组分。
通常，直接连接到多层陶瓷电子组件的内电极的外电极可以通过涂覆包含导电金属粉末、树脂、有机溶剂和玻璃的外电极膏然后烧结该膏来形成。
包含在外电极膏中的玻璃可以在外电极膏的烧结工艺期间软化，以熔合在外电极和陶瓷主体之间，从而用于使外电极牢固地结合到陶瓷主体。然而，在烧结工艺期间玻璃颗粒不能充分地移动，使得玻璃颗粒不存在于外电极和陶瓷主体之间的情况下，可能无法实现预定水平或更高水平的结合强度。此外，在烧结工艺期间玻璃颗粒没有填充导电粉末颗粒之间的空隙，或者向玻璃颗粒施加热从而形成气泡的情况下，镀覆液会渗透到空隙中，使得电子组件的可靠性会劣化。
然而，根据本公开的示例性实施例，电极层131a和132a仅包含导电金属而不包含玻璃，从而可以解决由于玻璃的存在而导致的上述缺陷，可有效地实现内电极完全地与外界隔绝的气密密封效果。因此，可防止由于在镀覆工艺期间产生的镀覆液的渗透而导致的可靠性的劣化，并且可改善抗潮湿性。
此外，可改善内电极和外电极之间的连接，从而可解决诸如不均匀的电容分布(即，电容变化)的缺陷。
另外，根据本公开的示例性实施例，电极层131a和132a不包含玻璃等，可仅由导电金属形成，从而可改善导电率，并且可减小多层陶瓷电子组件的等效串联电阻(ESR)。
根据本公开的示例性实施例，电极层131a和132a可具有不平坦的表面。电极层具有不平坦的表面，使得可增大电极层的比表面积，从而解决在电极层上形成导电树脂层131b和132b时导电树脂层和电极层之间的分层现象。
例如，电极层131a和132a可具有包括峰和谷的不平坦的表面。电极层131a和132a的表面可以是不平坦的。在电极层131a和132a的表面上，突出部分可被定义为凸起，凹部可以被定义为凹陷。
根据本公开的示例性实施例，峰可以为电极层的表面位于两个凹部之间的最高处的点，谷可以为电极层的表面位于两个突出部分之间的最低处的点。
根据本公开的示例性实施例，电极层131a和132a可形成在陶瓷主体110的暴露有内电极的外表面上，从而以电极层的表面的峰与内电极的被暴露的部分对应且电极层的表面的谷与所述被暴露的部分之间的点对应的方式连接到内电极121和122。
例如，如图2中所示，可形成电极层，使得第一电极层131a的表面的峰对应于第一引导部121a，第二电极层132a的表面的峰对应于第二引导部122a。另外，第一电极层131a的表面的谷可对应于第一引导部121a之间的点，第二电极层132a的表面的谷可对应于第二引导部122a之间的点。
如在示例性实施例中，当电极层131a和132a具有不平坦的表面，电极层的峰形成为与内电极的暴露部分对应时，因为形成在内电极的暴露部分上的电极层的部分可具有相对大的厚度，因此内电极121和122可被进一步有效地与外界隔绝并被保护免受外部影响，并且可确保内电极和电极层之间的连接。
根据本公开的示例性实施例，电极层131a和132a可沿长度方向在陶瓷主体的彼此相对的第一端表面和第二端表面中形成在与有效层对应的区域上。
例如，第一电极层131a可形成为与暴露于陶瓷主体的第一端表面的最上面的内电极的暴露部分、暴露于陶瓷主体的第一端表面的最下面的内电极的暴露部分和内电极的暴露部分之间的点对应。
另外，第二电极层132a可形成为与暴露于陶瓷主体的第二端表面的最上面的内电极的暴露部分、暴露于陶瓷主体的第二端表面的最下面的内电极的暴露部分和内电极的暴露部分之间的点对应。
在本公开的示例性实施例中，第一电极层131a和第二电极层132a可分别形成在陶瓷主体的第一端表面和第二端表面上，而可以不形成在陶瓷主体的在厚度方向上彼此相对的第一主表面和第二主表面以及陶瓷主体的在宽度方向上彼此相对的第一侧表面和第二侧表面上。
如在示例性实施例中，当第一电极层131a和第二电极层132a分别形成在第一端表面和第二端表面上并且不延伸到第一主表面和第二主表面以及第一侧表面和第二侧表面时，第一电极层和第二电极层的厚度减小，形成在第一电极层和第二电极层上的导电树脂层131b和132b的厚度增大了与第一电极层和第二电极层的厚度减小的量相等的量，从而可改善多层陶瓷电子组件的弯曲强度，并且可以使内电极121和122有效地与外界隔绝。
图3是图2的部分P的放大图。
部分P是第一外电极131的一部分，图3是部分P的放大图。除了第一外电极电连接到第一内电极，第二外电极电连接到第二内电极以外，第一外电极和第二外电极的构造彼此相似。在下文中，将基于第一外电极131来提供外电极的描述，但是应认为该描述可包括第二外电极132的描述。
参照图3，根据本公开中的示例性实施例，当将电极层的峰的高度定义为b，并将峰和谷的高度差定义为c时，可以满足0.1≤c/b。例如，如图3中所示，当将第一电极层131a的峰的高度定义为b，将第一电极层131a的峰和谷的高度差定义为c时，c/b可以在0.1至1.0的范围内(0.1≤c/b≤1.0)。
在c/b小于0.1的情况下，可能无法改善电极层和导电树脂层之间的粘附力，而在c/b为0.1或更大的情况下，可改善粘附力，从而可解决电极层和导电树脂层之间的分层现象。另外，因为c/b的最大值为1，所以c/b可以为1或更小。
更优选地，c/b可以在0.2至0.9的范围内(0.2≤c/b≤0.9)。
根据本公开中的示例性实施例，当将内电极的暴露部分之间的距离定义为a，并将电极层131a和132a的峰和谷的高度差定义为c时，可满足0.05≤c/a≤2.8。
例如，如图3中所示，当将第一引导部121a之间的距离定义为a，并将第一电极层131a的峰和谷的高度差定义为c时，可满足0.05≤c/a≤2.8。
在c/a小于0.05的情况下，会不能改善电极层131a和132a与导电树脂层131b和132b之间的分层缺陷。当c/a大于2.8时，电极层的不平坦的表面的凹部(即，电极层的不平坦的表面的谷)可显著地凹陷，使得在将导电膏涂覆到电极层时用于形成导电树脂层的导电膏可能无法填充在电极层的凹部或谷中。当导电膏不能填充在电极层的谷中时，会产生由于电极层131a和132a与导电树脂层131b和132b之间的粘附表面面积的减小而产生的分层缺陷，等效串联电阻(ESR)会由于电流流动路径的缩短而增大。
根据本公开中的示例性实施例，当将第一内电极121的暴露部分之间的距离或第二内电极122的暴露部分之间的距离定义为a，并将电极层131a和132a的峰的高度定义为b时，可满足0.5≤b/a≤3。
例如，如图3中所示，当将第一引导部之间的距离定义为a，并将第一电极层131a的峰的高度定义为b时，可满足0.5≤b/a≤3。
当b/a小于0.5时，与内电极的暴露部分之间的距离相比，电极层的厚度是薄的，使得电极层可形成为凹凸形状，其中，所述凹凸形状为在形成电极层时电极层不彼此连接并且电极层在多个内电极的暴露部分上切开。即，存在电极层形成在内电极的暴露部分上但不形成在电极层的暴露部分之间的区域，从而可减少电极层的连接。在电极层如上描述地被切开的情况下，因此无法确保连接，ESR会由于减少的电流流动路径而增大。
此外，在b/a大于3的情况下，会难以使电极层形成为具有不平坦的表面，当电极不具有不平坦的表面时，不能改善电极层和形成在电极层上的导电树脂层之间的粘着力，从而可能产生分层现象。
根据本公开中的示例性实施例，电极层131a和132a的峰的高度可以为0.5μm至3μm。例如，如图3中所示，第一电极层的峰的高度b可以为0.5μm至3μm。
在电极层131a和132a的峰的高度小于0.5μm的情况下，可能产生内电极121和122与电极层之间的接触失效。此外，当在具有诸如内电极从陶瓷主体的表面凹陷的缺陷的片中电极层的厚度小于0.5μm时，可能无法克服内电极的凹陷，使得内电极和外电极之间的电极连接可能是有缺陷的，并且可能无法促进电容的实现。
此外，在电极层131a和132a的峰的高度大于3μm的情况下，在电极层的形成工艺期间陶瓷主体可能被损坏，使得高温加速寿命和抗潮湿性会劣化。
根据本公开的示例性实施例，电极层131a和132a可通过导电金属的镀覆或沉积方法(例如，溅射)来形成，但是不限于此。
根据本公开中的示例性实施例，外电极可包括分别形成在电极层131a和132a上的导电树脂层131b和132b。导电树脂层131b和132b可包括形成在第一电极层131a上的第一导电树脂层131b和形成在第二电极层132a上的第二导电树脂层132b。
根据本公开中的示例性实施例，导电树脂层131b和132b可物理接触第一电极层131a和第二电极层132a。换言之，可以不在第一电极层和第二电极层与导电树脂层之间设置额外的构造，导电树脂层可直接形成在第一电极层和第二电极层上。
根据本公开中的示例性实施例，导电树脂层131b和132b可包含多种导电颗粒和基础树脂，基础树脂可包括热固树脂。该热固树脂可以为环氧树脂，但是不限于此。
导电颗粒可包含铜、银、镍及其合金中的至少一种，并且包含镀银的铜材料。
图4是根据本公开的示例性实施例的多层陶瓷电子组件的在长度-厚度方向(L-T)上的剖视图。
根据本公开中的示例性实施例，如图4中所示，第一外电极131和第二外电极132还可包括分别形成在导电树脂层131b和132b上的镀覆层131c和132c。
当在板上安装多层陶瓷电子组件时镀覆层可改善外电极和焊接部件之间的粘附性。
例如，第一外电极131可包括第一电极层131a、形成在第一电极层131a上的第一导电树脂层131b以及形成在第一导电树脂层131b上的第一镀覆层131c，第二外电极132可包括第二电极层132a、形成在第二电极层132a上的第二导电树脂层132b以及形成在第二导电树脂层132b上的第二镀覆层132c。
第一镀覆层和第二镀覆层可包含镍(Ni)或锡(Sn)，但是不限于此。另外，各个第一镀覆层和第二镀覆层可由两层或更多层形成。例如，第一镀覆层和第二镀覆层中的每个可包括形成在导电树脂层上的包含镍的镍镀覆层和形成在镍镀覆层上的包含锡的锡镀覆层。
在下文中，将描述根据本公开的示例性实施例的多层陶瓷电子组件的制造方法，但是不限于此。
另外，在根据本公开的多层陶瓷电容器的制造方法的描述中，将省略与上述多层陶瓷电容器的描述重复的描述。
在根据本公开的示例性实施例的多层陶瓷电容器的制造方法中，首先，可以将包含诸如钛酸钡(BaTiO3)粉末等的粉末的浆料涂覆到载体膜，并且对其进行干燥，以制备多个陶瓷生片，从而形成介电层和覆盖层。
陶瓷生片可通过下述方法来制造，即，将陶瓷粉末、粘结剂和溶剂混合以制备浆料并且将制备的浆料通过刮刀法制造为每个具有若干μm厚度的片状。
接下来，可制备包含镍粉末的用于内电极的导电膏。
在将用于内电极的导电膏通过丝网印刷法涂覆到生片上以形成内电极之后，可堆叠其上印刷有内电极的多个生片，并且可在陶瓷主体的上表面和下表面上堆叠其上没有印刷有内电极的多个生片，烧结多层主体，从而制造陶瓷主体110。陶瓷主体可包括内电极121和122、介电层111和覆盖层，其中，介电层可通过烧结其上印刷有内电极的生片来形成，覆盖层可通过烧结其上没有有印刷内电极的生片来形成。
内电极可由第一内电极和第二内电极形成。
可在陶瓷主体的电连接到第一内电极和第二内电极的外表面上分别形成第一电极层131a和第二电极层132a。
可通过导电金属的镀覆或沉积方法(例如，溅射)形成第一电极层和第二电极层。
当通过涂覆并烧结用于外电极的膏来形成第一电极层和第二电极层时，由于内电极和用于外电极的膏之间的熔合、内电极的膨胀等，可能在陶瓷主体中产生裂缝。另一方面，通过如上描述的导电金属的镀覆或沉积方法(例如，溅射)来形成第一电极层和第二电极层，可形成具有目标电容并且对陶瓷主体没有损坏的外电极。
当通过镀覆导电金属来形成第一电极层131a和第二电极层132a时，在镀覆时可通过调节镀覆时间和施加的电流的量来控制电极层的表面的形状。此外，当通过溅射法来形成第一电极层131a和第二电极层132a时，可通过调节应用的粉末、温度或操作压力等来控制第一电极层和第二电极层的形状。
导电金属不受具体限制，但是可以为例如从由铜(Cu)、银(Ag)、镍(Ni)、金(Au)、钯(Pd)和其合金组成的组中选择的至少一种。
接下来，将包含多个导电颗粒和基础树脂的导电树脂组成物涂覆到第一电极层131a和第二电极层132a，并且使该组成物硬化，从而形成导电树脂层131b和132b。
导电颗粒可包含铜、银、镍、钯、金、其合金和镀银的铜材料中的至少一种，但是不限于此。
基础树脂可包括热固树脂，例如，环氧树脂。
根据本公开中的示例性实施例，制造方法还包括在形成导电树脂层之后，在导电树脂层上形成镀覆层131c和132c。
其上安装有多层陶瓷电子组件的板
图5是示出根据本公开的示例性实施例的多层陶瓷电子组件安装在印刷电路板上的状态的透视图，图6是沿图5中的线B-B'截取的剖视图。
参照图5和图6，根据本公开的示例性实施例的其上安装有多层陶瓷电子组件的板200可包括印刷电路板210和安装在连接到第一电极焊盘221和第二电极焊盘222的印刷电路板上的多层陶瓷电子组件，其中，印刷电路板210具有形成其上的彼此分隔开的第一电极焊盘221和第二电极焊盘222。
在这种情况下，在第一外电极131和第二外电极132分别位于第一电极焊盘221和第二电极焊盘222上的状态下，多层陶瓷电子组件可通过焊接部230电连接到印刷电路板210，以彼此接触。
根据本公开中的示例性实施例，其上安装有多层陶瓷电子组件的板可包括：印刷电路板210，具有形成在其上的第一电极焊盘和第二电极焊盘；多层陶瓷电子组件100，安装在印刷电路板上。多层陶瓷电子组件包括：陶瓷主体，包括介电层；多个内电极，形成在陶瓷主体中并具有暴露于陶瓷主体的外部的暴露部分；电极层，形成在陶瓷主体的电连接到内电极的暴露部分的外表面上。电极层具有不平坦的表面。
根据本公开中的示例性实施例，多层陶瓷电子组件还可包括形成在电极层上的导电树脂层。
根据本公开中的示例性实施例，多层陶瓷电子组件进一步可以包括形成在电极层上的导电树脂层和形成在导电树脂层上的镀覆层。
将省略与上述多层陶瓷电子组件的描述重复的其上安装有多层陶瓷电子组件的板的描述。
实验示例
按如下方法制造根据实验示例的多层陶瓷电容器。
首先，将包含诸如钛酸钡(BaTiO3)等的具有0.1μm的平均粒径的粉末的浆料涂覆到载体膜，并且对其进行干燥，以制备具有0.85μm、0.95μm、1.05μm和1.25μm厚度的多个陶瓷生片，从而形成介电层。
接下来，制备用于内电极的导电膏，其中，镍粉末的平均粒径为0.1μm至0.2μm，并且包括40至50重量份的镍粉末。
将用于内电极的导电膏通过丝网印刷法涂覆到生片，从而形成内电极。然后，堆叠100个或更多个生片，从而形成多个陶瓷主体。
此后，在1050℃至1200℃的温度、在包括0.1％或更小的量的H2的还原气氛下压制、切割并烧结多层主体，从而形成陶瓷主体。
接下来，在陶瓷主体上通过镀覆法以其厚度和形状根据表1至表3中示出的条件而不同的方式形成具有不平坦表面的电极层，然后在电极层上形成导电树脂层。然后，评估多层陶瓷电容器的性质。
下面的表1示出了根据在电极层的不平坦表面中测量的峰的高度(在下文中，指电极层的峰的高度)的接触失效率、高温加速寿命失效率、抗潮湿可靠性失效率。
在表1中，当与设计的电容相比实际电容减少了20％或更多时，确定接触失效。因此，确定了内电极和外电极之间的连接无法保证。通过在150℃对多层陶瓷电子组件施加具有额定电压的两倍电平的电压12小时来确定高温加速寿命失效率。当产生绝缘电阻(IR)衰退时，(例如当与其初始值相比IR值快速地减小时。例如，当IR值减小为等于或小于其初始值的1/10时，或者如果多层陶瓷电子组件不可操作)，认为高温加速寿命失效。通过在85℃、85％湿度的条件下对多层陶瓷电子组件施加具有额定电压的两倍电平的电压12小时来确定抗潮湿可靠性。当产生IR衰退(与其初始值相比IR值快速地减小的情况。例如，当IR值减小为等于或小于初始值的1/10，或者多层陶瓷电子组件不可操作的情况)时，认为抗潮湿可靠性失效。
[表1]
如表1中所示，可确认，当电极层的峰的高度小于0.5μm时，产生接触失效，当电极层的峰的高度大于3μm时，高温加速寿命失效率和抗潮湿可靠性失效率增加。
下面的表2示出了当将内电极的暴露部分之间的距离定义为a，并将电极层的峰的高度定义为b时，通过根据b/a观察是否容易实现具有连续的不平坦的形状的电极层、ESR是否增大以及在电极层和形成在电极层上的导电树脂层之间是否产生分层缺陷而获得的数据。
[表2]
○：容易实现连续的不平坦的形状，ESR不增大，不出现分层缺陷。
×：难以实现连续的不平坦的形状，ESR增大，出现分层缺陷。
如表2中所示，当b/a小于0.5时，电极层形成在与内电极的暴露部分对应的区域上，而不形成在暴露部分之间的区域上，使得电极层的连接无法确保。另一方面，当b/a在0.5至3的范围内时，形成了具有连续的不平坦的表面的电极层，使得可以产生ESR不增大并且不产生与导电树脂层的分层缺陷的电极层。
此外，可确认当b/a大于3时，不促进具有不平坦的表面的电极层的形成，使得产生导电树脂层和电极层之间的分层缺陷。
下面的表3示出了当将内电极的暴露部分之间的距离定义为a，并将具有不平坦的表面的电极层的峰和谷的高度差定义为c时，通过根据c/a观察电极层与形成在电极层上的导电树脂层之间的分层缺陷的出现而获得的数据。换言之，c为第一电极层的表面的高点和第一电极层的表面的低点之间的高度差。
[表3]
样品 c/a 分层缺陷
17 0.01 NG
18 0.03 NG
19 0.05 OK
20 0.1 OK
21 0.2 OK
22 0.5 OK
23 1.0 OK
24 2.0 OK
25 2.5 OK
26 2.8 OK
27 3.0 NG
28 4.0 NG
OK:不出现分层缺陷
NG:出现分层缺陷
如表3中所示，当c/a小于0.05时，分层缺陷没有减少，当c/a大于2.8时，导电膏没有被涂覆到电极层的整个表面上，使得电极层和导电树脂层之间的粘附表面面积减小，从而产生分层缺陷。
下面的表4示出了当将具有不平坦的表面的电极层的峰的高度定义为b，并将具有不平坦的表面的电极层的峰和谷的高度差定义为c时，通过根据c/b观察电极层与形成在电极层上的导电树脂层之间的分层缺陷的出现而获得的数据。换言之，c为第一电极层的表面的高点和第一电极层的表面的低点之间的高度差。
[表4]
样品 c/b 分层缺陷
29 0.0 NG
30 0.1 OK
31 0.2 OK
32 0.3 OK
33 0.5 OK
34 0.7 OK
35 0.9 OK
如表4中所示，可确认在c/b小于0.1的情况下，无法改善分层缺陷。
如上所述，根据本公开的示例性实施例，可提供能够有效地保护内电极不受外界刺激并具有均匀的电容分布的多层陶瓷电子组件。
另外，可提供外电极的厚度和形状容易可控的多层陶瓷电容器。
根据本公开中的示例性实施例，可提供能够在电极层上形成导电树脂层时减少分层缺陷并且改善弯曲强度的多层陶瓷电子组件。
尽管以上已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离如权利要求限定的本公开的精神和范围的情况下，可做出修改和变形。

Claims (19)

1.一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：
陶瓷主体，包括介电层；
多个内电极，设置在陶瓷主体中，并且具有暴露于陶瓷主体的外部的暴露部分；
电极层，设置在陶瓷主体的电连接到内电极的暴露部分的外表面上；以及
导电树脂层，设置在电极层上，
其中，电极层具有不平坦的表面。
2.根据权利要求1所述的多层陶瓷电子组件，其中，电极层具有包括峰和谷的不平坦的表面。
3.根据权利要求1所述的多层陶瓷电子组件，其中，电极层具有包括峰和谷的不平坦的表面，当将内电极的暴露部分之间的距离定义为a，并将电极层的峰的高度定义为b时，满足0.5≤b/a≤3。
4.根据权利要求1所述的多层陶瓷电子组件，其中，电极层具有包括峰和谷的不平坦的表面，电极层的峰与内电极的暴露部分对应，电极层的谷与内电极的暴露部分之间的点对应。
5.根据权利要求1所述的多层陶瓷电子组件，其中，电极层具有包括峰和谷的不平坦的表面，电极层的峰的高度为0.5μm至3μm。
6.一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：
陶瓷主体，包括多个介电层，其中，陶瓷主体具有第一外表面和相对的第二外表面；
多个第一内电极，设置在陶瓷主体中的介电层上，并且包括暴露于陶瓷主体的外部的第一引导部；
多个第二内电极，设置在陶瓷主体中以面对第一内电极，并且包括暴露于陶瓷主体的外部的第二引导部；
第一电极层，设置在陶瓷主体的电连接到第一引导部的第一外表面上，并且具有包括突出部分和凹陷部分的表面；以及
第二电极层，设置在陶瓷主体的电连接到第二引导部的第二外表面上，并且具有包括突出部分和凹陷部分的表面。
7.根据权利要求6所述的多层陶瓷电子组件，其中，第一电极层的表面的突出部分和凹陷部分包括峰和谷，当将第一引导部之间的距离定义为a，并将第一电极层的峰的高度定义为b时，满足0.5≤b/a≤3。
8.根据权利要求6所述的多层陶瓷电子组件，其中，第二电极层的表面的突出部分和凹陷部分包括峰和谷，当将第二引导部之间的距离定义为a’，并将第二电极层的峰的高度定义为b’时，满足0.5≤b’/a’≤3。
9.根据权利要求6所述的多层陶瓷电子组件，其中，第一电极层和第二电极层的表面的突出部分和凹陷部分包括峰和谷，第一电极层的峰与第一引导部对应，第二电极层的峰与第二引导部对应。
10.根据权利要求6所述的多层陶瓷电子组件，其中，第一电极层的表面的突出部分和凹陷部分包括峰和谷，第一电极层的峰的高度为0.5μm至3μm。
11.根据权利要求6所述的多层陶瓷电子组件，其中，第一电极层的表面的突出部分和凹陷部分包括峰和谷，当将第一引导部之间的距离定义为a，并将第一电极层的峰和谷的高度差定义为c时，满足0.05≤c/a≤2.8。
12.根据权利要求6所述的多层陶瓷电子组件，其中，第一电极层的表面的突出部分和凹陷部分包括峰和谷，当将第一电极层的峰的高度定义为b，并将第一电极层的峰和谷的高度差定义为c时，满足0.1≤c/b。
13.根据权利要求6所述的多层陶瓷电子组件，所述多层陶瓷电子组件还包括设置在第一电极层和第二电极层上的导电树脂层。
14.一种其上安装有多层陶瓷电子组件的板，所述板包括：
印刷电路板，具有设置其上的第一电极焊盘和第二电极焊盘；以及
多层陶瓷电子组件，安装在印刷电路板上，
其中，多层陶瓷电子组件包括：陶瓷主体，包括介电层；多个内电极，设置在陶瓷主体中，并具有暴露于陶瓷主体的外部的暴露部分；电极层，设置在陶瓷主体的电连接到内电极的暴露部分的外表面上，电极层具有不平坦的表面。
15.一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：
陶瓷主体，包括多个介电层；
多个内电极，
其中，内电极沿堆叠方向堆叠，
内电极具有暴露于陶瓷主体的外部的暴露部分，并且
在堆叠方向上每个内电极被一个介电层在内电极的每个相对表面处划界；电极层，设置在陶瓷主体的电连接到内电极的暴露部分的外表面上；以及
导电树脂层，设置在电极层上，
其中，电极层是波形的，波峰与内电极的暴露部分对应，波谷与内电极之间的介电层对应，并且
从陶瓷主体的外表面到波峰的高度为0.5μm至3μm。
16.根据权利要求15所述的多层陶瓷电子组件，其中，多个内电极包括第一内电极和第二内电极，
其中，第一内电极和第二内电极在堆叠方向上交替地堆叠，以及
第一内电极在陶瓷主体的第一外表面上具有暴露于陶瓷主体的的外部的暴露部分，第二内电极在陶瓷主体的与陶瓷主体的第一外表面相对的第二外表面上具有暴露于陶瓷主体的的外部的暴露部分。
17.根据权利要求15所述的多层陶瓷电子组件，其中，当将内电极的暴露部分之间的距离定义为a，并将电极层的峰的高度定义为b时，满足关系0.5≤b/a≤3。
18.根据权利要求15所述的多层陶瓷电子组件，其中，当将内电极的暴露部分之间的距离定义为a，并将峰和谷的高度差定义为c时，满足关系0.05≤c/a≤2.8。
19.根据权利要求15所述的多层陶瓷电子组件，其中，当将电极层的波峰的高度定义为b，并将波峰和波谷的高度差定义为c时，满足关系0.1≤c/b。
CN201410218692.7A 2013-11-15 2014-05-22 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 Active CN104658756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0139219 2013-11-15
KR20130139219A KR101474168B1 (ko) 2013-11-15 2013-11-15 적층 세라믹 전자부품 및 그 실장기판

Publications (2)

Publication Number Publication Date
CN104658756A true CN104658756A (zh) 2015-05-27
CN104658756B CN104658756B (zh) 2017-09-29

Family

ID=52679285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410218692.7A Active CN104658756B (zh) 2013-11-15 2014-05-22 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板

Country Status (4)

Country Link
US (1) US9514884B2 (zh)
JP (1) JP5958977B2 (zh)
KR (1) KR101474168B1 (zh)
CN (1) CN104658756B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935464A (zh) * 2017-12-15 2019-06-25 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
CN111180207A (zh) * 2018-11-13 2020-05-19 三星电机株式会社 多层陶瓷电子组件和多层陶瓷电子组件封装件
US10770230B2 (en) 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
CN115036132A (zh) * 2021-03-08 2022-09-09 Tdk株式会社 陶瓷电子部件

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892854B2 (en) * 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
US10128047B2 (en) * 2015-07-19 2018-11-13 Vq Research, Inc. Methods and systems for increasing surface area of multilayer ceramic capacitors
US10431508B2 (en) 2015-07-19 2019-10-01 Vq Research, Inc. Methods and systems to improve printed electrical components and for integration in circuits
KR102225504B1 (ko) * 2015-12-24 2021-03-10 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
DE102016110742A1 (de) * 2016-06-10 2017-12-14 Epcos Ag Filterbauelement zur Filterung eines Störsignals
KR101892819B1 (ko) * 2016-07-26 2018-08-28 삼성전기주식회사 코일 부품
US10580567B2 (en) 2016-07-26 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR102545035B1 (ko) 2016-10-27 2023-06-19 삼성전기주식회사 코일 전자 부품
KR102059441B1 (ko) * 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
KR101963284B1 (ko) * 2017-02-15 2019-03-28 삼성전기주식회사 커패시터 부품 및 그 제조방법
KR101876878B1 (ko) 2017-03-16 2018-07-11 삼성전기주식회사 코일 부품
KR101912291B1 (ko) 2017-10-25 2018-10-29 삼성전기 주식회사 인덕터
KR102101933B1 (ko) * 2018-09-06 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
JP7095662B2 (ja) * 2019-07-17 2022-07-05 Tdk株式会社 電子部品装置
JP7435775B2 (ja) 2020-06-16 2024-02-21 株式会社村田製作所 電子部品及び電子部品の製造方法
KR20220029210A (ko) * 2020-09-01 2022-03-08 삼성전기주식회사 코일 부품
JP2022073626A (ja) * 2020-11-02 2022-05-17 Tdk株式会社 積層コイル部品及び積層コイル部品の実装構造
JP2022139926A (ja) * 2021-03-12 2022-09-26 Koa株式会社 チップ部品の実装構造
KR20230046529A (ko) 2021-09-30 2023-04-06 삼성전기주식회사 커패시터 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276687A (zh) * 2007-03-28 2008-10-01 株式会社村田制作所 层叠型电子器件及其制造方法
US20090052114A1 (en) * 2006-08-22 2009-02-26 Murata Manufacturing Co., Ltd. Multilayer electronic component and method for manufacturing the same
CN102568824A (zh) * 2010-09-28 2012-07-11 株式会社村田制作所 层叠陶瓷电子部件
CN102683012A (zh) * 2011-03-15 2012-09-19 株式会社村田制作所 陶瓷电子部件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0177678B1 (ko) 1996-05-10 1999-04-15 이형도 적층 세라믹 칩 커패시터의 단자전극 형성방법
JP2004022611A (ja) 2002-06-12 2004-01-22 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JP4134675B2 (ja) * 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
KR100586962B1 (ko) 2004-04-22 2006-06-08 삼성전기주식회사 전도성 Ａｇ-에폭시 수지 조성물 및 이를 이용한 적층세라믹 콘덴서
US20080030922A1 (en) * 2004-09-27 2008-02-07 Matsushita Electric Industrial Co., Ltd. Multi-Layer Capacitor and Mold Capacitor
JP2007073883A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd チップ型コンデンサ
JP4844311B2 (ja) 2006-09-14 2011-12-28 株式会社村田製作所 セラミック電子部品
JP2010232320A (ja) * 2009-03-26 2010-10-14 Tdk Corp 積層セラミック電子部品およびその製造方法
JP2011228334A (ja) 2010-04-15 2011-11-10 Murata Mfg Co Ltd セラミック電子部品
US8902565B2 (en) * 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
JP2012134413A (ja) 2010-12-24 2012-07-12 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2013073952A (ja) * 2011-09-26 2013-04-22 Tdk Corp チップ型電子部品及びチップ型電子部品の実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090052114A1 (en) * 2006-08-22 2009-02-26 Murata Manufacturing Co., Ltd. Multilayer electronic component and method for manufacturing the same
CN101276687A (zh) * 2007-03-28 2008-10-01 株式会社村田制作所 层叠型电子器件及其制造方法
CN102568824A (zh) * 2010-09-28 2012-07-11 株式会社村田制作所 层叠陶瓷电子部件
CN102683012A (zh) * 2011-03-15 2012-09-19 株式会社村田制作所 陶瓷电子部件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770230B2 (en) 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
CN109935464A (zh) * 2017-12-15 2019-06-25 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
CN109935464B (zh) * 2017-12-15 2021-04-27 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
CN111180207A (zh) * 2018-11-13 2020-05-19 三星电机株式会社 多层陶瓷电子组件和多层陶瓷电子组件封装件
CN111180207B (zh) * 2018-11-13 2023-07-21 三星电机株式会社 多层陶瓷电子组件和多层陶瓷电子组件封装件
CN115036132A (zh) * 2021-03-08 2022-09-09 Tdk株式会社 陶瓷电子部件

Also Published As

Publication number Publication date
US9514884B2 (en) 2016-12-06
CN104658756B (zh) 2017-09-29
JP5958977B2 (ja) 2016-08-02
JP2015097248A (ja) 2015-05-21
KR101474168B1 (ko) 2014-12-17
US20150136463A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
CN109461578B (zh) 电容器组件及制造该电容器组件的方法
CN103325567B (zh) 多层陶瓷电子元件及其制备方法
CN104867673A (zh) 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板
JP2017118093A (ja) 積層セラミック電子部品及びその製造方法
CN104882276A (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN104576050A (zh) 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板
CN104347270A (zh) 多层陶瓷电子部件、其上安装有该部件的板及其制造方法
CN105977021B (zh) 多层陶瓷组件
CN108269688A (zh) 电容器组件以及制造电容器组件的方法
CN104576056A (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
KR20150033341A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN104599839B (zh) 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN109935467B (zh) 电容器组件
KR20150019732A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN111243864A (zh) 多层陶瓷电容器
CN112447405A (zh) 多层电子组件
KR102192426B1 (ko) 커패시터 부품 및 그 제조 방법
CN110880414B (zh) 多层陶瓷电子组件
KR101813365B1 (ko) 적층형 커패시터 및 그 실장 기판
JP7239239B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101792396B1 (ko) 커패시터 및 그 제조방법
CN104616889A (zh) 嵌入在板中的多层陶瓷电子组件和印刷电路板
US11222748B2 (en) Multi-layered ceramic electronic component
US11164702B2 (en) Multi-layered ceramic electronic component having step absorption layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant