CN104576053B - 层叠陶瓷电容器 - Google Patents
层叠陶瓷电容器 Download PDFInfo
- Publication number
- CN104576053B CN104576053B CN201410569434.3A CN201410569434A CN104576053B CN 104576053 B CN104576053 B CN 104576053B CN 201410569434 A CN201410569434 A CN 201410569434A CN 104576053 B CN104576053 B CN 104576053B
- Authority
- CN
- China
- Prior art keywords
- thickness
- interarea
- thickness direction
- base substrate
- layer portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
Abstract
本发明提供谋求可靠性以及成品率的提升的层叠陶瓷电容器。层叠陶瓷电容器(1)的坯体(2)在厚度方向(T)上被区分为由陶瓷电介质层(3)构成的厚度方向第1外层部(6b1)以及厚度方向第2外层部(6b2)、和包含层叠部(9)的厚度方向内层部(6a)。坯体(2)具有在长度方向(L)的中央部向外侧鼓出的形状,多个导电体层(4)具有在长度方向(L)的中央部向外侧弯曲的形状。与引出部(4c1)相邻的部分的厚度方向第1外层部(6b1)的厚度、大于厚度方向第1外层部(6b1)的中央部的厚度,与引出部(4c2)相邻的部分的厚度方向第2外层部(6b2)的厚度、大于厚度方向第2外层部(6b2)的中央部的厚度。
Description
技术领域
本发明涉及作为电容器元件的一种的、电介质层由陶瓷电介质材料构成的层叠陶瓷电容器。
背景技术
一般来说,电容器元件具备:交替层叠导电体层和电介质层而得到的坯体、和设于该坯体的外表面的外部电极,层叠陶瓷电容器中的电介质层由陶瓷电介质材料构成。
通常、层叠陶瓷电容器在内部具有密集地层叠作为内部电极层的多个导电体层和多个陶瓷电介质层而成的大致长方体形状的层叠部,通过覆盖该层叠部地设置由陶瓷电介质层构成的外层部、和比较少数的导电体层作为引出部包含在陶瓷电介质层的内部而成的引出层部,由此形成上述的坯体。
为了使层叠陶瓷电容器大电容化,需要使包含在层叠部的相邻的导电体层间的对置面积增加。为此,提高导电体层所位于的部分的导电体材料的密度(所谓的内部电极密度)是有效果的,由此使导电体层的连续性提高,从而上述的对置面积增加,能得到大电容的层叠陶瓷电容器。
作为公开提高了该导电体层的连续性的层叠陶瓷电容器的文献,例如有特开2013-12418号公报(专利文献1)。
专利文献
专利文献1:JP特开2013-12418号公报
但是,在提高了导电体层的连续性的情况下,有易于发生层间剥离(delamination,脱层)的问题。在此,所谓层间剥,是在导电体层的收缩容易度和陶瓷电介质层的收缩容易度间存在较大的差所引起而产生的剥离现象,通过加入热履历,该热履历在陶瓷电介质层与导电体层的边界部作为剪力发挥作用,从而产生层间剥离。
特别地,层间剥离在密集层叠导电体层和陶瓷电介质层而成的层叠部与上述的外层部间易于发生,这成为作为产品的可靠性降低的原因,或者会导致制造过程中的成品率的变差。
例如,在层叠陶瓷电容器的制造流程中,通常包含用于形成外部电极的处理的金属镀处理,在该金属镀处理中,将坯体浸渍在镀液中。这时,在发生上述的层间剥离的情况下,电介质层与导电体层间的紧贴性出现不足,镀液会介由发生该层间剥离的部分侵入到坯体的内部。其结果,本来应当充分保持绝缘性的导电体层间的绝缘电阻值降低,这会招致可靠性的降低或成品率的变差。
发明内容
因此,本发明为了解决上述的问题而提出,目的在于,提供谋求可靠性以及成品率的提升的层叠陶瓷电容器。
基于本发明的层叠陶瓷电容器具备:在内部包含由沿厚度方向交替层叠的多个导电体层以及多个陶瓷电介质层构成的层叠部的坯体;和设于上述坯体的外部的外部电极。上述坯体的外表面由在上述厚度方向上位于相对的位置的第1主面以及第2主面、在与上述厚度方向正交的长度方向上位于相对的位置的第1端面以及第2端面、和在与上述厚度方向以及上述长度方向都正交的宽度方向上位于相对的位置的第1侧面以及第2侧面构成。上述外部电极包含覆盖上述第1端面而设的第1外部电极、和覆盖上述第2端面而设的第2外部电极。上述坯体在上述厚度方向上被区分为:由陶瓷电介质层构成且规定上述第1主面的厚度方向第1外层部、由陶瓷电介质层构成且规定上述第2主面的厚度方向第2外层部、和包含上述层叠部且位于上述厚度方向第1外层部以及上述厚度方向第2外层部之间的厚度方向内层部。包含在上述厚度方向内层部的上述多个导电体层当中的配置在最靠近上述第1主面的位置的第1导电体层与构成上述厚度方向第1外层部的陶瓷电介质层相邻而设,包含在上述厚度方向内层部的上述多个导电体层当中的配置在最靠近上述第2主面的位置的第2导电体层与构成上述厚度方向第2外层部的陶瓷电介质层相邻而设。上述多个导电体层当中的包含上述第1导电体层的一部分介由从上述层叠部向上述第1端面侧延伸而设的第1引出部与上述第1外部电极连接,上述多个导电体层中的包含上述第2导电体层的另一部分介由从上述层叠部向上述第2端面侧延伸而设的第2引出部与上述第2外部电极连接。上述第1主面以及上述第2主面都构成为在沿上述长度方向的中央部向外侧鼓出,使得上述坯体的厚度在上述长度方向的中央部成为最大且在上述长度方向的两端部成为最小。上述多个导电体层各自构成为在上述长度方向上弯曲的形状,以使该多个导电体层各自的沿上述长度方向的中央部接近上述第1主面以及上述第2主面当中的位于更靠近的位置的一方的主面。在基于上述本发明的层叠陶瓷电容器中,在与上述厚度方向以及上述长度方向都平行的任意的截面,构成为与上述第1引出部相邻的部分的上述厚度方向第1外层部的厚度大于上述厚度方向第1外层部的沿上述长度方向的中央部的厚度,且构成为与上述第2引出部相邻的部分的上述厚度方向第2外层部的厚度大于沿上述厚度方向第2外层部的上述长度方向的中央部的厚度。
在基于上述本发明的层叠陶瓷电容器中,也可以是上述第1主面以及上述第2主面都构成为在沿上述宽度方向的中央部向外侧鼓出,从而上述坯体的厚度在上述宽度方向的中央部成为最大且在上述宽度方向的两端部成为最小,这种情况下,优选上述多个导电体层各自构成为在上述宽度方向上弯曲的形状,以使得该多个导电体层各自的沿上述宽度方向的中央部接近上述第1主面以及上述第2主面当中的位于更接近位置的一方的位置的主面。
在基于上述本发明的层叠陶瓷电容器中,优选上述第1外部电极以及上述第2外部电极各自具有上述坯体的上述厚度方向上的最大外形尺寸部分所对应的部分的与上述第1主面以及上述第2主面相比在上述厚度方向上位于更靠外侧的部位。
发明的效果
根据本发明,能得到谋求可靠性以及成品率的提升的层叠陶瓷电容器。
附图说明
图1是本发明的实施方式中的层叠陶瓷电容器的概略立体图。
图2是沿图1中所示的II-II线的示意截面图。
图3是沿图1中所示的III-III线的示意截面图。
图4是图2所示的截面的主要部分放大图。
图5是图2所示的截面的主要部分放大图。
图6是表示图1所示的层叠陶瓷电容器的制造流程的图。
图7是用于说明图6所示的原料薄片群的压接工序的示意截面图。
图8是用于说明图6所示的原料薄片群的压接工序的示意截面图。
图9是表示在验证试验中试制的实施例所涉及的层叠陶瓷电容器的设计条件以及实测结果的表。
图10是实施例所涉及的层叠陶瓷电容器的示意截面图。
标号的说明
1 层叠陶瓷电容器
2 坯体
2a1 第1主面
2a2 第2主面
2b1 第1端面
2b2 第2端面
2c1 第1侧面
2c2 第2侧面
3 陶瓷电介质层
4 内部电极层
4a 第1最外层
4b 第2最外层
4c1 第1引出部
4c2 第2引出部
5a 第1外部电极
5b 第2外部电极
6a 厚度方向内层部
6b1 厚度方向第1外层部
6b2 厚度方向第2外层部
9 层叠部
12 陶瓷生片
13 导电图案
20 原料薄片群
30 母块
101 加压板
102 弹性体
具体实施方式
以下在本发明的实施方式中参考附图来详细进行说明。另外,在以下所示的实施方式中,对相同或共通的部分在图中标注相同的标号,不再反复其说明。
(实施方式1)
图1是本发明的实施方式1中的层叠陶瓷电容器的概略立体图。另外,图2以及图3分别是沿图1中所示的II-II线以及III-III线的示意截面图,图4以及图5是图2所示的截面的主要部分放大图。首先,参考这些图1到图5来说明本实施方式中的层叠陶瓷电容器1的构成。
如图1到图3所示那样,层叠陶瓷电容器1是整体具有大致长方体形状的电子部件,具有坯体2、和一对外部电极即第1外部电极5a以及第2外部电极5b。
如图2以及图3所示那样,坯体2具有大致长方体形状,由沿给定的方向交替层叠的陶瓷电介质层3和作为导电体层的内部电极层4构成。陶瓷电介质层3用例如以钛酸钡为主成分的陶瓷电介质材料形成。另外,陶瓷电介质层3也可以包含成为后述的陶瓷生片的原料的作为陶瓷粉末的副成分的Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土类化合物等。另一方面,内部电极层4例如将以Ni、Cu等为代表的贱金属材料作为主成分来形成。
准备多个在成为陶瓷电介质层3的陶瓷生片的表面印刷了成为内部电极层4的导电图案的原料薄片,层叠这多个原料薄片并压接来制作母块,分断该母块来将多个层叠体芯片单片化,之后将它们烧成,由此制作坯体2。
另外,陶瓷电介质层3的材质并不限于上述的以钛酸钡为主成分的陶瓷电介质材料,也可以选择其它高介电常数的陶瓷电介质材料(例如以CaZrO3、CaTiO3、SrTiO3等为主成分的材料)作为陶瓷电介质层3的材质。另外,内部电极层4的材质也并不限于以上述的贱金属材料为主成分,也可以选择其它导电体材料作为内部电极层4的材质。
如图1以及图2所示那样,第1外部电极5a以及第2外部电极5b覆盖位于坯体2的给定方向的两端部的外表面地相互分离设置。第1外部电极5a以及第2外部电极5b分别用导电膜构成。
第1外部电极5a以及第2外部电极5b例如由烧结金属层和镀层的层叠膜构成。烧结金属层通过烘焙例如Cu、Ni、Ag、Pd、Ag-Pd合金、Au等的导电体膏或包含由这些材料构成的金属粉末的导电性树脂膏而形成。镀层例如由Ni镀层和覆盖其的Sn镀层构成。镀层也可以取代其而使用Cu镀层或Au镀层。
如图2所示那样,沿层叠方向夹着陶瓷电介质层3相邻的一对内部电极层4中的一方,在层叠陶瓷电容器1的内部介由第1引出部4c1与第1外部电极5a连接,沿层叠方向夹着陶瓷电介质层3相邻的一对内部电极层4中的另一方,在层叠陶瓷电容器1的内部介由第2引出部4c2与第2外部电极5b连接。由此,第1外部电极5a与第2外部电极5b间成为多个电容器要素并联电连接的结构。另外,第1引出部4c1是内部电极层4中的位于后述的有效区域(即多个内部电极层4在层叠方向上重合的区域)与第1外部电极5a间的部分,第2引出部4c2是内部电极层4中的位于后述的有效区域与第2外部电极5b间的部分。
如图2以及图3所示那样,在本实施方式中的层叠陶瓷电容器1中,上述的多个内部电极层4中的除了第1引出部4c1以及第2引出部4c2以外的部分成为决定该层叠陶瓷电容器1的电容的部位(所谓的有效区域),由决定该电容的部分的多个内部电极层4和位于它们之间的陶瓷电介质层3构成的部分形成层叠部9,该层叠部9沿厚度方向密集地层叠陶瓷电介质层3和内部电极层4。
在此,参考图1到图3,作为表征层叠陶瓷电容器1的方向的用语,将陶瓷电介质层3和内部电极层4的层叠方向定义为厚度方向T,将第1外部电极5a以及第2外部电极5b并排的方向定义为长度方向L,将与厚度方向T以及长度方向L都正交的方向定义为宽度方向W,在以下的说明中使用这些用语。
另外,参考图2以及图3,将大致长方体形状的坯体2的6个外表面中的在厚度方向T上位于相对的位置的一对外表面分别定义为第1主面2a1以及第2主面2a2,将在长度方向L上位于相对的位置的一对外表面分别定义为第1端面2b1以及第2端面2b2,将在宽度方向W位于相对的位置的一对外表面分别定义为第1侧面2c1以及第2侧面2c2,在以下的说明中使用这些用语。
另外,如图1到图3所示那样,本实施方式中的层叠陶瓷电容器1具有沿长度方向L的外形尺寸最长地构成的细长的大致长方体形状。作为该层叠陶瓷电容器1的长度方向L的外形尺寸以及宽度方向W的外形尺寸(通常、厚度方向T的外形尺寸与宽度方向W的外形尺寸同等)的代表值,例如能举出3.2[mm]×1.6[mm]、2.0[mm]×1.25[mm]、1.6[mm]×0.8[mm]、1.0[mm]×0.5[mm]、0.8[mm]×0.4[mm]、0.6[mm]×0.3[mm]、0.4[mm]×0.2[mm]等。另外,上述外形尺寸都是规格上的数值,并不表征产品的实际尺寸。
如上述那样,第1外部电极5a以及第2外部电极5b覆盖位于坯体2的给定方向的两端部的外表面地形成。更详细地,如图1到图3所示那样,将第1外部电极5a设置为覆盖坯体2的第1端面2b1,并且覆盖位于靠近坯体2的第1端面2b1的部分的位置的部分的第1主面2a1、第2主面2a2、第1侧面2c1、第2侧面2c2,将第2外部电极5b设置为覆盖坯体2的第2端面2b2,并覆盖位于靠近坯体2的第2端面2b2的部分的位置的部分的第1主面2a1、第2主面2a2、第1侧面2c1、第2侧面2c2。在此,设置在第1主面2a1上以及第2主面2a2上的部分的第1外部电极5a以及第2外部电极5b的厚度优选为10[μm]以上30[μm]以下。
如图2以及图3所示那样,坯体2在厚度方向T被划分为厚度方向内层部6a、厚度方向第1外层部6b1、和厚度方向第2外层部6b2。
厚度方向内层部6a包含上述的层叠部9,由陶瓷电介质层3和内部电极层4构成。这当中,构成厚度方向内层部6a的内部电极层4包括:包含在层叠部9中的部分的内部电极层4;从包含在层叠部9中的内部电极层4当中的一部分向第1端面2b1侧延伸而设来与第1外部电极5a连接的构成上述第1引出部4c1的部分的内部电极层4;和从包含在层叠部9中的内部电极层4当中的其它一部分向第2端面2b2侧延伸而设来与第2外部电极5b连接的构成上述第2引出部4c2的部分的内部电极层4。
厚度方向第1外层部6b1由陶瓷电介质层3构成,不包含内部电极层4。厚度方向第1外层部6b1覆盖第1主面2a1所位于一侧的厚度方向内层部6a的表面,由此,厚度方向第1外层部6b1规定了坯体2的第1主面2a1。
厚度方向第2外层部6b2由陶瓷电介质层3构成,不包含内部电极层4。厚度方向第2外层部6b2覆盖第2主面2a2所位于一侧的厚度方向内层部6a的表面,由此,厚度方向第2外层部6b2规定了坯体2的第2主面2a2。
通过以上,厚度方向内层部6a成为在厚度方向T上被厚度方向第1外层部6b1和厚度方向第2外层部6b2夹入的状态。另外,包含在厚度方向内层部6a中的内部电极层4当中的配置在最靠近第1主面2a1侧的位置的作为第1导电体层的第1最外层4a、与构成上述的厚度方向第1外层部6b1的陶瓷电介质层3相邻而设,包含在厚度方向内层部6a中的内部电极层4当中的配置在最靠近第2主面2a2侧的位置的作为第2导电体层的第2最外层4b与构成上述的厚度方向第2外层部6b2的陶瓷电介质层3相邻而设。
在此,如图1以及图2所示那样,在本实施方式中的层叠陶瓷电容器1中,构成为第1主面2a1以及第2主面2a2都在沿长度方向L的中央部向外侧鼓出的形状,从而坯体2的厚度在长度方向L的中央部成为最大且在长度方向L的两端部成为最小。另外,与此相伴,在本实施方式的层叠陶瓷电容器1中,多个内部电极层4各自具有在长度方向L上弯曲的形状,从而多个内部电极层4的各个沿长度方向L的中央部接近第1主面2a1以及第2主面2a2中的离得更近的一方的主面。
进而,如图1以及图3所示那样,在本实施方式的层叠陶瓷电容器1中,构成为第1主面2a1以及第2主面2a2都在沿宽度方向W的中央部向外侧鼓出的形状,从而坯体2的厚度在宽度方向W的中央部成为最大且在宽度方向W的两端部成为最小。另外,与此相伴,在本实施方式的层叠陶瓷电容器1中,多个内部电极层4各自具有在宽度方向W上弯曲的形状,从而多个内部电极层4的各个沿宽度方向W的中央部接近第1主面2a1以及第2主面2a2中的离得更近的一方的主面。
即,在本实施方式的层叠陶瓷电容器1中,构成为在俯视观察坯体2的第1主面2a1以及第2主面2a2的情况下,坯体2的第1主面2a1以及第2主面2a2具有在中心部向外侧鼓出的弧线的形状,与此相同,包含在坯体2的内部的多个内部电极层4也构成为,在俯视观察它们的情况下,多个电极层4具有在中心部向位于更靠近一方的主面侧鼓出的弧线的形状。
通过如此构成,由于多个内部电极层4具有在长度方向L以及宽度方向W上都弯曲的形状,因此与平板状镀构成这些多个内部电极层4构成的情况相比,提升了内部电极层4与陶瓷电介质层3的边界部的耐剥离性,能大幅抑制层间剥离的发生,该耐剥离性是对反抗在内部电极层4与陶瓷电介质层3间产生的切剪力而产生层间剥离的情况进行抑制。
除此以外,如图2以及图4所示那样,在本实施方式的层叠陶瓷电容器1中,在与厚度方向T以及长度方向L都平行的任意的截面,构成为与第1最外层4a的第1引出部4c1相邻的部分的厚度方向第1外层部6b1的厚度(即图4中示出的厚度t1)厚于厚度方向第1外层部6b1的沿长度方向L的中央部的厚度(即图4中示出的层叠陶瓷电容器1的长度方向L上的中心线CL所位于的部分的厚度t2)(即t1>t2)。
另外,与此相同,如图2以及图5所示那样,在本实施方式的层叠陶瓷电容器1中,在与厚度方向T以及长度方向L都平行的任意的截面,与第2最外层4b的第2引出部4c2相邻的部分的厚度方向第2外层部6b2的厚度(即图5中示出的厚度t3)大于厚度方向第2外层部6b2的沿长度方向L的中央部的厚度(即图5中示出的层叠陶瓷电容器1的长度方向L的中心线CL所位于的部分的厚度t4)(即t3>t4)。
在此,层叠陶瓷电容器中的绝缘电阻值的降低主要因为如下原因而产生:在后述的外部电极的形成工序,在为了对预先形成在坯体2的外表面的烧结金属层施予金属镀处理而将坯体2浸渍在镀液中时,包含在镀液中的水分从坯体2的发生层间剥离的部分的端面侵入到坯体2的内部。更详细地,该镀液的侵入经由坯体2与烧结金属层的界面部分而产生。
另外,上述的绝缘电阻值的降低还因为如下原因而产生:烧结金属层与坯体2间的紧贴性产生随时间劣化,由此在它们之间发生剥离,从而包含在外部大气中的水分经由坯体2与烧结金属层的界面部分从坯体2的发生层间剥离的部分的端面侵入到坯体2的内部。
以此相对,在本实施方式的层叠陶瓷电容器1中,构成为与第1最外层4a的第1引出部4c1相邻的部分的厚度方向第1外层部6b1的厚度t1、大于厚度方向第1外层部6b1的沿长度方向L的中央部的厚度t2,并且构成为与第2最外层4b的第2引出部4c2相邻的部分的厚度方向第2外层部6b2的厚度t3、大于厚度方向第2外层部6b2的沿长度方向L的中央部的厚度t4,由此能抑制上述的绝缘电阻值的降低的发生。
即,如图4以及图5所示那样,在本实施方式的层叠陶瓷电容器1中,上述的镀液或水分侵入坯体2的最短的路径,在图中成为箭头AR1以及箭头AR2所示那样的路径。更详细地,镀液或水分从设于坯体2的第1主面2a1上的部分的第1外部电极5a的缘或设于坯体2的第2主面2a2上的部分的第2外部电极5b的缘分别介由坯体2与第1外部电极5a的边界部或坯体2与第2外部电极5b的边界部到达第1端面2b1上或第2端面2b2上,在第1最外层4a的第1引出部4c1或第2最外层4b的第2引出部4c2和与其相邻的部分的陶瓷电介质层3间发生层间剥离的情况下,介由该部分侵入到坯体2的内部。
为此,通过如上述那样构成,上述的镀液或水分侵入坯体2的最短的路径,变长了与第1最外层4a的第1引出部4c1相邻的部分的厚度方向第1外层部6b1的厚度t1、比厚度方向第1外层部6b1的沿长度方向L的中央部的厚度t2大出的量,或者变长了与第2最外层4b的第2引出部4c2相邻的部分的厚度方向第2外层部6b2的厚度t3、比厚度方向第2外层部6b2的沿长度方向L的中央部的厚度t4大出的量。
因此,相比于上述厚度t1以及厚度t2同等或厚度t1小于厚度t2的情况、上述厚度t3以及厚度t4同等或厚度t3小于厚度t4的情况,阻碍了上述的镀液或水分侵入到坯体2,能抑制上述的绝缘电阻值的降低的发生。另外,从有效地抑制绝缘电阻值的降低的发生的观点出发,上述的厚度t1与厚度t2之差以及厚度t3与厚度t4之差优选为大致5[μm]程度以上。
如以上说明的那样,通过构成本实施方式中的层叠陶瓷电容器1,能抑制层间剥离的发生,同时能抑制内部电极层4间的绝缘电阻值降低,其结果,能得到谋求可靠性以及成品率的提升的层叠陶瓷电容器。
另外,在本实施方式的层叠陶瓷电容器1中,如上述那样,由于构成为在俯视观察坯体2的第1主面2a1以及第2主面2a2的情况下,第1主面2a1以及第2主面2a2具有在中心部向外侧鼓出的弧线的形状,与坯体2的沿长度方向L的中央部的厚度的变大的量相应,产生了使内部电极层4的层叠数增加的余地,通过采用该构成,还能得到在实现层叠陶瓷电容器的大电容化上会更有利这样的派生的效果。
另外,在本实施方式的层叠陶瓷电容器1中,有第1外部电极5a以及第2外部电极5b各自比坯体2的与厚度方向的最大外形尺寸(即坯体2的长度方向L以及宽度方向W上的中央部的厚度)对应的部分的第1主面2a1以及第2主面2a2在厚度方向T位于更外侧的部位。
即,如图2以及图3所示那样,在本实施方式的层叠陶瓷电容器1中,在坯体2的外表面上设置第1外部电极5a以及第2外部电极5b,使得覆盖第1外部电极5a以及第2外部电极5b的第1主面2a1的部分的露出表面位于坯体2的第1主面2a1的俯视观察的情况下从中心部往外侧给定的距离g1的位置,并且使得覆盖第1外部电极5a以及第2外部电极5b的第2主面2a2的部分的露出表面位于坯体2的第2主面2a2的俯视观察的情况下的从中心部往外侧给定的距离g2的位置。
通过如此构成,在层叠陶瓷电容器1的安装时,能确实地防止坯体2的第1主面2a1以及第2主面2a2与印刷布线板的安装面接触,能确保其安装稳定性。
另外,用密封树脂将成为测定对象的层叠陶瓷电容器密封,对每个该密封树脂研磨层叠陶瓷电容器来使特定的截面露出,使用电子显微镜(例如SEM)等对其进行观察或图像处理等,由此能确定坯体2的外形形状和外形尺寸、包含在坯体2的内部的内部电极层4的形状、包含在坯体2的内部的厚度方向第1外层部6b1以及厚度方向第2外层部6b2的特定部位的厚度、第1外部电极5a以及第2外部电极5b的外形尺寸和厚度等。
通常,遵循后述的制造方法制造的层叠陶瓷电容器由于在连结坯体2的第1主面2a1的中心位置以及第2主面2a2的中心位置的线段上的位置成为最鼓出的形状,因此在该部分呈现坯体2的鼓出部分的峰顶和层叠部9的鼓出部分的峰顶。因此,为了简便地测定坯体2的鼓出量以及层叠部9的鼓出量,遵循以下的测定手法即可。
在测定沿长度方向L的鼓出量的情况下,沿宽度方向W进行研磨,从而使与长度方向L以及厚度方向T都平行的L-T截面露出,在研磨到达该宽度方向W上的中央位置的时间点停止研磨,基于停止的时间点的露出截面来进行上述的观察或图像处理等。特别地,这时将用于测量坯体2的鼓出量的基准位置(第1基准位置),设为坯体2的带圆的棱线部与第1主面2a1以及第2主面2a2的边界部,将从该边界部到上述的鼓出部分的峰顶的沿厚度方向T的距离确定为沿长度方向L的鼓出量即可。
在测定沿宽度方向W的鼓出量的情况下,沿长度方向L进行研磨,从而使与宽度方向W以及厚度方向T都平行的W-T截面露出,在研磨到达该长度方向L上的中央位置的时间点停止研磨,基于停止的时间点的露出截面来进行上述的观察或图像处理等。特别地,这时,将用于测量坯体2的鼓出量的基准位置(第2基准位置)设为坯体2的带圆的棱线部与第1主面2a1以及第2主面2a2的边界部,将从该边界部到上述的鼓出部分的峰顶的沿厚度方向T的距离确定为沿宽度方向W的鼓出量即可。
以下说明制造上述构成的层叠陶瓷电容器1的具体的制造方法的一例。图6是表示图1所示的层叠陶瓷电容器的制造流程的图。另外,以下所示的层叠陶瓷电容器1的制造流程,通过直到制造过程的中途阶段为止都总括进行加工处理来制作母块,之后将母块分断来单片化,对单片化后的芯片进一步施予加工处理来同时大量生产多个层叠陶瓷电容器1。
如图6所示那样,在制造上述的层叠陶瓷电容器1时,首先,进行陶瓷浆的调制(工序S1)。具体地,将陶瓷粉末、粘合剂以及溶剂等以给定的配合比率混合,由此形成陶瓷浆。
接下来,形成陶瓷生片(工序S2)。具体地,使用挤压涂布机、凹版涂布机、微凹版涂布机等在载体薄膜上将陶瓷浆成形为薄片状,由此制作陶瓷生片12(参考图7以及图8)。
接下来,形成原料薄片(工序S3)。具体地,在陶瓷生片12上按照使导电体膏具有给定图案的方式使用丝网印刷法或凹版印刷法等进行印刷,由此形成在陶瓷生片12上设置了给定的导电图案13(参考图7以及图8)的原料薄片。
另外,作为原料薄片,除了上述的具有导电图案13的以外,还准备不经过上述工序S3而制作的仅陶瓷生片12。
接下来,层叠原料薄片(工序S4)。具体地,遵循给定的规则来层叠上述的多个原料薄片,使得在层叠后的原料薄片群20(参考图7以及图8)的内部,多个导电图案13成为图2以及图3所示的内部电极层4的配置方式那样。
接下来,将原料薄片群压接(工序S5)。具体地,例如使用静水压压制法等沿原料薄片群20的层叠方向对原料薄片群20加压,由此进行压接。
图7以及图8是用于说明图6所示的原料薄片群的压接工序的示意截面图。另外,图7是所制造的层叠陶瓷电容器1的沿长度方向L的截面图,图8是沿宽度方向W的截面图。另外,在图7以及图8中,(A)表示压接前的状态,(B)表示压接后的状态。
如图7以及图8所示那样,在压接工序中,遵循给定的规则而层叠的原料薄片群20被一对加压板101沿层叠方向夹入,通过用静水压对该加压板101加压来压接原料薄片群20。
如图7(A)所示那样,在原料薄片群20,在长度方向L上交替存在导电图案13多数存在的区域A、和导电图案13仅存在比较少数的区域B。在此,导电图案13多数存在的区域A是在层叠陶瓷电容器1的完成时变成包括层叠陶瓷电容器1的层叠部9所包含的部分的内部电极层4的部分的部位,导电图案13仅存在比较少数的区域B是在层叠陶瓷电容器1的完成时变成包含层叠陶瓷电容器1的成为第1引出部4c1以及第2引出部4c2的部分的内部电极层4的部分的部位。
另一方面,如图8(A)所示那样,在原料薄片群20,在宽度方向W上交替存在导电图案13多数存在的区域A、和不存在导电图案13的区域C。在此,导电图案13多数存在的区域A如上述那样,是在层叠陶瓷电容器1的完成时变成包括层叠陶瓷电容器1的层叠部9所包含的部分的内部电极层4的部分的部位,不存在导电图案1的区域C是在层叠陶瓷电容器1的完成时变成层叠陶瓷电容器1的宽度方向上的两端部的部位。
在此,介于一对加压板101与原料薄片群20间,安装薄片状的弹性体102。该薄片状的弹性体102用于对不同部位调整用一对加压板101对原料薄片群20加压时的加压力,例如能利用由聚对苯二甲酸乙二醇酯(PET)树脂构成的弹性体。
陶瓷生片12由于由陶瓷电介质材料形成,因此比较柔软,易于压下。与此相对,导电图案13由于由导电体材料形成,因此比较硬,难以压下。另外,由于在区域A,导电图案密集地多数存在,在区域B以及区域C,不存在导电图案13或者即使存在也少于区域A,因此对区域A比较难以压下,对区域B以及区域C比较易于压下。
为此,如上述那样,通过介于一对加压板101与原料薄片群20间安装薄片状的弹性体102来进行压接,压接时弹性体102发生弹性变形,能由此来调整不同部位的加压力。
由此,在层叠陶瓷电容器1的完成时,能使坯体2的第1主面2a1以及第2主面2a2成为在长度方向L以及宽度方向W都在中央部向外侧鼓出的形状,另外,能使多个内部电极层4成为在长度方向L以及宽度方向W都在中央部弯曲的形状。
进而,通过在压接时弹性体102发生弹性变形,能使位于区域A的表层的部分的陶瓷电介质材料的一部分易于向区域B以及区域C流动,由此,在层叠陶瓷电容器1的完成时,能使与第1引出部4c1相邻的部分的厚度方向第1外层部6b1的厚度t1、大于厚度方向第1外层部6b1的沿长度方向L的中央部的厚度t2,另外,能使与第2引出部4c2相邻的部分的厚度方向第2外层部6b2的厚度t3大于厚度方向第2外层部6b2的沿长度方向L的中央部的厚度t4。
通过以上,在压接后,制作图7(B)以及图8(B)所示那样的形状的母块30。
另外,压接上述的原料薄片群20时的加压力能适宜变更其大小,优选对原料薄片群20的整体赋予50[MPa]程度的压力。另外,作为弹性体102的厚度,优选将其设为20[μm]~100[μm]程度,特别优选设为100[μm]程度。通过对加压力和弹性体102的厚度进行各种变更,能对上述的坯体2的鼓出形状和内部电极层4的弯曲形状进行各种调整。
接下来,对母块进行分断(工序S6)。具体地,通过实施裁剪或切割,沿上述的区域B以及区域C来矩阵状地分断母块,由此进行上述的芯片的切出。
接下来,进行芯片的烧成(工序S7)。具体地,将切出的芯片加热到给定的温度,由此进行陶瓷电介质材料以及导电体材料的烧结处理。
接下来,进行芯片的滚筒研磨(工序S8)。具体地,将烧成后的芯片和比陶瓷材料硬度高的介质球一起封入被称作滚筒的小箱内,使该滚筒旋转来进行芯片的研磨。由此,通过使芯片的外表面(特别是角部和角落部)曲面状带圆,形成上述的坯体2。
接下来,形成外部电极(工序S9)。具体地,在坯体2的包含第1端面2b1的部分的端部以及包含第2端面2b2的部分的端部涂布导电体膏来形成金属膜,在对形成的金属膜实施烧结处理后,对该金属膜依次施予Ni镀、Sn镀,由此在坯体2的外表面上形成第1外部电极5a以及第2外部电极5b。
通过经过上述的一系列的工序,具有图1到图3所示的结构的层叠陶瓷电容器1的制造完成。
接下来,实际试制本实施方式的层叠陶瓷电容器1,进行验证是否发生层间剥离的验证试验,说明其结果。图9是表示在验证试验中试制的实施例所涉及的层叠陶瓷电容器的设计条件以及实测结果的表,图10是该实施例所涉及的层叠陶瓷电容器的示意截面图。
在验证试验中,作为实施例1,制造20个坯体的大小的设计值为长度0.4[mm]、宽度0.2[mm]、厚度0.2[mm]且静电容值的设计值为0.22[μF]的层叠陶瓷电容器,作为实施例2,制造20个坯体的大小的设计值为长度0.6[mm]、宽度0.3[mm]、厚度0.3[mm]且静电容值的设计值为2.2[μF]的层叠陶瓷电容器,作为实施例3,制造20个坯体的大小的设计值为长度1.0[mm]、宽度0.5[mm]、厚度0.5[mm]且静电容值的设计值为10[μF]的层叠陶瓷电容器。
上述的实施例1到3所涉及的层叠陶瓷电容器的内部电极层间的距离(即电介质层的厚度)的设计值、内部电极层的厚度的设计值、内部电极层的层叠数都如图9记载的那样。
另外,在实施例1所涉及的层叠陶瓷电容器中,采用使用了上述的弹性体的压接方法来实施原料薄片群的压接。由此,在实施例1所涉及的层叠陶瓷电容器中,确认到厚度方向第1外层部6b1以及厚度方向第2外层部6b2的上述厚度t1以及t3都成为20[μm],厚度方向第1外层部6b1以及厚度方向第2外层部6b2的上述厚度t2以及t4都成为15[μm]。此外,实施例1到3所涉及的层叠陶瓷电容器中的各种尺寸的实测值(都是20个的采样的平均值)如图9记载的那样。另外,这些各种尺寸遵循前述的测定手法来测定。
在此,图9中示出的实测值当中的坯体厚度D1~D3以及层叠部厚度d1~d3分别是图10中示出的部分的尺寸的实测值,这当中的坯体厚度D1以及层叠部厚度d1是长度方向L以及宽度方向W上各自的中央位置的厚度的实测值,坯体厚度D2以及层叠部厚度d2是沿长度方向L的端部位置(即上述的第1基准位置)的厚度的实测值,坯体厚度D3以及层叠部厚度d3是沿宽度方向W的端部位置(即上述的第2基准位置)的厚度的实测值。
另外,图9中示出的实测值当中的坯体鼓出量M、N以及层叠部鼓出量m、n都是厚度方向T上在单侧的鼓出量,分别基于M=(D1-D2)/2、N=(D1-D3)/2、m=(d1-d2)/2、n=(d1-d3)/2的数式算出。即,坯体鼓出量M以及层叠部鼓出量m分别表征沿长度方向L的坯体2以及层叠部9的鼓出量,坯体鼓出量N以及层叠部鼓出量n分别表征沿宽度方向W的坯体2以及层叠部9的鼓出量。
如图9所示那样,在实施例1到3所涉及的层叠陶瓷电容器中,都是坯体鼓出量N大于坯体鼓出量M,这意味着,坯体2的鼓出部分的鼓出的程度是与沿长度方向L的方向相比,在沿宽度方向W的方向上更显著。另一方面,在实施例1到3所涉及的层叠陶瓷电容器中,都是层叠部鼓出量m大于层叠部鼓出量n,这意味着,层叠部9的鼓出部分的鼓出的程度是与沿宽度方向W的方向相比,在沿长度方向L的方向上更显著。
在此,在包含考虑上述的实测值的结果和有无后述的层间剥离所引起的绝缘电阻值的降低的情况下,从抑制层间剥离的发生的观点出发,以下的考察成立。
即,在坯体的大小的设计值为长度0.4[mm]、宽度0.2[mm]、厚度0.2[mm]、静电容值的设计值为0.22[μF]、厚度方向第1外层部6b1以及厚度方向第2外层部6b2的厚度的设计值分别为12[μm]以上的层叠陶瓷电容器中,在坯体鼓出量M、N和层叠部鼓出量m、n都为大致10[μm]以上的情况下,能显著抑制层间剥离的发生。
另外,在坯体的大小的设计值为长度0.6[mm]、宽度0.3[mm]、厚度0.3[mm]、静电容值的设计值为2.2[μF]、厚度方向第1外层部6b1以及厚度方向第2外层部6b2的厚度的设计值分别为15[μm]以上的层叠陶瓷电容器中,在坯体鼓出量M、N和层叠部鼓出量m、n都为大致15[μm]以上,能显著抑制层间剥离的发生。
进而,在坯体的大小的设计值为长度1.0[mm]、宽度0.5[mm]、厚度0.5[mm]、静电容值的设计值为10[μF]、厚度方向第1外层部6b1以及厚度方向第2外层部6b2的厚度的设计值分别为20[μm]以上的层叠陶瓷电容器中,在坯体鼓出量M、N进而层叠部鼓出量m、n都为大致18[μm]以上的情况下,能显著抑制层间剥离的发生。
另一方面,为了比较,作为比较例1到3,与实施例1到实施例3对应各制造20个不采用使用了上述的弹性体的压接方法而是用一对加压板对原料薄片群进行等压压接而形成的层叠陶瓷电容器。另外,比较例1到3所涉及的层叠陶瓷电容器的制造条件,除了上述的压接条件不同的点以外,其它分别全都与实施例1到3所涉及的层叠陶瓷电容器相同。即,这些比较例1到3所涉及的层叠陶瓷电容器,是不满足基于上述的考察的鼓出量的条件而制造的。由此,在比较例1所涉及的层叠陶瓷电容器中,确认到厚度方向第1外层部6b1以及厚度方向第2外层部6b2的上述厚度t1以及t3都与厚度方向第1外层部6b1以及厚度方向第2外层部6b2的上述厚度t2以及t4同等。
进而,对实施例1到3以及比较例1到3所涉及的层叠陶瓷电容器的全部,使用超音波显微镜来确认是否能看到层间剥离所引起的绝缘电阻值的降低。其结果,在实施例1到3所涉及的层叠陶瓷电容器中,在制造的全部20个中都未确认到层间剥离所引起的绝缘电阻值的降低,在比较例1到3所涉及的层叠陶瓷电容器中,分别在制造的20个当中的2个确认到层间剥离所引起的绝缘电阻值的降低。
在此,对看到层间剥离所引起的绝缘电阻值的降低的比较例1到3所涉及的层叠陶瓷电容器在中的各自1个,遵循前述的测定手法,沿宽度方向W进行研磨,使L-T截面露出来进行观察,结果确认到这些坯体鼓出量M和层叠部鼓出量m未达到充分的量(基于上述的考察的鼓出量)。
另外,对看到层间剥离所引起的绝缘电阻值的降低的比较例1到3所涉及的层叠陶瓷电容器中各自剩下的1个,遵循前述的测定手法,沿长度方向L进行研磨,使W-T截面露出来进行观察,结果确认到这些坯体鼓出量N和层叠部鼓出量n未达到充分的量(基于上述的考察的鼓出量)。
因此,从这点也证实了上述的坯体2以及层叠部9的朝向厚度方向T的沿长度方向L以及宽度方向W的鼓出(即弧线状的鼓出)对层间剥离的发生的抑制做出较大贡献。
另外,为了确认以上说明的一系列的验证试验的妥当性,在同样的试验条件下再度进行验证试验,但结果相同。
根据以上的结果,还实验性地确认到,通过构成基于本发明的层叠陶瓷电容器,能得到谋求可靠性以及成品率的提升的层叠陶瓷电容器。
在以上说明的本发明的实施方式中,例示了将坯体2的第1主面2a1以及第2主面2a2构成为在长度方向L以及宽度方向W都在中央部向外侧鼓出的形状,并将多个内部电极层4构成为在长度方向L以及宽度方向W都在中央部弯曲的形状的情况,但也可以将坯体2的第1主面2a1以及第2主面2a2构成为仅在长度方向L的中央部向外侧鼓出,并将多个内部电极层4构成为仅在长度方向L的中央部向外侧弯曲的形状。这种情况下,也能得到与上述的实施方式中的效果相同的效果。
另外,在上述说明的本发明的实施方式中,例示了坯体2的第1主面2a1以及第2主面2a2都具有向外侧鼓出的形状地构成层叠陶瓷电容器的情况,但也可以仅这些坯体2的第1主面2a1以及第2主面2a2当中的任意一方成为向外侧鼓出的形状地构成层叠陶瓷电容器。具有这样的形状的坯体2的层叠陶瓷电容器在上述的压接工序中,能仅在原料薄片群20与一对加压板101间的一方配置弹性体102,而不在另一方配置地制作。另外,在该情况下,多个内部电极层4基本都具有其中央部仅接近一方的主面侧地弯曲的形状。这种情况下,能在相当程度上得到与上述的实施方式中的效果相同的效果。
本次公开的上述实施方式在全部点上都是例示而并非限制。本发明的技术范围由权利要求的范围划定,另外还包含与权利要求的范围的记载等同的意义以及范围内的全部变更。
Claims (3)
1.一种层叠陶瓷电容器,具备坯体和设于所述坯体的外部的外部电极,其中所述坯体在内部包含由沿厚度方向交替层叠的多个导电体层以及多个陶瓷电介质层构成的层叠部,其中,
所述坯体的外表面由在所述厚度方向上位于相对的位置的第1主面以及第2主面、在与所述厚度方向正交的长度方向上位于相对的位置的第1端面以及第2端面、和在与所述厚度方向以及所述长度方向都正交的宽度方向上位于相对的位置的第1侧面以及第2侧面构成,
所述外部电极包含覆盖所述第1端面而设的第1外部电极、和覆盖所述第2端面而设的第2外部电极,
在所述厚度方向上,所述坯体被划分为:由陶瓷电介质层构成且规定所述第1主面的厚度方向第1外层部;由陶瓷电介质层构成且规定所述第2主面的厚度方向第2外层部;和包含所述层叠部且位于所述厚度方向第1外层部以及所述厚度方向第2外层部之间的厚度方向内层部,
包含在所述厚度方向内层部的所述多个导电体层当中的配置在最靠近所述第1主面的位置的第1导电体层,与构成所述厚度方向第1外层部的陶瓷电介质层相邻而设,
包含在所述厚度方向内层部的所述多个导电体层当中的配置在最靠近所述第2主面的位置的第2导电体层,与构成所述厚度方向第2外层部的陶瓷电介质层相邻而设,
所述多个导电体层当中的包含所述第1导电体层的一部分,介由从所述层叠部向所述第1端面侧延伸而设的第1引出部与所述第1外部电极连接,
所述多个导电体层当中的包含所述第2导电体层的另一部分,介由从所述层叠部向所述第2端面侧延伸而设的第2引出部与所述第2外部电极连接,
构成为所述第1主面以及所述第2主面都在沿所述长度方向的中央部向外侧鼓出,以使得所述坯体的厚度在所述长度方向的中央部成为最大且在所述长度方向的两端部成为最小,
所述多个导电体层各自构成为在所述长度方向上弯曲的形状,从而所述多个导电体层各自的沿所述长度方向的中央部接近所述第1主面以及所述第2主面中的位于更靠近的一方的位置的主面,
在与所述厚度方向以及所述长度方向都平行的任意的截面,构成为与所述第1引出部相邻的部分的所述厚度方向第1外层部的厚度大于所述厚度方向第1外层部的沿所述长度方向的中央部的厚度,且构成为与所述第2引出部相邻的部分的所述厚度方向第2外层部的厚度大于所述厚度方向第2外层部的沿所述长度方向的中央部的厚度。
2.根据权利要求1所述的层叠陶瓷电容器,其中,
所述第1主面以及所述第2主面都构成为在沿所述宽度方向的中央部向外侧鼓出,使得所述坯体的厚度在所述宽度方向的中央部成为最大且在所述宽度方向的两端部成为最小,
所述多个导电体层各自构成为在所述宽度方向上弯曲的形状,从而所述多个导电体层各自的沿所述宽度方向的中央部接近所述第1主面以及所述第2主面中的位于更靠近一方的位置的主面。
3.根据权利要求1或2所述的层叠陶瓷电容器,其中,
所述第1外部电极以及所述第2外部电极各自具有所述坯体的所述厚度方向上的最大外形尺寸部分所对应的部分的与所述第1主面以及所述第2主面相比在所述厚度方向上位于更外侧的部位。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-222247 | 2013-10-25 | ||
JP2013222247 | 2013-10-25 | ||
JP2014-156804 | 2014-07-31 | ||
JP2014156804A JP2015026841A (ja) | 2013-10-25 | 2014-07-31 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104576053A CN104576053A (zh) | 2015-04-29 |
CN104576053B true CN104576053B (zh) | 2017-04-12 |
Family
ID=52491213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410569434.3A Active CN104576053B (zh) | 2013-10-25 | 2014-10-22 | 层叠陶瓷电容器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9076597B2 (zh) |
JP (1) | JP2015026841A (zh) |
KR (1) | KR20150048046A (zh) |
CN (1) | CN104576053B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102064008B1 (ko) * | 2013-01-15 | 2020-02-17 | 삼성전기주식회사 | 적층 커패시터, 적층 커패시터가 실장된 기판 |
JP6265114B2 (ja) * | 2014-11-28 | 2018-01-24 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
JP6547312B2 (ja) * | 2015-02-02 | 2019-07-24 | Tdk株式会社 | 積層型セラミック電子部品 |
JP2016152379A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
KR102198537B1 (ko) * | 2015-12-15 | 2021-01-06 | 삼성전기주식회사 | 커패시터 및 그 제조방법 |
JP6449798B2 (ja) * | 2016-01-26 | 2019-01-09 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法、並びにセラミック素体 |
JP6405327B2 (ja) | 2016-02-26 | 2018-10-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6405329B2 (ja) * | 2016-02-26 | 2018-10-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP2018113300A (ja) * | 2017-01-10 | 2018-07-19 | 株式会社村田製作所 | 積層電子部品の製造方法 |
JP6909011B2 (ja) * | 2017-02-21 | 2021-07-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6978862B2 (ja) * | 2017-06-26 | 2021-12-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP2019083254A (ja) * | 2017-10-30 | 2019-05-30 | Tdk株式会社 | 電子部品 |
JP6926995B2 (ja) * | 2017-11-29 | 2021-08-25 | Tdk株式会社 | 電子部品 |
JP7150437B2 (ja) * | 2018-01-17 | 2022-10-11 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
JP7098340B2 (ja) * | 2018-01-26 | 2022-07-11 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
CN108389723B (zh) * | 2018-03-14 | 2019-04-26 | 兴化市天东软件科技有限公司 | 适用于高精度电子领域的电容 |
JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
KR102109637B1 (ko) * | 2018-08-21 | 2020-05-12 | 삼성전기주식회사 | 적층형 커패시터 |
JP2020031152A (ja) | 2018-08-23 | 2020-02-27 | 太陽誘電株式会社 | 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体並びに積層セラミック電子部品の製造方法 |
JP6587727B2 (ja) * | 2018-09-14 | 2019-10-09 | 太陽誘電株式会社 | 積層セラミックコンデンサおよび積層セラミックコンデンサ実装回路基板 |
JP2020167283A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
CN112242245A (zh) * | 2019-07-16 | 2021-01-19 | 太阳诱电株式会社 | 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法 |
JP2021174822A (ja) * | 2020-04-22 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2022021734A (ja) | 2020-07-22 | 2022-02-03 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
KR20220121025A (ko) | 2021-02-24 | 2022-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
JP2022133844A (ja) * | 2021-03-02 | 2022-09-14 | Tdk株式会社 | 積層コンデンサ |
JP2022158987A (ja) * | 2021-03-31 | 2022-10-17 | 太陽誘電株式会社 | セラミック電子部品、回路基板構造、およびセラミック電子部品の製造方法 |
JP2022181894A (ja) * | 2021-05-27 | 2022-12-08 | Tdk株式会社 | 積層コンデンサ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111356A (en) * | 1989-10-09 | 1992-05-05 | Compagnie Europeenne De Composants Electroniques Lcc | Composite structure resistant to thermal shocks and application thereof to multiple-layer ceramic capacitors |
US6377439B1 (en) * | 1999-07-15 | 2002-04-23 | Murata Manufacturing, Co. | Electronic multilayer ceramic component |
CN1471114A (zh) * | 2002-07-09 | 2004-01-28 | 株式会社村田制作所 | 叠层陶瓷电子元件及其生产方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332285A (ja) * | 2005-05-25 | 2006-12-07 | Tdk Corp | 積層セラミックコンデンサ及びその製造方法 |
JP2013012418A (ja) | 2011-06-30 | 2013-01-17 | Tdk Corp | 酸化物導電体を用いた酸化物導電体ペースト及びそれを用いた積層電子部品 |
KR20140080291A (ko) * | 2012-12-20 | 2014-06-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
KR101452079B1 (ko) * | 2012-12-28 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR101462757B1 (ko) * | 2013-01-29 | 2014-11-17 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
KR101462758B1 (ko) * | 2013-01-29 | 2014-11-20 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
-
2014
- 2014-07-31 JP JP2014156804A patent/JP2015026841A/ja active Pending
- 2014-09-23 US US14/493,527 patent/US9076597B2/en active Active
- 2014-10-21 KR KR1020140142538A patent/KR20150048046A/ko not_active Application Discontinuation
- 2014-10-22 CN CN201410569434.3A patent/CN104576053B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111356A (en) * | 1989-10-09 | 1992-05-05 | Compagnie Europeenne De Composants Electroniques Lcc | Composite structure resistant to thermal shocks and application thereof to multiple-layer ceramic capacitors |
US6377439B1 (en) * | 1999-07-15 | 2002-04-23 | Murata Manufacturing, Co. | Electronic multilayer ceramic component |
CN1471114A (zh) * | 2002-07-09 | 2004-01-28 | 株式会社村田制作所 | 叠层陶瓷电子元件及其生产方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2015026841A (ja) | 2015-02-05 |
KR20150048046A (ko) | 2015-05-06 |
CN104576053A (zh) | 2015-04-29 |
US20150116896A1 (en) | 2015-04-30 |
US9076597B2 (en) | 2015-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104576053B (zh) | 层叠陶瓷电容器 | |
CN105914038B (zh) | 层叠电容器 | |
KR100884499B1 (ko) | 적층 콘덴서 및 그 제조방법 | |
CN108231416B (zh) | 层叠陶瓷电子部件 | |
US10262799B2 (en) | Multilayer ceramic capacitor | |
CN105742059B (zh) | 贯通型层叠陶瓷电容器 | |
JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
CN107658130B (zh) | 层叠陶瓷电容器 | |
CN103247441B (zh) | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 | |
US20100202098A1 (en) | Ceramic electronic part | |
CN103871735B (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
KR101565651B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP2015111651A (ja) | 積層セラミックコンデンサ | |
US9666374B2 (en) | Capacitor component | |
KR20170101117A (ko) | 적층 세라믹 콘덴서 | |
CN104599839B (zh) | 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 | |
US11011308B2 (en) | Multilayer ceramic electronic component | |
JP6302456B2 (ja) | 積層セラミックコンデンサ | |
JP2022034017A (ja) | 積層セラミック電子部品の製造方法 | |
JP2023052913A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
CN105761933A (zh) | 多层陶瓷电子组件 | |
JP2020167197A (ja) | 積層セラミックコンデンサ | |
JP2011135036A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
US10115528B2 (en) | Multilayer ceramic electronic component | |
CN103177875B (zh) | 层叠陶瓷电子元器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |