KR20150048046A - 적층 세라믹 콘덴서 - Google Patents
적층 세라믹 콘덴서 Download PDFInfo
- Publication number
- KR20150048046A KR20150048046A KR1020140142538A KR20140142538A KR20150048046A KR 20150048046 A KR20150048046 A KR 20150048046A KR 1020140142538 A KR1020140142538 A KR 1020140142538A KR 20140142538 A KR20140142538 A KR 20140142538A KR 20150048046 A KR20150048046 A KR 20150048046A
- Authority
- KR
- South Korea
- Prior art keywords
- thickness
- thickness direction
- main surface
- outer layer
- longitudinal direction
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 99
- 239000000919 ceramic Substances 0.000 claims abstract description 61
- 239000004020 conductor Substances 0.000 claims abstract description 48
- 238000003475 lamination Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 211
- 238000007747 plating Methods 0.000 description 22
- 230000032798 delamination Effects 0.000 description 21
- 238000013461 design Methods 0.000 description 17
- 238000003825 pressing Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000009413 insulation Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000007788 liquid Substances 0.000 description 10
- 238000005498 polishing Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000012795 verification Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- -1 rare earth compound Chemical class 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
신뢰성 및 수율 향상이 도모된 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서(1)는 두께방향(T)을 따라 번갈아 적층된 복수의 도전체층(4) 및 복수의 세라믹 유전체층(3)으로 구성된 적층부(9)를 내부에 포함하는 소체(2)를 구비한다.
소체(2)는 두께방향(T)에 있어서, 세라믹 유전체층(3)으로 이루어지는 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)와, 적층부(9)를 포함하는 두께방향 내층부(6a)로 구분된다.
소체(2)는 길이방향(L)의 중앙부에서 외측을 향해 팽출된 형상을 가지며, 복수의 도전체층(4)은 길이방향(L)의 중앙부에서 외측을 향해 만곡된 형상을 가진다. 인출부(4c1)에 인접한 부분의 두께방향 제1 외층부(6b1)의 두께는 두께방향 제1 외층부(6b1)의 중앙부의 두께보다 크고, 인출부(4c2)에 인접한 부분의 두께방향 제2 외층부(6b2)의 두께는 두께방향 제2 외층부(6b2)의 중앙부의 두께보다 크다.
적층 세라믹 콘덴서(1)는 두께방향(T)을 따라 번갈아 적층된 복수의 도전체층(4) 및 복수의 세라믹 유전체층(3)으로 구성된 적층부(9)를 내부에 포함하는 소체(2)를 구비한다.
소체(2)는 두께방향(T)에 있어서, 세라믹 유전체층(3)으로 이루어지는 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)와, 적층부(9)를 포함하는 두께방향 내층부(6a)로 구분된다.
소체(2)는 길이방향(L)의 중앙부에서 외측을 향해 팽출된 형상을 가지며, 복수의 도전체층(4)은 길이방향(L)의 중앙부에서 외측을 향해 만곡된 형상을 가진다. 인출부(4c1)에 인접한 부분의 두께방향 제1 외층부(6b1)의 두께는 두께방향 제1 외층부(6b1)의 중앙부의 두께보다 크고, 인출부(4c2)에 인접한 부분의 두께방향 제2 외층부(6b2)의 두께는 두께방향 제2 외층부(6b2)의 중앙부의 두께보다 크다.
Description
본 발명은 콘덴서 소자의 일종인, 유전체층이 세라믹 유전체 재료에 의해 구성된 적층 세라믹 콘덴서에 관한 것이다.
일반적으로 콘덴서 소자는 도전체층과 유전체층이 번갈아 적층된 소체와, 상기 소체의 외표면에 마련된 외부전극을 구비하고 있으며, 적층 세라믹 콘덴서는 이 중 유전체층이 세라믹 유전체 재료로 구성된 것이다.
보통, 적층 세라믹 콘덴서는 내부전극층으로서의 복수의 도전체층과 복수의 세라믹 유전체층이 번갈아 조밀하게(densely) 적층되어 이루어지는 대략 직육면체형상의 적층부를 내부에 가지고 있으며, 세라믹 유전체층으로 이루어지는 외층부와, 비교적 소수의 도전체층이 인출부로서 세라믹 유전체층의 내부에 포함되어 이루어지는 인출층부가, 상기 적층부를 덮도록 마련됨으로써 상술한 소체가 형성되어 있다.
적층 세라믹 콘덴서를 대용량화하기 위해서는 적층부에 포함된 이웃하는 도전체층간의 대향면적을 증가시킬 필요가 있다. 그러기 위해서는 도전체층이 위치하는 부분의 도전체 재료의 밀도(이른바 내부전극 밀도)를 높이는 것이 효과적이며, 이로 인해 도전체층의 연속성이 높아짐으로써 상술한 대향면적이 증가하게 되어 대용량의 적층 세라믹 콘덴서로 할 수 있다.
상기 도전체층의 연속성이 높아진 적층 세라믹 콘덴서가 개시된 문헌으로는 예를 들어 일본국 공개특허공보 2013-12418호(특허문헌 1)가 있다.
그러나 도전체층의 연속성이 높아진 경우에는 층간 박리(디라미네이션)가 발생하기 쉬워진다는 문제가 있다. 여기서 층간 박리란, 도전체층의 수축 용이함과 세라믹 유전체층의 수축 용이함에 큰 차이가 있는 것에 기인해서 발생하는 박리 현상이며, 열이력이 가해짐으로써 세라믹 유전체층과 도전체층의 경계부에서 이것이 전단력으로서 작용함으로써 발생한다.
특히, 층간 박리는 도전체층과 세라믹 유전체층이 조밀하게 적층되어 이루어지는 적층부와 상술한 외층부 사이에서 발생하기 쉬우며, 제품으로서의 신뢰성이 저하되는 원인이 되거나 제조 과정에서 수율 악화를 초래하거나 한다.
예를 들면, 적층 세라믹 콘덴서의 제조 플로우에는 보통, 외부전극을 형성하기 위한 처리인 금속 도금 처리가 포함되어 있으며, 상기 금속 도금 처리에서는 소체가 도금액에 침지되게 된다. 그 때, 상술한 층간 박리가 발생해 있었을 경우에는 유전체층과 도전체층 사이의 밀착성에 부족함이 생겨 있게 되어, 상기 층간 박리가 발생한 부분을 통해 도금액이 소체 내부에 침입하게 된다. 그 결과, 원래대로라면 충분히 절연성이 유지되어 있어야 할 도전체층간의 절연 저항값에 저하가 생겨, 신뢰성 저하나 수율 악화를 초래하게 된다.
따라서, 본 발명은 상술한 문제를 해결하기 위해 이루어진 것으로, 신뢰성 및 수율 향상이 도모된 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에 기초한 적층 세라믹 콘덴서는, 두께방향을 따라 번갈아 적층된 복수의 도전체층 및 복수의 세라믹 유전체층으로 구성된 적층부를 내부에 포함하는 소체와, 상기 소체의 외부에 마련된 외부전극을 구비하고 있다. 상기 소체의 외표면은 상기 두께방향에서 마주보고 위치하는 제1 주면(主面) 및 제2 주면; 상기 두께방향과 직교하는 길이방향에서 마주보고 위치하는 제1 단면(端面) 및 제2 단면; 상기 두께방향 및 상기 길이방향 모두에 직교하는 폭방향에서 마주보고 위치하는 제1 측면 및 제2 측면;으로 구성되어 있다. 상기 외부전극은 상기 제1 단면을 덮도록 마련된 제1 외부전극과, 상기 제2 단면을 덮도록 마련된 제2 외부전극을 포함하고 있다. 상기 소체는 상기 두께방향에 있어서, 세라믹 유전체층으로 구성되며 상기 제1 주면을 규정하는 두께방향 제1 외층부; 세라믹 유전체층으로 구성되며 상기 제2 주면을 규정하는 두께방향 제2 외층부; 상기 적층부를 포함하며 상기 두께방향 제1 외층부 및 상기 두께방향 제2 외층부의 사이에 위치하는 두께방향 내층부;로 구분된다. 상기 두께방향 내층부에 포함되는 상기 복수의 도전체층 중 상기 제1 주면에 가장 가까운 위치에 배치된 제1 도전체층은, 상기 두께방향 제1 외층부를 구성하는 세라믹 유전체층에 인접해서 마련되어 있고, 상기 두께방향 내층부에 포함되는 상기 복수의 도전체층 중 상기 제2 주면에 가장 가까운 위치에 배치된 제2 도전체층은, 상기 두께방향 제2 외층부를 구성하는 세라믹 유전체층에 인접해서 마련되어 있다. 상기 복수의 도전체층 중 상기 제1 도전체층을 포함하는 일부는, 상기 적층부에서 상기 제1 단면측을 향해 연장 설치된 제1 인출부를 통해 상기 제1 외부전극에 접속되어 있고, 상기 복수의 도전체층 중 상기 제2 도전체층을 포함하는 다른 일부는, 상기 적층부에서 상기 제2 단면측을 향해 연장 설치된 제2 인출부를 통해 상기 제2 외부전극에 접속되어 있다. 상기 제1 주면 및 상기 제2 주면은 상기 소체의 두께가 상기 길이방향의 중앙부에서 최대가 되고 상기 길이방향의 양단부에서 최소가 되도록, 모두 상기 길이방향을 따른 중앙부에서 외측을 향해 팽출(膨出;bulge)하도록 구성되어 있다. 상기 복수의 도전체층 각각은, 상기 복수의 도전체층 각각의 상기 길이방향을 따른 중앙부가 상기 제1 주면 및 상기 제2 주면 중 보다 가까운 쪽에 위치하는 주면에 근접하도록, 상기 길이방향에 있어서 만곡된 형상으로 구성되어 있다. 상기 본 발명에 기초한 적층 세라믹 콘덴서에서는 상기 두께방향 및 상기 길이방향 모두에 평행한 임의의 절단면에 있어서, 상기 제1 인출부에 인접한 부분의 상기 두께방향 제1 외층부의 두께가, 상기 두께방향 제1 외층부의 상기 길이방향을 따른 중앙부의 두께보다 크게 구성되어 있는 동시에, 상기 제2 인출부에 인접한 부분의 상기 두께방향 제2 외층부의 두께가, 상기 두께방향 제2 외층부의 상기 길이방향을 따른 중앙부의 두께보다 크게 구성되어 있다.
상기 본 발명에 기초한 적층 세라믹 콘덴서에서는 상기 제1 주면 및 상기 제2 주면이, 상기 소체의 두께가 상기 폭방향의 중앙부에서 최대가 되고 상기 폭방향의 양단부에서 최소가 되도록, 모두 상기 폭방향을 따른 중앙부에서 외측을 향해 팽출하도록 구성되어 있어도 되고, 그 경우에는 상기 복수의 도전체층 각각이, 상기 복수의 도전체층 각각의 상기 폭방향을 따른 중앙부가 상기 제1 주면 및 상기 제2 주면 중 보다 가까운 쪽에 위치하는 주면에 근접하도록, 상기 폭방향에 있어서 만곡된 형상으로 구성되어 있는 것이 바람직하다.
상기 본 발명에 기초한 적층 세라믹 콘덴서에서는 상기 제1 외부전극 및 상기 제2 외부전극 각각이, 상기 소체의 상기 두께방향에 있어서 최대 외형치수 부분에 대응하는 부분의 상기 제1 주면 및 상기 제2 주면보다 상기 두께방향에서 외측에 위치하는 부위를 가지고 있는 것이 바람직하다.
본 발명에 의하면, 신뢰성 및 수율 향상이 도모된 적층 세라믹 콘덴서로 할 수 있다.
도 1은 본 발명의 실시형태의 적층 세라믹 콘덴서의 개략 사시도이다.
도 2는 도 1에 표시한 II-II선을 따라 자른 모식 단면도이다.
도 3은 도 1에 표시한 III-III선을 따라 자른 모식 단면도이다.
도 4는 도 2에 나타낸 절단면의 주요부 확대도이다.
도 5는 도 2에 나타낸 절단면의 주요부 확대도이다.
도 6은 도 1에 나타낸 적층 세라믹 콘덴서의 제조 플로우를 나타내는 도면이다.
도 7은 도 6에 나타낸 원료 시트군의 압착 공정을 설명하기 위한 모식 단면도이다.
도 8은 도 6에 나타낸 원료 시트군의 압착 공정을 설명하기 위한 모식 단면도이다.
도 9는 검증 시험에서 시험 제작한 실시예에 따른 적층 세라믹 콘덴서의 설계 조건 및 실측 결과를 나타내는 표이다.
도 10은 실시예에 따른 적층 세라믹 콘덴서의 모식 단면도이다.
도 2는 도 1에 표시한 II-II선을 따라 자른 모식 단면도이다.
도 3은 도 1에 표시한 III-III선을 따라 자른 모식 단면도이다.
도 4는 도 2에 나타낸 절단면의 주요부 확대도이다.
도 5는 도 2에 나타낸 절단면의 주요부 확대도이다.
도 6은 도 1에 나타낸 적층 세라믹 콘덴서의 제조 플로우를 나타내는 도면이다.
도 7은 도 6에 나타낸 원료 시트군의 압착 공정을 설명하기 위한 모식 단면도이다.
도 8은 도 6에 나타낸 원료 시트군의 압착 공정을 설명하기 위한 모식 단면도이다.
도 9는 검증 시험에서 시험 제작한 실시예에 따른 적층 세라믹 콘덴서의 설계 조건 및 실측 결과를 나타내는 표이다.
도 10은 실시예에 따른 적층 세라믹 콘덴서의 모식 단면도이다.
이하, 본 발명의 실시형태에 대해 도면을 참조해서 상세하게 설명한다. 한편, 이하에 나타내는 실시형태에서는 동일 또는 공통되는 부분에 대해 동일한 도면 부호를 붙이고, 그 설명은 반복하지 않는다.
(실시형태 1)
도 1은 본 발명의 실시형태 1의 적층 세라믹 콘덴서의 개략 사시도이다. 또한 도 2 및 도 3은 각각 도 1에 표시한 II-II선 및 III-III선을 따라 자른 모식 단면도이고, 도 4 및 도 5는 도 2에 나타낸 절단면의 주요부 확대도이다. 먼저, 도 1 내지 도 5를 참조하여, 본 실시형태의 적층 세라믹 콘덴서(1)의 구성에 대해 설명한다.
도 1 내지 도 3에 도시한 바와 같이, 적층 세라믹 콘덴서(1)는 전체적으로 대략 직육면체형상을 가지는 전자부품이며, 소체(2)와, 한 쌍의 외부전극인 제1 외부전극(5a) 및 제2 외부전극(5b)을 가지고 있다.
도 2 및 도 3에 도시한 바와 같이, 소체(2)는 대략 직육면체형상을 가지고 있으며, 소정 방향을 따라 번갈아 적층된 세라믹 유전체층(3)과 도전체층으로서의 내부전극층(4)으로 구성되어 있다. 세라믹 유전체층(3)은 예를 들면 티탄산 바륨을 주성분으로 하는 세라믹 유전체 재료로 형성되어 있다. 또한 세라믹 유전체층(3)은 후술하는 세라믹 그린시트의 원료가 되는 세라믹 분말의 부성분으로서 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등을 포함하고 있어도 된다. 한편, 내부전극층(4)은 예를 들면 Ni, Cu 등으로 대표되는 비금속(base metal) 재료를 주성분으로 해서 형성되어 있다.
소체(2)는 세라믹 유전체층(3)이 될 세라믹 그린시트의 표면에 내부전극층(4)이 될 도전 패턴이 인쇄된 원료 시트를 복수개 준비하고, 이 복수의 원료 시트들을 적층해서 압착함으로써 마더 블록을 제작하고, 상기 마더 블록을 분단함으로써 복수의 적층체 칩으로 개편화된 후에 이들이 소성됨으로써 제작된다.
한편, 세라믹 유전체층(3)의 재질은 상술한 티탄산 바륨을 주성분으로 하는 세라믹 유전체 재료에 한정되지 않으며, 다른 고(高)유전율의 세라믹 유전체 재료(예를 들면, CaZrO3, CaTiO3, SrTiO3 등을 주성분으로 하는 것)를 세라믹 유전체층(3)의 재질로 선택해도 된다. 또한 내부전극층(4)의 재질도 상술한 비금속 재료를 주성분으로 하는 것에 한정되지 않으며, 다른 도전체 재료를 내부전극층(4)의 재질로 선택해도 된다.
도 1 및 도 2에 도시한 바와 같이, 제1 외부전극(5a) 및 제2 외부전극(5b)은 소체(2)의 소정 방향의 양단부에 위치하는 외표면을 덮도록 서로 이간되어 마련되어 있다. 제1 외부전극(5a) 및 제2 외부전극(5b)은 각각 도전막으로 구성되어 있다.
제1 외부전극(5a) 및 제2 외부전극(5b)은 예를 들면 소결 금속층과 도금층의 적층막으로 구성된다. 소결 금속층은 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등의 도전체 페이스트 혹은 이러한 재료들로 이루어지는 금속분말을 포함하는 도전성 수지 페이스트를 베이킹함으로써 형성된다. 도금층은 예를 들면 Ni 도금층과 이것을 덮는 Sn 도금층으로 구성된다. 도금층은 이 대신에 Cu 도금층이나 Au 도금층이어도 된다.
도 2에 도시한 바와 같이, 적층방향을 따라 세라믹 유전체층(3)을 사이에 끼고 이웃하는 한 쌍의 내부전극층(4) 중 한쪽은, 적층 세라믹 콘덴서(1)의 내부에서 제1 외부전극(5a)에 제1 인출부(4c1)를 통해 접속되어 있고, 적층방향을 따라 세라믹 유전체층(3)을 사이에 끼고 이웃하는 한 쌍의 내부전극층(4) 중 다른 쪽은, 적층 세라믹 콘덴서(1)의 내부에서 제2 외부전극(5b)에 제2 인출부(4c2)를 통해 접속되어 있다. 이것에 의해, 제1 외부전극(5a)과 제2 외부전극(5b) 사이는 복수의 콘덴서 요소가 전기적으로 병렬로 접속된 구조로 되어 있다. 한편, 제1 인출부(4c1)는 내부전극층(4) 중 후술하는 유효영역(즉, 복수의 내부전극층(4)이 적층방향으로 포개진 영역)과 제1 외부전극(5a) 사이에 위치하는 부분이고, 제2 인출부(4c2)는 내부전극층(4) 중 후술하는 유효영역과 제2 외부전극(5b) 사이에 위치하는 부분이다.
도 2 및 도 3에 도시한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 상술한 복수의 내부전극층(4) 중 제1 인출부(4c1) 및 제2 인출부(4c2)를 제외한 부분이 상기 적층 세라믹 콘덴서(1)의 용량을 결정하는 부위(이른바 유효영역)로 되어 있고, 상기 용량을 결정하는 부분의 복수의 내부전극층(4)과 이들 사이에 위치하는 세라믹 유전체층(3)으로 구성되는 부분이, 세라믹 유전체층(3)과 내부전극층(4)이 두께방향을 따라 조밀하게 적층된 적층부(9)를 형성하고 있다.
여기서 도 1 내지 도 3을 참조하여, 적층 세라믹 콘덴서(1)의 방향을 나타내는 용어로서, 세라믹 유전체층(3)과 내부전극층(4)의 적층방향을 두께방향(T)으로 정의하고, 제1 외부전극(5a) 및 제2 외부전극(5b)이 나열되는 방향을 길이방향(L)으로 정의하고, 이들 두께방향(T) 및 길이방향(L) 모두에 직교하는 방향을 폭방향(W)으로 정의하며, 이하의 설명에서는 이 용어들을 사용한다.
또한 도 2 및 도 3을 참조하여, 대략 직육면체형상의 소체(2)의 6개의 외표면 중, 두께방향(T)에서 마주보고 위치하는 한 쌍의 외표면을 각각 제1 주면(2a1) 및 제2 주면(2a2)으로 정의하고, 길이방향(L)에서 마주보고 위치하는 한 쌍의 외표면을 각각 제1 단면(2b1) 및 제2 단면(2b2)으로 정의하고, 폭방향(W)에서 마주보고 위치하는 한 쌍의 외표면을 각각 제1 측면(2c1) 및 제2 측면(2c2)으로 정의하며, 이하의 설명에서는 이 용어들을 사용한다.
한편, 도 1 내지 도 3에 도시한 바와 같이, 본 실시형태에의 적층 세라믹 콘덴서(1)는 길이방향(L)을 따른 외형치수가 가장 길어지도록 구성된 가늘고 긴 대략 직육면체형상을 가지고 있다. 상기 적층 세라믹 콘덴서(1)의 길이방향(L)의 외형치수 및 폭방향(W)의 외형치수(보통, 두께방향(T)의 외형치수는 폭방향(W)의 외형치수와 동등하게 됨)의 대표값으로는 예를 들면 3.2[mm]×1.6[mm], 2.0[mm]×1.25[mm], 1.6[mm]×0.8[mm], 1.0[mm]×0.5[mm], 0.8[mm]×0.4[mm], 0.6[mm]×0.3[mm], 0.4[mm]×0.2[mm] 등을 들 수 있다. 한편, 상기 외형치수는 모두 규격상의 수치이며, 제품의 실제 치수를 나타내는 것은 아니다.
상술한 바와 같이, 제1 외부전극(5a) 및 제2 외부전극(5b)은 소체(2)의 소정 방향의 양단부에 위치하는 외표면을 덮도록 형성되어 있다. 보다 상세하게는 도 1 내지 도 3에 도시한 바와 같이, 제1 외부전극(5a)은 소체(2)의 제1 단면(2b1)을 덮는 동시에, 소체(2)의 제1 단면(2b1)쪽 부분에 위치하는 부분의 제1 주면(2a1), 제2 주면(2a2), 제1 측면(2c1), 제2 측면(2c2)을 덮도록 마련되어 있고, 제2 외부전극(5b)은 소체(2)의 제2 단면(2b2)을 덮는 동시에, 소체(2)의 제2 단면(2b2)쪽 부분에 위치하는 부분의 제1 주면(2a1), 제2 주면(2a2), 제1 측면(2c1), 제2 측면(2c2)을 덮도록 마련되어 있다. 여기서, 제1 주면(2a1) 위 및 제2 주면(2a2) 위에 마련된 부분의 제1 외부전극(5a) 및 제2 외부전극(5b)의 두께는 바람직하게는 10[㎛] 이상 30[㎛] 이하가 된다.
도 2 및 도 3에 도시한 바와 같이, 소체(2)는 두께방향(T)에 있어서, 두께방향 내층부(6a), 두께방향 제1 외층부(6b1), 두께방향 제2 외층부(6b2)로 구분된다.
두께방향 내층부(6a)는 상술한 적층부(9)를 포함하고 있으며, 세라믹 유전체층(3)과 내부전극층(4)으로 구성되어 있다. 이 중, 두께방향 내층부(6a)를 구성하는 내부전극층(4)은, 적층부(9)에 포함되는 부분의 내부전극층(4); 적층부(9)에 포함되는 내부전극층(4) 중 일부로부터 제1 단면(2b1)측을 향해 연장 설치됨으로써 제1 외부전극(5a)에 접속된 상기 제1 인출부(4c1)를 구성하는 부분의 내부전극층(4); 적층부(9)에 포함되는 내부전극층(4) 중 다른 일부로부터 제2 단면(2b2)측을 향해 연장 설치됨으로써 제2 외부전극(5b)에 접속된 상기 제2 인출부(4c2)를 구성하는 부분의 내부전극층(4);을 포함하고 있다.
두께방향 제1 외층부(6b1)는 세라믹 유전체층(3)으로 구성되어 있으며, 내부전극층(4)을 포함하고 있지 않다. 두께방향 제1 외층부(6b1)는 제1 주면(2a1)이 위치하는 쪽의 두께방향 내층부(6a)의 표면을 덮고 있으며, 이로써 두께방향 제1 외층부(6b1)는 소체(2)의 제1 주면(2a1)을 규정하고 있다.
두께방향 제2 외층부(6b2)는 세라믹 유전체층(3)으로 구성되어 있으며, 내부전극층(4)을 포함하고 있지 않다. 두께방향 제2 외층부(6b2)는 제2 주면(2a2)이 위치하는 쪽의 두께방향 내층부(6a)의 표면을 덮고 있으며, 이로써 두께방향 제2 외층부(6b2)는 소체(2)의 제2 주면(2a2)을 규정하고 있다.
이상으로부터, 두께방향 내층부(6a)는 두께방향(T)에 있어서, 두께방향 제1 외층부(6b1)와 두께방향 제2 외층부(6b2)에 의해 끼워넣어진 상태로 되어 있다. 한편, 두께방향 내층부(6a)에 포함되는 내부전극층(4) 중 제1 주면(2a1)측에 가장 가까운 위치에 배치된 제1 도전체층으로서의 제1 최외층(4a)은, 상술한 두께방향 제1 외층부(6b1)를 구성하는 세라믹 유전체층(3)에 인접해서 마련되고, 두께방향 내층부(6a)에 포함되는 내부전극층(4) 중 제2 주면(2a2)측에 가장 가까운 위치에 배치된 제2 도전체층으로서의 제2 최외층(4b)은, 상술한 두께방향 제2 외층부(6b2)를 구성하는 세라믹 유전체층(3)에 인접해서 마련되어 있다.
여기서, 도 1 및 도 2에 도시한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는, 소체(2)의 두께가 길이방향(L)의 중앙부에서 최대가 되고 길이방향(L)의 양단부에서 최소가 되도록, 제1 주면(2a1) 및 제2 주면(2a2) 모두가, 길이방향(L)을 따른 중앙부에서 외측으로 팽출된 형상으로 구성되어 있다. 또한 이에 따라, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 복수의 내부전극층(4) 각각의 길이방향(L)을 따른 중앙부가 제1 주면(2a1) 및 제2 주면(2a2) 중 보다 가까운 쪽에 위치하는 주면에 근접하도록, 복수의 내부전극층(4) 각각이, 길이방향(L)에 있어서 만곡된 형상을 가지고 있다.
또한 도 1 및 도 3에 도시한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 소체(2)의 두께가 폭방향(W)의 중앙부에서 최대가 되고 폭방향(W)의 양단부에서 최소가 되도록, 제1 주면(2a1) 및 제2 주면(2a2) 모두가, 폭방향(W)을 따른 중앙부에서 외측으로 팽출된 형상으로 구성되어 있다. 또한 이에 따라, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 복수의 내부전극층(4) 각각의 폭방향(W)을 따른 중앙부가 제1 주면(2a1) 및 제2 주면(2a2) 중 보다 가까운 쪽에 위치하는 주면에 근접하도록, 복수의 내부전극층(4) 각각이, 폭방향(W)에 있어서 만곡된 형상을 가지고 있다.
즉, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2)이, 이들을 평면으로 봤을 경우 중심부에서 외측을 향해 팽출한 산(mountain) 형상을 갖도록 구성되어 있으며, 이와 마찬가지로 소체(2)의 내부에 포함되는 복수의 내부전극층(4)도, 이들을 평면으로 봤을 경우 중심부에서 보다 가까운 쪽에 위치하는 주면측을 향해 팽출한 산 형상을 갖도록 구성되어 있다.
이와 같이 구성함으로써, 복수의 내부전극층(4)이 길이방향(L) 및 폭방향(W)에서 모두 만곡된 형상을 갖게 되기 때문에, 이들 복수의 내부전극층(4)이 평판형상으로 구성된 경우에 비해, 내부전극층(4)과 세라믹 유전체층(3) 사이에 생길 수 있는 전단력에 저항하여 층간 박리가 발생하는 것을 억제하는 내부전극층(4)과 세라믹 유전체층(3)의 경계부에서 내(耐)박리성이 향상되게 되어 층간 박리의 발생을 대폭으로 억제할 수 있게 된다.
아울러 도 2 및 도 4에 도시한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 두께방향(T) 및 길이방향(L) 모두에 평행한 임의의 절단면에서, 제1 최외층(4a)의 제1 인출부(4c1)에 인접한 부분의 두께방향 제1 외층부(6b1)의 두께 (즉, 도 4에 표시한 두께(t1))가, 두께방향 제1 외층부(6b1)의 길이방향(L)을 따른 중앙부의 두께(즉, 도 4에 표시한 적층 세라믹 콘덴서(1)의 길이방향(L)에 있어서 중심선(CL)이 위치하는 부분에서의 두께(t2))보다 크게 구성되어 있다(즉, t1＞t 2).
또한 이와 마찬가지로 도 2 및 도 5에 도시한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 두께방향(T) 및 길이방향(L) 모두에 평행한 임의의 절단면에서, 제2 최외층(4b)의 제2 인출부(4c2)에 인접한 부분의 두께방향 제2 외층부(6b2)의 두께(즉, 도 5에 표시한 두께(t3))가, 두께방향 제2 외층부(6b2)의 길이방향(L)을 따른 중앙부의 두께(즉, 도 5에 표시한 적층 세라믹 콘덴서(1)의 길이방향(L)에 있어서 중심선(CL)이 위치하는 부분에서의 두께(t4))보다 크게 구성되어 있다(즉, t3＞t4).
여기서, 적층 세라믹 콘덴서에 있어서 절연 저항값의 저하는 주로 후술하는 외부전극의 형성 공정에서, 소체(2)의 외표면에 미리 형성되어 있는 소결 금속층에 금속 도금 처리를 실시하기 위해 소체(2)가 도금액에 침지되었을 때, 도금액 속에 포함되는 수분이 소체(2)의 층간 박리가 발생한 부분의 단면에서 소체(2)의 내부로 침입함으로 인해 발생한다. 보다 상세하게는, 상기 도금액의 침입은 소체(2)와 소결 금속층의 계면부분을 경유함으로써 발생한다.
또한 상술한 절연 저항값의 저하는 소결 금속층과 소체(2) 사이의 밀착성에 경년(經年) 열화가 생김으로써 이들 사이에 박리가 발생했을 경우에도 일어나는 경우가 있으며, 이로 인해 외기 중에 포함되는 수분이 소체(2)와 소결 금속층의 계면부분을 경유해서 소체(2)의 층간 박리가 발생한 부분의 단면에서 소체(2)의 내부로 침입하는 것에 의해서도 발생한다.
이에 반해, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 제1 최외층(4a)의 제1 인출부(4c1)에 인접한 부분의 두께방향 제1 외층부(6b1)의 두께(t1)가, 두께방향 제1 외층부(6b1)의 길이방향(L)을 따른 중앙부의 두께(t2)보다 크게 구성되어 있는 동시에, 제2 최외층(4b)의 제2 인출부(4c2)에 인접한 부분의 두께방향 제2 외층부(6b2)의 두께(t3)가, 두께방향 제2 외층부(6b2)의 길이방향(L)을 따른 중앙부의 두께(t4)보다 크게 구성되어 있음으로 인해, 상술한 절연 저항값 저하의 발생을 억제할 수 있다.
즉, 도 4 및 도 5에 도시한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 상술한 도금액이나 수분이 소체(2)에 최단으로 침입하는 경로가, 도면에 화살표 AR1 및 화살표 AR2로 표시한 경로가 된다. 보다 상세하게는, 도금액이나 수분은 소체(2)의 제1 주면(2a1)상에 마련된 부분의 제1 외부전극(5a)의 가장자리 혹은 소체(2)의 제2 주면(2a2)상에 마련된 부분의 제2 외부전극(5b)의 가장자리에서 각각 소체(2)와 제1 외부전극(5a)의 경계부 또는 소체(2)와 제2 외부전극(5b)의 경계부를 통해 제1 단면(2b1) 위 또는 제2 단면(2b2) 위까지 도달하고, 제1 최외층(4a)의 제1 인출부(4c1) 또는 제2 최외층(4b)의 제2 인출부(4c2)와 이것에 인접한 부분의 세라믹 유전체층(3) 사이에서 층간 박리가 발생했을 경우에, 상기 부분을 통해 소체(2)의 내부에 침입하게 된다.
그렇기 때문에 상기와 같이 구성함으로써 제1 최외층(4a)의 제1 인출부(4c1)에 인접한 부분의 두께방향 제1 외층부(6b1)의 두께(t1)가, 두께방향 제1 외층부(6b1)의 길이방향(L)을 따른 중앙부의 두께(t2)보다 큰 분만큼, 혹은 제2 최외층(4b)의 제2 인출부(4c2)에 인접한 부분의 두께방향 제2 외층부(6b2)의 두께(t3)가, 두께방향 제2 외층부(6b2)의 길이방향(L)을 따른 중앙부의 두께(t4)보다 큰 분만큼, 상술한 도금액이나 수분이 소체(2)에 최단으로 침입하는 경로가 길어지게 된다.
따라서, 상기 두께(t1) 및 두께(t2)가 동등하거나 혹은 두께(t1)가 두께(t2)보다 작을 경우나, 상기 두께(t3) 및 두께(t4)가 동등하거나 혹은 두께(t3)가 두께(t4)보다 작을 경우에 비해, 상술한 도금액이나 수분의 소체(2)에 대한 침입이 저해되게 되어, 상술한 절연 저항값 저하의 발생을 억제할 수 있다. 한편, 상술한 두께(t1)와 두께(t2)의 차이 및 두께(t3)와 두께(t4)의 차이는 효율적으로 절연 저항값 저하의 발생을 억제하는 관점에서 대략 5[㎛] 정도 이상으로 되는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)로 함으로써 층간 박리의 발생을 억제할 수 있음과 아울러, 내부전극층(4) 사이의 절연 저항값이 저하되는 것을 동시에 억제할 수 있고, 그 결과, 신뢰성 및 수율 향상이 도모된 적층 세라믹 콘덴서로 할 수 있다.
또한 본 실시형태의 적층 세라믹 콘덴서(1)에서는 상술한 바와 같이, 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2)이, 이들을 평면으로 봤을 경우 중심부에서 외측을 향해 팽출된 산 형상을 갖도록 구성되어 있기 때문에, 소체(2)의 길이방향(L)을 따른 중앙부의 두께가 커지는 분만큼, 내부전극층(4)의 적층수를 증가시킬 여지가 발생하게 되며, 상기 구성을 채용함으로써 적층 세라믹 콘덴서의 대용량화를 실현하기에 보다 유리해진다는 부차적인 효과도 얻어진다.
또한 본 실시형태의 적층 세라믹 콘덴서(1)에서는 제1 외부전극(5a) 및 제2 외부전극(5b) 각각이, 소체(2)의 두께방향의 최대 외형치수(즉, 소체(2)의 길이방향(L) 및 폭방향(W)에서의 중앙부 두께)에 대응하는 부분의 제1 주면(2a1) 및 제2 주면(2a2)보다도 두께방향(T)에 있어서 외측에 위치하는 부위를 가지고 있다.
즉, 도 2 및 도 3에 도시한 바와 같이, 본 실시형태의 적층 세라믹 콘덴서(1)에서는 소체(2)의 제1 주면(2a1)의 평면시(平面視)했을 경우의 중심부보다 소정 거리(g1)만큼 외측으로 제1 외부전극(5a) 및 제2 외부전극(5b)의 제1 주면(2a1)을 덮는 부분의 노출 표면이 위치하게 되는 동시에, 소체(2)의 제2 주면(2a2)의 평면시했을 경우의 중심부보다 소정 거리(g2)만큼 외측으로 제1 외부전극(5a) 및 제2 외부전극(5b)의 제2 주면(2a2)을 덮는 부분의 노출 표면이 위치하게 되도록, 소체(2)의 외표면상에 제1 외부전극(5a) 및 제2 외부전극(5b)이 마련되어 있다.
이와 같이 구성함으로써, 적층 세라믹 콘덴서(1) 실장시에 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2)이 프린트 배선판의 실장면에 접촉하는 것을 확실하게 방지할 수 있어, 그 실장 안정성을 확보할 수 있게 된다.
한편, 소체(2)의 외형형상이나 외형치수, 소체(2)의 내부에 포함되는 내부전극층(4)의 형상, 소체(2)의 내부에 포함되는 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 특정 부위에서의 두께, 제1 외부전극(5a) 및 제2 외부전극(5b)의 외형치수나 두께 등은 측정 대상이 되는 적층 세라믹 콘덴서를 봉지 수지로 봉지하고, 상기 봉지 수지째 적층 세라믹 콘덴서를 연마함으로써 특정 절단면을 노출시키고, 이것을 전자현미경(예를 들면 SEM) 등을 이용해서 관찰 혹은 화상 처리 등을 함으로써 확정할 수 있다.
보통, 후술하는 제조방법에 따라 제조된 적층 세라믹 콘덴서는 소체(2)의 제1 주면(2a1)의 중심위치 및 제2 주면(2a2)의 중심위치를 잇는 선분상의 위치에서 가장 부풀어오른 형상이 되기 때문에, 이 부분에 소체(2)의 팽출 부분의 피크와 적층부(9)의 팽출 부분의 피크가 드러나게 된다. 따라서, 간편하게 소체(2)의 팽출량 및 적층부(9)의 팽출량을 측정하기 위해서는 이하의 측정수법을 따르면 된다.
길이방향(L)을 따른 팽출량을 측정할 경우에는 길이방향(L) 및 두께방향(T) 모두에 평행한 L-T 단면이 노출하도록 폭방향(W)을 따라 연마를 진행시키고, 상기 폭방향(W)에서의 중앙위치에 연마가 도달한 시점에 연마를 정지시켜, 정지한 시점의 노출 단면에 기초해서 상술한 관찰 혹은 화상 처리 등을 실시한다. 특히 그 때, 소체(2)의 팽출량을 계측하기 위한 기준위치(제1 기준위치)는 소체(2)의 둥그스름함을 띤 능선부와 제1 주면(2a1) 및 제2 주면(2a2)과의 경계부로 하고, 상기 경계부에서 상술한 팽출 부분의 피크까지의 두께방향(T)을 따른 거리를 길이방향(L)을 따른 팽출량으로 확정하면 된다.
폭방향(W)을 따른 팽출량을 측정할 경우에는 폭방향(W) 및 두께방향(T) 모두에 평행한 W-T 단면이 노출하도록 길이방향(L)을 따라 연마를 진행시키고, 상기 길이방향(L)에서의 중앙위치에 연마가 도달한 시점에 연마를 정지시켜, 정지한 시점의 노출 단면에 기초해서 상술한 관찰 혹은 화상 처리 등을 실시한다. 특히 그 때, 소체(2)의 팽출량을 계측하기 위한 기준위치(제2 기준위치)는 소체(2)의 둥그스름함을 띤 능선부와 제1 주면(2a1) 및 제2 주면(2a2)과의 경계부로 하고, 상기 경계부에서 상술한 팽출 부분의 피크까지의 두께방향(T)을 따른 거리를 폭방향(W)을 따른 팽출량으로 확정하면 된다.
이하, 상기 구성의 적층 세라믹 콘덴서(1)를 제조하는 구체적인 제조방법의 일례에 대해 설명한다. 도 6은 도 1에 나타낸 적층 세라믹 콘덴서의 제조 플로우를 나타내는 도면이다. 한편, 이하에 나타내는 적층 세라믹 콘덴서(1)의 제조 플로우는 제조 과정의 도중 단계까지 일괄해서 가공 처리를 함으로써 마더 블록을 제작하고, 그 후에 이것을 분단해서 개편화하고, 개편화 후의 칩에 더 가공 처리를 실시함으로써 복수의 적층 세라믹 콘덴서(1)를 동시에 대량으로 생산하는 것이다.
도 6에 도시한 바와 같이, 상술한 적층 세라믹 콘덴서(1)를 제조할 때에는 먼저 세라믹 슬러리의 조제가 이루어진다(공정 S1). 구체적으로는 세라믹스 분말, 바인더 및 용제 등이 소정 배합 비율로 혼합되고, 이로써 세라믹 슬러리가 형성된다.
다음으로 세라믹 그린시트가 형성된다(공정 S2). 구체적으로는 세라믹 슬러리가 캐리어 필름상에서 다이 코터, 그라비어 코터, 마이크로그라비어 코터 등을 이용해서 시트형상으로 성형됨으로써 세라믹 그린시트(12)(도 7 및 도 8 참조)가 제작된다.
다음으로 원료 시트가 형성된다(공정 S3). 구체적으로는 세라믹 그린시트(12)에 도전체 페이스트가 소정 패턴을 갖도록 스크린 인쇄법 또는 그라비어 인쇄법 등을 이용해서 인쇄됨으로써, 세라믹 그린시트(12)상에 소정의 도전 패턴(13)(도 7 및 도 8 참조)이 마련된 원료 시트가 형성된다.
한편, 원료 시트로는 상술한 도전 패턴(13)을 가지는 것 외에도, 상기 공정 S3을 거치지 않고 제작된 세라믹 그린시트(12)로만 이루어지는 것도 준비된다.
다음으로 원료 시트가 적층된다(공정 S4). 구체적으로는 적층 후의 원료 시트군(20)(도 7 및 도 8 참조)의 내부에서 복수의 도전 패턴(13)이 도 2 및 도 3에 나타내는 내부전극층(4)의 배치 양태처럼 되도록, 상술한 복수의 원료 시트가 소정 룰에 따라서 적층된다.
다음으로 원료 시트군이 압착된다(공정 S5). 구체적으로는 예를 들면 정수압 프레스법 등을 이용해서 원료 시트군(20)이 그 적층방향을 따라 가압됨으로써 압착된다.
도 7 및 도 8은 도 6에 도시한 원료 시트군의 압착 공정을 설명하기 위한 모식 단면도이다. 한편, 도 7은 제조되는 적층 세라믹 콘덴서(1)의 길이방향(L)을 따라 자른 단면도이고, 도 8은 폭방향(W)을 따라 자른 단면도이다. 또한 도 7 및 도 8에서는 (A)에 압착전의 상태를 나타내고 있고, (B)에 압착후의 상태를 나타내고 있다.
도 7 및 도 8에 도시한 바와 같이, 압착 공정에서는 소정 룰에 따라서 적층된 원료 시트군(20)이, 한 쌍의 가압판(101)에 의해 적층방향을 따라 끼워넣어지고, 상기 가압판(101)이 정수압에 의해 가압됨으로써 원료 시트군(20)이 압착된다.
도 7(A)에 도시한 바와 같이, 원료 시트군(20)에는 길이방향(L)에 있어서, 도전 패턴(13)이 다수 존재하는 영역(A)과, 도전 패턴(13)이 비교적 소수만 존재하는 영역(B)이 번갈아 존재한다. 여기서, 도전 패턴(13)이 다수 존재하는 영역(A)은 적층 세라믹 콘덴서(1) 완성시에 적층 세라믹 콘덴서(1)의 적층부(9)에 포함되는 부분의 내부전극층(4)을 포함하는 부분이 되는 부위이고, 도전 패턴(13)이 비교적 소수만 존재하는 영역(B)은 적층 세라믹 콘덴서(1) 완성시에 적층 세라믹 콘덴서(1)의 제1 인출부(4c1) 및 제2 인출부(4c2)가 되는 부분의 내부전극층(4)을 포함하는 부분이 되는 부위이다.
한편, 도 8(A)에 도시한 바와 같이, 원료 시트군(20)에는 폭방향(W)에 있어서, 도전 패턴(13)이 다수 존재하는 영역(A)과, 도전 패턴(13)이 존재하지 않는 영역(C)이 번갈아 존재한다. 여기서, 도전 패턴(13)이 다수 존재하는 영역(A)은 상술한 바와 같이, 적층 세라믹 콘덴서(1) 완성시에 적층 세라믹 콘덴서(1)의 적층부(9)에 포함되는 부분의 내부전극층(4)을 포함하는 부분이 되는 부위이고, 도전 패턴(13)이 존재하지 않는 영역(C)은 적층 세라믹 콘덴서(1) 완성시에 적층 세라믹 콘덴서(1)의 폭방향에 있어서 양단부가 되는 부위이다.
여기서, 한 쌍의 가압판(101)과 원료 시트군(20) 사이에는 시트형상의 탄성체(102)가 끼인다. 상기 시트형상의 탄성체(102)는 원료 시트군(20)을 한 쌍의 가압판(101)으로 가압할 때의 가압력을 부위마다 조정하기 위한 것으로, 예를 들면 폴리에틸렌테레프탈레이트(PET) 수지로 이루어지는 것을 이용할 수 있다.
세라믹 그린시트(12)는 세라믹 유전체 재료로 형성되어 있기 때문에, 비교적 부드러워 압하하기 쉽다. 이에 반해, 도전 패턴(13)은 도전체 재료로 형성되어 있기 때문에 비교적 단단하여 압하하기 어렵다. 또한 영역(A)에서는 도전 패턴이 조밀하게 다수 존재하고, 영역(B) 및 영역(C)에는 도전 패턴(13)이 존재하지 않거나 혹은 존재하더라도 영역(A)에 비해서 소수이기 때문에, 영역(A)에 대해서는 비교적 압하하기 어렵고, 영역(B) 및 영역(C)에 대해서는 비교적 압하하기 쉽다.
그렇기 때문에, 상술한 바와 같이 한 쌍의 가압판(101)과 원료 시트군(20) 사이에 시트형상의 탄성체(102)를 끼워서 압착을 실시함으로써, 압착시에 탄성체(102)가 탄성 변형됨으로써, 부위마다 가압력을 조정할 수 있게 된다.
이것에 의해, 적층 세라믹 콘덴서(1) 완성시에, 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2)을, 길이방향(L) 및 폭방향(W) 모두에 있어서 중앙부에서 외측을 향해 팽출된 형상으로 할 수 있고, 또한 복수의 내부전극층(4)을, 길이방향(L) 및 폭방향(W) 모두에 있어서 중앙부에서 만곡된 형상으로 할 수 있다.
나아가서는, 압착시에 탄성체(102)가 탄성 변형됨으로써, 영역(A)의 표층에 위치하는 부분의 세라믹 유전체 재료의 일부를 영역(B) 및 영역(C)을 향해 유동시키기 쉽게 할 수 있고, 이로 인해 적층 세라믹 콘덴서(1) 완성시에, 제1 인출부(4c1)에 인접한 부분의 두께방향 제1 외층부(6b1)의 두께(t1)를, 두께방향 제1 외층부(6b1)의 길이방향(L)을 따른 중앙부의 두께(t2)보다 크게 할 수 있고, 또한 제2 인출부(4c2)에 인접한 부분의 두께방향 제2 외층부(6b2)의 두께(t3)를, 두께방향 제2 외층부(6b2)의 길이방향(L)을 따른 중앙부의 두께(t4)보다 크게 할 수 있다.
이상으로부터, 압착 후에 도 7(B) 및 도 8(B)에 나타낸 것과 같은 형상의 마더 블록(30)이 제작되게 된다.
한편, 상술한 원료 시트군(20)을 압착할 때의 가압력은 그 크기를 적절히 변경할 수 있는데, 바람직하게는 원료 시트군(20) 전체에 대해 50[MPa] 정도의 압력이 부여되도록 하는 것이 바람직하다. 또한 탄성체(102)의 두께는 이것을 20[㎛]~100[㎛] 정도로 설정하는 것이 바람직하고, 특히 100[㎛] 정도로 하는 것이 바람직하다. 이들 가압력이나 탄성체(102)의 두께를 다양하게 변경함으로써, 상술한 소체(2)의 팽출 형상이나 내부전극층(4)의 만곡 형상을 다양하게 조정할 수 있게 된다.
다음으로 마더 블록이 분단된다(공정 S6). 구체적으로는 푸쉬 컷팅이나 다이싱이 실시됨으로써 마더 블록이 상술한 영역(B) 및 영역(C)을 따라 행렬형상으로 분단되고, 이것에 의해 상술한 칩의 절단이 이루어진다.
다음으로 칩의 소성이 실시된다(공정 S7). 구체적으로는 잘려나온 칩이 소정 온도로 가열되고, 이것에 의해 세라믹 유전체 재료 및 도전체 재료의 소결 처리가 이루어진다.
다음으로 칩의 배럴 연마가 실시된다(공정 S8). 구체적으로는 소성 후의 칩이, 배럴이라고 불리는 작은 상자 내에 세라믹 재료보다 경도가 높은 미디어 볼과 함께 봉입되고, 상기 배럴을 회전시킴으로써 칩의 연마가 이루어진다. 이것에 의해, 칩의 외표면(특히 모서리부나 코너부)에 곡면(曲面)형상의 둥그스름함을 띠게 되고, 상술한 소체(2)가 형성된다.
다음으로 외부전극이 형성된다(공정 S9). 구체적으로는 소체(2)의 제1 단면(2b1)을 포함하는 부분의 단부(端部) 및 제2 단면(2b2)을 포함하는 부분의 단부에 도전체 페이스트가 도포됨으로써 금속막이 형성되고, 형성된 금속막의 소결 처리가 실시된 후에 상기 금속막에 Ni 도금, Sn 도금이 순서대로 실시됨으로써 소체(2)의 외표면상에 제1 외부전극(5a) 및 제2 외부전극(5b)이 형성된다.
상술한 일련의 공정을 거침으로써, 도 1 내지 도 3에 나타낸 구조를 가지는 적층 세라믹 콘덴서(1)의 제조가 완료된다.
다음으로, 본 실시형태의 적층 세라믹 콘덴서(1)를 실제로 시험 제작하여, 층간 박리가 발생하는지 여부를 검증한 검증 시험의 결과에 대해 설명한다. 도 9는 검증 시험에서 시험 제작한 실시예에 따른 적층 세라믹 콘덴서의 설계 조건 및 실측 결과를 나타낸 표이고, 도 10은 상기 실시예에 따른 적층 세라믹 콘덴서의 모식 단면도이다.
검증 시험에서는 실시예 1로서 소체 크기의 설계값이 길이 0.4[mm], 폭 0.2[mm], 두께 0.2[mm]이면서 정전용량값의 설계값이 0.22[㎌]인 적층 세라믹 콘덴서를 20개 제조하고, 실시예 2로서 소체 크기의 설계값이 길이 0.6[mm], 폭 0.3[mm], 두께 0.3[mm]이면서 정전용량값의 설계값이 2.2[㎌]인 적층 세라믹 콘덴서를 20개 제조하고, 실시예 3으로서 소체 크기의 설계값이 길이 1.0[mm], 폭 0.5[mm], 두께 0.5[mm]이면서 정전용량값의 설계값이 10[㎌]인 적층 세라믹 콘덴서를 20개 제조하였다.
상술한 실시예 1 내지 3에 따른 적층 세라믹 콘덴서의 내부전극층간의 거리(즉 유전체층의 두께)의 설계값, 내부전극층의 두께의 설계값, 내부전극층의 적층수는 모두 도 9에 기재한 대로이다.
또한 실시예 1에 따른 적층 세라믹 콘덴서에서는 상술한 탄성체를 이용한 압착 방법을 채용함으로써 원료 시트군의 압착을 실시하였다. 이것에 의해, 실시예 1에 따른 적층 세라믹 콘덴서에서는 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 상기 두께(t1 및 t3)가 모두 20[㎛]가 되고, 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 상기 두께(t2 및 t4)가 모두 15[㎛]가 된 것이 확인되었다. 그 밖에, 실시예 1 내지 3에 따른 적층 세라믹 콘덴서의 각종 치수의 실측값(모두 20개 샘플의 평균값)은 도 9에 기재한 대로이다. 한편, 이러한 각종 치수들은 전술한 측정수법에 따라 측정한 것이다.
여기서, 도 9에서 나타낸 실측값 중 소체 두께(D1~D3) 및 적층부 두께(d1~d3)는 각각 도 10에서 도시한 부분의 치수 실측값이며, 이 중 소체 두께(D1) 및 적층부 두께(d1)는 길이방향(L) 및 폭방향(W)의 각각 중앙위치에서의 두께 실측값이고, 소체 두께(D2) 및 적층부 두께(d2)는 길이방향(L)을 따른 단부위치(즉 상술한 제1 기준위치)에서의 두께 실측값이고, 소체 두께(D3) 및 적층부 두께(d3)는 폭방향(W)을 따른 단부위치(즉 상술한 제2 기준위치)에서의 두께 실측값이다.
또한 도 9에서 나타낸 실측값 중, 소체 팽출량(M, N) 및 적층부 팽출량(m, n)은 모두 두께방향(T)에서의 한쪽에서의 팽출량이며, 각각 M=(D1-D2)/2, N=(D1-D3)/2, m=(d1-d2)/2, n=(d1-d3)/2의 식에 기초해서 산출한 것이다. 즉, 소체 팽출량(M) 및 적층부 팽출량(m)은 각각 길이방향(L)을 따른 소체(2) 및 적층부(9)의 팽출량을 나타내고 있고, 소체 팽출량(N) 및 적층부 팽출량(n)은 각각 폭방향(W)을 따른 소체(2) 및 적층부(9)의 팽출량을 나타내고 있다.
도 9에 도시한 바와 같이, 실시예 1 내지 3에 따른 적층 세라믹 콘덴서에서는 모두 소체 팽출량(N)이 소체 팽출량(M)보다 크게 되어 있으며, 이는 소체(2)의 팽출 부분의 팽출 정도가 길이방향(L)을 따른 방향보다 폭방향(W)을 따른 방향에서 현저해져 있음을 의미하고 있다. 한편, 실시예 1 내지 3에 따른 적층 세라믹 콘덴서에서는 모두 적층부 팽출량(m)이 적층부 팽출량(n)보다 크게 되어 있으며, 이는 적층부(9)의 팽출 부분의 팽출 정도가 폭방향(W)을 따른 방향보다 길이방향(L)을 따른 방향에서 현저해져 있음을 의미하고 있다.
여기서, 상술한 실측값의 결과와 후술하는 층간 박리에 기인한 절연 저항값의 저하 유무를 포함해서 고려했을 경우, 층간 박리의 발생을 억제하는 관점에서는 이하의 고찰이 성립된다.
즉, 소체 크기의 설계값이 길이 0.4[mm], 폭 0.2[mm], 두께 0.2[mm]이고, 정전용량값의 설계값이 0.22[㎌]이며, 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 두께 설계값이 각각 12[㎛] 이상인 적층 세라믹 콘덴서에서는 소체 팽출량(M, N) 및 적층부 팽출량(m, n)이 모두 대략 10[㎛] 이상일 경우에 층간 박리의 발생을 현저하게 억제할 수 있다.
또한 소체 크기의 설계값이 길이 0.6[mm], 폭 0.3[mm], 두께 0.3[mm]이고, 정전용량값의 설계값이 2.2[㎌]이며, 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 두께 설계값이 각각 15[㎛] 이상인 적층 세라믹 콘덴서에서는 소체 팽출량(M, N) 및 적층부 팽출량(m, n)이 모두 대략 15[㎛] 이상일 경우에 층간 박리의 발생을 현저하게 억제할 수 있다.
나아가, 소체 크기의 설계값이 길이 1.0[mm], 폭 0.5[mm], 두께 0.5[mm]이고, 정전용량값의 설계값이 10[㎌]이며, 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 두께 설계값이 각각 20[㎛] 이상인 적층 세라믹 콘덴서에서는 소체 팽출량(M, N) 및 적층부 팽출량(m, n)이 모두 대략 18[㎛] 이상일 경우에 층간 박리의 발생을 현저하게 억제할 수 있다.
한편, 비교를 위해 비교예 1 내지 3으로서, 상술한 탄성체를 이용한 압착방법을 채용하지 않고 한 쌍의 가압판을 이용해서 원료 시트군을 등압 압착함으로써 형성된 적층 세라믹 콘덴서를 실시예 1 내지 실시예 3에 대응해서 각 20개씩 제조하였다. 한편, 비교예 1 내지 3에 따른 적층 세라믹 콘덴서의 제조 조건은 상술한 압착 조건이 다른 점을 제외하고, 각각 실시예 1 내지 3에 따른 적층 세라믹 콘덴서와 완전히 동일하게 했다. 즉, 이 비교예 1 내지 3에 따른 적층 세라믹 콘덴서는 상기 고찰에 기초한 팽출량의 조건을 만족하지 않도록 제조된 것이다. 이것에 의해, 비교예 1에 따른 적층 세라믹 콘덴서에서는 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 상기 두께(t1 및 t3)가 모두 두께방향 제1 외층부(6b1) 및 두께방향 제2 외층부(6b2)의 상기 두께(t2 및 t4)와 동등하게 된 것이 확인되었다.
또, 실시예 1 내지 3 및 비교예 1 내지 3에 따른 적층 세라믹 콘덴서 모두에 대해, 층간 박리에 기인한 절연 저항값의 저하가 보여지는지, 초음파 현미경을 이용해서 확인하였다. 그 결과, 실시예 1 내지 3에 따른 적층 세라믹 콘덴서에서는 제조한 20개 모두에서 층간 박리에 기인한 절연 저항값 저하는 확인되지 않았고, 비교예 1 내지 3에 따른 적층 세라믹 콘덴서에서는 각각 제조한 20개 중 2개에서 층간 박리에 기인한 절연 저항값 저하가 확인되었다.
여기서, 층간 박리에 기인한 절연 저항값의 저하가 보여진 비교예 1 내지 3에 따른 적층 세라믹 콘덴서 중 각각 1개에 대해, 전술한 측정수법에 따라서 L-T 단면이 노출하도록 폭방향(W)을 따라 연마해서 관찰한 결과, 이들의 소체 팽출량(M) 및 적층부 팽출량(m)이 충분한 양(상기 고찰에 기초한 팽출량)에 도달하지 않은 것이 확인되었다.
또한 층간 박리에 기인한 절연 저항값 저하가 보여진 비교예 1 내지 3에 따른 적층 세라믹 콘덴서 중 각각 나머지 1개에 대해, 전술한 측정수법에 따라서 W-T 단면이 노출하도록 길이방향(L)을 따라 연마해서 관찰한 결과, 이들의 소체 팽출량(N) 및 적층부 팽출량(n)이 충분한 양(상기 고찰에 기초한 팽출량)에 도달하지 않은 것이 확인되었다.
따라서, 이 점에서도 상술한 소체(2) 및 적층부(9)의 두께방향(T)을 향한 길이방향(L) 및 폭방향(W)을 따른 팽출(즉, 산 형상의 팽출)이, 층간 박리의 발생 억제에 크게 기여하고 있음이 뒷받침되었다.
한편, 이상에서 설명한 일련의 검증 시험의 타당성을 확인하기 위해, 동일한 시험 조건에서 검증 시험을 다시 실시했지만 결과는 같았다.
이상의 결과를 통해, 본 발명에 기초한 적층 세라믹 콘덴서로 함으로써, 신뢰성 및 수율 향상이 도모된 적층 세라믹 콘덴서로 할 수 있다는 것이 실험적으로도 확인되었다.
이상에서 설명한 본 발명의 실시형태에서는 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2)을 길이방향(L) 및 폭방향(W) 모두에 있어서 중앙부에서 외측을 향해 팽출된 형상으로 구성하는 동시에, 복수의 내부전극층(4)을 길이방향(L) 및 폭방향(W) 모두에 있어서 중앙부에서 만곡된 형상으로 구성한 경우를 예시했으나, 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2)을 길이방향(L)의 중앙부에서 외측을 향해 팽출시킬뿐인 구성으로 하는 동시에, 복수의 내부전극층(4)을 길이방향(L)의 중앙부에서 외측을 향해 만곡된 형상으로 구성하기만 해도 된다. 이 경우에도 상술한 실시형태의 효과와 동일한 효과가 얻어지게 된다.
또한 상기에서 설명한 본 발명의 실시형태에서는 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2) 모두가 외측을 향해 팽출된 형상을 갖도록 적층 세라믹 콘덴서를 구성한 경우를 예시해서 설명했으나, 이들 소체(2)의 제1 주면(2a1) 및 제2 주면(2a2) 중 어느 한쪽만 외측을 향해 팽출된 형상이 되도록 적층 세라믹 콘덴서를 구성해도 된다. 이러한 형상의 소체(2)를 가지는 적층 세라믹 콘덴서는, 상술한 압착 공정에서, 원료 시트군(20)과 한 쌍의 가압판(101) 사이의 한쪽에만 탄성체(102)를 배치하고, 다른 쪽에 배치하지 않음으로써 제작할 수 있다. 한편, 그 경우 복수의 내부전극층(4)은 기본적으로 모두 그 중앙부가 한쪽 주면측을 향해서만 근접하도록 만곡된 형상을 갖게 된다. 이 경우에도 상술한 실시형태의 효과와 동일한 효과가 상당 정도 얻어지게 된다.
이번에 개시한 상기 실시형태는 모든 점에서 예시이며 제한적인 것은 아니다. 본 발명의 기술적 범위는 특허청구범위에 의해 획정되며, 또한 특허청구범위의 기재와 균등한 의미 및 범위 내에서의 모든 변경을 포함한다.
1
적층 세라믹 콘덴서
2
소체
2a1 제1 주면 2a2 제2 주면
2b1 제1 단면 2b2 제2 단면
2c1 제1 측면 2c2 제2 측면
3 세라믹 유전체층 4 내부전극층
4a 제1 최외층 4b 제2 최외층
4c1 제1 인출부 4c2 제2 인출부
5a 제1 외부전극 5b 제2 외부전극
6a 두께방향 내층부 6b1 두께방향 제1 외층부
6b2 두께방향 제2 외층부 9 적층부
12 세라믹 그린시트 13 도전 패턴
20 원료 시트군 30 마더 블록
101 가압판 102 탄성체
2a1 제1 주면 2a2 제2 주면
2b1 제1 단면 2b2 제2 단면
2c1 제1 측면 2c2 제2 측면
3 세라믹 유전체층 4 내부전극층
4a 제1 최외층 4b 제2 최외층
4c1 제1 인출부 4c2 제2 인출부
5a 제1 외부전극 5b 제2 외부전극
6a 두께방향 내층부 6b1 두께방향 제1 외층부
6b2 두께방향 제2 외층부 9 적층부
12 세라믹 그린시트 13 도전 패턴
20 원료 시트군 30 마더 블록
101 가압판 102 탄성체
Claims (3)
- 두께방향을 따라 번갈아 적층된 복수의 도전체층 및 복수의 세라믹 유전체층으로 구성된 적층부를 내부에 포함하는 소체와, 상기 소체의 외부에 마련된 외부전극을 포함한 적층 세라믹 콘덴서로서,
상기 소체의 외표면은, 상기 두께방향에서 마주보고 위치하는 제1 주면(主面) 및 제2 주면과, 상기 두께방향과 직교하는 길이방향에서 마주보고 위치하는 제1 단면(端面) 및 제2 단면과, 상기 두께방향 및 상기 길이방향 모두에 직교하는 폭방향에서 마주보고 위치하는 제1 측면 및 제2 측면으로 구성되고,
상기 외부전극은, 상기 제1 단면을 덮도록 마련된 제1 외부전극과, 상기 제2 단면을 덮도록 마련된 제2 외부전극을 포함하고,
상기 두께방향에 있어서, 상기 소체는, 세라믹 유전체층으로 구성되며 상기 제1 주면을 규정하는 두께방향 제1 외층부; 세라믹 유전체층으로 구성되며 상기 제2 주면을 규정하는 두께방향 제2 외층부; 상기 적층부를 포함하며 상기 두께방향 제1 외층부 및 상기 두께방향 제2 외층부의 사이에 위치하는 두께방향 내층부;로 구분되며,
상기 두께방향 내층부에 포함되는 상기 복수의 도전체층 중, 상기 제1 주면에 가장 가까운 위치에 배치된 제1 도전체층은, 상기 두께방향 제1 외층부를 구성하는 세라믹 유전체층에 인접해서 마련되고,
상기 두께방향 내층부에 포함되는 상기 복수의 도전체층 중, 상기 제2 주면에 가장 가까운 위치에 배치된 제2 도전체층은, 상기 두께방향 제2 외층부를 구성하는 세라믹 유전체층에 인접해서 마련되며,
상기 복수의 도전체층 중 상기 제1 도전체층을 포함하는 일부는, 상기 적층부에서 상기 제1 단면측을 향해 연장 설치된 제1 인출부를 통해 상기 제1 외부전극에 접속되고,
상기 복수의 도전체층 중 상기 제2 도전체층을 포함하는 다른 일부는, 상기 적층부에서 상기 제2 단면측을 향해 연장 설치된 제2 인출부를 통해 상기 제2 외부전극에 접속되며,
상기 소체의 두께가 상기 길이방향의 중앙부에서 최대가 되고 상기 길이방향의 양단부에서 최소가 되도록, 상기 제1 주면 및 상기 제2 주면 모두가, 상기 길이방향을 따른 중앙부에서 외측을 향해 팽출(膨出)하도록 구성되고,
상기 복수의 도전체층 각각의 상기 길이방향을 따른 중앙부가 상기 제1 주면 및 상기 제2 주면 중 보다 가까운 쪽에 위치하는 주면에 근접하도록, 상기 복수의 도전체층 각각이, 상기 길이방향에 있어서 만곡된 형상으로 구성되며,
상기 두께방향 및 상기 길이방향 모두에 평행한 임의의 절단면에 있어서, 상기 제1 인출부에 인접한 부분의 상기 두께방향 제1 외층부의 두께가, 상기 두께방향 제1 외층부의 상기 길이방향을 따른 중앙부의 두께보다 크게 구성되어 있는 동시에, 상기 제2 인출부에 인접한 부분의 상기 두께방향 제2 외층부의 두께가, 상기 두께방향 제2 외층부의 상기 길이방향을 따른 중앙부의 두께보다 크게 구성되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항에 있어서,
상기 소체의 두께가 상기 폭방향의 중앙부에서 최대가 되고 상기 폭방향의 양단부에서 최소가 되도록, 상기 제1 주면 및 상기 제2 주면 모두가, 상기 폭방향을 따른 중앙부에서 외측을 향해 팽출하도록 구성되고,
상기 복수의 도전체층 각각의 상기 폭방향을 따른 중앙부가 상기 제1 주면 및 상기 제2 주면 중 보다 가까운 쪽에 위치하는 주면에 근접하도록, 상기 복수의 도전체층 각각이, 상기 폭방향에 있어서 만곡된 형상으로 구성되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 제1 외부전극 및 상기 제2 외부전극 각각이, 상기 소체의 상기 두께방향에서의 최대 외형치수 부분에 대응하는 부분의 상기 제1 주면 및 상기 제2 주면보다도 상기 두께방향에 있어서 외측에 위치하는 부위를 가지고 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013222247 | 2013-10-25 | ||
| JPJP-P-2013-222247 | 2013-10-25 | ||
| JPJP-P-2014-156804 | 2014-07-31 | ||
| JP2014156804A JP2015026841A (ja) | 2013-10-25 | 2014-07-31 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150048046A true KR20150048046A (ko) | 2015-05-06 |
Family
ID=52491213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140142538A KR20150048046A (ko) | 2013-10-25 | 2014-10-21 | 적층 세라믹 콘덴서 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9076597B2 (ko) |
| JP (1) | JP2015026841A (ko) |
| KR (1) | KR20150048046A (ko) |
| CN (1) | CN104576053B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170101121A (ko) * | 2016-02-26 | 2017-09-05 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
| KR20180082342A (ko) * | 2017-01-10 | 2018-07-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 전자부품의 제조 방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102064008B1 (ko) * | 2013-01-15 | 2020-02-17 | 삼성전기주식회사 | 적층 커패시터, 적층 커패시터가 실장된 기판 |
| JP6265114B2 (ja) * | 2014-11-28 | 2018-01-24 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| JP6547312B2 (ja) * | 2015-02-02 | 2019-07-24 | Tdk株式会社 | 積層型セラミック電子部品 |
| JP2016152379A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| KR102198537B1 (ko) * | 2015-12-15 | 2021-01-06 | 삼성전기주식회사 | 커패시터 및 그 제조방법 |
| JP6449798B2 (ja) * | 2016-01-26 | 2019-01-09 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法、並びにセラミック素体 |
| JP6405327B2 (ja) * | 2016-02-26 | 2018-10-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6909011B2 (ja) * | 2017-02-21 | 2021-07-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6978862B2 (ja) * | 2017-06-26 | 2021-12-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP2019083254A (ja) * | 2017-10-30 | 2019-05-30 | Tdk株式会社 | 電子部品 |
| JP6926995B2 (ja) * | 2017-11-29 | 2021-08-25 | Tdk株式会社 | 電子部品 |
| JP7150437B2 (ja) * | 2018-01-17 | 2022-10-11 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
| JP7098340B2 (ja) * | 2018-01-26 | 2022-07-11 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| CN108389723B (zh) * | 2018-03-14 | 2019-04-26 | 兴化市天东软件科技有限公司 | 适用于高精度电子领域的电容 |
| JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR102109637B1 (ko) * | 2018-08-21 | 2020-05-12 | 삼성전기주식회사 | 적층형 커패시터 |
| US10854392B2 (en) | 2018-08-23 | 2020-12-01 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component |
| JP6587727B2 (ja) * | 2018-09-14 | 2019-10-09 | 太陽誘電株式会社 | 積層セラミックコンデンサおよび積層セラミックコンデンサ実装回路基板 |
| JP2020167283A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| CN112242245A (zh) * | 2019-07-16 | 2021-01-19 | 太阳诱电株式会社 | 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法 |
| JP7506514B2 (ja) | 2019-07-16 | 2024-06-26 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
| JP2021174822A (ja) * | 2020-04-22 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2022021734A (ja) | 2020-07-22 | 2022-02-03 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR20220121025A (ko) | 2021-02-24 | 2022-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2022133844A (ja) * | 2021-03-02 | 2022-09-14 | Tdk株式会社 | 積層コンデンサ |
| JP2022158987A (ja) * | 2021-03-31 | 2022-10-17 | 太陽誘電株式会社 | セラミック電子部品、回路基板構造、およびセラミック電子部品の製造方法 |
| JP2022181894A (ja) * | 2021-05-27 | 2022-12-08 | Tdk株式会社 | 積層コンデンサ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2652944A1 (fr) * | 1989-10-09 | 1991-04-12 | Europ Composants Electron | Structure composite resistant aux chocs thermiques et application aux condensateurs ceramiques multicouches. |
| JP2001035738A (ja) * | 1999-07-15 | 2001-02-09 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US6829134B2 (en) * | 2002-07-09 | 2004-12-07 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for manufacturing the same |
| JP2006332285A (ja) * | 2005-05-25 | 2006-12-07 | Tdk Corp | 積層セラミックコンデンサ及びその製造方法 |
| JP2013012418A (ja) | 2011-06-30 | 2013-01-17 | Tdk Corp | 酸化物導電体を用いた酸化物導電体ペースト及びそれを用いた積層電子部品 |
| KR20140080291A (ko) * | 2012-12-20 | 2014-06-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| KR101452079B1 (ko) * | 2012-12-28 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| KR101462758B1 (ko) * | 2013-01-29 | 2014-11-20 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
| KR101462757B1 (ko) * | 2013-01-29 | 2014-11-17 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
-
2014
- 2014-07-31 JP JP2014156804A patent/JP2015026841A/ja active Pending
- 2014-09-23 US US14/493,527 patent/US9076597B2/en active Active
- 2014-10-21 KR KR1020140142538A patent/KR20150048046A/ko not_active Application Discontinuation
- 2014-10-22 CN CN201410569434.3A patent/CN104576053B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170101121A (ko) * | 2016-02-26 | 2017-09-05 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
| KR20180082342A (ko) * | 2017-01-10 | 2018-07-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 전자부품의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576053B (zh) | 2017-04-12 |
| CN104576053A (zh) | 2015-04-29 |
| US9076597B2 (en) | 2015-07-07 |
| JP2015026841A (ja) | 2015-02-05 |
| US20150116896A1 (en) | 2015-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150048046A (ko) | 적층 세라믹 콘덴서 | |
| KR101843182B1 (ko) | 적층 세라믹 전자부품 | |
| US9881740B2 (en) | Monolithic ceramic capacitor with varying conductor density | |
| KR101952871B1 (ko) | 적층 세라믹 커패시터 및 그의 실장 기판 | |
| KR101630050B1 (ko) | 적층 세라믹 전자부품 | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| KR101197921B1 (ko) | 적층 세라믹 전자 부품 | |
| KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| US9190213B2 (en) | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor | |
| KR101524986B1 (ko) | 적층 세라믹 콘덴서, 이를 포함하는 적층 세라믹 콘덴서 시리즈 및 적층 세라믹 콘덴서의 실장체 | |
| KR101521057B1 (ko) | 적층 세라믹 콘덴서, 이를 포함하는 적층 세라믹 콘덴서 시리즈 및 적층 세라믹 콘덴서의 실장체 | |
| KR20140124657A (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| KR20160102132A (ko) | 적층 콘덴서 및 그 제조방법 | |
| KR20140085097A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20130084852A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR20130063234A (ko) | 적층 세라믹 전자 부품 | |
| JP7338665B2 (ja) | 積層セラミックコンデンサ | |
| JP2022116342A (ja) | 積層型キャパシタ及びその製造方法 | |
| JP2020167201A (ja) | 積層セラミックコンデンサ | |
| KR20140003001A (ko) | 적층 세라믹 전자부품 | |
| KR101973442B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
| KR20180045803A (ko) | 적층 세라믹 콘덴서 | |
| KR101933426B1 (ko) | 적층 세라믹 전자부품 | |
| JP7506514B2 (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL NUMBER: 2016101003538; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160617 Effective date: 20180528 |