KR20080024068A - 적층 콘덴서 및 전자기기 - Google Patents

적층 콘덴서 및 전자기기 Download PDF

Info

Publication number
KR20080024068A
KR20080024068A KR1020070089286A KR20070089286A KR20080024068A KR 20080024068 A KR20080024068 A KR 20080024068A KR 1020070089286 A KR1020070089286 A KR 1020070089286A KR 20070089286 A KR20070089286 A KR 20070089286A KR 20080024068 A KR20080024068 A KR 20080024068A
Authority
KR
South Korea
Prior art keywords
capacitor
internal electrode
electrode
internal
laminate
Prior art date
Application number
KR1020070089286A
Other languages
English (en)
Other versions
KR101386948B1 (ko
Inventor
마사아키 토가시
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20080024068A publication Critical patent/KR20080024068A/ko
Application granted granted Critical
Publication of KR101386948B1 publication Critical patent/KR101386948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 적층 콘덴서는, 제 1 내부전극과 제 2 내부전극이 유전체층을 사이에 두고 교대로 적층되어 이루어지는 적층체와, 적층체의 일단측에 설치된 제 1 단자전극과, 적층체의 타단측에 설치된 제 2 단자전극을 구비하고 있다. 제 1 내부전극에는, 제 1 단자전극과 접속되는 제 1 인출부가 설치되어 있다. 제 2 내부전극에는, 제 2 단자전극과 접속되는 제 2 인출부가 설치되어 있다. 제 1 내부전극은 복수 종류 갖고, 상기 각 종류의 제 1 내부전극의 상기 제 1 인출부의 위치가 다르다. 각 종류의 제 1 내부전극의 제 1 인출부와 제 2 인출부의 거리가 다르다.
적층 콘덴서, 내부전국, 유전체층, 적층체, 단자전극

Description

적층 콘덴서 및 전자기기{MULTI-LAYER CAPACITOR AND AN ELECTRONIC MACHINE}
본 발명은, 유전체와 내부전극을 적층하여 이루어지는 적층 콘덴서 및 전자기기에 관한 것이다.
종래의 적층 콘덴서에서는, 예를 들면 일본 공개특허공보 제(평5)-166671호에 기재되어 있는 바와 같이, 대용량의 콘덴서와 소용량의 콘덴서를 복수개 병렬하여 일체화하고, 그 일체화한 콘덴서에 입력전극 및 출력전극을 설치한 것이 알려져 있다.
그렇지만, 상기 종래 기술과 같이 정전용량이 다른 복수의 콘덴서를 일체화하여, 원하는 공진 주파수 및 임피던스를 얻는 것은 용이하지 않다. 따라서, 광대역에 걸쳐 저임피던스 특성을 실현시키는 것은 곤란하다.
본 발명의 목적은, 광대역에 걸친 저임피던스화를 확실히 실현할 수 있는 적층 콘덴서 및 전자기기를 제공하는 것이다.
본 발명의 적층 콘덴서는, 제 1 내부전극과 제 2 내부전극이 유전체층을 사이에 두고 교대로 적층되어 이루어지는 적층체와, 적층체의 일단측에 설치된 제 1 단자전극과, 적층체의 타단측에 설치된 제 2 단자전극을 구비하고, 제 1 내부전극에는, 제 1 단자전극과 접속되는 제 1 인출부가 설치되고, 제 2 내부전극에는, 제 2 단자전극과 접속되는 제 2 인출부가 설치되고, 제 1 내부전극은 복수 종류 갖고, 각 종류의 제 1 내부전극의 제 1 인출부의 위치가 다르고, 각 종류의 제 1 내부전극의 제 1 인출부와 제 2 인출부의 거리가 다르다. 여기에서, 제 1 인출부와 제 2 인출부의 거리는, 제 1 인출부와 제 1 단자전극의 접속부와, 제 2 인출부와 제 2 단자전극의 접속부의 사이의 최단의 직선거리를 말한다.
이러한 적층 콘덴서에 있어서는, 제 1 내부전극을 복수 종류 설치함으로써, 제 1 내부전극, 제 2 내부전극 및 유전체층으로 이루어지는 콘덴서부가 복수 형성된다. 그런데, 콘덴서의 공진 주파수를 제어하기 위해서는, 일반적으로, 콘덴서의 등가직렬 인덕턴스(ESL) 또는 정전용량을 조정할 필요가 있다. 이 때, 제 1 내부전극의 제 1 인출부와 제 2 내부전극의 제 2 인출부의 거리가 작아질 수록, 콘덴서의 등가직렬 인덕턴스가 낮아지고, 그 결과 콘덴서의 공진 주파수가 높아진다. 본 발명의 적층 콘덴서에서는, 각 종류의 제 1 내부전극의 제 1 인출부와 제 2 내부전극의 제 2 인출부의 거리가 다르기 때문에, 각 종류의 제 1 내부전극에 대응하는 각 콘덴서부의 등가직렬 인덕턴스가 다르고, 결과적으로 각 콘덴서부의 공진 주파수가 달라진다. 따라서, 적층 콘덴서는, 복수의 공진 주파수를 갖게 된다. 이것에 의해, 광대역에 걸쳐 저임피던스가 되는 적층 콘덴서를 확실히 얻을 수 있다. 또한, 이 때, 제 1 내부전극의 종류가 많아질 수록, 적층 콘덴서가 갖는 공진 주파수의 수가 많아지기 때문에, 더욱 광대역에 걸쳐 저임피던스화를 도모할 수 있다.
바람직하게는, 제 2 내부전극은 복수 종류 갖고, 각 종류의 제 2 내부전극의 제 2 인출부의 위치가 다르고, 각 종류의 제 1 내부전극의 제 1 인출부와 각 종류의 제 2 내부전극의 제 2 인출부의 거리가 다르다. 이 경우에는, 제 1 내부전극 및 제 2 내부전극의 종류가 많아질 수록, 적층 콘덴서가 갖는 공진 주파수의 수가 많아지기 때문에, 더욱 광대역에 걸친 저임피던스화를 확실히 실현할 수 있다.
또한, 바람직하게는, 복수 종류의 제 1 내부전극의 적어도 1 종류는, 적층체의 동일층 내에서 복수의 내부전극으로 분할되어 있고, 분할된 각 내부전극은 제 1 인출부를 갖고, 분할된 각 내부전극의 면적이 다르다. 이 경우에는, 분할된 복수의 내부전극에 대응하여 콘덴서부가 복수 형성되기 때문에, 제 1 내부전극의 층수를 증대시키지 않고, 적층 콘덴서가 갖는 공진 주파수를 늘려, 더욱 광대역에 걸쳐 저임피던스화를 도모할 수 있다.
또한, 복수 종류의 제 1 내부전극은, 적층체의 동일층 내에 형성되어 있어도 좋다. 이 경우에는, 제 1 내부전극의 층수를 최소한으로 억제하면서도, 적층 콘덴서에 복수의 공진 주파수를 갖게 할 수 있다. 이것에 의해, 적층 콘덴서의 소형화를 도모하면서, 광대역에 걸쳐 저임피던스화를 도모할 수 있다.
이 때, 각 종류의 제 1 내부전극의 면적이 다른 것이 바람직하다. 이와 같이 각 종류의 제 1 내부전극의 면적이 다른 것으로, 각 종류의 제 1 내부전극에 대응하는 각 콘덴서부의 등가직렬 인덕턴스뿐만 아니라 각 콘덴서부의 정전용량도 달라진다. 따라서, 각 콘덴서부의 공진 주파수를 더욱 상세하게 제어하는 것이 가능해진다.
또한, 본 발명은, 회로기판과, 회로기판에 실장된 적층 콘덴서를 구비한 전자기기로, 적층 콘덴서는, 제 1 내부전극과 제 2 내부전극이 유전체층을 사이에 두고 교대로 적층되어 이루어지는 적층체와, 적층체의 일단측에 설치된 제 1 단자전극과, 적층체의 타단측에 설치된 제 2 단자전극을 구비하고, 제 1 내부전극에는, 제 1 단자전극과 접속되는 제 1 인출부가 설치되고, 제 2 내부전극에는, 제 2 단자전극과 접속되는 제 2 인출부가 설치되고, 제 1 내부전극은 복수 종류 갖고, 각 종류의 제 1 내부전극의 제 1 인출부의 위치가 다르고, 각 종류의 제 1 내부전극의 제 1 인출부와 제 2 인출부의 거리가 다르고, 적층 콘덴서는, 제 1 내부전극 및 제 2 내부전극이 회로기판에 대하여 세로 배치 상태가 되도록 회로기판에 실장되어 있다.
이러한 전자기기에 있어서는, 적층 콘덴서에 제 1 내부전극을 복수 종류 설치함으로써, 제 1 내부전극, 제 2 내부전극 및 유전체층으로 이루어지는 콘덴서부가 복수 형성되게 된다. 이 때, 각 종류의 제 1 내부전극의 제 1 인출부와 제 2 내부전극의 제 2 인출부의 거리가 다르기 때문에, 각 종류의 제 1 내부전극에 대응하는 각 콘덴서부의 등가직렬 인덕턴스가 다르고, 결과적으로 각 콘덴서부의 공진 주파수가 달라진다. 따라서, 적층 콘덴서는, 복수의 공진 주파수를 갖게 된다. 이것에 의해, 광대역에 걸쳐 저임피던스가 되는 적층 콘덴서를 확실히 얻을 수 있다.
또한, 적층 콘덴서가 회로기판에 실장된 상태에서는, 회로기판으로부터 제 1 단자전극을 통해 제 1 내부전극의 제 1 인출부에 전류가 흐르거나, 또는 회로기판으로부터 제 2 단자전극을 통해 제 2 내부전극의 제 2 인출부에 전류가 흐르게 된다. 이 때, 제 1 내부전극 및 제 2 내부전극이 회로기판에 대하여 세로 배치 상태로 되어 있기 때문에, 회로기판으로부터 각 층의 제 1 내부전극 또는 제 2 내부전극에 흐르는 전류의 유로를 짧게 할 수 있다. 이것에 의해, 적층 콘덴서의 등가직렬 인덕턴스를 저감하는 것이 가능해진다.
본 발명에 의하면, 적층 콘덴서에 관해서, 광대역에 걸친 저임피던스화를 확실히 실현할 수 있다.
본 발명은, 단지 예시로서 주어졌으므로 본 발명의 제한하는 것으로 고려되어서는 안되는 첨부된 도면과 이하 제공된 상세한 설명으로부터 보다 완벽하게 이해될 것이다.
본 발명의 더한 적용가능성 영역은 이하에 제공된 상세한 설명으로부터 명백해질 것이다. 그러나, 본 발명의 바람직한 실시예를 나타내는 상세한 설명 및 구체적 예는 단지 예시로서 제공된 것임이 이해되어야만 하며, 따라서 본 발명의 취지 및 영역에 속하는 다양한 수정 및 변화는 이 상세한 설명에 의해 당업자에게 명백해질 것이다.
이하, 본 발명에 관계되는 적층 콘덴서 및 전자기기의 적합한 실시형태에 관해서, 도면을 참조하여 상세하게 설명한다.
도 1은 제 1 실시형태에 관계되는 적층 콘덴서를 도시하는 사시도이다. 동 도면에 있어서, 본 실시형태의 적층 콘덴서(1)는, 직방체형상(완전한 직방체형상뿐만 아니라 대략 직방체형상도 포함함)의 적층체(2)와, 이 적층체(2)의 길이방향의 일단측에 설치된 단자전극(3)과, 적층체(2)의 길이방향의 타단측에 설치된 단자전극(4)을 구비하고 있다.
단자전극(3)은, 적층체(2)의 일단면 및 적층체(2)의 4개의 측면에 있어서의 일단면측 부분을 덮도록 설치되고, 단자전극(4)은, 적층체(2)의 타단면 및 적층체(2)의 4개의 측면에 있어서의 타단면측 부분을 덮도록 설치되어 있다. 단자전극(3, 4)은, 예를 들면 Cu나 Ag 등의 소결 전극층상에 Ni 도금층 및 Sn 도금층을 순차적으로 형성하여 이루어지는 것이다.
도 2는 적층체(2)의 분해 사시도이다. 동 도면에 있어서, 적층체(2)는, 형상이 다른 복수 종류(여기에서는 4종류)의 내부전극(5 내지 8; 내부전극층)이 복수 씩 위로부터 유전체층(9)을 개재하여 교대로 적층되어 이루어지는 구조를 갖고 있다. 적층체(2)의 최상부 및 최하부에는, 유전체층(9)이 적층되어 있다. 내부전극(5 내지 8)은, 예를 들면 Ni나 Ni 합금 등으로 형성되어 있다. 유전체층(9)은, 예를 들면 BaTiO3계 세라믹 등의 유전체재료로 형성되어 있다.
도 2 및 도 3에 도시하는 바와 같이, 내부전극(5)은, 적층체(2)의 한쪽의 단면(2a)으로 인출되어 단자전극(3)과 접속되는 인출부(10)를 갖고 있다. 내부전극(6)은, 적층체(2)의 다른쪽의 단면(2b)으로 인출되어 단자전극(4)과 접속되는 인출부(11)를 갖고 있다. 내부전극(7)은, 적층체(2)의 대향하는 측면(2c, 2d)으로 각각 인출되어 단자전극(3)과 접속되는 1쌍의 인출부(12)를 갖고 있다. 이들의 인출부(12)는, 측면(2c, 2d)에서의 서로 대응하는 위치로 인출되어 있다. 내부전극(8)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(4)과 접속되는 1쌍의 인출부(13)를 갖고 있다. 이들의 인출부(13)는, 측면(2c, 2d)에서의 서로 대응하는 위치로 인출되어 있다. 내부전극(5 내지 8)에 있어서 유전체층(9)을 개재하여 서로 겹치는 영역은, 직사각형상을 나타내고 있다.
이러한 적층 콘덴서(1)를 제조하는 경우에는, 우선 BaTiO3계 세라믹 등의 세라믹분, 유기바인더 및 용제를 포함하는 세라믹 페이스트(유전체 페이스트)를 예를 들면 닥터 블래이드법에 의해 PET 필름상에 도포함으로써, 상기한 유전체층(9)이 되는 직사각형상의 그린시트를 복수장 제작한다. 계속해서, 그린시트를 건조시킨 후, 예를 들면 스크린인쇄법을 사용하여, 그린시트의 상면에 상기한 내부전극(5 내 지 8)이 되는 전극 패턴을 형성한다. 계속해서, 전극 패턴이 형성된 그린시트 및 단순한 그린시트를 소정의 순서로 복수장 적층함으로써, 그린 적층체를 형성한다. 계속해서, 그린 적층체를 프레스 가공한 후, 그린 적층체의 탈바인더처리 및 소성처리를 함으로써, 상기한 적층체(2)를 얻는다. 마지막으로, 예를 들면 페이스트 침지법 및 전기도금법에 의해, 적층체(2)에 단자전극(3, 4)을 형성한다. 이상에 의해, 상기한 적층 콘덴서(1)가 완성된다.
이렇게 하여 제작된 적층 콘덴서(1)에 있어서는, 콘덴서(C1) 및 콘덴서(C2)가 형성된다. 콘덴서(C1)는, 서로 이극성이 되는 내부전극(5, 6)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C2)는, 서로 이극성이 되는 내부전극(7, 8)과 양자간에 존재하는 유전체층(9)에 의해 형성된다.
그런데, 콘덴서의 등가직렬 인덕턴스(ESL)를 L, 정전용량을 C로 하면, 콘덴서의 공진 주파수(fr)는, 하기식으로 나타내진다.
Figure 112007064179716-PAT00001
따라서, 콘덴서의 등가직렬 인덕턴스(L)나 정전용량(C)의 값을 바꾸는 것으로, 콘덴서의 공진 주파수(fr)를 바꿀 수 있다. 이 때, 이극성이 되는 2개의 내부전극의 인출부간의 거리가 작아질 수록, 등가직렬 인덕턴스(L)가 낮아지기 때문에, 공진 주파수(fr)가 높아진다.
본 실시형태의 적층 콘덴서(1)에서는, 내부전극(5)의 인출부(10)는 적층 체(2)의 단면(2a)으로 인출되고, 내부전극(5)과 동극의 내부전극(7)의 인출부(12)는 적층체(2)의 측면(2c, 2d)으로 인출되어 있기 때문에, 인출부(10, 12)의 형성 위치는 당연히 다르다. 내부전극(6)의 인출부(11)는 적층체(2)의 단면(2b)으로 인출되고, 내부전극(6)과 동극의 내부전극(8)의 인출부(13)는 적층체(2)의 측면(2c, 2d)으로 인출되어 있기 때문에, 인출부(11, 13)의 형성 위치도 당연히 다르다.
콘덴서(C1)에 있어서의 인출부(10, 11)간의 거리(d1)는, 콘덴서(C2)에 있어서의 인출부(12, 13)간의 거리(d2)보다도 길게 되어 있다. 구체적으로는, 인출부(10, 11)간의 거리(d1)는, 인출부(10)와 단자전극(3)의 접속점과, 인출부(11)와 단자전극(4)의 접속점의 사이의 최단 직선거리를 말한다. 또한, 인출부(12, 13)간의 거리(d2)는, 인출부(12)와 단자전극(3)의 접속점과, 인출부(13)와 단자전극(4)의 접속점의 사이의 최단 직선거리를 말한다.
이 때문에, 콘덴서(C2)의 등가직렬 인덕턴스(ESL)가 콘덴서(C1)의 ESL보다도 낮아지기 때문에, 상기 식으로부터, 콘덴서(C2)의 공진 주파수가 콘덴서(C1)의 공진 주파수보다도 높아진다.
구체적으로는, 적층 콘덴서(1)의 주파수-임피던스 특성은, 도 4에 도시하는 바와 같이 된다. 도 4에 도시하는 그래프에 있어서, 가로축은 주파수를 나타내고, 세로축은 임피던스를 나타내고 있다. 그래프 중의 작은 파선은, 콘덴서(C1) 단체(單體)의 특성(공진 주파수(fr1))을 나타내고 있고, 거친 파선은, 콘덴서(C2) 단체 의 특성(공진 주파수(fr2))을 나타내고 있다. 따라서, 적층 콘덴서(1)의 주파수-임피던스 특성으로서는, 콘덴서(C1) 단체에서의 임피던스의 공진점과 콘덴서(C2) 단체에서의 임피던스의 공진점을 지나게 된다(그래프 중의 실선 참조). 요컨대, 적층 콘덴서(1)는, 2개의 공진 주파수(fr1, fr2)를 갖게 된다.
따라서, 본 실시형태의 적층 콘덴서(1)에 있어서는, 특히 정전용량이 다른 2개의 콘덴서를 일체화시키는 구조로 하지 않아도, 공진 주파수(fr1, fr2)를 포함하는 넓은 주파수대역에 걸쳐 임피던스가 낮아진다. 이것에 의해, 광주파수대역에 걸쳐 저임피던스 특성을 갖는 적층 콘덴서(1)를 구조적으로도 제조적으로도 비교적 간단히 실현할 수 있다.
도 5는, 상기한 적층 콘덴서(1)를 포함하는 전자기기를 도시하는 사시도이다. 동 도면에 있어서, 전자기기(14)는, 회로기판(15)과, 이 회로기판(15)에 실장된 적층 콘덴서(1)를 구비하고 있다. 회로기판(15)에는, 적층 콘덴서(1)의 단자전극(3, 4)과 각각 전기적으로 접속되는 전극 패턴(16, 17)이 설치되어 있다. 적층 콘덴서(1)는, 내부전극(5 내지 8)이 회로기판(15)에 대하여 수직으로 세워진 상태(세로 배치 상태)가 되도록 회로기판(15)에 실장되어 있다.
이러한 전자기기(14)에 있어서, 예를 들면 적층 콘덴서(1)의 단자전극(3)을 정극(+)측 전극으로 하고, 단자전극(4)을 부극(-)측 전극으로 하면, 회로기판(15)의 전극 패턴(16)으로부터 단자전극(3)을 개재하여 내부전극(5, 7)에 전류가 흐른다.
그런데, 내부전극(5 내지 8)이 회로기판(15)에 대하여 통상의 가로 배치 상태가 되도록 적층 콘덴서(1)를 회로기판(15)에 실장한 경우에는, 회로기판(15)에 대하여 내부전극(5 내지 8)의 높이 위치가 높아질 수록, 전극 패턴(16)으로부터 내부전극(5 내지 8)까지의 전류의 유로가 길어진다. 이 때문에, 적층 콘덴서(1)의 ESL의 증대로 이어져 버린다.
이것에 대하여 본 실시형태에서는, 내부전극(5 내지 8)이 회로기판(15)에 대하여 세로 배치 상태로 되어 있기 때문에, 전극 패턴(16)으로부터 내부전극(5, 7)으로 흐르는 전류의 유로길이가 내부전극(5, 7)의 위치에 관계 없이 같아진다. 더구나, 내부전극(7)의 인출부(12)는 적층체(2)의 측면으로 인출되어 있기 때문에, 전류가 단자전극(3)으로부터 회로기판(15)측의 인출부(12)를 통해 내부전극(7)에 흐른다. 이것에 의해, 단자전극(3)으로부터 내부전극(7)으로 전류가 돌아 들어가는 것이 적어도 된다. 이 결과, 적층 콘덴서(1)의 ESL을 저감할 수 있다.
도 6은, 제 2 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도이다. 도면 중, 제 1 실시형태와 동일 또는 동등한 요소에는 같은 부호를 붙이고, 그 설명을 생략한다.
동 도면에 있어서, 본 실시형태의 적층 콘덴서의 적층체(2)는, 제 1 실시형태와 같은 내부전극(6 내지 8)이 복수씩 위로부터 유전체층(9)을 개재하여 교대로 적층되어 이루어지는 구조를 갖고 있다.
이러한 적층 콘덴서에 있어서는, 콘덴서(C1) 및 콘덴서(C2)가 형성된다. 콘 덴서(C1)는, 서로 이극성이 되는 내부전극(6, 7)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C2)는, 서로 이극성이 되는 내부전극(7, 8)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 따라서, 제 1 실시형태와 비교하여, 내부전극의 종류를 적게 하면서, 2개의 콘덴서(C1, C2)를 형성할 수 있다.
콘덴서(C1)에 있어서의 인출부(11, 12)간의 거리(d1)는, 콘덴서(C2)에 있어서의 인출부(12, 13)간의 거리(d2)보다도 길게 되어 있다. 이 때문에, 제 1 실시형태와 같이, 콘덴서(C2)의 ESL이 콘덴서(C1)의 ESL보다도 낮아지기 때문에, 콘덴서(C2)의 공진 주파수(fr2)가 콘덴서(C1)의 공진 주파수(fr1)보다도 높아진다(상술한 도 4 참조). 따라서, 적층 콘덴서는 2개의 공진 주파수(fr1, fr2)를 갖기 때문에, 광주파수대역에 걸쳐 저임피던스화를 도모할 수 있다.
도 7은 제 3 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도이다. 도면 중, 제 1 실시형태와 동일 또는 동등한 요소에는 같은 부호를 붙이고, 그 설명을 생략한다.
동 도면에 있어서, 본 실시형태의 적층 콘덴서의 적층체(2)는, 내부전극(21 내지 28; 내부전극층)이 복수씩 아래로부터 유전체층(9)을 개재하여 교대로 적층되어 이루어지는 구조를 갖고 있다.
내부전극(21)은, 적층체(2)의 단면(2a)으로 인출되어 단자전극(3)과 접속되는 인출부(29)를 갖고 있다. 내부전극(22)은, 적층체(2)의 단면(2b)으로 인출되어 단자전극(4)과 접속되는 인출부(30)를 갖고 있다. 내부전극(23)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(3)과 접속되는 1쌍의 인출부(31)를 갖고 있다. 내부전극(24)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(4)과 접속되는 1쌍의 인출부(32)를 갖고 있다. 내부전극(25)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(3)과 접속되는 1쌍의 인출부(33)를 갖고 있다. 내부전극(26)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(4)과 접속되는 1쌍의 인출부(34)를 갖고 있다. 내부전극(27)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(3)과 접속되는 1쌍의 인출부(35)를 갖고 있다. 내부전극(28)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(4)과 접속되는 1쌍의 인출부(36)를 갖고 있다. 내부전극(21 내지 28)에 있어서 유전체층(9)을 개재하여 서로 겹치는 영역은, 직사각형상을 나타내고 있다.
이러한 적층 콘덴서에 있어서는, 콘덴서(C1) 및 콘덴서(C2), 콘덴서(C3), 및 콘덴서(C4)가 형성된다. 콘덴서(C1)는, 서로 이극성이 되는 내부전극(21, 22)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C2)는, 서로 이극성이 되는 내부전극(23, 24)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C3)는, 서로 이극성이 되는 내부전극(25, 26)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C4)는, 서로 이극성이 되는 내부전극(27, 28)과 양자간에 존재하는 유전체층(9)에 의해 형성된다.
여기에서, 단자전극(3)과 접속되는 인출부(31, 33, 35)의 형성 위치는, 적층체(2)의 길이방향을 따라 어긋나 있다. 단자전극(4)과 접속되는 인출부(32, 34, 36)의 형성 위치는, 적층체(2)의 길이방향을 따라 어긋나 있다. 이 때문에, 콘덴서(C1)에 있어서의 인출부(29, 30)간의 거리(d1), 콘덴서(C2)에 있어서의 인출부(31, 32)간의 거리(d2), 콘덴서(C3)에 있어서의 인출부(33, 34)간의 거리(d3), 콘덴서(C4)에 있어서의 인출부(35, 36)간의 거리(d4)의 관계는, 하기와 같이 된다.
d1>d2>d3>d4
따라서, 콘덴서(C1 내지 C4)의 등가직렬 인덕턴스(L1 내지 L4; ESL)는, 하기와 같은 관계를 갖는다.
L1>L2>L3>L4
따라서, 콘덴서(C1 내지 C4)의 공진 주파수(fr1 내지 fr4)는, 하기의 관계를 갖게 되기 때문에, 도 8에 도시하는 바와 같은 주파수-임피던스 특성을 얻을 수 있다.
fr1<fr2<fr3<fr4
이와 같이 적층 콘덴서는 4개의 공진 주파수(fr1 내지 fr4)를 갖고 있기 때문에, 제 1 실시형태보다도 넓은 주파수대역에 걸쳐 저임피던스가 되는 적층 콘덴서를 비교적 간단히 얻을 수 있다.
또, 상기 실시형태에서는, 단자전극(3, 4)과 접속되는 내부전극으로서 각각 4종류 사용하였지만, 단자전극(3, 4)과 접속되는 내부전극의 종류로서는, 각각 3종류이어도 좋고, 또는 각각 5종류 이상으로 하여도 좋다.
도 9는, 제 4 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도이다. 도면 중, 제 1 및 제 3 실시형태와 동일 또는 동등한 요소에는 같은 부호를 붙이고, 그 설명을 생략한다.
동 도면에 있어서, 본 실시형태의 적층 콘덴서의 적층체(2)는, 내부전극층(41 내지 47)이 복수씩 아래로부터 유전체층(9)을 개재하여 교대로 적층되어 이루어지는 구조를 갖고 있다.
내부전극층(41)은, 제 3 실시형태와 같은 내부전극(22)으로 구성되고, 내부전극층(43)은, 제 3 실시형태와 같은 내부전극(24)으로 구성되고, 내부전극층(45)은, 제 3 실시형태와 같은 내부전극(26)으로 구성되고, 내부전극층(47)은, 제 3 실시형태와 같은 내부전극(28)으로 구성되어 있다. 내부전극층(42, 44, 46)은, 내부전극(48)으로 구성되어 있다. 내부전극(48)은, 적층체(2)의 단면(2a) 및 측면(2c, 2d)으로 인출되어 단자전극(3)과 접속되는 인출부(49)를 갖고 있다. 이들의 내부전극에 있어서 유전체층(9)을 개재하여 서로 겹치는 영역은, 직사각형상을 나타내고 있다.
내부전극(48)의 인출부(49)는, 적층체(2)의 단면(2a) 및 측면(2c, 2d)에 U자형으로 인출되어 있기 때문에, 다른 인출부보다도 큰 폭 치수를 갖고 있다. 이 때문에, 예를 들면 내부전극(48)을 정극(+)측 전극으로서 사용하는 경우에는, 단자전 극(3)의 넓은 영역으로부터 효과적으로 내부전극(48)으로 전류가 흘러들어 오게 되기 때문에, 적층 콘덴서의 ESL 저감에 기여할 수 있다.
이러한 적층 콘덴서에 있어서, 콘덴서(C1), 콘덴서(C2), 콘덴서(C3), 및 콘덴서(C4)가 형성된다. 콘덴서(C1)는, 서로 이극성이 되는 내부전극(48, 22; 내부전극층(42, 41))과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C2)는, 서로 이극성이 되는 내부전극(48, 24; 내부전극층(42, 43))과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C3)는, 서로 이극성이 되는 내부전극(48, 26; 내부전극층(44, 45))과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C4)는, 서로 이극성이 되는 내부전극(48, 28; 내부전극층(46, 47))과 양자간에 존재하는 유전체층(9)에 의해 형성된다.
이 때, 콘덴서(C1)에 있어서의 인출부(49, 30)간의 거리(d1), 콘덴서(C2)에 있어서의 인출부(49, 32)간의 거리(d2), 콘덴서(C3)에 있어서의 인출부(49, 34)간의 거리(d3), 콘덴서(C4)에 있어서의 인출부(49, 36)간의 거리(d4)의 관계는, 하기와 같이 된다.
d1>d2>d3>d4
요컨대, 제 3 실시형태와 같이, 적층 콘덴서는 4개의 공진 주파수(fr1 내지 fr4)를 갖고 있기 때문에, 충분히 넓은 주파수대역에 걸쳐 저임피던스화를 도모할 수 있다.
또, 상기 실시형태에서는, 단자전극(4)과 접속되는 내부전극으로서 4종류 사용하였지만, 단자전극(4)과 접속되는 내부전극의 종류는, 물론 3종류이어도 좋고, 5종류 이상이어도 상관없다.
도 10은 제 5 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도이다. 도면 중, 제 1 실시형태와 동일 또는 동등한 요소에는 같은 부호를 붙이고, 그 설명을 생략한다.
동 도면에 있어서, 본 실시형태의 적층 콘덴서의 적층체(2)는, 내부전극층(51 내지 53)이 복수씩 아래로부터 유전체층(9)을 개재하여 교대로 적층되어 이루어지는 구조를 갖고 있다.
내부전극층(51)은, 제 1 실시형태와 같은 내부전극(6)으로 구성되고, 내부전극층(52)은, 제 1 실시형태와 같은 내부전극(7)으로 구성되어 있다. 내부전극층(53)은, 내부전극(54, 55)으로 구성되어 있다.
내부전극(54)은, 적층체(2)의 측면(2d)으로 인출되어 단자전극(4)과 접속되는 인출부(56)를 갖고 있다. 내부전극(55)은, 적층체(2)의 측면(2c)으로 인출되어 단자전극(4)과 접속되는 인출부(57)를 갖고 있다. 인출부(57)는, 인출부(56)에 대응하는 위치에 형성되어 있다. 내부전극(54, 55)은, 실질적으로 제 1 실시형태와 같은 내부전극(8)을 2개로 분할한 구조로 되어 있다. 또한, 내부전극(54)은, 내부전극(55)보다도 큰 면적을 갖고 있다.
이러한 적층 콘덴서에 있어서, 콘덴서(C1), 콘덴서(C2), 및 콘덴서(C3)가 형성된다. 콘덴서(C1)는, 서로 이극성이 되는 내부전극(7, 6)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C2)는, 서로 이극성이 되는 내부전극(7, 54)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C3)는, 서로 이극성이 되는 내부전극(7, 55)과 양자간에 존재하는 유전체층(9)에 의해 형성된다.
콘덴서(C2)에 있어서의 인출부(12, 56)간의 거리(d2)와, 콘덴서(C3)에 있어서의 인출부(12, 57)간의 거리(d3)는 같게 되어 있다. 또한, 콘덴서(C1)에 있어서의 인출부(11, 12)간의 거리(d1)는, 상기 거리(d2, d3)보다도 크다. 이 때문에, 콘덴서(C2)의 ESL과 콘덴서(C3)의 ESL은 같고, 콘덴서(C1)의 ESL은 콘덴서(C2, C3)의 ESL보다도 커진다.
단, 콘덴서(C2)의 일부를 구성하는 내부전극(54)의 면적은 콘덴서(C3)의 일부를 구성하는 내부전극(55)의 면적보다도 크기 때문에, 콘덴서(C2)의 정전용량은 콘덴서(C3)의 정전용량보다도 커진다.
그 결과, 콘덴서(C1 내지 C3)의 공진 주파수(fr1 내지 fr3)는, 하기와 같은 관계를 갖게 되기 때문에, 도 11에 도시하는 바와 같은 주파수-임피던스 특성을 얻을 수 있다.
fr1<fr2<fr3
이와 같이 적층 콘덴서는 3개의 공진 주파수(fr1 내지 fr3)를 갖고 있기 때문에, 넓은 주파수대역에 걸쳐 저임피던스화를 도모할 수 있다. 또한, 내부전극층(53)은 면적이 다른 내부전극(54, 55)으로 구성되어 있기 때문에, 내부전극층의 층수를 필요 이상으로 증가시키지 않고, 공진 주파수(fr1 내지 fr3)를 갖는 적층 콘덴서를 얻을 수 있다.
또, 상기 실시형태에서는, 내부전극층(53)을 2개의 내부전극으로 이루어지는 구조로 하였지만, 3개 이상의 내부전극으로 이루어지는 구조로 하여도 좋다. 또한, 내부전극층(51)에 관해서도, 복수의 내부전극으로 이루어지는 구조로 하여도 좋다.
도 12는, 제 6 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도이다. 도면 중, 제 1 및 제 4 실시형태와 동일 또는 동등한 요소에는 같은 부호를 붙이고, 그 설명을 생략한다.
동 도면에 있어서, 본 실시형태의 적층 콘덴서의 적층체(2)는, 내부전극층(61, 62)이 복수씩 위로부터 유전체층(9)을 개재하여 교대로 적층되어 이루어지는 구조를 갖고 있다.
내부전극층(61)은, 제 4 실시형태와 같은 내부전극(48)으로 구성되어 있다. 내부전극층(62)은, 적층체(2)의 길이방향으로 배열되도록 형성된 내부전극(63, 64)으로 구성되어 있다. 내부전극(63)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단 자전극(4)과 접속되는 1쌍의 인출부(65)를 갖고 있다. 내부전극(64)은, 적층체(2)의 측면(2c, 2d)으로 인출되어 단자전극(4)과 접속되는 인출부(66)를 갖고 있다. 또한, 내부전극(63)은, 내부전극(64)보다도 큰 면적을 갖고 있다.
이러한 적층 콘덴서에서는, 콘덴서(C1) 및 콘덴서(C2)가 형성된다. 콘덴서(C1)는, 서로 이극성이 되는 내부전극(48, 63)과 양자간에 존재하는 유전체층(9)에 의해 형성된다. 콘덴서(C2)는, 서로 이극성이 되는 내부전극(48, 64)과 양자간에 존재하는 유전체층(9)에 의해 형성된다.
콘덴서(C2)에 있어서의 인출부(49, 66)간의 거리(d2)는, 콘덴서(C1)에 있어서의 인출부(49, 65)간의 거리(d1)보다도 길다. 이 때문에, 콘덴서(C2)의 ESL은 콘덴서(C1)의 ESL보다도 커진다. 그러나, 콘덴서(C1)의 일부를 구성하는 내부전극(63)의 면적은 콘덴서(C2)의 일부를 구성하는 내부전극(64)의 면적보다도 커져 있기 때문에, 콘덴서(C1)의 정전용량은 콘덴서(C2)의 정전용량보다도 커진다.
이 때, 인출부(49, 65)간의 거리(d1) 및 인출부(49, 66)간의 거리(d2)에 의한 ESL의 영향과 비교하여, 내부전극(63, 64)의 면적에 의한 정전용량의 영향이 큰 경우에는, 콘덴서(C1)의 공진 주파수(fr1)가 콘덴서(C2)의 공진 주파수(fr2)보다도 낮아지고, 결과적으로 상술한 도 4에 도시하는 바와 같은 주파수-임피던스 특성을 얻을 수 있게 된다.
이와 같이 본 실시형태에서는, 콘덴서(C1, C2)의 ESL의 조정뿐만 아니라, 콘덴서(C1, C2)의 정전용량도 적절하게 조정함으로써, 적절한 2개의 공진 주파수를 갖는 적층 콘덴서를 확실히 얻을 수 있다. 이것에 의해, 넓은 주파수대역에 걸쳐 저임피던스화가 도모된 적층 콘덴서를 얻을 수 있다. 또한, 2종류의 내부전극층(61, 62)만을 사용하여, 2개의 공진 주파수를 갖는 적층 콘덴서를 얻을 수 있기 때문에, 적층 콘덴서의 간소화 및 소형화를 도모하는 것이 가능해진다.
또, 상기 실시형태에서는, 내부전극층(62)을 2개의 내부전극(63, 64)으로 이루어지는 구조로 하였지만, 물론 3개 이상의 내부전극으로 이루어지는 구조로 하여도 상관없다.
이상, 본 발명에 관계되는 적층 콘덴서의 적합한 실시형태에 관해서 몇가지 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 내부전극의 형상이나, 내부전극의 인출부의 형성 위치, 형상, 수 등에 관해서는, 특별히 상기 실시형태에 한정되지는 않는다.
본 발명을 설명한 것으로부터, 본 발명은 다양한 방식으로 변할 수 있다는 것이 명백해질 것이다. 이러한 변형은 본 발명의 취지 및 영역을 이탈하는 것으로 고려되서는 안되며, 당업자에게 자명해질 모든 이러한 변형은 다음의 청구항 영역에 속하도록 의도된다.
도 1은 제 1 실시형태에 관계되는 적층 콘덴서를 도시하는 사시도.
도 2는 도 1에 도시한 적층체의 분해 사시도.
도 3은 도 2에 도시한 내부전극층을 도시하는 단면도.
도 4는 도 1에 도시한 적층 콘덴서의 주파수-임피던스 특성을 도시하는 그래프.
도 5는 도 1에 도시한 적층 콘덴서가 회로기판에 실장된 상태를 도시하는 사시도.
도 6은 제 2 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도.
도 7은 제 3 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도.
도 8은 도 7에 도시한 적층 콘덴서의 주파수-임피던스 특성을 도시하는 그래프.
도 9는 제 4 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도.
도 10은 제 5 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도.
도 11은 도 10에 도시한 적층 콘덴서의 주파수-임피던스 특성을 도시하는 그래프.
도 12는 제 6 실시형태에 관계되는 적층 콘덴서에 있어서의 내부전극층을 도시하는 단면도.

Claims (6)

  1. 적층 콘덴서에 있어서,
    제 1 내부전극과 제 2 내부전극이 유전체층을 사이에 두고 교대로 적층되어 이루어지는 적층체와,
    상기 적층체의 일단측에 설치된 제 1 단자전극과,
    상기 적층체의 타단측에 설치된 제 2 단자전극을 구비하고,
    상기 제 1 내부전극에는, 상기 제 1 단자전극과 접속되는 제 1 인출부가 설치되고,
    상기 제 2 내부전극에는, 상기 제 2 단자전극과 접속되는 제 2 인출부가 설치되고,
    상기 제 1 내부전극은 복수 종류 갖고, 상기 각 종류의 제 1 내부전극의 상기 제 1 인출부의 위치가 다르고,
    상기 각 종류의 제 1 내부전극의 상기 제 1 인출부와 상기 제 2 인출부의 거리가 다른, 적층 콘덴서.
  2. 제 1 항에 있어서,
    상기 제 2 내부전극은 복수 종류 갖고, 상기 각 종류의 제 2 내부전극의 상기 제 2 인출부의 위치가 다르고,
    상기 각 종류의 제 1 내부전극의 상기 제 1 인출부와 상기 각 종류의 제 2 내부전극의 상기 제 2 인출부의 거리가 다른, 적층 콘덴서.
  3. 제 1 항에 있어서,
    상기 복수 종류의 제 1 내부전극의 적어도 1 종류는, 상기 적층체의 동일층 내에서 복수의 내부전극으로 분할되어 있고,
    상기 분할된 각 내부전극은 상기 제 1 인출부를 갖고,
    상기 분할된 각 내부전극의 면적이 다른, 적층 콘덴서.
  4. 제 1 항에 있어서,
    상기 복수 종류의 제 1 내부전극은, 상기 적층체의 동일층 내에 형성되어 있는, 적층 콘덴서.
  5. 제 4 항에 있어서,
    상기 각 종류의 제 1 내부전극의 면적이 다른, 적층 콘덴서.
  6. 회로기판과, 상기 회로기판에 실장된 적층 콘덴서를 구비한 전자기기에 있어서,
    상기 적층 콘덴서는, 제 1 내부전극과 제 2 내부전극이 유전체층을 사이에 두고 교대로 적층되어 이루어지는 적층체와, 상기 적층체의 일단측에 설치된 제 1 단자전극과, 상기 적층체의 타단측에 설치된 제 2 단자전극을 구비하고,
    상기 제 1 내부전극에는, 상기 제 1 단자전극과 접속되는 제 1 인출부가 설치되고,
    상기 제 2 내부전극에는, 상기 제 2 단자전극과 접속되는 제 2 인출부가 설치되고,
    상기 제 1 내부전극은 복수 종류 갖고, 상기 각 종류의 제 1 내부전극의 상기 제 1 인출부의 위치가 다르고,
    상기 각 종류의 제 1 내부전극의 상기 제 1 인출부와 상기 제 2 인출부의 거리가 다르고,
    상기 적층 콘덴서는, 상기 제 1 내부전극 및 상기 제 2 내부전극이 상기 회로기판에 대하여 세로 배치 상태가 되도록 상기 회로기판에 실장되어 있는, 전자기기.
KR1020070089286A 2006-09-12 2007-09-04 적층 콘덴서 및 전자기기 KR101386948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006246935A JP4896642B2 (ja) 2006-09-12 2006-09-12 積層コンデンサ及び電子機器
JPJP-P-2006-00246935 2006-09-12

Publications (2)

Publication Number Publication Date
KR20080024068A true KR20080024068A (ko) 2008-03-17
KR101386948B1 KR101386948B1 (ko) 2014-04-21

Family

ID=39207886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089286A KR101386948B1 (ko) 2006-09-12 2007-09-04 적층 콘덴서 및 전자기기

Country Status (4)

Country Link
US (1) US7667950B2 (ko)
JP (1) JP4896642B2 (ko)
KR (1) KR101386948B1 (ko)
CN (1) CN101145448B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001842A1 (ja) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. 積層セラミック電子部品及びその実装構造
JP4370352B2 (ja) * 2007-10-31 2009-11-25 Ｔｄｋ株式会社 積層コンデンサ
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP4957709B2 (ja) * 2008-11-26 2012-06-20 株式会社村田製作所 積層コンデンサ
JP4835686B2 (ja) * 2008-12-22 2011-12-14 Ｔｄｋ株式会社 積層コンデンサ
JP4710998B2 (ja) 2009-03-13 2011-06-29 Ｔｄｋ株式会社 積層コンデンサ
JP5234521B2 (ja) * 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
JP5035318B2 (ja) * 2009-10-23 2012-09-26 Ｔｄｋ株式会社 積層型コンデンサ
JP5062237B2 (ja) * 2009-11-05 2012-10-31 Ｔｄｋ株式会社 積層コンデンサ、その実装構造、及びその製造方法
JP5251834B2 (ja) * 2009-11-05 2013-07-31 Ｔｄｋ株式会社 積層コンデンサ
JP5287934B2 (ja) 2011-06-13 2013-09-11 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
US9837209B2 (en) * 2012-11-21 2017-12-05 Qualcomm Incorporated Capacitor structure for wideband resonance suppression in power delivery networks
KR101422934B1 (ko) * 2012-11-29 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
KR101422949B1 (ko) * 2012-12-12 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
KR101452126B1 (ko) * 2013-08-08 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US9460855B2 (en) 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR102004781B1 (ko) * 2014-01-27 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102004780B1 (ko) * 2014-01-27 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101630034B1 (ko) * 2014-04-21 2016-06-13 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
KR20160013703A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
JP2015019083A (ja) * 2014-08-13 2015-01-29 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015065455A (ja) * 2014-11-13 2015-04-09 株式会社村田製作所 ３端子型コンデンサ
KR102183422B1 (ko) * 2014-11-17 2020-11-26 삼성전기주식회사 적층 세라믹 커패시터
KR101813380B1 (ko) 2016-06-02 2017-12-28 삼성전기주식회사 커패시터 부품
KR102527711B1 (ko) 2016-11-17 2023-05-02 삼성전기주식회사 커패시터 부품
CN117153563A (zh) 2017-05-15 2023-12-01 京瓷Avx元器件公司 多层电容器和包括其的电路板
EP3646356A4 (en) 2017-06-29 2021-12-22 AVX Corporation SURFACE MOUNT MULTILAYER COUPLING CAPACITOR AND PRINTED CIRCUIT BOARD THE CONTAINER
KR20210116697A (ko) 2019-02-13 2021-09-27 에이브이엑스 코포레이션 전도성 비아들을 포함하는 다층 세라믹 커패시터
CN116190102A (zh) * 2022-12-13 2023-05-30 成都宏科电子科技有限公司 一种低损耗微波宽带电容器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166671A (ja) 1991-12-16 1993-07-02 Matsushita Electric Ind Co Ltd 複合コンデンサ
JP3135443B2 (ja) * 1994-02-15 2001-02-13 松下電器産業株式会社 積層セラミックコンデンサー
JPH11288839A (ja) * 1998-03-31 1999-10-19 Tdk Corp 積層チップ型電子部品及びその製造方法
JP2001035747A (ja) * 1999-07-21 2001-02-09 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2001044074A (ja) * 1999-07-27 2001-02-16 Tokin Corp 積層セラミックコンデンサ
US6327134B1 (en) * 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
DE60114200T2 (de) * 2000-07-06 2006-07-13 Phycomp Holding B.V. Keramischer vielschichtkondensatornetzwerk
JP4332634B2 (ja) * 2000-10-06 2009-09-16 Ｔｄｋ株式会社 積層型電子部品
JP3502988B2 (ja) * 2001-07-16 2004-03-02 Ｔｄｋ株式会社 多端子型の積層セラミック電子部品
JP4864271B2 (ja) * 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
JP2004296940A (ja) * 2003-03-27 2004-10-21 Tdk Corp 積層コンデンサ
JP3897745B2 (ja) * 2003-08-29 2007-03-28 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP4097268B2 (ja) * 2004-02-26 2008-06-11 Ｔｄｋ株式会社 積層コンデンサ
JP4086812B2 (ja) * 2004-05-31 2008-05-14 Ｔｄｋ株式会社 積層コンデンサ
US7046500B2 (en) * 2004-07-20 2006-05-16 Samsung Electro-Mechanics Co., Ltd. Laminated ceramic capacitor
DE102007007764A1 (de) 2007-02-16 2008-08-21 Dr. Johannes Heidenhain Gmbh Drehgeber und Verfahren zu dessen Betrieb
JP4650475B2 (ja) * 2007-10-18 2011-03-16 株式会社村田製作所 積層セラミックコンデンサアレイ

Also Published As

Publication number Publication date
CN101145448B (zh) 2012-03-28
KR101386948B1 (ko) 2014-04-21
CN101145448A (zh) 2008-03-19
US20080174934A1 (en) 2008-07-24
JP4896642B2 (ja) 2012-03-14
JP2008071811A (ja) 2008-03-27
US7667950B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
KR101386948B1 (ko) 적층 콘덴서 및 전자기기
KR100976347B1 (ko) 적층 커패시터
KR100884902B1 (ko) 적층 커패시터 및 그 실장구조
KR100976711B1 (ko) 적층 커패시터
KR101386947B1 (ko) 적층 콘덴서
JP4086086B2 (ja) 積層コンデンサおよびその実装構造
JP5949476B2 (ja) 積層コンデンサ
JP5587441B2 (ja) 積層セラミック電子部品
JP2006203168A (ja) 積層コンデンサおよびその実装構造
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
CN107045936A (zh) 层叠陶瓷电容器
JP2008085054A (ja) 積層コンデンサ
JP3832504B2 (ja) 積層コンデンサおよびその実装構造
JP4961818B2 (ja) 積層コンデンサ
JP6626966B2 (ja) 積層型コンデンサ
JP6500989B2 (ja) 回路基板、これを用いたフィルタ回路およびキャパシタンス素子
JP4107351B2 (ja) 積層コンデンサ
JPH0855758A (ja) 積層コンデンサ
JP2007235169A (ja) 積層コンデンサおよびその実装構造
JP2020077792A (ja) 積層セラミックコンデンサの実装構造体
JP3998033B2 (ja) 積層コンデンサおよびその実装構造
JP4107352B2 (ja) 積層コンデンサ
JP4761904B2 (ja) 積層コンデンサ
JP2009266991A (ja) 積層コンデンサ
JPH08298225A (ja) 単層コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6