JP2009266991A - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP2009266991A
JP2009266991A JP2008113484A JP2008113484A JP2009266991A JP 2009266991 A JP2009266991 A JP 2009266991A JP 2008113484 A JP2008113484 A JP 2008113484A JP 2008113484 A JP2008113484 A JP 2008113484A JP 2009266991 A JP2009266991 A JP 2009266991A
Authority
JP
Japan
Prior art keywords
electrode
connection electrode
multilayer capacitor
connection
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008113484A
Other languages
English (en)
Inventor
Hisashi Sato
恒 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008113484A priority Critical patent/JP2009266991A/ja
Publication of JP2009266991A publication Critical patent/JP2009266991A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 低ESLかつ高ESRの積層コンデンサを提供する。
【解決手段】 複数の第1内部電極および第2内部電極が積層体1の内部で誘電体層を挟んで互いに対向するように交互に配置されており、第1内部電極が第1外部電極5と接続され、第2内部電極が帯状の第1接続電極3と接続され、第1接続電極3と並んで略同じ長さに被着され、一端が第1接続電極3の対向する一端と電気的に接続され、他端が第2の側面の第2外部電極6と電気的に接続された、帯状の第2接続電極4とが配置された積層コンデンサ10である。電流経路が長く形成され、この電流経路のインダクタンスが互いに相殺されるので、インピーダンスの低い周波数帯域が広く、自己共振周波数付近においてインピーダンスが極端に低下しない積層コンデンサ10とすることができる。
【選択図】 図1

Description

本発明は電子回路に使用される積層コンデンサに関するものであり、特に高周波で動作するICに対して使用されるデカップリング回路に用いるコンデンサとして好適に用いられる積層コンデンサに関するものである。
近年のICは、低消費電力を実現するために電源の低電圧化が図られているが、一方では高集積化が図られており、高集積化することによって消費電流が増大するため、供給される電流が不安定になりやすいものとなっている。そのため、ICと電源との間には、電源から供給される電流の変動を安定化させるデカップリング回路を接続する必要がある。
デカップリング回路は、低周波から高周波までの広い周波数帯域でノイズをグランドに流すことにより電流の変動を取り除くようにした回路である。このような機能は、広い周波数帯域でグランドとの間のインピーダンスが低い特性であるコンデンサを用いることにより得られるものである。このような機能を有するデカップリング回路は、自己共振周波数の異なるコンデンサを複数並列接続させ、それぞれのコンデンサの自己共振周波数付近のインピーダンスが最も低くなる周波数帯域を、対象とする広い周波数帯域において低周波数側から高周波数側まで連続するように配置することによって構成される。そして、デカップリング回路の高周波側に対応して採用されるコンデンサとしては、例えば積層コンデンサが従来から好適に用いられている。
デカップリング回路に従来から用いられている積層コンデンサとしては、例えば、複数の長方形状の誘電体層を積層して成る直方体状の積層体と、この積層体の内部で誘電体層を挟んで容量形成部が互いに対向するように交互に配置された複数の第1内部電極および第2内部電極と、積層体の一方の端面および他方の端面に、それぞれ積層方向に渡って形成され、第1内部電極同士または第2内部電極同士をそれぞれ電気的に接続する第1外部電極および第2外部電極を備え、積層体の側面のいずれか一面を実装面とする積層コンデンサが知られている(例えば、特許文献1を参照。)。
特開2004−296940号公報
従来の積層コンデンサは、等価直列インダクタンス(ESL:Equivalent Series Inductance)を低くするために電流の経路を短くしているので、等価直列抵抗(ESR:Equivalent Series Resistance)も低いものとなっており、このような積層コンデンサの自己共振周波数付近においてはインピーダンスが極端に低くなっていた。デカップリング回路にこのような積層コンデンサを複数用いた場合には、自己共振周波数が近いコンデンサ同士によって形成される反共振周波数においてインピーダンスが極端に高くなってしまい、反共振周波数付近ではノイズをグランドに流すことができないという問題点があった。
このため、デカップリング回路に用いるコンデンサはESRが低くなりすぎないようにしておかなければならないが、ESRを高くするために電流経路を長くするとESLも高くなるという問題点がある。例えば、上述した従来の積層コンデンサにおいて、第1外部電極と第2外部電極との間隔を長くして第1内部電極および第2内部電極に流れる電流の経路を長くすると、ESRを高くすることはできるもののESLも高くなってしまう。
本発明は上記のような従来の積層コンデンサにおける問題点に鑑み案出されたものであり、その目的は、低ESLかつ高ESRの積層コンデンサを提供することにある。
本発明の積層コンデンサは、複数の誘電体層が積層されている直方体状の積層体と、該積層体の積層方向の側面のうち互いに対向し合う第1の側面および第2の側面にそれぞれ被着された第1外部電極および第2外部電極と、前記積層体の内部に配置され、前記誘電体層を挟んで互いに対向し合う、前記第1の側面に導出する第1導出部を有する第1内部電極ならびに前記第1の側面および前記第2の側面と異なる第3の側面に導出する第2導出部を有する第2内部電極と、前記第3の側面に被着され、前記第2内部電極の前記第2導出部のそれぞれが電気的に接続された帯状の第1接続電極と、前記第3の側面に、前記第1接続電極と並んで積層方向に伸びるように略同じ長さに被着され、一端が前記第1接続電極の対向する一端と電気的に接続され、他端が前記第2外部電極と電気的に接続された、帯状の第2接続電極とを具備することを特徴とするものである。
また、本発明の積層コンデンサは、上記構成において、前記第1接続電極の一端と前記第2接続電極の一端とが、前記誘電体層間に配置された中継電極を介して電気的に接続されていることを特徴とするものである。
また、本発明の積層コンデンサは、上記構成において、前記第2接続電極の他端と前記第2外部電極とが、前記誘電体層間に配置された引出電極を介して電気的に接続されていることを特徴とするものである。
本発明の積層コンデンサによれば、第2内部電極の第2導出部と第2外部電極との間で第1接続電極および第2接続電極からなる長い電流経路が形成されるので、積層コンデンサのESRを高くすることが可能となる。また、このように長い電流経路を有するが、第1接続電極に流れる電流の向きと第2接続電極に流れる電流の向きとが互いに逆方向になるので、第1接続電極および第2接続電極のそれぞれに流れる電流によるインダクタンスが互いに相殺され、インダクタンス(ESL)を低くすることが可能となる。
すなわち本発明の積層コンデンサによれば、ESLを低くしつつESRを高くすることが可能であるため、自己共振周波数を高周波数側にすることができ、自己共振周波数でのインピーダンスの極端な低下を抑えることができる。
このような高ESRかつ低ESLの積層コンデンサを複数用いた場合には、自己共振周波数が近いコンデンサ同士が形成する反共振周波数のインピーダンスが極端に高くならないので、複数のコンデンサを並列に接続したデカップリング回路に用いたときに、自己共振周波数が近い他のコンデンサとの間の反共振周波数のインピーダンスを低く抑えることができ、反共振周波数付近においてもノイズをグランドへと流すことができる。
また、第1接続電極および第2接続電極は積層体の表面に被着されているので、内部にESLを低くするための内部電極パターンを形成する場合のように、内部電極で流れる電流の向きが互いに逆方向になるような特別な内部電極を用意する必要がなく、第1内部電極および第2内部電極の面積を広くできるので大きい容量を形成することができる。
また、本発明の積層コンデンサによれば、第1接続電極の一端と第2接続電極の一端とを、誘電体層間に配置された中継電極を介して接続しているときには、第1接続電極と第2接続電極とを電気的に接続する部分は積層体内部に配置されており、外気に触れることがなく、酸素や水などの物質と化学反応しないため、導体の腐食等の影響を受けなくなるので、第1接続電極と第2接続電極との間の断線が発生しなくなる。
また、第2接続電極の他端と第2外部電極とを、誘電体層間に配置された引出電極を介して接続しているときにも、第2接続電極と第2外部電極とを電気的に接続する部分は積層体内部に配置されており、外気に触れることがなく、酸素や水などの物質と化学反応しないため、導体の腐食等の影響を受けなくなるので、第2接続電極と第2外部電極との間の断線が発生しなくなる。
以下に、本発明の積層コンデンサについて、添付図面を参照しつつ詳細に説明する。
図1は本発明の積層コンデンサの実施の形態の一例を示す外観斜視図である。図2は図1に示す積層コンデンサの分解斜視図である。図3は図1に示す積層コンデンサのA−A線断面図である。図4は図1に示す積層コンデンサのB−B線断面図である。
これらの図に示す本例の積層コンデンサ10は、複数の誘電体層2を積層して成る積層体1と、この積層体1で誘電体層2を挟んで互いに対向して誘電体層2の面積の大部分を占めるような面積に配置された複数の第1内部電極7および複数の第2内部電極8と、積層体1の内部に配置された中継電極11,引出電極12およびダミー電極13と、積層体1の第1の側面1aに形成された第1外部電極5および第2の側面1bに形成された第2外部電極6と、第3の側面1cに形成された第1接続電極3および第2接続電極4とを備えている。
積層体1は、1層当たり1〜3μmの厚みに形成された長方形状の複数の誘電体層2を、例えば20〜2000層積層して成る直方体状の誘電体ブロックである。なお、図1においては、本例を簡略化して説明するために誘電体層2の積層数を省略して示した。
誘電体層2の材料としては、例えば、チタン酸バリウム,チタン酸カルシウム,チタン酸ストロンチウム等の比較的誘電率が高いセラミックスを主成分とする誘電体材料が用いられている。
第1外部電極5および第2外部電極6は、積層体1の積層方向の側面のうち互いに対向し合う第1の側面1aおよび第2の側面1bに、それぞれ積層方向に渡って被着された、外部の回路に固定するとともに電気的に接続するための端子電極である。これら第1外部電極5および第2外部電極6の材料としては、例えばニッケル,銅,銀,パラジウム等の金属を主成分とする導体材料が用いられ、2〜20μmの厚みでそれぞれ被着されている。
第1内部電極7および第2内部電極8は、図2に示すように、積層体1の内部に誘電体層2を挟んで互いに対向するよう配置され、0.5〜8μmの厚みに形成されており、電荷を蓄えて静電容量を得るための内部電極層である。また、図3に示すように、第1内部電極7からは積層体1の第1の側面1aに第1導出部7bが引き出されており、積層体1の第1の側面1aに導出された第1内部電極7の第1導出部7b同士は、第1外部電極5によりそれぞれ電気的に接続されている。また、図4に示すように、第2内部電極8からは、第1の側面1aおよび第2の側面1bと異なる第3の側面1cに、第2導出部8bが引き出されている。第1内部電極7および第2内部電極8の材料としては、例えばニッケル,銅,ニッケル−銅,銀−パラジウム等の金属を主成分とする導体材料が用いられる。
第2導出部8bのそれぞれは、積層体1の第3の側面1cにおいて、積層方向に伸びるように被着されている帯状の第1接続電極3と電気的に接続されている。
そしてさらに、積層体1の第3の側面1cには、第1接続電極3と並んで積層方向に伸びるように略同じ長さに第2接続電極4が被着されており、この第2接続電極4の一端が第1接続電極3の対向する一端と電気的に接続されている。
本例の積層コンデンサ10においては、第1接続電極3の一端と第2接続電極4の一端との電気的な接続は、積層体1の内部で積層方向に見たときに第1内部電極7および第2内部電極8が配置されている領域の外側の一方の誘電体層2間に配置され、一部が第3の側面1cに導出された中継電極11を介して電気的に接続されている。
また、第2接続電極4の他端は、積層体1の内部で積層方向に見たときに第1内部電極7および第2内部電極8が配置されている領域の外側の誘電体層2間に配置され、一部が第3の側面1cに導出された引出電極12を介して第2外部電極6と電気的に接続されている。
本例の積層コンデンサ10においては、第1接続電極3および第2接続電極4は、第1外部電極5および第2外部電極6と同じ材料を用いてそれらと同じ厚みに形成され、中継電極11および引出電極12は、第1内部電極7および第2内部電極8と同じ材料を用いてそれらと同じ厚みに形成される。
このような本例の積層コンデンサ10は、誘電体層2を挟んで電荷を蓄える第1内部電極7および第2内部電極8が複数配置されているので、大きな静電容量を得ることができるコンデンサとなっている。また、第4の側面1dを外部の回路基板等への実装面とすれば、第1内部電極7および第2内部電極8を流れる電流のインダクタンスが小さくなりESLが低くなるので、自己共振周波数が高周波側に発生し、高周波側にインピーダンスの低い周波数帯域を有したコンデンサとなる。
そして、本例の積層コンデンサ10では、第1内部電極7と第1外部電極5との間では電流が直接流れているものの、第2内部電極8と第2外部電極6との間では、第1接続電極3および第2接続電極4を介して電流が流れる構成となっている。このように、本例の積層コンデンサ10では、第2内部電極8の第2導出部8bと第2外部電極6との間で第1接続電極3および第2接続電極4からなる長い電流経路が形成されるので、積層コンデンサ10のESRを高くすることが可能となる。また、このように電流経路が長くなってはいるものの、第1接続電極3を流れる電流の向きと第2接続電極4を流れる電流の向きとが互いに逆方向になるので、第1接続電極3および第2接続電極4のそれぞれに流れる電流によるインダクタンスが互いに相殺され、ESLを低くすることが可能となる。
また、本例の積層コンデンサ10では、ESRを高くするための電流経路となる第1接続電極3および第2接続電極4が積層体1の側面に被着されていることから、積層体1の内部に誘電体層2を挟んで互いに対向して配置されている第1内部電極7と第2内部電極8との対向部分の面積を広く形成することができるので、容量値を大きく保ちつつESRを高くすることができる。
すなわち、本例の積層コンデンサ10は、ESLを低くしつつESRを高くすることが可能であるため、自己共振周波数を高周波側にすることができ、自己共振周波数でのインピーダンスの極端な低下を抑えることができる。このような本例の積層コンデンサ10は、自己共振周波数が近いもの同士の反共振周波数におけるインピーダンスが高くならないので、複数のコンデンサを並列に接続したデカップリング回路に用いたときに、自己共振周波数が近い他のコンデンサとの間の反共振周波数のインピーダンスを低く抑えることができ、反共振周波数付近においてもノイズをグランドへと流すことができる。
また、第1接続電極3および第2接続電極4は積層体1の表面に被着されているので、内部にESLを低くするための内部電極パターンを形成する場合のように、内部電極で流れる電流の向きが互いに逆方向になるような特別な内部電極を用意する必要がなく、第1内部電極7および第2内部電極8の面積を広くできるので大きい容量を形成することができる。
また、本例の積層コンデンサ10によれば、第1接続電極3の一端と第2接続電極4の一端とを、誘電体層2間に配置された中継電極11を介して接続していることから、第1接続電極3と第2接続電極4とを電気的に接続する部分は積層体1内部に配置されており、外気に触れることがなく、酸素や水などの物質と化学反応しないため、導体の腐食等の影響を受けなくなるので、第1接続電極3と第2接続電極4との間の断線が発生しなくなる。
さらに、第2接続電極4の他端と第2外部電極6とを、誘電体層2間に配置された引出電極12を介して接続していることから、第2接続電極4と第2外部電極6とを電気的に接続する部分は積層体1内部に配置されており、外気に触れることがなく、酸素や水などの物質と化学反応しないため、導体の腐食等の影響を受けなくなるので、第2接続電極4と第2外部電極6との間の断線が発生しなくなる。
本例の積層コンデンサ10は、例えば以下に示す方法により製造される。
まず、チタン酸バリウム,チタン酸カルシウム,チタン酸ストロンチウム等を主成分とする誘電体材料の粉末に適当な有機溶剤,ガラスフリット,有機バインダ等を添加・混合してセラミックスラリーとするとともに、このセラミックスラリーをドクターブレード法等によって厚さ2μmに形成してセラミックグリーンシートを作製する。
次に、セラミックグリーンシートを所定形状に複数枚に分割し、各セラミックグリーンシートの一主面に、例えば、ニッケル,銅,ニッケル−銅,銀−パラジウム等の金属材料の粉末に適当な有機溶剤,ガラスフリット,有機バインダ等を添加・混合して得た導体ペーストを、スクリーン印刷法によって本例の積層コンデンサ10の第1内部電極7、第2内部電極8、中継電極11および引出電極12に対応するパターンに印刷・塗布するか、またはメッキにより形成した金属膜を転写することにより被着し形成する。
得られたセラミックグリーンシートを所定の枚数積層して圧着することにより、複数のセラミックグリーンシートからなる積層シートを形成し、この積層シートを個々のコンデンサ10に対応する個片の生積層体に切断分離する。
この切断分離した個片の生積層体を例えば1100℃〜1400℃の温度で焼成し、得られた積層ブロックに対してバレル研磨等により側面と主面との角部を面取りすることにより、複数の誘電体層2を積層して成る積層体1を得ることができる。
ダミー電極13は、図2に示すように、積層体1の内部に複数配置され、第1の側面1a,第2の側面1b,第3の側面1cに複数導出されている。第3の側面1cでは中継電極11の導出されている部分と引出電極12の導出されている部分との間に配置されている。
第1外部電極5,第2外部電極6および第1接続電極3は、例えば、積層体1を無電解銅メッキ液に浸すことにより、第1内部電極7の第1導出部7b,第2内部電極8の第2導出部8b,中継電極11の導出部および引出電極12の導出部を基点として銅メッキ膜を析出させて形成することができる。
また、本例の積層コンデンサ10においては、誘電体層2間の第1内部電極7、第2内部電極8および中継電極11が形成されていない部分に、第2接続電極4と電気的に接続する導出部が第3の側面1cへ導出されるようにダミー電極13が配置されており、このダミー電極13を基点として銅メッキ膜を析出させることにより第2接続電極4を形成するようにしている。
また、第2接続電極4は、レーザーでトリミングすることにより、その幅を狭くすることができるので、積層コンデンサ10を作製した後に、ESRを調整することも可能となっている。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。
例えば、上述した実施の形態の例では第1外部電極5,第2外部電極6,第1接続電極3および第2接続電極4は、いずれもメッキ形成法により形成されているが、作製した積層体1の第1の側面1a,第2の側面1b,第3の側面1cに、例えばニッケル,銅,銀,パラジウム等の金属を主成分とする金属材料の粉末に適当な有機溶剤,ガラスフリット,有機バインダ等を添加・混合して得た導体ペーストを、スクリーン印刷法によって所定パターンに印刷・塗布し、第1外部電極5は複数の第1導出部7bと接続され、第2外部電極6は引出電極12と接続され、第1接続電極3は複数の第2導出部8bと接続され、第2接続電極4は中継電極11と引出電極12とに接続されるように、導体ペーストを印刷・塗布し、その後、焼成することによって、第1外部電極5,第2外部電極6,第1接続電極3および第2接続電極4を形成してもよい。
また、上述した実施の形態の例では、第1接続電極3と第2接続電極4とは誘電体層2間に配置された中継電極11を介して接続されているが、メッキ形成法ではなく、導体ペーストを用いて形成する方法を用いて、中継電極11を配置せずに第1接続電極3の一端と対向する第2接続電極4の一端とを第3の側面1c上で接続してもよい。
また、上述した実施の形態の例では、第2接続電極4と第2外部電極6とは誘電体層2間に配置された引出電極12を介して接続されているが、メッキ形成法ではなく、導体ペーストを用いて形成する方法を用いて、引出電極12を配置せずに第2接続電極4の他端と第2外部電極6とを第2の側面1b上と第3の側面1c上とで接続してもよい。
本例の積層コンデンサ10として、以下に示す構成の試料1を作製した。
積層体1は、誘電体層2の材料としてチタン酸バリウムを主成分とする強誘電体セラミックスを採用し、長さが1.6mmで幅および高さがそれぞれ0.8mmの直方体状のものとした。第1内部電極7および第2内部電極8は、材料としてニッケルを採用し、積層体1の内部にそれぞれ300枚ずつ配置した。第1接続電極3,第2接続電極4,第1外部電極5および第2外部電極6は、材料として銅を採用し、その表面にはニッケルの膜を形成し、さらにその表面には錫の膜を形成した。
また、比較例として、従来の積層コンデンサの試料2を作製した。試料2は、第1接続電極3,第2接続電極4,中継電極11および引出電極12を形成せず、第2内部電極8の第2導出部8bを第2の側面に導出するようにして、第2内部電極8を第2外部電極に直接接続した点を除いては、試料1と同じ形状および同じ材料のものとした。
これら試料1,2について、1MHz〜1000MHzの周波数帯域におけるインピーダンスを測定した。図5は積層コンデンサのインピーダンスの周波数依存性を示す線図であり、横軸は周波数(単位:MHz)を示し、縦軸はインピーダンス|Z|(単位:Ω)を示す。図中の実線の特性曲線Xは試料1(本例の積層コンデンサ10)のインピーダンス特性を示し、破線の特性曲線Yは試料2(従来の積層コンデンサ)のインピーダンス特性を示す。
図5に示す結果の通り、試料1は試料2に比べて、インピーダンスが最小となる自己共振周波数付近でのインピーダンスが大きくなっていることが分かる。これは、第2内部電極8と第2外部電極6とを第1接続電極3および第2接続電極4を介して接続することにより、第1接続電極3および第2接続電極4の分だけ電流経路が長くなり、ESRが高くなったことによるものである。また、このように電流経路が長くなっているものの、第1接続電極3を流れる電流の向きと第2接続電極4を流れる電流の向きとは互いに逆方向であるので、それぞれのインダクタンスが相殺され、第1接続電極3および第2接続電極4を流れる電流によって発生するインダクタンスは低いものとなる。このことによって、自己共振周波数よりも高い周波数におけるインピーダンスは試料2のインピーダンスとほとんど変わらない。また、本実施例の試料1では、積層体1の側面に第1接続電極3および第2接続電極4を被着することによりESRを高めているため、積層体1の内部に内部電極で流れる電流の向きが互いに逆方向になるような特別な内部電極を用意する必要がなく、その分第1内部電極または第2内部電極の数を少なくすることにならないので、容量値を小さくすることがない。このことから、自己共振周波数よりも低い周波数におけるインピーダンスが試料2のインピーダンスよりも高くなることがない。
このように本発明の積層コンデンサによれば、第1内部電極の第1導出部は第1の側面で第1外部電極に接続され、第2内部電極の第2導出部は第1接続電極とそれぞれ電気的に接続され、第1接続電極の一端が、第1接続電極の一端と対向する第2接続電極の一端と電気的に接続され、第2接続電極の他端が第2外部電極と接続されていることから、第2内部電極と第2外部電極との間に長い電流経路が形成されるので、積層コンデンサのESRを高くすることが可能となることが確認された。また、このように電流経路が長くなっているものの、第1接続電極に流れる電流の向きと第2接続電極に流れる電流の向きとが互いに逆方向になるので、第1接続電極および第2接続電極に流れる電流のインダクタンスが互いに相殺され、ESLを低くすることが可能となることが確認された。
本発明の積層コンデンサの実施の形態の一例を示す外観斜視図である。 図1に示す積層コンデンサの分解斜視図である。 図1に示す積層体のA−A線断面図である。 図1に示す積層体のB−B線断面図である。 積層コンデンサの周波数変化によるインピーダンス変化を示す線図である。
符号の説明
1・・・積層体
1a・・・第1の側面
1b・・・第2の側面
1c・・・第3の側面
1d・・・第4の側面
2・・・誘電体層
3・・・第1接続電極
4・・・第2接続電極
5・・・第1外部電極
6・・・第2外部電極
7・・・第1内部電極
8・・・第2内部電極
7b・・・第1導出部
8b・・・第2導出部
10・・・積層コンデンサ
11・・・中継電極
12・・・引出電極
13・・・ダミー電極

Claims (3)

  1. 複数の誘電体層が積層されている直方体状の積層体と、
    該積層体の積層方向の側面のうち互いに対向し合う第1の側面および第2の側面にそれぞれ被着された第1外部電極および第2外部電極と、
    前記積層体の内部に配置され、前記誘電体層を挟んで互いに対向し合う、前記第1の側面に導出する第1導出部を有する第1内部電極ならびに前記第1の側面および前記第2の側面と異なる第3の側面に導出する第2導出部を有する第2内部電極と、
    前記第3の側面に被着され、前記第2内部電極の前記第2導出部のそれぞれが電気的に接続された帯状の第1接続電極と、
    前記第3の側面に、前記第1接続電極と並んで積層方向に伸びるように略同じ長さに被着され、一端が前記第1接続電極の対向する一端と電気的に接続され、他端が前記第2外部電極と電気的に接続された、帯状の第2接続電極と
    を具備することを特徴とする積層コンデンサ。
  2. 前記第1接続電極の一端と前記第2接続電極の一端とが、前記誘電体層間に配置された中継電極を介して電気的に接続されていることを特徴とする請求項1に記載の積層コンデンサ。
  3. 前記第2接続電極の他端と前記第2外部電極とが、前記誘電体層間に配置された引出電極を介して電気的に接続されていることを特徴とする請求項1に記載の積層コンデンサ。
JP2008113484A 2008-04-24 2008-04-24 積層コンデンサ Pending JP2009266991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008113484A JP2009266991A (ja) 2008-04-24 2008-04-24 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008113484A JP2009266991A (ja) 2008-04-24 2008-04-24 積層コンデンサ

Publications (1)

Publication Number Publication Date
JP2009266991A true JP2009266991A (ja) 2009-11-12

Family

ID=41392477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008113484A Pending JP2009266991A (ja) 2008-04-24 2008-04-24 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP2009266991A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108783A (ja) * 2009-11-16 2011-06-02 Tdk Corp 積層コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108783A (ja) * 2009-11-16 2011-06-02 Tdk Corp 積層コンデンサ

Similar Documents

Publication Publication Date Title
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101386947B1 (ko) 적층 콘덴서
US8922975B2 (en) Multilayer ceramic capacitor
KR100884902B1 (ko) 적층 커패시터 및 그 실장구조
KR101386948B1 (ko) 적층 콘덴서 및 전자기기
US9627142B2 (en) Multilayer ceramic capacitor and board for mounting of the same
KR101823174B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP4880695B2 (ja) 積層コンデンサ
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
US8659872B2 (en) Multilayer capacitor that includes a capacitor element body and at least four terminal units
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP4637674B2 (ja) 積層コンデンサ
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
KR101141369B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP2012191163A (ja) 積層セラミックコンデンサ及びその製造方法
JP5949476B2 (ja) 積層コンデンサ
TWI479521B (zh) 多層陶瓷電子組件
JP4925779B2 (ja) 積層コンデンサ
KR20170110467A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5675860B2 (ja) 積層セラミック電子部品
JP6626966B2 (ja) 積層型コンデンサ
JP6232836B2 (ja) コンデンサ素子
JP2009266991A (ja) 積層コンデンサ
JPH0817675A (ja) チップ型積層セラミックコンデンサ