JP5587441B2 - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品 Download PDFInfo
- Publication number
- JP5587441B2 JP5587441B2 JP2013019166A JP2013019166A JP5587441B2 JP 5587441 B2 JP5587441 B2 JP 5587441B2 JP 2013019166 A JP2013019166 A JP 2013019166A JP 2013019166 A JP2013019166 A JP 2013019166A JP 5587441 B2 JP5587441 B2 JP 5587441B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- capacitor
- electronic component
- multilayer ceramic
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 147
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000000926 separation method Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 239000004593 Epoxy Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 239000003985 ceramic capacitor Substances 0.000 description 26
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000005534 acoustic noise Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、内部電極間のショート不良を改善するとともに、電圧印加時に積層セラミック電子部品によって発生するアコースティックノイズを低減させることができる積層セラミック電子部品に関する。
セラミック材料を用いる電子部品は、キャパシタ、インダクタ、圧電素子、バリスタまたはサーミスタなどがある。
このようなセラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながらも高容量が保障され、実装が容易であるという長所を有する。
このような積層セラミックキャパシタは、コンピュータ、個人向け携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）または携帯電話などの様々な電子製品の回路基板に取り付けられ、電気を充電または放電させる重要な役割をするチップ形態のコンデンサであり、用いられる用途及び容量によって、様々なサイズ及び積層形態を有する。
特に、近年、電子製品の小型化により、このような電子製品に用いられる積層セラミックキャパシタにおいても超小型化及び超高容量化が求められている。
これにより、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、超高容量化のために多数の誘電体層を積層した積層セラミックキャパシタが製造されている。
一方、全ての外部電極が下面に位置する積層セラミックキャパシタがあるが、このような構造の積層セラミックキャパシタは、実装密度及び容量に優れ、ＥＳＬ（等価直列インダクタンス）が低いという長所を有するが、セラミック本体の切断時における切断ストレスにより、互いに対向する内部電極の位置ずれ現象による内部電極間のショート不良が発生しやすいという欠点がある。
本発明は、内部電極間のショート不良を改善するとともに、電圧印加時に積層セラミック電子部品によって発生するアコースティックノイズを低減させることができる積層セラミック電子部品に関する。
本発明の一実施形態によると、誘電体層を含み、互いに対向する第１及び第２主面、互いに対向する第１及び第２側面、及び互いに対向する第１及び第２端面を有するセラミック本体と、上記セラミック本体の内部に形成され、容量を形成するための重なり領域を有する容量部及び上記容量部から上記第１側面に露出されるように延長形成された第１リード部を有する第１内部電極と、上記誘電体層を挟んで上記第１内部電極と交互に積層され、上記第１内部電極と絶縁され且つ上記第１内部電極と重なり領域を有する上記容量部から第１側面に露出されるように延長形成された第２リード部を有する第２内部電極と、上記第１リード部及び第２リード部とそれぞれ連結されて形成される第１及び第２外部電極と、上記セラミック本体の第１側面に形成される絶縁層と、を含み、上記第１リード部の上記セラミック本体の長さ方向の長さは上記第２リード部の上記セラミック本体の長さ方向の長さより長く、上記容量部は、上記第１側面からの離隔距離が互いに異なる少なくとも二つの領域を含むように配置される、積層セラミック電子部品が提供される。
上記セラミック本体の幅をＭ１、上記容量部の二つの領域のうち上記第１側面からの離隔距離がより長い領域の幅をＭ２と定義すると、０．０５≦Ｍ２／Ｍ１≦０．４を満たすことができる。
上記第１及び第２内部電極は、上記セラミック本体の実装面に対して垂直に配置されることができる。
上記第１外部電極は、上記セラミック本体の第１主面、第２主面及び第２側面のうち一つ以上に延長形成されることができる。
上記第２外部電極は、上記セラミック本体の第１主面、第２主面及び第２側面のうち一つ以上に延長形成されることができる。
上記絶縁層は、エポキシ、耐熱性高分子、ガラス及びセラミックからなる群から選択される一つ以上を含むことができる。
上記絶縁層は、第１及び第２内部電極の露出部を全て覆うように形成されることができる。
上記絶縁層は、上記セラミック本体の第１側面から測定される第１及び第２外部電極の高さより低く形成されることができる。
本発明の他の実施形態によると、誘電体層を含み、互いに対向する第１及び第２主面、互いに対向する第１及び第２側面、及び互いに対向する第１及び第２端面を有するセラミック本体と、上記セラミック本体の内部に形成され、容量を形成するための重なり領域を有する容量部及び上記容量部から上記第１及び第２側面に露出されるように延長形成された第１リード部を有しており、第１及び第２端面から一定距離離隔された第１内部電極と、上記誘電体層を挟んで上記第１内部電極と交互に積層され、上記第１内部電極と絶縁され且つ上記第１内部電極と重なり領域を有する上記容量部から第１及び第２側面に露出されるように延長形成された第２リード部を有しており、第１及び第２端面から一定距離離隔された第２内部電極と、上記第１リード部及び第２リード部とそれぞれ連結され、第１及び第２側面に形成される第１及び第２外部電極と、上記セラミック本体の第１及び第２側面に形成される絶縁層と、を含み、上記第１リード部の上記セラミック本体の長さ方向の長さは上記第２リード部の上記セラミック本体の長さ方向の長さより長く、上記容量部は、上記第１側面からの離隔距離が互いに異なる二つの領域を含むように配置される、積層セラミック電子部品が提供される。
上記セラミック本体の幅をＭ１、上記容量部の二つの領域のうち上記第１または第２側面からの離隔距離がより長い領域の幅をＭ２と定義すると、０．０５≦Ｍ２／Ｍ１≦０．４を満たすことができる。
上記第１及び第２内部電極は、上記セラミック本体の実装面に対して垂直に配置されることができる。
上記第１外部電極は、上記セラミック本体の第１主面、第２主面及び第１端面のうち一つ以上に延長形成されることができる。
上記第２外部電極は、上記セラミック本体の第１主面、第２主面及び第２端面のうち一つ以上に延長形成されることができる。
上記絶縁層は、エポキシ、耐熱性高分子、ガラス及びセラミックからなる群から選択される一つ以上を含むことができる。
上記絶縁層は、第１及び第２内部電極の露出部を全て覆うように形成されることができる。
上記絶縁層は、上記セラミック本体の第１または第２側面から測定される第１及び第２外部電極の高さより低く形成されることができる。
本発明の一実施形態によると、第１及び第２内部電極がセラミック本体の一側面に交互に露出されるようにすることで、内部電極間のショート不良を改善することができる。
また、第１内部電極と第２内部電極とが重なって形成される容量部が、セラミック本体の一側面からの離隔距離が互いに異なる少なくとも二つの領域を含むことで、残炭を最大限除去して、容量増加を実現するとともに内部電極間のショート不良を改善することができる。
本発明の一実施形態によると、容量部を形成する第１内部電極と第２内部電極との重なり領域が増大することにより、積層セラミックキャパシタの容量が増加されることができる。
また、外部から異なる極性の電圧が印加される第１及び第２内部電極間の距離が近くなってカレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなり、これによって、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
また、本発明の一実施形態による積層セラミックキャパシタによると、印刷回路基板上の実装面積を最小化することができ、アコースティックノイズを著しく減少させることができる。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
図１は本発明の一実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図である。
図２は図１の分解斜視図である。
図３は図１の第１内部電極と第１外部電極の結合構造を示した断面図である。
図４は図１の第２内部電極と第２外部電極の結合構造を示した断面図である。
図５は図１の第１及び第２内部電極と第１及び第２外部電極の結合構造を示した断面図である。
図６は図１の第１側面から見た積層セラミックキャパシタの内部構造を概略的に示した概略図である。
本実施形態による積層セラミックキャパシタは、２端子垂直積層型キャパシタであることができる。「垂直積層型（ｖｅｒｔｉｃａｌｌｙ ｌａｍｉｎａｔｅｄ ｏｒ ｖｅｒｔｉｃａｌ ｍｕｌｔｉｌａｙｅｒ）」とは、キャパシタ内の積層された内部電極が回路基板の実装領域面に対して垂直に配置されることを意味し、「２端子（２‐ｔｅｒｍｉｎａｌ）」とは、キャパシタの端子として二つの端子が回路基板に接続されることを意味する。
図１から図６を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、上記セラミック本体の内部に形成される内部電極１２１、１２２と、上記セラミック本体の一面に形成される絶縁層１４０と、外部電極１３１、１３２と、を含むことができる。
本実施形態において、セラミック本体１１０は、互いに対向する第１主面５及び第２主面６と、上記第１主面及び第２主面を連結する第１側面１及び第２側面２と、第１端面３及び第２端面４と、を有することができる。上記セラミック本体１１０の形状は、特に制限されないが、図示されたように六面体形状であることができる。本発明の一実施形態によると、セラミック本体の第１側面１は、回路基板の実装領域に配置される実装面になることができる。
本発明の一実施形態によると、ｘ‐方向は第１及び第２外部電極が所定の間隔を置いて形成される方向であり、ｙ‐方向は内部電極が誘電体層を挟んで積層される方向であり、ｚ‐方向は内部電極が回路基板に実装される方向である。
本発明の一実施形態によると、上記セラミック本体１１０は、複数の誘電体層１１１が積層されて形成されることができる。上記セラミック本体１１０を構成する複数の誘電体層１１１は、焼結された状態であって、隣接する誘電体層同士の境界が確認できないほど一体化されていることができる。
上記誘電体層１１１は、セラミック粉末、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成により形成されることができる。上記セラミック粉末は、高い誘電率を有する物質であって、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができる。
本発明の一実施形態によると、セラミック本体１１０の内部には内部電極が形成されることができる。
図３から図５を参照すると、第１極性の第１内部電極１２１と第２極性の第２内部電極１２２が一対を成して、一つの誘電体層１１１を挟んで互いに対向するようにｙ‐方向に配置されることができる。
本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１側面１に垂直に配置されることができる。
本発明において、第１及び第２極性は、互いに異なる極性を意味することができる。
本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、導電性金属を含む導電性ペーストで形成されることができる。
上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であることができる。
誘電体層を形成するセラミックグリーンシート上に、スクリーン印刷法またはグラビア印刷法などの印刷法により、導電性ペーストで内部電極層を印刷することができる。
内部電極層が印刷されたセラミックグリーンシートを交互に積層して焼成することにより、セラミック本体を形成することができる。
本発明の一実施形態による積層セラミックキャパシタ１００は、上記セラミック本体１１０の内部に形成され、容量を形成するための重なり領域を有する容量部１２０及び上記容量部１２０から上記第１側面１に露出されるように延長形成された第１リード部１２１ａを有する第１内部電極１２１と、上記誘電体層１１１を挟んで上記第１内部電極１２１と交互に積層され、上記第１内部電極１２１と絶縁され且つ上記第１内部電極１２１と重なり領域を有する上記容量部１２０から第１側面１に露出されるように延長形成された第２リード部１２２ａを有する第２内部電極１２２と、を含むことができる。
第１及び第２内部電極１２１、１２２は、互いに異なる極性の外部電極と連結されるためにそれぞれ第１及び第２リード部１２１ａ、１２２ａを有しており、上記第１及び第２リード部１２１ａ、１２２ａは、上記セラミック本体１１０の第１側面１に露出されることができる。
本発明の一実施形態によると、積層セラミックキャパシタは垂直積層型であって、第１及び第２リード部１２１ａ、１２２ａはセラミック本体の同一面に露出されることができる。
本発明の一実施形態によると、内部電極のリード部は、内部電極を形成する導体パターンのうち幅（Ｗ）が増加してセラミック本体の一面に露出された領域を意味することができる。
上記第１及び第２内部電極１２１、１２２は重なり領域によって静電容量を形成し、互いに異なる極性の外部電極と連結される第１及び第２リード部１２１ａ、１２２ａは重なり領域を有しない。
上記のように第１及び第２リード部１２１ａ、１２２ａは重ならず絶縁されているため、セラミック本体の切断時における切断ストレスにより、互いに対向する内部電極の位置ずれ現象によって内部電極間のショート不良が発生することを改善することができる。
本発明の一実施形態によると、上記第１リード部１２１ａの上記セラミック本体１１０の長さ方向の長さは、上記第２リード部１２２ａの上記セラミック本体１１０の長さ方向の長さより長いことができる。
上記第１リード部１２１ａと第２リード部１２２ａは互いに重ならないため、上記第１内部電極１２１と上記第２内部電極１２２は絶縁されることができる。
上記第１リード部１２１ａの上記セラミック本体１１０の長さ方向の長さを上記第２リード部１２２ａの上記セラミック本体１１０の長さ方向の長さより長く形成することにより、セラミック本体を焼成する段階で残炭を除去する経路をさらに確保することができる。
これにより、内部電極の連結性がさらに向上するため、積層セラミックキャパシタの容量が増加する効果を奏することができる。
図４を参照すると、上記第２内部電極１２２の形状により、第１及び第２内部電極１２１、１２２が重なって形成される上記容量部１２０は、上記第１側面１からの離隔距離が互いに異なる少なくとも二つの領域を含むように配置されることができるが、これに制限されるものではない。
図４に図示されたように、上記容量部１２０は、上記第１側面１からの離隔距離が互いに異なる二つの領域を含むように配置されることができるが、これに制限されるものではない。
上記のように、上記容量部１２０が、上記第１側面１からの離隔距離が互いに異なる少なくとも二つの領域を含むように配置されることにより、セラミック本体の切断時における切断ストレスにより互いに対向する内部電極の位置ずれ現象によって内部電極間のショート不良が発生することを改善することができる。
図５を参照すると、上記セラミック本体１１０の幅をＭ１、上記容量部１２０の二つの領域のうち上記第１側面１からの離隔距離がより長い領域の幅をＭ２と定義すると、０．０５≦Ｍ２／Ｍ１≦０．４を満たすことができる。
上記のように、上記セラミック本体１１０の幅Ｍ１と上記容量部１２０の二つの領域のうち上記第１側面からの離隔距離がより長い領域の幅Ｍ２が０．０５≦Ｍ２／Ｍ１≦０．４を満たすように調節することで、容量増加及びショート不良減少の効果を奏することができる。
上記Ｍ２／Ｍ１が０．０５未満である場合には、セラミック本体１１０の切断時の切断精度が低下する際に内部電極間のショート不良が発生する恐れがある。
上記Ｍ２／Ｍ１が０．４を超過する場合には、上記第１及び第２内部電極１２１、１２２が重なって形成される上記容量部１２０の面積が減少するため、容量低下の問題が発生する恐れがある。
図６を参照すると、上記のように、第１及び第２内部電極１２１、１２２が上記セラミック本体１１０の第１側面１に交互に露出されていることが分かる。
図３から図５を参照すると、セラミック本体１１０の第１側面１に引き出された第１内部電極１２１の第１リード部１２１ａと連結されるように第１外部電極１３１が形成され、セラミック本体１１０の第１側面１に引き出された第２内部電極１２２の第２リード部１２２ａと連結されるように第２外部電極１３２が形成されることができる。
上記第１外部電極１３１は、第１リード部１２１ａと連結されるように上記セラミック本体の第１側面１に形成され、上記セラミック本体の第１端面３に延長形成されることができるが、これに制限されるものではない。
また、上記第２外部電極１３２は、第２リード部１２２ａと連結されるように上記セラミック本体の第１側面１に形成され、上記セラミック本体の第２端面４に延長形成されることができるが、これに制限されるものではない。
即ち、上記第１外部電極１３１は、上記セラミック本体１１０の第１主面５、第２主面６及び第２側面２のうち一つ以上に延長形成されることができる。
また、上記第２外部電極１３２は、上記セラミック本体１１０の第１主面５、第２主面６及び第２側面２のうち一つ以上に延長形成されることができる。
本発明の一実施形態によると、上記第１外部電極１３１は、上記セラミック本体１１０の第１側面１に引き出された第１内部電極１２１の第１リード部１２１ａと連結されるとともに、上記セラミック本体１１０の長さ方向の一側端部を囲んで形成されることができる。
また、上記第２外部電極１３２は、上記セラミック本体１１０の第１側面１に引き出された第２内部電極１２２の第２リード部１２２ａと連結されるとともに、上記セラミック本体１１０の長さ方向の他側端部を囲んで形成されることができる。
上記第１及び第２外部電極１３１、１３２は、導電性金属を含む導電性ペーストで形成されることができる。
上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、またはこれらの合金であることができる。
上記導電性ペーストは絶縁性物質をさらに含むことができ、これに制限されるものではないが、例えば、上記絶縁性物質はガラスであることができる。
上記第１及び第２外部電極１３１、１３２の形成方法は、特に制限されず、上記セラミック本体をディッピング（ｄｉｐｐｉｎｇ）して形成してもよく、メッキなどの他の方法を用いて形成してもよい。
一方、本発明の一実施形態によると、図５に図示されたように、セラミック本体１１０の第１側面１には絶縁層１４０が形成されることができる。
上記絶縁層１４０は、第１及び第２外部電極１３１、１３２の間に形成されることができる。
上記絶縁層１４０は、第１側面に露出された第１リード部１２１ａを覆うように形成されることができる。
本発明の一実施形態によると、図５に図示されたように、上記絶縁層１４０は、第１及び第２外部電極の間のセラミック本体の一面を完全に埋めるように形成されることができる。
また、図示されていないが、本発明の一実施形態によると、絶縁層１４０は、第１リード部１２１ａのみを覆うように形成され、第１及び第２外部電極１３１、１３２と所定の間隔を置いて形成されることができる。
本発明の一実施形態によると、絶縁層１４０の高さは、第１外部電極１３１または第２外部電極１３２の高さより低く形成されることができる。上記絶縁層及び外部電極の高さは、実装面、即ち、第１側面を基準として測定されることができる。
本実施形態によると、上記絶縁層の高さが第１及び第２外部電極の高さより低いため、積層セラミックキャパシタ１００が回路基板上により安定して実装されることができる。
また、第１及び第２外部電極１３１、１３２は、セラミック本体の第１側面１の一部に形成されることができる。
上記絶縁層１４０は、特に制限されるものではないが、例えば、エポキシ、耐熱性高分子、ガラス及びセラミックからなる群から選択される一つ以上を含むことができる。
本発明の一実施形態によると、上記絶縁層１４０はセラミックスラリーで形成されることができる。
上記セラミックスラリーの量及び形状を調節することにより、絶縁層１４０の形成位置及び高さを調節することができる。
上記絶縁層１４０は、焼成工程によってセラミック本体を形成した後、上記セラミック本体にセラミックスラリーを塗布し、焼成することにより形成することができる。
他の方法としては、セラミック本体を構成するセラミックグリーンシート上に絶縁層を形成するためのセラミックスラリーを適用した後、セラミックグリーンシートとともに焼成することにより形成することができる。
上記セラミックスラリーの適用方法は、特に制限されず、例えば、スプレー方式で噴射したり、ローラーを用いて塗布したりすることができる。
上記絶縁層１４０がセラミック本体の一面に露出された第１リード部１２１ａを覆うことにより、内部電極間のショートを防止するとともに、耐湿特性の低下などの内部欠陥を防止することができる。
本発明の一実施形態によると、上記のように外部から異なる極性の電圧が印加される第１及び第２内部電極間の距離が近くなってカレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなり、これによって、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
図７は本発明の他の実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図である。
図８は図７の第１内部電極と第１外部電極の結合構造を示した断面図である。
図９は図７の第２内部電極と第２外部電極の結合構造を示した断面図である。
図１０は図７の第１及び第２内部電極と第１及び第２外部電極の結合構造を示した断面図である。
図７から図１０を参照すると、本発明の他の実施形態による積層セラミック電子部品は、誘電体層１１１を含み、互いに対向する第１及び第２主面５、６、互いに対向する第１及び第２側面１、２、及び互いに対向する第１及び第２端面３、４を有するセラミック本体１１０と、上記セラミック本体１１０の内部に形成され、容量を形成するための重なり領域を有する容量部１２０及び上記容量部１２０から上記第１及び第２側面１、２に露出されるように延長形成された第１リード部１２１ａを有しており、第１及び第２端面３、４から一定距離離隔された第１内部電極１２１と、上記誘電体層１１１を挟んで上記第１内部電極１２１と交互に積層され、上記第１内部電極１２１と絶縁され且つ上記第１内部電極１２１と重なり領域を有する上記容量部１２０から第１及び第２側面１、２に露出されるように延長形成された第２リード部１２２ａを有しており、第１及び第２端面３、４から一定距離離隔された第２内部電極１２２と、上記第１リード部１２１ａ及び第２リード部１２２ａとそれぞれ連結され、第１及び第２側面１、２に形成される第１及び第２外部電極１３１、１３２と、上記セラミック本体１１０の第１及び第２側面１、２に形成される絶縁層１４０と、を含み、上記第１リード部１２１ａの上記セラミック本体１１０の長さ方向の長さは上記第２リード部１２２ａの上記セラミック本体１１０の長さ方向の長さより長く、上記容量部１２０は、上記第１側面１からの離隔距離が互いに異なる二つの領域を含むように配置されることができる。
上記セラミック本体の幅をＭ１、上記容量部の二つの領域のうち上記第１または第２側面からの離隔距離がより長い領域の幅をＭ２と定義すると、０．０５≦Ｍ２／Ｍ１≦０．４を満たすことができる。
上記第１及び第２内部電極は、上記セラミック本体の実装面に対して垂直に配置されることができる。
上記第１外部電極は、上記セラミック本体の第１主面、第２主面及び第１端面のうち一つ以上に延長形成されることができる。
上記第２外部電極は、上記セラミック本体の第１主面、第２主面及び第２端面のうち一つ以上に延長形成されることができる。
上記絶縁層は、エポキシ、耐熱性高分子、ガラス及びセラミックからなる群から選択される一つ以上を含むことができる。
上記絶縁層は、第１及び第２内部電極の露出部を全て覆うように形成されることができる。
上記絶縁層は、上記セラミック本体の第１または第２側面から測定される第１及び第２外部電極の高さより低く形成されることができる。
以下では、上述の本発明の一実施形態と異なる構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
本発明の他の実施形態によると、上記第１リード部１２１ａ及び第２リード部１２２ａは、上記セラミック本体１１０の第１及び第２側面１、２に露出されるように延長形成されることができるが、これに制限されるものではない。
一方、上記第１及び第２内部電極１２１、１２２は、上記第１及び第２端面３、４からそれぞれ一定距離離隔されて形成されることができる。
上記第１及び第２外部電極１３１、１３２は、上記第１リード部１２１ａ及び第２リード部１２２ａとそれぞれ連結され、第１及び第２側面１、２に形成されることができる。
即ち、本発明の他の実施形態による積層セラミックキャパシタの上記第１及び第２外部電極１３１、１３２は、それぞれ第１側面１及び第２側面２に形成されることができる。
本発明の他の実施形態によると、上記のように第１リード部１２１ａ及び第２リード部１２２ａが上記セラミック本体１１０の第１及び第２側面１、２に露出されるように延長形成されることで、残炭の除去経路がさらに確保されるため、内部電極の連結性が向上され、これによって静電容量が増加する効果を奏することができる。
また、セラミック本体の切断時における切断ストレスにより、互いに対向する内部電極の位置ずれ現象によって内部電極間のショート不良が発生することを改善することができる。
一方、本発明の他の実施形態によると、図１０に図示されたように、セラミック本体１１０の第１及び第２側面１、２には絶縁層１４０が形成されることができる。
上記絶縁層１４０は第１及び第２外部電極１３１、１３２の間に形成されることができる。
上記絶縁層１４０は、第１及び第２側面に露出された第１リード部１２１ａを覆うように形成されることができる。
本発明の一実施形態によると、図１０に図示されたように、上記絶縁層１４０は、第１及び第２外部電極の間のセラミック本体の一面を完全に埋めるように形成されることができる。
また、図示されていないが、本発明の一実施形態によると、絶縁層１４０は、第１リード部１２１ａのみを覆うように形成され、第１及び第２外部電極１３１、１３２と所定の間隔を置いて形成されることができる。
本発明の一実施形態によると、絶縁層１４０の高さは第１外部電極１３１及び第２外部電極１３２の高さより低く形成されることができる。上記絶縁層及び外部電極の高さは、実装面、即ち、第１側面を基準として測定されることができる。
本実施形態によると、上記絶縁層の高さが第１及び第２外部電極の高さより低いため、積層セラミックキャパシタ１００が回路基板上により安定して実装されることができる。
また、第１及び第２外部電極１３１、１３２は、セラミック本体の第１及び第２側面１、２の一部に形成されることができる。
下記表１は、本発明の一実施形態による積層セラミックキャパシタにおいて、セラミック本体１１０の幅Ｍ１と上記容量部１２０の二つの領域のうち上記第１側面からの離隔距離がより長い領域の幅Ｍ２による静電容量及びショート発生率を比較した表である。
上記表１を参照すると、本発明の一実施形態による積層セラミックキャパシタにおいて、本発明の数値範囲から外れる場合には、静電容量が低下するか、またはショート発生率が増加することが分かる。
一方、本発明の数値範囲を満たす場合には、静電容量が増加し、ショート発生率が低下することが分かる。
また、第１及び第２内部電極がセラミック本体の一側面に交互に露出されるようにすることで、内部電極間のショート不良を改善することができる。
また、外部から異なる極性の電圧が印加される第１及び第２内部電極間の距離が近くなってカレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなり、これによって、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなることができる。
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想から外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これも本発明の範囲に属する。
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２０ 容量部
１２１、１２２ 第１及び第２内部電極
１２１ａ、１２２ａ 第１及び第２リード部
１３１、１３２ 第１及び第２外部電極
１４０ 絶縁層
１１０ セラミック本体
１１１ 誘電体層
１２０ 容量部
１２１、１２２ 第１及び第２内部電極
１２１ａ、１２２ａ 第１及び第２リード部
１３１、１３２ 第１及び第２外部電極
１４０ 絶縁層
Claims (14)
- 誘電体層を含み、互いに対向する第１及び第２主面、互いに対向する第１及び第２側面、及び互いに対向する第１及び第２端面を有するセラミック本体と、
前記セラミック本体の内部に形成され、容量を形成するための重なり領域を有する容量部及び前記容量部から前記第１側面に露出されるように延長形成された第１リード部を有する第１内部電極と、
前記誘電体層を挟んで前記第１内部電極と交互に積層され、前記第１内部電極と絶縁され且つ前記第１内部電極と重なり領域を有する前記容量部から第１側面に露出されるように延長形成された第２リード部を有する第２内部電極と、
前記第１リード部及び第２リード部とそれぞれ連結されて形成される第１及び第２外部電極と、
前記セラミック本体の第１側面に形成される絶縁層と、を含み、
前記第１リード部の前記セラミック本体の長さ方向の長さは前記第２リード部の前記セラミック本体の長さ方向の長さより長く、前記容量部は、前記第１側面からの離隔距離が互いに異なる少なくとも二つの領域を含むように配置され、
前記セラミック本体の幅をＭ １ 、前記容量部の二つの領域のうち前記第１側面からの離隔距離がより長い領域の幅をＭ ２ と定義すると、０．０５≦Ｍ ２ ／Ｍ １ ≦０．４を満たす、積層セラミック電子部品。 - 前記第１及び第２内部電極は、前記セラミック本体の実装面に対して垂直に配置される、請求項１に記載の積層セラミック電子部品。
- 前記第１外部電極は、前記セラミック本体の第１主面、第２主面及び第２側面のうち一つ以上に延長形成される、請求項１に記載の積層セラミック電子部品。
- 前記第２外部電極は、前記セラミック本体の第１主面、第２主面及び第２側面のうち一つ以上に延長形成される、請求項１に記載の積層セラミック電子部品。
- 前記絶縁層は、エポキシ、耐熱性高分子、ガラス及びセラミックからなる群から選択される一つ以上を含む、請求項１に記載の積層セラミック電子部品。
- 前記絶縁層は、前記第１及び第２内部電極の露出部を全て覆うように形成される、請求項１に記載の積層セラミック電子部品。
- 前記絶縁層は、前記セラミック本体の第１側面から測定される第１及び第２外部電極の高さより低く形成される、請求項１に記載の積層セラミック電子部品。
- 誘電体層を含み、互いに対向する第１及び第２主面、互いに対向する第１及び第２側面、及び互いに対向する第１及び第２端面を有するセラミック本体と、
前記セラミック本体の内部に形成され、容量を形成するための重なり領域を有する容量部及び前記容量部から前記第１及び第２側面に露出されるように延長形成された第１リード部を有しており、第１及び第２端面から一定距離離隔された第１内部電極と、
前記誘電体層を挟んで前記第１内部電極と交互に積層され、前記第１内部電極と絶縁され且つ前記第１内部電極と重なり領域を有する前記容量部から第１及び第２側面に露出されるように延長形成された第２リード部を有しており、第１及び第２端面から一定距離離隔された第２内部電極と、
前記第１リード部及び第２リード部とそれぞれ連結され、第１及び第２側面に形成される第１及び第２外部電極と、
前記セラミック本体の第１及び第２側面に形成される絶縁層と、を含み、
前記第１リード部の前記セラミック本体の長さ方向の長さは前記第２リード部の前記セラミック本体の長さ方向の長さより長く、前記容量部は、前記第１及び第２側面からの離隔距離が互いに異なる二つの領域を含むように配置され、
前記セラミック本体の幅をＭ １ 、前記容量部の二つの領域のうち前記第１または第２側面からの離隔距離がより長い領域の幅をＭ ２ と定義すると、０．０５≦Ｍ ２ ／Ｍ １ ≦０．４を満たす、積層セラミック電子部品。 - 前記第１及び第２内部電極は、前記セラミック本体の実装面に対して垂直に配置される、請求項８に記載の積層セラミック電子部品。
- 前記第１外部電極は、前記セラミック本体の第１主面、第２主面及び第１端面のうち一つ以上に延長形成される、請求項８に記載の積層セラミック電子部品。
- 前記第２外部電極は、前記セラミック本体の第１主面、第２主面及び第２端面のうち一つ以上に延長形成される、請求項８に記載の積層セラミック電子部品。
- 前記絶縁層は、エポキシ、耐熱性高分子、ガラス及びセラミックからなる群から選択される一つ以上を含む、請求項８に記載の積層セラミック電子部品。
- 前記絶縁層は、前記第１及び第２内部電極の露出部を全て覆うように形成される、請求項８に記載の積層セラミック電子部品。
- 前記絶縁層は、前記セラミック本体の第１または第２側面から測定される第１及び第２外部電極の高さより低く形成される、請求項８に記載の積層セラミック電子部品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120144138A KR101422949B1 (ko) | 2012-12-12 | 2012-12-12 | 적층 세라믹 전자부품 |
| KR10-2012-0144138 | 2012-12-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014120750A JP2014120750A (ja) | 2014-06-30 |
| JP5587441B2 true JP5587441B2 (ja) | 2014-09-10 |
Family
ID=50880709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013019166A Expired - Fee Related JP5587441B2 (ja) | 2012-12-12 | 2013-02-04 | 積層セラミック電子部品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9293259B2 (ja) |
| JP (1) | JP5587441B2 (ja) |
| KR (1) | KR101422949B1 (ja) |
| CN (1) | CN103871738B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101630040B1 (ko) * | 2014-05-28 | 2016-06-13 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장기판 |
| KR20160013703A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기 |
| KR102505428B1 (ko) * | 2017-11-20 | 2023-03-03 | 삼성전기주식회사 | 복합 전자부품, 그 실장 기판 |
| KR102514239B1 (ko) * | 2018-04-24 | 2023-03-27 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| DE102018115085B4 (de) * | 2018-06-22 | 2021-03-25 | Tdk Electronics Ag | Keramisches Vielschichtbauelement und Verfahren zur Herstellung eines keramischen Vielschichtbauelements |
| JP7136638B2 (ja) * | 2018-09-11 | 2022-09-13 | 太陽誘電株式会社 | 積層セラミックコンデンサ、その包装体、および部品実装回路基板 |
| KR102101932B1 (ko) * | 2018-10-02 | 2020-04-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669063A (ja) * | 1992-08-12 | 1994-03-11 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH0950935A (ja) * | 1995-08-08 | 1997-02-18 | Murata Mfg Co Ltd | 積層コンデンサ |
| JP4000701B2 (ja) * | 1999-01-14 | 2007-10-31 | 株式会社村田製作所 | 積層コンデンサ |
| US6292351B1 (en) * | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
| US6627509B2 (en) * | 2001-11-26 | 2003-09-30 | Delaware Capital Formation, Inc. | Surface flashover resistant capacitors and method for producing same |
| JP2006013245A (ja) | 2004-06-28 | 2006-01-12 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
| JP4108650B2 (ja) * | 2004-06-29 | 2008-06-25 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP2006086359A (ja) | 2004-09-16 | 2006-03-30 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP4283834B2 (ja) * | 2006-09-06 | 2009-06-24 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4896642B2 (ja) * | 2006-09-12 | 2012-03-14 | Ｔｄｋ株式会社 | 積層コンデンサ及び電子機器 |
| WO2008035319A1 (en) * | 2006-09-19 | 2008-03-27 | Littelfuse Ireland Development Company Limited | Manufacture of varistors comprising a passivation layer |
| JP4992523B2 (ja) * | 2007-04-06 | 2012-08-08 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP5315796B2 (ja) * | 2007-06-18 | 2013-10-16 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| WO2009001842A1 (ja) * | 2007-06-27 | 2008-12-31 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品及びその実装構造 |
| JP2009026872A (ja) * | 2007-07-18 | 2009-02-05 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JP4953988B2 (ja) * | 2007-08-29 | 2012-06-13 | 京セラ株式会社 | 積層コンデンサおよびコンデンサ実装基板 |
| DE102007044604A1 (de) * | 2007-09-19 | 2009-04-09 | Epcos Ag | Elektrisches Vielschichtbauelement |
| JP5035319B2 (ja) * | 2009-10-23 | 2012-09-26 | Ｔｄｋ株式会社 | 積層型コンデンサ |
| JP5035318B2 (ja) | 2009-10-23 | 2012-09-26 | Ｔｄｋ株式会社 | 積層型コンデンサ |
| JP2011238724A (ja) * | 2010-05-10 | 2011-11-24 | Murata Mfg Co Ltd | 電子部品 |
| JP5182332B2 (ja) * | 2010-07-30 | 2013-04-17 | Ｔｄｋ株式会社 | 積層コンデンサ |
-
2012
- 2012-12-12 KR KR1020120144138A patent/KR101422949B1/ko active IP Right Grant
-
2013
- 2013-02-04 JP JP2013019166A patent/JP5587441B2/ja not_active Expired - Fee Related
- 2013-02-05 US US13/759,609 patent/US9293259B2/en active Active
- 2013-02-21 CN CN201310055771.6A patent/CN103871738B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US9293259B2 (en) | 2016-03-22 |
| US20140160619A1 (en) | 2014-06-12 |
| CN103871738B (zh) | 2016-12-28 |
| JP2014120750A (ja) | 2014-06-30 |
| KR20140076045A (ko) | 2014-06-20 |
| CN103871738A (zh) | 2014-06-18 |
| KR101422949B1 (ko) | 2014-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5733836B2 (ja) | 積層セラミック電子部品 | |
| JP5955903B2 (ja) | 積層セラミックキャパシタ | |
| JP6027058B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP5587441B2 (ja) | 積層セラミック電子部品 | |
| JP5804569B2 (ja) | 積層セラミック電子部品 | |
| JP5932946B2 (ja) | 積層セラミック電子部品 | |
| JP6278595B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| TWI512771B (zh) | 多層陶瓷電子組件及用來安裝該組件的板件 | |
| KR20130022825A (ko) | 적층 세라믹 커패시터 | |
| JP2015038914A (ja) | 積層セラミック電子部品 | |
| KR101452070B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP5675860B2 (ja) | 積層セラミック電子部品 | |
| KR102048091B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| JP6626966B2 (ja) | 積層型コンデンサ | |
| JP2021019189A (ja) | 積層型キャパシタ及びその実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5587441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |