JP4992523B2 - 積層セラミック電子部品およびその製造方法 - Google Patents

積層セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP4992523B2
JP4992523B2 JP2007100402A JP2007100402A JP4992523B2 JP 4992523 B2 JP4992523 B2 JP 4992523B2 JP 2007100402 A JP2007100402 A JP 2007100402A JP 2007100402 A JP2007100402 A JP 2007100402A JP 4992523 B2 JP4992523 B2 JP 4992523B2
Authority
JP
Japan
Prior art keywords
ceramic
conductor film
laminate
forming
drawn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007100402A
Other languages
English (en)
Other versions
JP2008258481A (ja
Inventor
康雄 渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007100402A priority Critical patent/JP4992523B2/ja
Publication of JP2008258481A publication Critical patent/JP2008258481A/ja
Application granted granted Critical
Publication of JP4992523B2 publication Critical patent/JP4992523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、積層セラミック電子部品及びその製造方法に関し、詳しくは、セラミック積層体中に、複数の導体膜がセラミック層を介して積層され、かつ、複数の導体膜が交互に、セラミック積層体の一対の領域の異なる側に引き出されて、外部電極に接続された構造を有する積層セラミック電子部品およびその製造方法に関する。
近年、積層セラミックコンデンサは種々の用途に広く用いられており、電子機器の小型、高性能化にともない、積層セラミックコンデンサの小型大容量化への要求も大きくなっている。
このような状況下、誘電体層を薄くして、小型大容量化を図ることを可能にする方法として、内部電極の形成方法として薄膜形成法を採用するとともに、そのパターニング方法としてオイルマスク法を採用して、所定のパターン形状を有する内部電極が得られるようにした方法が提案されている(特許文献1参照)。
また、内部電極層をパターン化せず、セラミックグリーンシートの表面に全面電極として形成し、この内部電極層を備えたセラミックグリーンシート(誘電体層)を積層した後、全面電極の不要部分を除去してパターン化し、その後、内部電極と導通するように外部電極を形成するようにした積層セラミックコンデンサの製造方法が提案されている(特許文献2)。
しかしながら、上記特許文献1の方法の場合、規格寸法に合わせて積層セラミック電子部品を製造しようとすると、内部電極の重なり面積(積層セラミックコンデンサの場合における容量取得に寄与する面積)を十分に確保することが困難になり、大容量化が妨げられるという問題点がある。これは、内部電極のパターニング精度、積層時の変形、マザー積層体を切断する際の直線性などを考慮して加工マージンを決定する必要があり、セラミック積層体の平面面積よりも内部電極の寸法を、マージンを確保できる程度にまで小さくしなければならないことによる。
また、上記特許文献2の方法の場合、内部電極層を全面電極としているので、特許文献1のように内部電極の周囲にマージンを確保するために内部電極をパターン化することに伴う、製品寸法に対して内部電極の平面面積が小さくなるという問題点は低減できるが、積層後に内部電極の不要部分を除去して絶縁性を確保するようにしているので、十分な絶縁性を確保できる程度にまで内部電極層を除去するのに時間がかかり、生産性が低いという問題点がある。
特開2003−234241号公報 特開2003−109841号公報
この発明は、上記課題を解決するものであり、製品寸法に対して、内部電極の面積を大きくとることが可能で、例えば積層セラミックコンデンサの場合、小型大容量化を図ることができ、しかも、内部電極の不要部を除去する必要がなく、効率よく小型高特性の積層セラミック電子部品を製造することが可能な積層セラミック電子部品の製造方法を提供することを目的とする。
上記課題を解決するために、この発明の積層セラミック電子部品の製造方法は、セラミック積層体中に、複数の導体膜がセラミック層を介して積層され、かつ、セラミック層を介して対向する各導体膜が交互に、セラミック積層体の側面の一対の領域の異なる側に引き出され、前記一対の領域のそれぞれに配設された外部電極に電気的に接続された構造を有する電子部品の製造方法であって、
所定位置にスポット状に導体膜非形成領域を備えた導体膜を、薄膜形成法によりセラミックグリーンシートの一方主面に形成する工程と、
セラミックグリーンシートの一方主面に形成された前記導体膜非形成領域が一層おきに平面的に重なる位置にくるように前記セラミックグリーンシートを複数枚積層して、マザー積層体を形成する工程と、
前記マザー積層体を、平面方向から見て縦横方向に切断するに際し、縦方向の切断線と横方向の切断線が前記導体膜非形成領域において交わるように切断して、一対のコーナ部における一方のコーナ部には、前記導体膜が一層おきに引き出され、かつ、他方のコーナ部には、前記一方のコーナ部に引き出されていない方の導体膜が引き出された構造を有する個々のセラミック積層体に分割する工程と、
前記一対のコーナ部に引き出された前記導体膜の引出部と導通するように、前記セラミック積層体の前記一対のコーナ部に外部電極を形成する工程と
前記外部電極に撥水性を与えるための撥水処理を行う工程と、
前記撥水処理を行った後に、前記外部電極は被覆されずに露出し、前記導体膜は被覆されて外部に露出しないような態様で、前記セラミック積層体を絶縁性の被覆層で被覆する工程と
を具備することを特徴としている。
前記撥水処理は、外部電極に撥水性を付与する撥水めっきであることが好ましい。
また、この発明の他の積層セラミック電子部品の製造方法は、
セラミック積層体中に、複数の導体膜がセラミック層を介して積層され、かつ、セラミック層を介して対向する各導体膜が交互に、セラミック積層体の側面の一対の領域の異なる側に引き出され、前記一対の領域のそれぞれに配設された外部電極に電気的に接続された構造を有する電子部品の製造方法であって、
所定位置にスポット状に導体膜非形成領域を備えた導体膜を、薄膜形成法によりセラミックグリーンシートの一方主面に形成する工程と、
セラミックグリーンシートの一方主面に形成された前記導体膜非形成領域が一層おきに平面的に重なる位置にくるように前記セラミックグリーンシートを複数枚積層して、マザー積層体を形成する工程と、
前記導体膜非形成領域に、スルーホールを形成する工程と、
前記スルーホール内に露出した導体膜の引出部に撥水性を付与するための撥水処理を施す工程と、
前記マザー積層体を、平面方向から見て縦横方向に切断するに際し、縦方向の切断線と横方向の切断線が前記スルーホールにおいて交わるように切断して、一対のコーナ部における一方のコーナ部には、前記導体膜が一層おきに引き出され、かつ、他方のコーナ部には、前記一方のコーナ部に引き出されていない方の導体膜が引き出された構造を有する個々のセラミック積層体に分割する工程と、
撥水性を付与された、前記スルーホール内に露出した導体膜の引出部は被覆されずに露出するような態様で、前記セラミック積層体を絶縁性の被覆層で被覆する工程と、
前記一対のコーナ部に引き出された前記導体膜の引出部と導通するように、前記セラミック積層体の前記一対のコーナ部に外部電極を形成する工程と
を具備することを特徴としている。
このまた、この発明の他の積層セラミック電子部品の製造方法においても、前記撥水処理は、外部電極に撥水性を付与する撥水めっきであることが好ましい。
また、前記導体膜非形成領域を備えた導体膜を形成するにあたって、オイルマスク法により前記導体膜非形成領域を備えた導体膜を形成することができる。
この発明の積層セラミック電子部品の製造方法は、所定位置にスポット状に導体膜非形成領域を備えた導体膜をセラミックグリーンシートの一方主面に形成し、このセラミックグリーンシートを導体膜非形成領域が一層おきに平面的に重なる位置にくるように複数枚積層してマザー積層体を形成し、このマザー積層体を、平面方向から見て縦横方向に切断する際に、縦方向の切断線と横方向の切断線が導体膜非形成領域において交わるように切断して、一対のコーナ部における一方のコーナ部には、導体膜が一層おきに引き出され、かつ、他方のコーナ部には、上記一方のコーナ部に引き出されていない方の導体膜が引き出された構造を有する、個々のセラミック積層体に分割する工程と、導体膜の引出部と導通するように外部電極を形成する工程とを備えているので、内部電極の不要部分を除去したりすることを必要とせずに、効率よくセラミック層を介して対向する各導体膜を交互に、セラミック積層体の側面の一対の領域の異なる側に引き出すことが可能になる。
その結果、製品寸法に対して、内部電極の面積を大きくとることが可能になり、小型高特性の積層セラミック電子部品、例えば、小型大容量の積層セラミックコンデンサなどを効率よく製造することが可能になる。
また、この発明によれば、セラミックグリーンシートの一方主面のほぼ全面に導体膜が配設された状態のセラミックグリーンシートを取り扱うようにすることができるので、導体膜(電極)の形成の有無によるセラミックグリーンシートの面内の強度差をなくすことが可能になり、ハンドリングダメージを抑制して、信頼性の高いセラミック積層体を形成することが可能になる。
また、例えば、外部電極を形成した後に、外部電極は被覆されずに露出し、導体膜は被覆されて外部に露出しないような態様で、セラミック積層体の主要部を被覆層により被覆することにより、内部電極が外部電極を介さずに外部と導通してしまうことを防止して、信頼性の高い積層セラミック電子部品を得ることが可能になる。
また、例えば、外部電極を形成する前に、コーナ部に引き出された導体膜の引出部は露出し、かつ、コーナ部以外の領域からは導体膜が露出しないような態様で、セラミック積層体を絶縁性の被覆層により被覆した後、導体膜の引出部と導通するように外部電極を形成するようにした場合にも、信頼性の高い積層セラミック電子部品を得ることができる。
また、導体膜非形成領域を備えた導体膜を形成するにあたって、いわゆるオイルマスク法を用いて導体膜非形成領域を形成することにより、容易かつ、確実に導体膜非形成領域を備えた導体膜を形成することができる。
なお、オイルマスク法は、例えばフッ素系樹脂などを、セラミックグリーンシートの一方主面の導体膜非形成領域が形成されるべき位置に、インクジェットなどの方法でスポット状に印刷(塗布)してオイルマスクを形成し、その状態でセラミックグリーンシートの一方主面に薄膜形成法により成膜を行い、オイルマスクが施された領域を導体膜非形成領域とし、オイルマスクが施されていない領域に導体膜が形成されるようにする方法である。
なお、オイルマスク法により、導体膜非形成領域を備えた導体膜を有するセラミックグリーンシートを形成するにあたっては、上述の方法の他にも、オイルマスクをPETフィルムなどの基材上に形成し、その上から薄膜形成法により導体膜を成膜し、さらにその上にセラミックグリーンシートを成形する方法などが例示される。この方法によっても、導体膜非形成領域を備えた導体膜を一方主面に備えたセラミックグリーンシートを得ることができる。
また、オイルマスクは、厚みのある高弾性のフレキソ版を用いるフレキソ印刷法によっても形成することが可能である。
さらに、導体膜の導体膜非形成領域は、フォトリソグラフィーによるエッチングの方法によっても形成することも可能である。
また、例えば、セラミック積層体の、外部電極が形成されるコーナ部以外の領域を絶縁性の被覆層で被覆する場合、コーナ部に露出した導体膜の引出部に撥水性を付与した後、引出部に弾かれる性質を有する被覆層材料の塗布、または、被覆層材料への浸漬の方法によりセラミック積層体を被覆層により被覆する方法を適用することにより、効率よくセラミック積層体を被覆層で被覆することができる。
なお、導体膜の引出部に撥水性を持たせることにより、例えば、セラミック積層体を被覆層を構成する材料に浸漬して、引出部を露出させた状態で、セラミック積層体の全面あるいは所定の領域に、例えば30μm以下というような薄い被覆層を形成することができる。さらに、被覆層の構成材料を調整することにより10μm程度の均一な被覆層を形成することもできる。
また、この発明において、撥水性を有しているとは、被覆材を弾く作用を果たす性質を有していることを意味するものであり、この発明でいう撥水性とは、文字どおりの、水を弾くという意味での撥水性に限らず、例えば油性の被覆材を弾くことができるような撥油性などの意味をも含む概念である。
なお、具体的には、露出した導体膜の引出部に撥水めっき膜を形成する方法や、導体膜の引出部に金めっき膜を形成し、その表面にフッ素変性チオールを塗布して自己組織化膜を金めっき膜の表面に形成する方法などにより、導体膜の引出部に撥水性を付与することができる。
以下にこの発明の実施例を示して、この発明の特徴とするところをさらに詳しく説明する。
図1は、この発明の一実施例にかかる積層セラミック電子部品(この実施例では積層セラミックコンデンサ)の外観構成を示す斜視図、図2は導体膜である内部電極の引出部と外部電極との接続態様を示す図であって、(a)は一方のコーナ部で外部電極と導通する内部電極を示す図、(b)は他方のコーナ部で外部電極と導通する内部電極を示す図である。
また、図3は図1,2のA−A線断面図である。
この積層セラミックコンデンサ10においては、図1〜3に示すように、セラミック積層体1中に、複数の内部電極(導体膜)2がセラミック層3を介して積層されている。また、この複数の内部電極2(2a,2b)はセラミック積層体1の、互いに対角の位置にある一対のコーナ部4a,4bに引き出されている。
そして、複数の内部電極2(2a,2b)は交互に、セラミック積層体1の対角に位置する一対のコーナ部4a,4bの異なる側に引き出され、その引出部12(12a,12b)を介して、一対のコーナ部4a,4bに配設された外部電極5a,5bのいずれか一方に電気的に接続されている。また、セラミック積層体1の、外部電極5a,5bが配設されていない領域は、絶縁性の樹脂からなる被覆層6により被覆されており、内部電極2(2a,2b)の平面面積がセラミック積層体1の平面面積とほぼ同じ大きさであるにもかかわらず、内部電極2(2a,2b)が外部と短絡したりすることがないように構成されている。
次に、この積層セラミックコンデンサの製造方法について説明する。
(1)セラミックグリーンシート20の一方主面に、薄膜形成法により、所定位置にスポット状に導体膜非形成領域を備えた導体膜を形成する。
この実施例では、図4に示すように、セラミックグリーンシート20の一方主面の導体膜非形成領域13を形成すべき位置に、フッ素系樹脂をインクジェットなどの方法でスポット状に印刷(塗布)してオイルマスク11を形成し、その状態でセラミックグリーンシート20の一方主面の全面に、例えば、スパッタリング法などの薄膜形成法により導体膜を成膜して、オイルマスク11が施された領域を導体膜非形成領域13とする導体膜2を形成する。
なお、セラミックグリーンシートとしては、通常、PETフィルムなどのキャリアフィルムにより支持されたものを用いる。
また、この実施例1では、セラミックグリーンシート20の一方主面の導体膜非形成領域13を形成すべき位置に、フッ素系樹脂をスポット状に印刷(塗布)してオイルマスク11を形成するようにしているが、オイルマスクをPETフィルムなどの基材上に形成し、その上から薄膜形成法により導体膜を成膜し、さらにその上にセラミックグリーンシートを成形することにより、導体膜非形成領域を有する導体膜を一方主面に備えたセラミックグリーンシートを作製することも可能である。
(2)それから、セラミックグリーンシート20の一方主面に形成された導体膜2の導体膜非形成領域13が一層おきに平面的に重なる位置にくるように、隣接する各セラミックグリーンシート20(図5(a))を、図5(b)に示すように所定量だけ位置をずらして積層することによりマザー積層体14を形成する。
なお、セラミックグリーンシート20を積層する方法としては、キャリアフィルムから剥離した後、圧着する方法、あるいは、一枚ずつ圧着した後、キャリアフィルムを剥離し、これを繰り返す方法のいずれの方法を用いることも可能である。
また、セラミック積層体の上下両側に外装用シートを積層するにあたっては、上記セラミックグリーンシートを積層する工程で、同様にして積み重ねることも可能であり、また、上記セラミックグリーンシートの積層工程の終了後に、プレスで一体化することも可能である。
(3)それから、マザー積層体14を、平面方向から見て縦横方向に、所定の切断線L1,L2に沿って切断する(図6参照)。このとき、縦方向の切断線L1と横方向の切断線L2が導体膜非形成領域13の中央において交わるように切断する。
これにより、一対のコーナ4aおよび4bのうちの一方のコーナ部(例えば、4a)には、導体膜2(2a)が一層おきに引き出され、かつ、他方のコーナ部(例えば4b)には、一方のコーナ部4aに引き出されていない方の導体膜2(2b)が引き出された構造を有する個々のセラミック積層体に分割する(図1〜3参照)。
(4)次に、セラミック積層体1を所定の条件で焼成した後、コーナ部4a,4bに引き出された導体膜(内部電極2a,2b)の引出部12a,12bと導通するように外部電極5a,5bを形成する。
外部電極5a,5bは例えば、導電ペーストを塗布して焼き付ける方法などの周知の種々の方法で形成することができる。
(5)それから、外部電極5a,5bが形成された領域以外の領域を絶縁性の被覆層6により被覆する。これにより図1に示すような構造を有する積層セラミックコンデンサ10が得られる。
なお、セラミック積層体1を、被覆層6により被覆する方法としては、例えば、絶縁樹脂原料の溶剤溶液などに浸漬した後、絶縁樹脂を硬化させる方法などを適用することができる。
なお、被覆層6による被覆の方法により、外部電極5a,5bが被覆層6により被覆されてしまう場合があるが、その場合には、例えばサンドブラストなどの方法で、外部電極5a,5bの表面を露出させることができる。
また、被覆層6により外部電極5a,5bが被覆されないように、外部電極5a,5bに撥水めっきを施しておくことにより、ディッピングなどの方法で容易に被覆層を形成することができる。
また、マザー積層体を形成するにあたっては、導体膜の成膜、シート成形を繰り返す方法で必要積層数を得ることも可能であり、また、例えば、10層分を繰り返し積層したのち、これを打ち抜き、積層することにより必要積層数を得ることも可能である。
この実施例1の積層セラミック電子部品の製造方法によれば、導体膜がほぼ全面に配設されたセラミックグリーンシートが用いられることから、その強度が、導体膜を備えていないセラミックグリーンシート単体の場合に比べて約1.5倍に向上し、ハンドリングダメージを回避しつつ、厚みの薄いセラミックグリーンシートを取り扱うことが可能になる。具体的には、焼成前の厚みが0.8μmのセラミックグリーンシートを用いることが可能になる。
また、得られた積層セラミックコンデンサについてみると、焼成後の導体膜(内部電極)の厚みが0.6μmの積層セラミックコンデンサを得ることが可能になる。
上述のように、この実施例1の方法によれば、いわゆる多数個取りの方法により、製品寸法の平面面積と内部電極の面積がほぼ同じで、小型大容量の積層セラミックコンデンサを効率よく製造することができる。
本願発明の他の実施例にかかる積層セラミックコンデンサの製造法について説明する。
(1)まず、上記実施例1の(1),(2)で説明した方法と同じ方法で、マザー積層体14を形成する。
(2)それから、図7,図8に示すように、上述の導体膜非形成領域13に、該導体膜非形成領域13よりも一回り小さな径のスルーホール23(23a,23b)を形成する。
このとき、図8に示すように、導体膜2(2a,2b)は一層おきに、一対のスルーホール23(23a,23b)の内周面に露出し、一対のスルーホール23(23a,23b)どうしでは、その内周面にそれぞれに異なる導体膜2(2aまたは2b)が露出する。
(3)そして、露出した導体膜2の引出部12(12a,12b)に、撥水めっきを行うことにより撥水性を付与する。
この実施例2では、フッ素系高分子のエマルジョンとNiを含むめっき浴にセラミック積層体を積層して、Ni金属とともに、フッ素系高分子を共析させることにより撥水性を付与する方法を用いて撥水めっきを行い、引出部12a,12bに撥水性を付与した。
フッ素系高分子としては、ポリテトラフルオロエチレン(PTFE)、ポリパーフルオロアルコキシブタジエン(PFA)、ポリフルオロビニリデンなどを単独で、あるいは、これらを組み合わせて用いることができる。撥水めっき膜の厚さは、1μm〜5μm程度であれば、この発明において必要とされる撥水性を十分に確保することができる。
なお、撥水めっき膜の厚さが1μm未満になると、撥水性が不十分になり、引出部が被覆層により被覆されてしまう場合が生じるため好ましくない。また、撥水めっき膜が5μmを超えると、撥水性としては十分であるが、厚みが1μm以下の導体膜(内部電極)に適用することが困難になるため好ましくない。
また、導体膜の引出部に金めっきを施し、形成された金めっき膜の表面にフッ素変性チオールを塗布することによっても引出部に撥水性をもたらすことができる。
(4)次に、マザー積層体14を、平面方向から見て縦横方向に、所定の切断線L1,L2に沿って切断する。このとき、縦方向の切断線L1と横方向の切断線L2が導体膜非形成領域13に形成されたスルーホール23において交わるように切断して、個々のセラミック積層体1に分割する。
(5)そして、分割されたセラミック積層体1を、撥水性を有する引出部12(12a,12b)に弾かれる材料からなる被覆層により被覆して、図9に示すように、一対のコーナ部4a,4bに引出部12(12a,12b)が露出し、他の領域が被覆層6により被覆された構造を有する被覆セラミック積層体11を形成する。
なお、この実施例では、セラミックスラリーに浸漬して、引出部12(12a,12b)が露出し、他の領域がセラミック層からなる被覆層6(6a)により被覆された被覆セラミック積層体11を形成する。
(6)この被覆セラミック積層体を一体的に焼成した後、引出部12(12a,12b)が露出した被覆セラミック積層体11の一対のコーナ部4a,4bに、引出部12a,12bと導通するように外部電極形成用の導電ペーストを塗布し、焼き付けることにより、外部電極5a,5bを形成する。これにより、図10に示すような構造を有する積層セラミックコンデンサが得られる。
この実施例2の方法によれば、一度の熱処理により、セラミック積層体1の焼成と外部電極5a,5bの焼付けとを同時に行うことが可能になり、製造プロセスの簡略化を図ることができる。
なお、露出した導体膜の引出部に撥水性を付与する方法としては、引出部に撥水めっき膜を形成する方法に限らず、導体膜の引出部に金めっき膜を形成し、その表面にフッ素変性チオールを塗布して自己組織化膜を金めっき膜の表面に形成する方法などを適用することも可能である。
また、上記実施例では、積層セラミックコンデンサを例にとって説明したが、この発明は、LC複合部品など、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することが可能である。
また、上記実施例では、対角位置にある一対のコーナ部に導体部を引き出すようにしているが、対角位置ではなく、同一側の一対のコーナ部に導体部を引き出すようにすることも可能である。
この発明は、その他の点においても上記実施例に限定されるものではなく、導体膜(内部電極)の積層数、導体膜非形成領域の具体的な形成方法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
上述のように、この発明によれば、内部電極の面積を製品寸法の平面面積とほぼ同一とすることが可能で、小型高特性の積層セラミック電子部品を効率よく製造することが可能になり、例えば、積層セラミックコンデンサの場合には、小型大容量化を実現することができる。
したがって、この発明は、積層セラミックコンデンサや積層LC複合部品などの積層セラミック電子部品、その製造に関する技術分野に広く利用することが可能である。
この発明の実施例1にかかる積層セラミック電子部品(積層セラミックコンデンサ)の構成を示す斜視図である。 この発明の実施例1にかかる積層セラミックコンデンサの、内部電極の引出部と外部電極との接続態様を示す図であって、(a)は一方のコーナ部で外部電極と導通する内部電極を示す図、(b)は他方のコーナ部で外部電極と導通する内部電極を示す図である。 図1〜3のA−A線断面図である。 この発明の実施例1にかかる積層セラミックコンデンサの製造工程においてセラミックグリーンシートに、導体膜非形成領域を備えた導体膜を形成する方法を説明する図である。 (a),(b)は、この発明の実施例1にかかる積層セラミックコンデンサの製造工程においてセラミックグリーンシートを積層する方法を説明する図である。 この発明の実施例1にかかる積層セラミックコンデンサの製造工程でマザー積層体を切断する方法を説明する図である。 この発明の実施例2にかかる積層セラミックコンデンサの製造方法の一工程で、導体膜非形成領域にそれよりも径の小さいスルーホールを形成した状態を示す平面図である。 この発明の実施例2にかかる積層セラミックコンデンサの製造方法の一工程で、導体膜非形成領域にそれよりも径の小さいスルーホールを形成した状態を模式的に示す正面断面図である。 この発明の実施例2にかかる積層セラミックコンデンサの製造方法の一工程で形成した被覆セラミック積層体を示す断面図である。 この発明の実施例2にかかる積層セラミックコンデンサの製造方法により製造した積層セラミックコンデンサを示す断面図である。
1 セラミック積層体
2(2a,2b) 内部電極(導体層)
3 セラミック層
4a,4b コーナ部
5a,5b 外部電極
6 被覆層
10 積層セラミックコンデンサ
11 オイルマスク
12(12a,12b) 内部電極(導体層)の引出部
13 導体膜非形成領域
14 マザー積層体
20 セラミックグリーンシート
23(23a,23b) スルーホール
L1,L2 切断線

Claims (5)

  1. セラミック積層体中に、複数の導体膜がセラミック層を介して積層され、かつ、セラミック層を介して対向する各導体膜が交互に、セラミック積層体の側面の一対の領域の異なる側に引き出され、前記一対の領域のそれぞれに配設された外部電極に電気的に接続された構造を有する電子部品の製造方法であって、
    所定位置にスポット状に導体膜非形成領域を備えた導体膜を、薄膜形成法によりセラミックグリーンシートの一方主面に形成する工程と、
    セラミックグリーンシートの一方主面に形成された前記導体膜非形成領域が一層おきに平面的に重なる位置にくるように前記セラミックグリーンシートを複数枚積層して、マザー積層体を形成する工程と、
    前記マザー積層体を、平面方向から見て縦横方向に切断するに際し、縦方向の切断線と横方向の切断線が前記導体膜非形成領域において交わるように切断して、一対のコーナ部における一方のコーナ部には、前記導体膜が一層おきに引き出され、かつ、他方のコーナ部には、前記一方のコーナ部に引き出されていない方の導体膜が引き出された構造を有する個々のセラミック積層体に分割する工程と、
    前記一対のコーナ部に引き出された前記導体膜の引出部と導通するように、前記セラミック積層体の前記一対のコーナ部に外部電極を形成する工程と、
    前記外部電極に撥水性を与えるための撥水処理を行う工程と、
    前記撥水処理を行った後に、前記外部電極は被覆されずに露出し、前記導体膜は被覆されて外部に露出しないような態様で、前記セラミック積層体を絶縁性の被覆層で被覆する工程と
    を具備することを特徴とする積層セラミック電子部品の製造方法。
  2. 前記撥水処理が、外部電極に撥水性を付与する撥水めっきであることを特徴とする請求項1記載の積層セラミック電子部品の製造方法。
  3. セラミック積層体中に、複数の導体膜がセラミック層を介して積層され、かつ、セラミック層を介して対向する各導体膜が交互に、セラミック積層体の側面の一対の領域の異なる側に引き出され、前記一対の領域のそれぞれに配設された外部電極に電気的に接続された構造を有する電子部品の製造方法であって、
    所定位置にスポット状に導体膜非形成領域を備えた導体膜を、薄膜形成法によりセラミックグリーンシートの一方主面に形成する工程と、
    セラミックグリーンシートの一方主面に形成された前記導体膜非形成領域が一層おきに平面的に重なる位置にくるように前記セラミックグリーンシートを複数枚積層して、マザー積層体を形成する工程と、
    前記導体膜非形成領域に、スルーホールを形成する工程と、
    前記スルーホール内に露出した導体膜の引出部に撥水性を付与するための撥水処理を施す工程と、
    前記マザー積層体を、平面方向から見て縦横方向に切断するに際し、縦方向の切断線と横方向の切断線が前記スルーホールにおいて交わるように切断して、一対のコーナ部における一方のコーナ部には、前記導体膜が一層おきに引き出され、かつ、他方のコーナ部には、前記一方のコーナ部に引き出されていない方の導体膜が引き出された構造を有する個々のセラミック積層体に分割する工程と、
    撥水性を付与された、前記スルーホール内に露出した導体膜の引出部は被覆されずに露出するような態様で、前記セラミック積層体を絶縁性の被覆層で被覆する工程と、
    前記一対のコーナ部に引き出された前記導体膜の引出部と導通するように、前記セラミック積層体の前記一対のコーナ部に外部電極を形成する工程と
    を具備することを特徴とする積層セラミック電子部品の製造方法。
  4. 前記撥水処理が、外部電極に撥水性を付与する撥水めっきであることを特徴とする請求項3記載の積層セラミック電子部品の製造方法。
  5. オイルマスク法により前記導体膜非形成領域を備えた前記導体膜を形成することを特徴とする請求項1〜のいずれかに記載の積層セラミック電子部品の製造方法。
JP2007100402A 2007-04-06 2007-04-06 積層セラミック電子部品およびその製造方法 Active JP4992523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007100402A JP4992523B2 (ja) 2007-04-06 2007-04-06 積層セラミック電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007100402A JP4992523B2 (ja) 2007-04-06 2007-04-06 積層セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008258481A JP2008258481A (ja) 2008-10-23
JP4992523B2 true JP4992523B2 (ja) 2012-08-08

Family

ID=39981738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007100402A Active JP4992523B2 (ja) 2007-04-06 2007-04-06 積層セラミック電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP4992523B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376839B1 (ko) 2012-10-12 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터
KR101422934B1 (ko) * 2012-11-29 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
KR20140071724A (ko) * 2012-12-04 2014-06-12 삼성전기주식회사 적층 세라믹 전자부품
KR101376925B1 (ko) * 2012-12-10 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101376921B1 (ko) * 2012-12-11 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101422945B1 (ko) 2012-12-11 2014-07-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101412842B1 (ko) 2012-12-12 2014-06-27 삼성전기주식회사 적층 세라믹 전자부품
KR101422949B1 (ko) 2012-12-12 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
KR101548859B1 (ko) * 2014-02-26 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP6359893B2 (ja) * 2014-06-27 2018-07-18 太陽誘電株式会社 積層コンデンサ及びその製造方法
JP6672786B2 (ja) 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
KR20170078136A (ko) 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
JP2022170162A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196981A (ja) * 1984-03-21 1985-10-05 Nec Corp 電歪効果素子の製造方法
JPS61234580A (ja) * 1985-04-11 1986-10-18 Jgc Corp 積層型電歪あるいは圧電素子
JPH08279436A (ja) * 1991-05-15 1996-10-22 Ceratec Co Ltd 電子素子用セラミック積層体
JP3292009B2 (ja) * 1995-10-20 2002-06-17 株式会社村田製作所 電極一体型グリーンシート及び積層セラミック電子部品の製造方法
JP3067698B2 (ja) * 1997-06-27 2000-07-17 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP4030180B2 (ja) * 1998-03-16 2008-01-09 Tdk株式会社 セラミックス複合積層部品
JPH11340085A (ja) * 1998-05-28 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
JP4573956B2 (ja) * 2000-06-30 2010-11-04 京セラ株式会社 積層型電子部品およびその製法
JP2003109841A (ja) * 2001-10-01 2003-04-11 Murata Mfg Co Ltd 積層型電子部品の製造方法
JP2003234241A (ja) * 2002-02-06 2003-08-22 Toyo Metallizing Co Ltd 電子部品用金属膜転写フィルム

Also Published As

Publication number Publication date
JP2008258481A (ja) 2008-10-23

Similar Documents

Publication Publication Date Title
JP4992523B2 (ja) 積層セラミック電子部品およびその製造方法
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
JP6665838B2 (ja) インダクタ部品
JP5590054B2 (ja) 積層セラミック電子部品の製造方法
JP5590055B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP6520861B2 (ja) 電子部品
JP6927544B2 (ja) 薄膜キャパシター及びその製造方法
KR102543312B1 (ko) 적층 세라믹 콘덴서
KR102415350B1 (ko) 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조 방법
WO2014104061A1 (ja) 積層セラミック電子部品及び該積層セラミック電子部品の製造方法
US20170301453A1 (en) Coil electronic component
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
US20090025195A1 (en) Method of manufacturing capacitor-embedded PCB
JP6086269B2 (ja) セラミック電子部品およびその製造方法
JP2009239204A (ja) 電子部品の製造方法
JP5259107B2 (ja) 積層セラミック電子部品およびその製造方法
JP2006121046A (ja) 回路基板
JP2000331865A (ja) 積層セラミックコンデンサ及びその製造方法
WO2018163859A1 (ja) 多層基板、電子機器および多層基板の製造方法
JP2007053206A (ja) 電子部品及びその製造方法
JP2005327999A (ja) 積層セラミックコンデンサ
JP5879913B2 (ja) セラミック電子部品の製造方法
JP2021111661A (ja) 電子部品の製造方法
JP5006510B2 (ja) 積層セラミック電子部品の製造方法
JP7435528B2 (ja) インダクタ部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4992523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150