JP4030180B2 - セラミックス複合積層部品 - Google Patents

セラミックス複合積層部品 Download PDF

Info

Publication number
JP4030180B2
JP4030180B2 JP08505998A JP8505998A JP4030180B2 JP 4030180 B2 JP4030180 B2 JP 4030180B2 JP 08505998 A JP08505998 A JP 08505998A JP 8505998 A JP8505998 A JP 8505998A JP 4030180 B2 JP4030180 B2 JP 4030180B2
Authority
JP
Japan
Prior art keywords
varistor
layer
dielectric layer
oxide
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08505998A
Other languages
English (en)
Other versions
JPH11265807A (ja
Inventor
智浩 曽我部
薫里 増宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP08505998A priority Critical patent/JP4030180B2/ja
Publication of JPH11265807A publication Critical patent/JPH11265807A/ja
Application granted granted Critical
Publication of JP4030180B2 publication Critical patent/JP4030180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、2つ以上の機能部品を積層したセラミックス複合積層部品に関する。
【0002】
【従来の技術】
近年、MPUなどの半導体素子および半導体回路とその応用製品の急速な発展に伴い、パーソナルコンピュータ、計測、家電、通信機、電力機器等における半導体素子、半導体回路の使用が普及し、これらの機器の小型化、高性能化が急速に進展している。しかし、このような進歩にもかかわらず、これらの機器やその部品の耐電圧、耐サージ、耐ノイズ性能は十分なものとはいえなかった。このため、これらの機器や部品を異常なサージやノイズから保護することや、回路電圧を安定化することが極めて重要な課題になってきている。これらの課題の解決のために、電圧非直線性が極めて大きく、エネルギー耐量、サージ耐量が大きく、寿命特性に優れ、しかも安価な電圧非直線性抵抗体素子(バリスタ)の開発が要請されてきている。
【0003】
従来、一般に用いられているバリスタは、チタン酸ストロンチウム(SrTiO3)、酸化亜鉛(ZnO)等を主成分とするものである。中でも酸化亜鉛を主成分とするバリスタ(以下、酸化亜鉛バリスタという)は、一般に制限電圧が低く、電圧非直線係数が大きいなどの特徴を有している。そのため、半導体素子のような過電流耐量の小さなもので構成される機器の過電圧に対する保護に適している。
【0004】
しかし、酸化亜鉛バリスタ単体で全てのノイズを吸収できるわけではない。酸化亜鉛バリスタは、その特性の発現メカニズムゆえに、立ち上がりの速いノイズ、例えば10ns以下の短い波長のノイズに対しては効果がなく、静電気対策部品として十分とはいえない。従来、このような短い波長のノイズを吸収するためにコンデンサと抵抗との組み合わせが使用されている。しかし、コンデンサと抵抗との組み合わせには電圧制限能力がないため、過電圧がかかりコンデンサや回路を破壊してしまうという問題がある。また、サージ吸収能力もないため、雷サージなどの大きなサージ電流に対しても無効である。
【0005】
立ち上がりの速いノイズと過電流との両者に対応するために、従来、バリスタとコンデンサとを並列接続して実装することが行われている。しかし、このように各素子を単体でプリント配線基板上に実装するためには、各素子ごとに電極の形成、リード線のハンダ付け、樹脂封止が必要であり、また、リード線をプリント配線基板の孔に差し込んでハンダ付けを行う必要もある。したがって、酸化亜鉛バリスタおよびコンデンサそれぞれの長所を活かし、かつ小型化、薄型化が可能な複合機能素子が望まれていた。
【0006】
これに対し、例えば特開昭63−32911号公報では、バリスタとコンデンサとを一体化した構造のノイズ吸収素子を提案している。このノイズ吸収素子は、バリスタ用材料と電極とからなる第1の積層体と、コンデンサ用材料と電極とからなる第2の積層体とを一体に形成したものであり、バリスタおよびコンデンサ両者の特徴を活かす構造となっている。同公報には、バリスタ用材料としてZnOにBi23を少量添加したものやTiO2にSb23等の半導体元素を少量添加したものが開示され、コンデンサ用材料としてBaTiO3が開示されている。しかし、同公報に開示されたバリスタ用材料とコンデンサ用材料との組み合わせでは、両材料の熱収縮曲線が大きく異なることから、同時焼成の際に著しい反りが生じて外観の点で製品化が不可能となったり、密着性の悪さによって剥離が促進されたり、バリスタ用材料とコンデンサ用材料との界面付近に大きな内部応力が発生してクラックやデラミネーションの原因となったりする。
【0007】
また、特開平1−283915号公報にも、上記特開昭63−32911号公報と同様に、バリスタとコンデンサとを一体化した構造の多層デバイスが記載されているが、この多層デバイスにおいてもバリスタ材料とコンデンサ材料との熱膨張係数の違いによる大きな内部応力の発生が問題となる。
【0008】
【発明が解決しようとする課題】
本発明の目的は、2つ以上のセラミックス部品を積層したセラミックス複合積層部品、例えばバリスタ部とコンデンサ部とを積層一体化したセラミックス複合積層部品において、クラックやデラミネーションの発生を抑えることである。
【0009】
【課題を解決するための手段】
上記目的は、下記(1)または(2)のいずれかの構成により達成される。
(1) バリスタ層と誘電体層とを有し、
このバリスタ層および誘電体層のうちのより低い方の比抵抗よりも高い比抵抗をもつバッファ層を有するセラミックス複合積層部品であって、
誘電体層は、酸化チタンを主成分とするか、LaおよびTiを含む酸化物を主成分として含有し、
バッファ層は、バリスタ層を構成する酸化物および/または誘電体層を構成する酸化物を主成分として含有し、
バリスタ層は、酸化亜鉛を含有し、
前記誘電体層は前記主成分に加えさらに硼珪酸ガラスを1〜8wt%、酸化ジルコニウムをZrO2 換算で3〜10wt%含有するセラミックス複合積層部品。
(2) 前記バッファ層は前記主成分に加えさらにLi,Na,K,Rb,Cs,Cu,AgおよびTbの1種または2種以上を0.01〜0.2wt%含有するセラミックス複合積層部品。
【0010】
【作用】
本発明のセラミックス複合積層部品は、誘電体層にガラスおよびZrO2 を添加することにより、収縮開始温度を低温側にシフトすることができ、バリスタの収縮温度曲線に合わせることができる。誘電体層にホウケイ酸ガラスを1〜8wt%、ZrO2 を3〜10wt%添加することにより、バリスタ材料を含有する層と誘電体材料を含有する層界面でのクラック等の発生を大幅に低減することができる。
【0011】
また、バリスタ材料を含有する層と誘電体材料を含有する層の間に、バリスタ層および誘電体層のうちのより低い比抵抗より高い比抵抗を有するバッファ層を設けることにより、特性劣化を防ぐことができる。
【0012】
さらに、誘電体層からバリスタ材料を含有するバッファ層に拡散してドナーとして働く3価のBを補償するために、アクセプターとして働く1価のLi,Na,K,Rb,Cs,Cu,AgおよびTbの1種または2種以上をバッファ層に添加することにより、リーク電流、 tanδを低減することができ、バリスタ特性を向上することができる。
【0013】
【発明の実施の形態】
本発明のセラミックス複合積層部品は、バリスタ層と誘電体層の間にバリスタ層の比抵抗および誘電体層の比抵抗のうち、より低い方よりも比抵抗の高いバッファ層を有するセラミックス複合積層部品であって、誘電体層は、TiO2 またはL2Ti27 を含有し、バッファ層は、バリスタ層を構成する酸化物および/または誘電体層を構成する酸化物を含有し、バリスタ層は、ZnOを含有し、前記誘電体層はさらにホウケイ酸ガラスを1〜8wt%、ZrO2 を3〜10wt%含有する。
【0014】
素子構造
本発明のセラミックス複合積層部品の構成例を、図1に示す。同図に示されるセラミックス複合積層部品は、バリスタ部2とコンデンサ部3と、これらの間にバッファ層5とが積層された素子本体10と、この素子本体の外面に形成された一対の端子電極41、42とを有する。
【0015】
バリスタ部2には、バリスタ内部電極21に挟まれたバリスタ層22が少なくとも1層存在する。バリスタ層を挟む一対のバリスタ内部電極は、素子本体の対向する側面にそれぞれ露出し、各側面に形成された端子電極に接続されている。一方、コンデンサ部3には、コンデンサ内部電極31に挟まれた誘電体層32が少なくとも1層存在する。誘電体層を挟む一対のコンデンサ内部電極は、バリスタ内部電極と同様に素子本体の前記対向する側面にそれぞれ露出し、前記各側面に形成された端子電極に接続され、バリスタ部とコンデンサ部とが電気的に並列に接続された状態となっている。
【0016】
なお、バリスタ部とコンデンサ部とのバッファ層を挟んで隣り合うバリスタ内部電極とコンデンサ内部電極とは、これらが同電位となるように配置し、両部の界面に電界が加わらないようにする。
【0017】
バリスタ層
バリスタ層は、酸化亜鉛を主成分とし、ランタニドから選択される元素の酸化物の少なくとも1種を副成分として含有する。ランタニドとしては、La、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuが好ましい。ランタニドを2種以上用いるときの混合比は任意である。
【0018】
本明細書では、バリスタ層中や誘電体層中の酸化物の含有量を、以下に述べるように化学量論組成の酸化物に換算して表す。
【0019】
酸化亜鉛のZnO換算含有量は、好ましくは80wt%以上、より好ましくは85〜99wt%である。酸化亜鉛が少なすぎると、高温高湿雰囲気中での負荷寿命試験において劣化しやすくなる。
【0020】
ランタニド酸化物の含有量は、好ましくは0.05〜8wt%である。含有量が少なすぎると電圧非直線性が悪くなり、含有量が多すぎるとエネルギー耐量が小さくなる。なお、ランタニド酸化物の含有量は、ランタニドをRとしたときR23 に換算して表す。ただし、Pr酸化物については、Pr611に換算して表す。
【0021】
バリスタ層には、少なくとも酸化亜鉛とランタニド酸化物とが含有される必要があるが、ランタニド酸化物以外の副成分も必要に応じて添加することが好ましい。酸化亜鉛を主成分とするバリスタ層に添加される副成分については、例えば、本願出願人による特開平7−201531号公報等に開示されており、本発明におけるバリスタ層にも、従来から知られている好ましい組成を使用することができる。
【0022】
以下、ランタニド酸化物以外の副成分の具体例を説明する。
副成分には、Co酸化物が含まれることが好ましい。Co酸化物のCo34 換算含有量は、好ましくは0.1〜10wt%である。含有量が少なすぎると電圧非直線性が悪くなり、含有量が多すぎるとエネルギー耐量が小さくなる。
【0023】
副成分には、III b族元素のうちB、Al、GaおよびInの各酸化物の少なくとも1種が含まれることが好ましい。これらの酸化物の総含有量は、それぞれをB23 、Al23 、Ga23 およびIn23 に換算して、好ましくは1×10-4〜1×10-1wt%である。含有量が少なすぎると制限電圧が大きくなりすぎ、含有量が多すぎるとリーク電流が多くなってしまう。
【0024】
副成分には、Pb酸化物が含まれていてもよい。Pb酸化物は、エネルギー耐量を向上させる。Pb酸化物のPbO換算含有量は、好ましくは2wt%以下、より好ましくは1wt%以下である。含有量が多すぎると、エネルギー耐量がかえって低下してしまうことがある。
【0025】
副成分には、V、Ge、NbおよびTaの各酸化物の少なくとも1種および/またはBi酸化物が含まれていてもよい。V、Ge、NbおよびTaの各酸化物の総含有量は、それぞれをV25 、GeO2 、Nb25 およびTa25 に換算して、好ましくは0.2wt%以下であり、後者のBi25 換算含有量は、好ましくは0.5wt%以下である。これらの添加による効果は電圧非直線係数の向上であるが、これらの含有量が多すぎると電圧非直線係数がかえって低下してしまうことがある。
【0026】
副成分には、CrおよびSiの各酸化物の少なくとも1種が含まれていてもよい。Cr酸化物のCr23 換算含有量は、0.01〜1wt%、Si酸化物のSiO2 換算含有量は、好ましくは0.001〜0.5wt%である。
【0027】
副成分には、Ia族元素のうちK、RbおよびCsの各酸化物の少なくとも1種が含まれていてもよい。これらをそれぞれK2 O、Rb2 OおよびCs2 Oに換算したときの総含有量は、好ましくは0.01〜1wt%である。
【0028】
副成分には、IIa族元素のうちMg、Ca、SrおよびBaの各酸化物の少なくとも1種が含まれていてもよい。これらをそれぞれMgO、CaO、SrOおよびBaOに換算したときの総含有量は、好ましくは0.01〜4wt%である。
【0029】
バリスタ層の厚さおよび積層数(バリスタ内部電極間に存在する数)は特に限定されず、要求されるバリスタ特性に応じ適宜設定すればよいが、厚さは、通常、一層当たり5〜200μm 、好ましくは10〜100μm であり、積層数は、通常、1〜30、好ましくは10〜20である。
【0030】
誘電体層
誘電体層は、酸化チタンを主成分とするか、LaおよびTiを含む酸化物を主成分とする。具体的には、TiO2 またはLa2 Ti27 を中心とする組成の酸化物が好ましい。主成分をLa23 およびTiO2 に換算すると、TiO2 の含有量は好ましくは1wt%以上、より好ましくは20wt%以上であり、また、100wt%以下、好ましくは80wt%以下、より好ましくは50wt%以下である。なお、La2 Ti27 中のTiO2 量は28.17wt%、La23 量は71.83wt%である。主成分酸化物の含有量は、誘電体層全体の好ましくは70wt%以上、より好ましくは90wt%以上、さらに好ましくは97wt%以上である。
【0031】
誘電体層には、上記主成分以外に各種の副成分が含まれていてもよい。副成分としては、酸化マンガンが好ましい。酸化マンガンは、コンデンサ部の容量の温度特性を向上させるために添加される。なお、本発明の素子は、通常、−55〜125℃程度の温度範囲での使用が可能である。酸化マンガンのMnO換算含有量は、好ましくは3wt%以下、より好ましくは0.1〜3wt%である。
【0032】
誘電体層には、上記主成分および副成分の他に、ガラスが含まれる。このガラスは、誘電体層焼成時の熱収縮曲線を低温側にシフトさせ、バリスタ層焼成時の熱収縮曲線に近似させるために、ガラス粉末を誘電体原料と混合して焼成した結果、誘電体層中に存在するものである。
【0033】
ガラス組成は、上述したような熱収縮曲線の制御が可能な硼珪酸ガラスを用いる。硼珪酸ガラスとしては、酸化亜鉛を含む硼珪酸亜鉛系ガラスが好ましい。酸化亜鉛を含有するガラスを用いることにより、隣接するバッファ層とのなじみが良好となる。ガラス中の酸化亜鉛含有量は、ZnO換算で20〜70wt%であることが好ましい。
【0034】
ガラスの軟化点は、好ましくは400〜800℃である。
【0035】
誘電体層のガラス含有量は、前記主成分を100としたとき1〜8wt%、好ましくは2〜6wt%である。含有量が少なすぎるとガラス添加による効果が不十分となり、含有量が多すぎると良好なコンデンサ特性が得られにくくなる。この範囲内で硼珪酸ガラスを添加することにより、誘電体層の熱収縮曲線をバリスタ層のそれに十分に近似させることが可能となる。
【0036】
さらに誘電体層は酸化ジルコニウムをZrO2 換算で、前記主成分を100としたとき3〜10wt%、好ましくは3〜6wt%含有する。酸化ジルコニウムを前記範囲で含有することにより、バッファ層と誘電体層界面でのクラックの発生等を防止することができる。
【0037】
誘電体層の厚さおよび積層数(コンデンサ内部電極間に存在する数)は特に限定されず、要求されるコンデンサ特性に応じ適宜設定すればよいが、厚さは、通常、一層当たり1〜20μm 、好ましくは5〜10μm であり、積層数は、通常、1〜50、好ましくは10〜20である。
【0038】
内部電極
バリスタ内部電極およびコンデンサ内部電極は、バリスタ層および誘電体層と同時に焼成される。このため、内部電極に用いる導電性材料は、Ag、Ag合金、Pd等、従来の積層型チップコンデンサに用いられているものから適宜選択すればよい。Ag合金としては、例えばAg−Pd、Ag−Pt、Ag−Pd−Ptなどが好ましい。バリスタ内部電極とコンデンサ内部電極とには、通常、同じ導電性材料を用いればよい。
内部電極の厚さは、通常、1〜5μm とする。
【0039】
端子電極
端子電極には、内部電極の説明において挙げた導電性材料から適当なものを選択して用いればよいが、端子電極は、通常、素子本体焼成後に形成するので低温での焼成が可能である。このため、端子電極には低温で焼成する必要のあるAg系導電性材料を用いることができる。
【0040】
端子電極の厚さは、好ましくは30〜60μm である。
【0041】
本発明の素子を表面実装部品として用いる場合、配線基板上にハンダ付けされるので、端子電極表面には、ハンダ濡れ性やハンダくわれ性を改善するためにめっき膜を設けることが好ましい。このようなめっき膜としては、Sn膜やSn−Pb膜が好ましい。また、SnやSn−Pbをめっきする際の端子電極のAgくわれを防止するために、これらのめっき膜の下地として、端子電極表面にNiやCuのめっき膜を設けておくことが好ましい。
【0042】
バッファ層
バリスタ部とコンデンサ部との間には、図1に示されるようにバッファ層5が設けられる。このバッファ層は、バリスタ層の比抵抗および誘電体層の比抵抗のうち、より低い方よりも高い比抵抗を有し、好ましくはバリスタ層および誘電体層の各比抵抗よりも高い比抵抗を有する。バッファ層を設ける理由は、以下のとおりである。
【0043】
上記組成のバリスタ層と誘電体層とを同時焼成すると、焼成時に両層の界面付近で元素の相互拡散が生じる。具体的には、誘電体層からは主として副成分、特にMnが拡散し、バリスタ層からも主として副成分、特にCo、Cr、ランタニド(特にPr)が拡散する。この拡散により両層の界面付近、特にバリスタ層の前記界面付近の比抵抗が低下し、これにより低比抵抗領域が形成される。この低比抵抗領域は、本来のバリスタ層よりも比抵抗が低いため、短絡が生じることになり、漏洩電流の増大、電圧非直線係数の低下を招く。これに対し、上記バッファ層を設ければ、元素の相互拡散が生じても低比抵抗領域が形成されることはないので、素子特性の劣化を防止できる。
【0044】
バッファ層の構成材料は、焼成後の比抵抗が上記関係を満足するものであれば特に限定されず、マグネシア、ムライト、チタニア等の各種絶縁材を用いることができる。しかし、バリスタ層および誘電体層に対する密着性や熱収縮曲線の整合などを考慮し、好ましくはバリスタ層を構成する酸化物および/または誘電体層を構成する酸化物を主成分とするものを用いる。そして、一般にバリスタ層が誘電体層よりも比抵抗が低く、また、上記元素拡散による比抵抗低下がバリスタ層のほうが大きいことから、より好ましくはバリスタ層構成酸化物を主成分とする酸化物からバッファ層を構成する。
【0045】
バリスタ層構成酸化物を主成分とするバッファ層の仕込み組成(原料組成)は、焼成後に高比抵抗が得られるようにバリスタ層の副成分含有量を適宜変更したものとすればよい。具体的には、仕込み組成中における副成分、特にCo、Cr、ランタニド(特にPr)について、酸化物換算の総含有量を、バリスタ層のそれの好ましくは1.2〜5倍、より好ましくは1.5〜3倍とし、さらに好ましくは、これら各酸化物単独についてもこのような範囲で過剰とする。ただし、副成分構成元素のうちAlは、ドナーとして働き比抵抗を下げるため、バッファ層には添加しない。過剰に添加された副成分元素は、主として粒界に存在して焼成時の結晶粒成長を抑えるとともに電位障壁となり、比抵抗を上昇させる。また、焼成により元素拡散が生じた後でも、バッファ層には十分な副成分が残存しているので、焼成後の比抵抗をバリスタ層のそれよりも高くすることができる。また、バッファ層にはAlが含まれないため、これによっても比抵抗が高くなる。
【0046】
さらにバッファ層にはLi,Na,K,Rb,Cs,Cu,AgおよびTbの1種または2種以上を、それぞれLi2O,Na2O,K2O,Rb2O,Cs2O,Cu2O,Ag2OおよびTb23 換算で、前記主成分を100としたとき好ましくは0.01〜0.2wt%、より好ましくは0.01〜0.2wt%含有する。これらの元素を含有させることにより、誘電体層に添加した硼珪酸ガラスによる弊害を抑制することができる。すなわち、誘電体層からバッファ層に拡散したドナーとして作用する3価のBを、アクセプターとして補償させることができる。これにより、硼珪酸ガラスの添加で劣化する傾向にある電気的特性が補償される。
【0047】
バッファ層の厚さは特に限定されず、バリスタ層および誘電体層からの元素の拡散が互いの層に実質的に影響を与えない程度の厚さとすればよいが、好ましくは1μm 以上、より好ましくは5μm 以上である。バッファ層の厚さの上限は特にないが、バッファ層の厚さは一般に100μm を超える必要はなく、通常、80μm 以下で十分である。なお、バッファ層のうち、組成系の異なる隣接層から元素が拡散してきた領域(以下、元素拡散領域という)の厚さは、通常、1〜50μm 程度となる。元素拡散領域は、EPMA(電子線プローブマイクロアナリシス)などにより確認することができる。
【0048】
なお、バッファ層の元素拡散領域の比抵抗は、好ましくは1010〜1013Ω・cmである。バッファ層の元素拡散領域以外の比抵抗は、さらに高い。これに対し、バリスタ層の比抵抗は、通常、108 〜1012Ω・cm程度、誘電体層の比抵抗は、通常、1011〜1013Ω・cm程度である。
【0049】
製造方法
本発明の積層型複合機能素子は、積層型セラミックコンデンサ等の従来の積層型チップ部品と同様にして製造することができる。以下、本発明の素子を製造するための好ましい方法を説明する。
【0050】
この方法では、まず、グリーンチップを製造する。グリーンチップの製造には、従来の積層型チップ部品と同様にシート法や印刷法を用いればよい。シート法を用いる場合、まず、バリスタ材料、誘電体材料および内部電極材料、さらに、必要に応じバッファ層材料の各原料粉末を用意する。なお、誘電体材料の原料粉末には、出発原料の仮焼物を用いる。各原料粉末をそれぞれ有機ビヒクルと混練してペーストを調製し、内部電極用ペーストを除く各ペーストをそれぞれシート状に成形して、グリーンシートとする。次いで、内部電極と隣接する層となるグリーンシートに内部電極用ペーストを印刷した後、所定の構造となるようにグリーンシートを積層し、圧着する。得られた積層体を所定寸法に切断し、グリーンチップとする。次いで、グリーンチップを焼成して素子本体とした後、素子本体の内部電極露出面に端子電極用ペーストを印刷ないし転写して焼成し、さらに、必要に応じて端子電極表面にめっき膜を形成し、素子を得る。
【0051】
バリスタ層の原料粉末には、複合酸化物や酸化物の混合物を用いることができるが、その他、焼成により複合酸化物や酸化物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等から適宜選択し、混合して用いることもできる。誘電体層の出発原料についても、同様である。誘電体層のガラス原料には、ガラス粉末を用いる。これらの原料粉末の好ましい平均粒径は、バリスタ層の主成分のものでは0.1〜5μm 程度であり、その副成分のものでは0.1〜3μm 程度であり、誘電体層のものでは0.1〜3μm 程度であり、誘電体層のガラス粉末のものでは1〜10μm 程度である。なお、バリスタ層の副成分原料は、溶液添加してもよい。バッファ層の原料粉末には、バッファ層の組成に応じてバリスタ層原料や誘電体層原料と同様なものを用いればよい。
【0052】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【0053】
誘電体の出発原料の仮焼は、空気中において1100〜1300℃で1〜4時間程度行うことが好ましい。
【0054】
グリーンチップの焼成条件は、バリスタ層組成、誘電体層組成および内部電極組成に応じた最適なものとすればよい。焼成は、昇温工程、温度保持工程および降温工程からなる。焼成条件は、以下の範囲から選択することが好ましい。昇温速度および降温速度は、50〜400℃で、0.5〜2時間程度、特に1時間前後とすることが好ましい。焼成温度、すなわち温度保持工程における保持温度は、好ましくは900〜1400℃、より好ましくは1100〜1300℃である。焼成時間、すなわち温度保持工程の持続時間は、好ましくは1〜8時間、より好ましくは2〜6時間である。焼成雰囲気は、空気や酸素等の酸化性雰囲気、窒素等の非酸化性雰囲気のいずれであってもよいが、好ましくは、空気よりも酸素濃度の高い雰囲気とする。具体的には、焼成の全工程で、好ましくは少なくとも700℃以上の温度域、より好ましくは少なくとも500℃以上の温度域における酸素濃度を空気中の酸素濃度よりも高くする。このときの酸素濃度は高いほど好ましく、酸素100%雰囲気であることが最も好ましい。なお、より低温域においても同様な高酸素濃度雰囲気としてよいが、低コスト化のためには、より低温域の雰囲気は空気とすることが好ましい。
【0055】
なお、焼成前には、通常、脱バインダ処理が施される。脱バインダ処理は、空気中で行うことが好ましい。脱バインダ処理は、上記昇温工程に組み込んでもよい。具体的には、上記昇温工程の一部において、昇温を停止するか、昇温速度を低下させることにより、脱バインダを行うことができる。
【0056】
焼成により得られた素子本体には、バレル研磨などにより研磨処理が施されることが好ましい。この研磨処理により、素子本体の反り、素子本体端部の曲がりや膨れなどを修正することができ、素子本体を所定の寸法とすることができる。
【0057】
端子電極用ペーストの焼成条件は、端子電極組成に応じ適宜決定すればよいが、通常、焼成雰囲気は空気中とし、焼成温度は500〜1000℃とし、焼成時間は10〜60分間程度とすることが好ましい。
【0058】
端子電極表面に、前記しためっき膜を形成する場合、めっきの前に、端子電極表面を除く素子本体表面に保護膜を形成しておくことが好ましい。この保護膜は、素子本体をめっき液から保護するためのものである。保護膜の構成は特に限定されないが、例えばガラス膜を用いることができる。このガラス膜は、ガラス粉末と有機ビヒクルとを含むペーストを塗布し、これを焼成することにより形成することができる。なお、めっき膜を形成した後、素子表面の保護膜を除去する必要はない。
【0059】
【実施例】
図1に示す構成のセラミックス複合積層部品サンプルを、以下の手順で作製した。
【0060】
まず、ZrO2ボールの入ったモノポットに、純水と分散剤とを入れ、さらに、下記出発原料を投入した。
【0061】
バリスタ層出発原料
ZnO :96.8wt%、
Co34 :0.8wt%、
Pr611 :2.0wt%、
Cr23 :0.2wt%、
Al23 :0.003wt%、
SrCO3 :0.2wt%(SrO換算)
【0062】
次に、上記ポットを回転台に載せることにより混合を行った。得られた混合物を蒸発皿に移し、乾燥機で乾燥した後、粉砕し、粉砕物に有機ビヒクルを添加した後、16時間混合粉砕してペーストとした。このペーストをドクターブレード法により膜状化し、バリスタ層グリーンシートを得た。
【0063】
下記出発原料を用いた以外はバリスタ層グリーンシート製造と同様にして、バッファ層グリーンシートを得た。
【0064】
バッファ層出発原料
ZnO :92.3wt%、
Co34 :1.8wt%、
Pr611 :4.9wt%、
Cr23 :0.6wt%、
SrCO3 :0.4wt%(SrO換算)
【0065】
また、バッファ層としてCuOを添加した材料を作製し、同様にしてグリーンシートを得た。CuO添加量を表1に示す。
【0066】
次に、誘電体層用原料として、下記出発原料を用意した。
【0067】
誘電体層出発原料
La23:66.3wt%、
TiO2 :33.5wt%、
MnCO3 :0.2wt%(MnO換算)
【0068】
この出発原料を混合して粉砕した後、乾燥し、1200℃で2時間仮焼した。
得られた仮焼物にガラス粉末を添加し、混合粉砕した。ガラス粉末の添加量を表1に示す。ガラス粉末には、
ZnO :59.70wt%、
23 :21.72wt%、
SiO2 : 9.64wt%、
CaO : 8.94wt%
を含有するものを用いた。次に、有機ビヒクルを添加し、さらに16時間混合粉砕し、ペーストとした。このペーストをドクターブレード法により膜状化し、誘電体層グリーンシートを得た。
【0069】
また、上記仮焼した誘電体材料にガラス粉末と共にZrO2 を添加した材料を作成し、同様にしてグリーンシートを得た。ZrO2 添加量を表1に示す。
【0070】
各グリーンシートにAg−Pd粉末を含む内部電極用ペーストを印刷した後、バッファ層グリンシートを含む各グリーンシートをそれぞれ組み合わせて積層して圧着し、積層体を得た。グリーンシートは、両側に内部電極が存在するバリスタ層の数が1となり、かつ両側に内部電極が存在する誘電体層の数が10となるように積層した。
【0071】
次に、上記グリーン積層体を切断して得たグリーンチップを焼成し、素子本体を得た。素子本体の焼成温度(安定部温度)は、表1に示す各温度とした。焼成の際には、昇温工程における600℃までの昇温は空気中で行い、それ以降の昇温と、温度保持工程のすべてと、降温工程における600℃までの降温とは酸素雰囲気中で行い、600℃以下での降温は空気中で行った。焼成時間(温度保持工程の持続時間)は4時間とした。なお、昇温工程において600℃の温度に2時間保持することにより、脱バインダを行った。
【0072】
焼成後、バリスタ層の厚さは110μm、バッファ層の厚さは100μm、誘電体層の厚さは7μm、内部電極の厚さは2〜3μm であった。また、バッファ層の元素拡散領域の厚さは10μmであった。
【0073】
次いで、素子本体を直径2mmのZrO2ボールと共にバレル研磨した。
【0074】
次に、素子本体の内部電極が露出している両側面に、端子電極(Ag)をパロマ法で形成した。次に、端子電極表面を除く素子本体表面に、ガラス保護膜を形成した。次いで、Niめっきとハンダめっきとをこの順で行うことにより端子電極表面にめっき膜を形成し、積層型複合機能素子とした。
【0075】
これらのサンプルについて、下記特性を測定した。
【0076】
バリスタ特性
1mmあたりのバリスタ電圧(V1mA /mm)と、0.1〜1mAでの電圧非直線係数α1 および1〜10mAでの電圧非直線係数α10とを、ケスレー237により測定した。α1 およびα10は、下記式により求めた。
【0077】
α1 ={log(I1 /I0.1 )/(log(V1 /V0.1 )}
α10={log(I10/I1 )/(log(V10/V1 )}
【0078】
ここで、V10、V1 、V0.1 は、それぞれ10mA(=I10)、1mA(=I1 )、0.1mA(=I0.1 )におけるバリスタ電圧を示す。
【0079】
また、電子材料工業会標準規格EMAS−8302に定められた方法で試験を行い、サージ耐量を求めた。このサージ耐量は、8/20μs インパルス電流を印加したときに、バリスタ電圧の変化率が±10%以内に収まる最大の電流波高値である。
【0080】
また、電子材料工業会標準規格EMAS−8302に定められた方法で試験を行い、エネルギー耐量を求めた。このエネルギー耐量は、2ms方形波インパルス電流を印加したときに、バリスタ電圧の変化率が±10%以内に収まる最大のエネルギー値である。
【0081】
また、IEC1000−4−2に定められた方法で試験を行い、静電気耐量を求めた。
【0082】
コンデンサ特性
LCRメータにより静電容量および誘電損失 tanδを測定した。測定条件は、電圧1V 、周波数1kHz 、温度25℃とした。
【0083】
上記各測定の結果を表1に示す。
【0084】
比較のために、上記バリスタ層グリーンシートと上記内部電極用ペーストとを用いて、酸化亜鉛バリスタを作製した。バリスタ層の厚さは、表1に示す各素子と同一とした。これらのバリスタは、1250℃で焼成した。これらのバリスタについて、表1に示す各素子と同様にバリスタ特性を測定した。結果を表2に示す。
【0085】
また、比較のために、上記誘電体層グリーンシートと上記内部電極用ペーストとを用いて、積層型チップコンデンサを作製した。誘電体層の厚さおよび積層数は、表1に示す各素子と同一とした。このコンデンサは、1300℃で焼成した。このコンデンサについて、表1に示す各素子と同様にコンデンサ特性を測定した。結果を表3に示す。
【0086】
【表1】
Figure 0004030180
【0087】
【表2】
Figure 0004030180
【0088】
【表3】
Figure 0004030180
【0089】
本発明のセラミックス複合積層部品のバリスタ特性、およびコンデンサ特性を示す表1と、単機能のバリスタの特性を示す表2および単機能のコンデンサの特性を示す表3との比較から、本発明のセラミックス複合積層部品では、バリスタ特性およびコンデンサ特性の双方が、それぞれ単機能素子と同等であることがわかる。
【0090】
表1に示す素子、サンプルNo. 4に、図2に示す波形の電圧を印加し、出力波形を測定した。結果を図3に示す。また、比較のために、上記酸化亜鉛のバリスタにも同じ波形の電圧を印加して出力電圧を測定した。結果を図4に示す。図4に示すように、酸化亜鉛バリスタでは、10ns間でのノイズを吸収できないのに対し、図3に示されるように、本発明の素子では10ns以下のノイズを吸収している。
【0091】
クラックの有無
光学顕微鏡により、400倍以上で素子の6面全てのクラックの有無を各ロット15個ずつ確認した。結果を表1に示す。
【0092】
誘電体組成による比較
誘電体層の出発原料の組成を下記組成として、セラミックス複合積層部品を作成し、また、この素子のコンデンサ部と同様な構成を有する積層型チップコンデンサを作成し、これらについて特性比較を行ったところ、表1の素子と表3のコンデンサの関係同様に同等のコンデンサ特性が得られた。
【0093】
誘電体層出発原料組成
La23 70.0wt%、
TiO2 29.8wt%、
MnCO3 0.2wt%(MnO換算)
ZrO2 4.0wt%
ガラス 2.8wt%
【0094】
誘電体層の熱収縮曲線
図5に、表1の素子の作製に用いたバリスタ層グリンシート、および誘電体層グリーンシートの熱収縮曲線を示す。図5から誘電体層にガラスを添加することにより、誘電体層の熱収縮曲線をバリスタ層のそれに近似させることが可能なことがわかる。
【0095】
【発明の効果】
以上のように本発明によれば、2つ以上のセラミックス部品を積層したセラミックス複合積層部品、例えばバリスタ部とコンデンサ部とを積層一体化したセラミックス複合積層部品において、クラックやデラミネーションの発生を抑えることが可能となった。
【図面の簡単な説明】
【図1】本発明のセラミックス複合積層部品の構成例を示す断面図である。
【図2】本発明のセラミックス複合積層部品に印加した電圧波形図である。
【図3】本発明のセラミックス複合積層部品に印加した電圧波形に対する出力波形の図である。
【図4】酸化亜鉛のバリスタに図2と同じ波形の電圧を印加し、得られた出力電圧の波形を示した図である。
【図5】素子の作製に用いたバリスタ層グリンシート、および誘電体層グリーンシートの熱収縮曲線を示した図である。
【符号の説明】
2 バリスタ部
21 バリスタ内部電極
22 バリスタ層
3 コンデンサ部
31 コンデンサ内部電極
32 誘電体層
41、42 端子電極
5 バッファ層

Claims (2)

  1. バリスタ層と誘電体層とを有し、
    このバリスタ層および誘電体層のうちのより低い方の比抵抗よりも高い比抵抗をもつバッファ層を有するセラミックス複合積層部品であって、
    誘電体層は、酸化チタンを主成分とするか、LaおよびTiを含む酸化物を主成分として含有し、
    バッファ層は、バリスタ層を構成する酸化物および/または誘電体層を構成する酸化物を主成分として含有し、
    バリスタ層は、酸化亜鉛を含有し、
    前記誘電体層は前記主成分に加えさらに硼珪酸ガラスを2〜6wt%、酸化ジルコニウムをZrO2 換算で3〜4wt%含有するセラミックス複合積層部品。
  2. 前記バッファ層は前記主成分に加えさらにLi,Na,K,Rb,Cs,Cu,AgおよびTbの1種または2種以上を0.01〜0.2wt%含有するセラミックス複合積層部品。
JP08505998A 1998-03-16 1998-03-16 セラミックス複合積層部品 Expired - Fee Related JP4030180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08505998A JP4030180B2 (ja) 1998-03-16 1998-03-16 セラミックス複合積層部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08505998A JP4030180B2 (ja) 1998-03-16 1998-03-16 セラミックス複合積層部品

Publications (2)

Publication Number Publication Date
JPH11265807A JPH11265807A (ja) 1999-09-28
JP4030180B2 true JP4030180B2 (ja) 2008-01-09

Family

ID=13848076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08505998A Expired - Fee Related JP4030180B2 (ja) 1998-03-16 1998-03-16 セラミックス複合積層部品

Country Status (1)

Country Link
JP (1) JP4030180B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607777B2 (en) 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101434A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101435A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101436A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
DE102005050638B4 (de) * 2005-10-20 2020-07-16 Tdk Electronics Ag Elektrisches Bauelement
JP2007201143A (ja) * 2006-01-26 2007-08-09 Tdk Corp 接合中間層および複合積層型電子部品
JP2007242986A (ja) * 2006-03-10 2007-09-20 Tdk Corp 接合中間層および複合積層型電子部品
JP4992523B2 (ja) * 2007-04-06 2012-08-08 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2016146380A (ja) * 2015-02-06 2016-08-12 パナソニックIpマネジメント株式会社 電圧非直線性抵抗体組成物とこれを用いたバリスタおよび積層バリスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607777B2 (en) 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function
US11295895B2 (en) 2017-02-06 2022-04-05 KYOCERA AVX Components Corporation Integrated capacitor filter and integrated capacitor filter with varistor function

Also Published As

Publication number Publication date
JPH11265807A (ja) 1999-09-28

Similar Documents

Publication Publication Date Title
JP3631341B2 (ja) 積層型複合機能素子およびその製造方法
EP0734031B1 (en) Multilayer varistor
JP3838457B2 (ja) セラミックス複合積層部品
JP4030180B2 (ja) セラミックス複合積層部品
JP3640273B2 (ja) 積層型バリスタ
JP2757587B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP5830715B2 (ja) 積層バリスタ及びその製造方法
JP2021061289A (ja) セラミック電子部品の製造方法、およびカバーシート
JP2727626B2 (ja) セラミックコンデンサ及びその製造方法
JP2022151231A (ja) セラミック電子部品およびその製造方法
JP3246104B2 (ja) 誘電体磁器組成物
JP2705221B2 (ja) セラミックコンデンサ及びその製造方法
JP2007157769A (ja) 積層型電子部品
JP2707706B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP2697095B2 (ja) セラミックコンデンサ及びその製造方法
JP2715529B2 (ja) セラミックコンデンサ及びその製造方法
JP2737280B2 (ja) セラミックコンデンサ及びその製造方法
JP2004288667A (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
JP2707707B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP2773309B2 (ja) セラミックコンデンサ及びその製造方法
JP2646734B2 (ja) セラミックコンデンサ及びその製造方法
JP2745656B2 (ja) セラミックコンデンサ及びその製造方法
JP2743448B2 (ja) セラミックコンデンサ及びその製造方法
JPH05291074A (ja) 積層型セラミック素子の製造方法
JP2737244B2 (ja) セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees