JP3838457B2 - セラミックス複合積層部品 - Google Patents

セラミックス複合積層部品 Download PDF

Info

Publication number
JP3838457B2
JP3838457B2 JP15748897A JP15748897A JP3838457B2 JP 3838457 B2 JP3838457 B2 JP 3838457B2 JP 15748897 A JP15748897 A JP 15748897A JP 15748897 A JP15748897 A JP 15748897A JP 3838457 B2 JP3838457 B2 JP 3838457B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
varistor
capacitor
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15748897A
Other languages
English (en)
Other versions
JPH10335115A (ja
Inventor
智浩 曽我部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP15748897A priority Critical patent/JP3838457B2/ja
Publication of JPH10335115A publication Critical patent/JPH10335115A/ja
Application granted granted Critical
Publication of JP3838457B2 publication Critical patent/JP3838457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、2つ以上の機能部品を積層したセラミックス複合積層部品に関する。
【0002】
【従来の技術】
近年、MPUなどの半導体素子および半導体回路とその応用製品の急速な発展に伴い、パーソナルコンピュータ、計測、家電、通信機、電力機器等における半導体素子、半導体回路の使用が普及し、これらの機器の小型化、高性能化が急速に進展している。しかし、このような進歩にもかかわらず、これらの機器やその部品の耐電圧、耐サージ、耐ノイズ性能は十分なものとはいえなかった。このため、これらの機器や部品を異常なサージやノイズから保護することや、回路電圧を安定化することが極めて重要な課題になってきている。これらの課題の解決のために、電圧非直線性が極めて大きく、エネルギー耐量、サージ耐量が大きく、寿命特性に優れ、しかも安価な電圧非直線性抵抗体素子(バリスタ)の開発が要請されてきている。
【0003】
従来、一般に用いられているバリスタは、チタン酸ストロンチウム(SrTiO3)、酸化亜鉛(ZnO)等を主成分とするものである。中でも酸化亜鉛を主成分とするバリスタ(以下、酸化亜鉛バリスタという)は、一般に制限電圧が低く、電圧非直線係数が大きいなどの特徴を有している。そのため、半導体素子のような過電流耐量の小さなもので構成される機器の過電圧に対する保護に適している。
【0004】
しかし、酸化亜鉛バリスタ単体で全てのノイズを吸収できるわけではない。酸化亜鉛バリスタは、その特性の発現メカニズムゆえに、立ち上がりの速いノイズ、例えば10ns以下の短い波長のノイズに対しては効果がなく、静電気対策部品として十分とはいえない。従来、このような短い波長のノイズを吸収するためにコンデンサと抵抗との組み合わせが使用されている。しかし、コンデンサと抵抗との組み合わせには電圧制限能力がないため、過電圧がかかりコンデンサや回路を破壊してしまうという問題がある。また、サージ吸収能力もないため、雷サージなどの大きなサージ電流に対しても無効である。
【0005】
立ち上がりの速いノイズと過電流との両者に対応するために、従来、バリスタとコンデンサとを並列接続して実装することが行われている。しかし、このように各素子を単体でプリント配線基板上に実装するためには、各素子ごとに電極の形成、リード線のハンダ付け、樹脂封止が必要であり、また、リード線をプリント配線基板の孔に差し込んでハンダ付けを行う必要もある。したがって、酸化亜鉛バリスタおよびコンデンサそれぞれの長所を活かし、かつ小型化、薄型化が可能な複合機能素子が望まれていた。
【0006】
これに対し、例えば特開昭63−32911号公報では、バリスタとコンデンサとを一体化した構造のノイズ吸収素子を提案している。このノイズ吸収素子は、バリスタ用材料と電極とからなる第1の積層体と、コンデンサ用材料と電極とからなる第2の積層体とを一体に形成したものであり、バリスタおよびコンデンサ両者の特徴を活かす構造となっている。同公報には、バリスタ用材料としてZnOにBi23を少量添加したものやTiO2にSb23等の半導体元素を少量添加したものが開示され、コンデンサ用材料としてBaTiO3が開示されている。しかし、同公報に開示されたバリスタ用材料とコンデンサ用材料との組み合わせでは、両材料の熱収縮曲線が大きく異なることから、同時焼成の際に著しい反りが生じて外観の点で製品化が不可能となったり、密着性の悪さによって剥離が促進されたり、バリスタ用材料とコンデンサ用材料との界面付近に大きな内部応力が発生してクラックやデラミネーションの原因となったりする。
【0007】
また、特開平1−283915号公報にも、上記特開昭63−32911号公報と同様に、バリスタとコンデンサとを一体化した構造の多層デバイスが記載されているが、この多層デバイスにおいてもバリスタ材料とコンデンサ材料との熱膨張係数の違いによる大きな内部応力の発生が問題となる。
【0008】
【発明が解決しようとする課題】
本発明の目的は、2つ以上のセラミックス部品を積層したセラミックス複合積層部品、例えばバリスタ部とコンデンサ部とを積層一体化したセラミックス複合積層部品において、クラックやデラミネーションの発生を抑えることである。
【0009】
【課題を解決するための手段】
上記目的は、下記(1)および(2)のいずれかの構成により達成される。
(1) 少なくとも2つのセラミックス部品が積層されたセラミックス複合積層部品であって、
中間積層体を介して隣り合う2つのセラミックス部品が存在し、前記中間積層体が、前記2つのセラミックス部品の一方に含まれるセラミック材料からなる一方のセラミックス層と、前記2つのセラミックス部品の他方に含まれるセラミック材料からなる他方のセラミックス層とを、合計で3層以上交互に積層したものであり、
前記一方のセラミックス層が複数存在する場合、前記一方のセラミックス層のうち前記一方のセラミックス部品に近いものほど厚く、
前記他方のセラミックス層が複数存在する場合、前記他方のセラミックス層のうち前記他方のセラミックス部品に近いものほど厚いセラミックス複合積層部品。
(2) 前記中間積層体を介して隣り合う2つのセラミックス部品が、バリスタ機能を有するセラミックス部品とコンデンサ機能を有するセラミックス部品である上記(1)のセラミックス複合積層部品。
【0010】
【作用および効果】
本発明のセラミックス複合積層部品は、隣り合う2つのセラミックス部品間に上記構成の中間積層体を設けるので、両セラミックス部品の物理定数(主として熱膨張係数)の違いによって両者の界面近傍に生じる内部応力を十分に緩和することができる。このため、前記界面近傍でのクラック発生を防ぐことができる。また、セラミックス層と電極層とが積層された構造のセラミックス部品に適用した場合には、デラミネーションの発生を防ぐことができる。
【0011】
また、内部応力の緩和が可能なので、隣り合う両部品間で熱膨張係数等の物理定数を合わせる必要がなくなり、この結果、複合積層部品の開発期間を短縮することができる。
【0012】
また、従来、異種材料を接合する際の応力緩和のために、両材料間に、その中間的な組成をもつ傾斜組成領域を設けることがあるが、その場合、傾斜組成の材料を新たに製造する必要がある。これに対し本発明では、新たな組成のセラミックス材料を製造する必要がないので、製造が容易である。
【0013】
【発明の実施の形態】
本発明のセラミックス複合積層部品は、少なくとも2つのセラミックス部品が積層されたものであり、さらに、後述する中間積層体を少なくとも1つ有する。中間積層体は、2つのセラミックス部品に挟まれて存在する。
【0014】
中間積層体は、これに隣接する一方のセラミックス部品に含まれるセラミック材料からなる一方のセラミックス層と、同じく隣接する他方のセラミックス部品に含まれるセラミック材料からなる他方のセラミックス層とを交互に積層したものである。両セラミックス層は、合計で3層以上存在する。すなわち、セラミックス層のうち少なくとも1種は複数存在する。複数存在するセラミックス層は、互いに厚さが異なるものとされ、かつ、中間積層体中において厚さの順に配列される。具体的には、前記一方のセラミックス層が複数存在するとき、厚いものほど前記一方のセラミックス部品に近くなるように配列される。また、前記他方のセラミックス層が複数存在するとき、厚いものほど前記他方のセラミックス部品に近くなるように配列される。
【0015】
このような構成の中間積層体を、互いに熱膨張係数の異なるセラミック材料を主体とする2種のセラミックス部品間に設けることにより、両部品の境界付近に生じる内部応力を十分に緩和できる。なお、内部応力の緩和には、一方のセラミックス層と他方のセラミックス層との間の元素拡散も寄与していると考えられる。両セラミックス層間の元素拡散は、EPMA(電子線プローブマイクロアナリシス)などによって確認することができる。
【0016】
中間積層体に含まれる各セラミックス層の数は特に限定されず、内部応力が十分に緩和できるように適宜決定すればよいが、好ましくは各セラミックス層共に2層以上、より好ましくは各セラミックス層共に2〜5層とする。各セラミックス層の数が多すぎると、中間積層体が厚くなって複合積層部品が大型化してしまい、しかも、内部応力を緩和する効果はほとんど向上しなくなる。なお、一方のセラミックス層の数と他方のセラミックス層の数とが同じである必要はない。
【0017】
また、中間積層体に含まれる各セラミックス層の厚さの最大値と最小値とは特に限定されず、内部応力が十分に緩和できるように適宜決定すればよいが、通常、厚さの最小値は5〜30μmとすることが好ましく、同種のセラミックス層における(厚さの最大値)/(厚さの最小値)は2〜5程度とすることが好ましい。厚さの最小値が小さすぎると、内部応力の緩和に寄与しにくくなる。(厚さの最大値)/(厚さの最小値)が小さすぎても大きすぎても内部応力緩和効果が小さくなる。
【0018】
なお、中間積層体中では、一方の部品側から他方の部品側にかけて、一方のセラミックス層は厚さが減少していき、他方のセラミックス層は厚さが増大していくが、各セラミックス層において、厚さの減少または増大のパターンは特に限定されない。例えば、異種のセラミックス層を介して隣り合う同種のセラミックス層同士の間で、厚さの差が一定値であってもよく、厚さの比率が一定値であってもよく、他の関係であってもよい。
【0019】
セラミックス複合積層部品が有するセラミックス部品の数をn(n≧2)とすると、中間積層体の数は1〜n−1である。中間積層体は隣り合うセラミックス部品間の熱膨張係数の違いによる応力発生を緩和するために設けられるので、特に内部応力が生じやすい2つの部品間に適宜設ければよく、隣り合う部品間のすべてに設ける必要はない。
【0020】
バリスタ−コンデンサ複合積層部品
本発明のセラミックス複合積層部品の構成例を、図1に示す。同図に示されるセラミックス複合積層部品は、2種の異なるセラミックス部品が積層されたものである。一方のセラミックス部品は、バリスタ機能を有するバリスタ部2であり、他方のセラミックス部品は、コンデンサ機能を有するコンデンサ部3である。
【0021】
バリスタ部2とコンデンサ部3との間には中間積層体100が存在し、これら3者の積層体である素子本体10の外面には、一対の端子電極41、42が設けられている。
【0022】
バリスタ部2には、バリスタ内部電極21に挟まれたバリスタ層22が少なくとも1層存在する。バリスタ層22を挟む一対のバリスタ内部電極21は、素子本体10の対向する側面にそれぞれ露出し、各側面に形成された端子電極41、42に接続されている。バリスタ部2には、後述するバッファ層5が中間積層体100に接して存在する。一方、コンデンサ部3には、コンデンサ内部電極31に挟まれた誘電体層32が少なくとも1層存在する。誘電体層32を挟む一対のコンデンサ内部電極31は、バリスタ内部電極21と同様に素子本体10の前記対向する側面にそれぞれ露出し、前記各側面に形成された端子電極41、42に接続され、バリスタ部2とコンデンサ部3とが電気的に並列に接続された状態となっている。
【0023】
なお、バリスタ部2とコンデンサ部3との界面を挟んで隣り合うバリスタ内部電極21とコンデンサ内部電極31とは、これらが同電位となるように配置し、両部の界面に電界が加わらないようにする。
【0024】
中間積層体100では、バリスタ部2側からバッファ層5a、5b、5cが間に誘電体層を挟んで積層され、かつ、バリスタ部2に近いバッファ層ほど厚い。すなわち、バッファ層は、5c、5b、5aの順に厚さが増している。また、コンデンサ部3側から誘電体層32a、32b、32cが間にバッファ層を挟んで積層され、かつ、コンデンサ部3に近い誘電体層ほど厚い、すなわち、誘電体層は、32c、32b、32aの順に厚さが増している。中間積層体中のバッファ層5a、5b、5cは、バリスタ部2に含まれるバッファ層5と同じ材料から構成されるセラミックス層である。また、中間積層体中の誘電体層32a、32b、32cは、コンデンサ部3に含まれる誘電体層32と同じ材料から構成されるセラミックス層である。
【0025】
次に、図1に示すバリスタ−コンデンサ複合積層部品の各部について、好ましい構成を説明する。
【0026】
バリスタ層
バリスタ層は、酸化亜鉛を主成分とし、ランタニドから選択される元素の酸化物の少なくとも1種を副成分として含有することが好ましい。ランタニドとしては、La、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuが好ましい。ランタニドを2種以上用いるときの混合比は任意である。
【0027】
本明細書では、バリスタ層中や誘電体層中の酸化物の含有量を、以下に述べるように化学量論組成の酸化物に換算して表す。
【0028】
酸化亜鉛のZnO換算含有量は、好ましくは80重量%以上、より好ましくは85〜99重量%である。酸化亜鉛が少なすぎると、高温高湿雰囲気中での負荷寿命試験において劣化しやすくなる。
【0029】
ランタニド酸化物の含有量は、好ましくは0.05〜8重量%である。含有量が少なすぎると電圧非直線性が悪くなり、含有量が多すぎるとエネルギー耐量が小さくなる。なお、ランタニド酸化物の含有量は、ランタニドをRとしたときR23に換算して表す。ただし、Pr酸化物については、Pr611に換算して表す。
【0030】
バリスタ層には、少なくとも酸化亜鉛とランタニド酸化物とが含有されることが好ましいが、ランタニド酸化物以外の副成分も必要に応じて添加することが好ましい。酸化亜鉛を主成分とするバリスタ層に添加される副成分については、例えば、本願出願人による特開平7−201531号公報等に開示されており、本発明におけるバリスタ層にも、従来から知られている好ましい組成を使用することができる。
【0031】
以下、ランタニド酸化物以外の副成分の具体例を説明する。
【0032】
副成分には、Co酸化物が含まれることが好ましい。Co酸化物のCo34換算含有量は、好ましくは0.1〜10重量%である。含有量が少なすぎると電圧非直線性が悪くなり、含有量が多すぎるとエネルギー耐量が小さくなる。
【0033】
副成分には、IIIb族元素のうちB、Al、GaおよびInの各酸化物の少なくとも1種が含まれることが好ましい。これらの酸化物の総含有量は、それぞれをB23、Al23、Ga23およびIn23に換算して、好ましくは1×10-4〜1×10-1重量%である。含有量が少なすぎると制限電圧が大きくなりすぎ、含有量が多すぎるとリーク電流が多くなってしまう。
【0034】
副成分には、Pb酸化物が含まれていてもよい。Pb酸化物は、エネルギー耐量を向上させる。Pb酸化物のPbO換算含有量は、好ましくは2重量%以下、より好ましくは1重量%以下である。含有量が多すぎると、エネルギー耐量がかえって低下してしまうことがある。
【0035】
副成分には、V、Ge、NbおよびTaの各酸化物の少なくとも1種および/またはBi酸化物が含まれていてもよい。V、Ge、NbおよびTaの各酸化物の総含有量は、それぞれをV25、GeO2、Nb25およびTa25に換算して、好ましくは0.2重量%以下であり、後者のBi25換算含有量は、好ましくは0.5重量%以下である。これらの添加による効果は電圧非直線係数の向上であるが、これらの含有量が多すぎると電圧非直線係数がかえって低下してしまうことがある。
【0036】
副成分には、CrおよびSiの各酸化物の少なくとも1種が含まれていてもよい。Cr酸化物のCr23換算含有量は、0.01〜1重量%、Si酸化物のSiO2換算含有量は、好ましくは0.001〜0.5重量%である。
【0037】
副成分には、Ia族元素のうちK、RbおよびCsの各酸化物の少なくとも1種が含まれていてもよい。これらをそれぞれK2O、Rb2OおよびCs2Oに換算したときの総含有量は、好ましくは0.01〜1重量%である。
【0038】
副成分には、IIa族元素のうちMg、Ca、SrおよびBaの各酸化物の少なくとも1種が含まれていてもよい。これらをそれぞれMgO、CaO、SrOおよびBaOに換算したときの総含有量は、好ましくは0.01〜4重量%である。
【0039】
バリスタ層の厚さおよび積層数(バリスタ内部電極間に存在する数)は特に限定されず、要求されるバリスタ特性に応じ適宜設定すればよいが、厚さは、通常、5〜200μm、好ましくは10〜100μmであり、積層数は、通常、1〜30、好ましくは10〜20である。
【0040】
誘電体層
誘電体層は、酸化チタンを主成分とするか、LaおよびTiを含む酸化物を主成分とすることが好ましい。具体的には、TiO2またはLa2Ti27を中心とする組成の酸化物が好ましい。主成分をLa23およびTiO2に換算すると、TiO2の含有量は好ましくは1重量%以上、より好ましくは20重量%以上であり、また、100重量%以下、好ましくは80重量%以下、より好ましくは50重量%以下である。なお、La2Ti27中のTiO2量は28.17重量%、La23量は71.83重量%である。主成分酸化物の含有量は、誘電体層全体の好ましくは70重量%以上、より好ましくは90重量%以上、さらに好ましくは97重量%以上である。
【0041】
誘電体層には、上記主成分以外に各種の副成分が含まれていてもよい。副成分としては、酸化マンガンが好ましい。酸化マンガンは、コンデンサ部の容量の温度特性を向上させるために添加される。なお、本発明の素子は、通常、−55〜125℃程度の温度範囲での使用が可能である。酸化マンガンのMnO換算含有量は、好ましくは3重量%以下、より好ましくは0.1〜3重量%である。
【0042】
誘電体層には、上記主成分および副成分の他に、ガラスが含まれることが好ましい。このガラスは、誘電体層焼成時の熱収縮曲線をバリスタ層焼成時の熱収縮曲線に近似させるために、ガラス粉末を誘電体原料と混合して焼成した結果、誘電体層中に存在するものである。
【0043】
ガラス組成は特に限定されず、上述したような熱収縮曲線の制御が可能なものであればよいが、好ましくは硼珪酸ガラスを用いる。硼珪酸ガラスとしては、酸化亜鉛を含む硼珪酸亜鉛系ガラスが好ましい。酸化亜鉛を含有するガラスを用いることにより、隣接するバリスタ層やバッファ層とのなじみが良好となる。ガラス中の酸化亜鉛含有量は、ZnO換算で20〜70重量%であることが好ましい。
【0044】
ガラスの軟化点は、好ましくは400〜800℃である。
【0045】
誘電体層のガラス含有量は、好ましくは0.1〜5重量%である。含有量が少なすぎるとガラス添加による効果が不十分となり、含有量が多すぎると良好なコンデンサ特性が得られにくくなる。この範囲内で硼珪酸ガラスを添加することにより、誘電体層の熱収縮曲線をバリスタ層のそれに十分に近似させることが可能となる。
【0046】
誘電体層の厚さおよび積層数(コンデンサ内部電極間に存在する数)は特に限定されず、要求されるコンデンサ特性に応じ適宜設定すればよいが、厚さは、通常、1〜20μm、好ましくは5〜10μmであり、積層数は、通常、1〜50、好ましくは10〜20である。
【0047】
内部電極
バリスタ内部電極およびコンデンサ内部電極は、バリスタ層および誘電体層と同時に焼成される。このため、内部電極に用いる導電性材料は、Ag、Ag合金、Pd等、従来の積層型チップコンデンサに用いられているものから適宜選択すればよい。Ag合金としては、例えばAg−Pd、Ag−Pt、Ag−Pd−Ptなどが好ましい。バリスタ内部電極とコンデンサ内部電極とには、通常、同じ導電性材料を用いればよい。
【0048】
内部電極の厚さは、通常、1〜5μmとする。
【0049】
端子電極
端子電極には、内部電極の説明において挙げた導電性材料から適当なものを選択して用いればよいが、端子電極は、通常、素子本体焼成後に形成するので低温での焼成が可能である。このため、端子電極には低温で焼成する必要のあるAg系導電性材料を用いることができる。
【0050】
端子電極の厚さは、好ましくは30〜60μmである。
【0051】
本発明の複合部品を表面実装部品として用いる場合、配線基板上にハンダ付けされるので、端子電極表面には、ハンダ濡れ性やハンダくわれ性を改善するためにめっき膜を設けることが好ましい。このようなめっき膜としては、Sn膜やSn−Pb膜が好ましい。また、SnやSn−Pbをめっきする際の端子電極のAgくわれを防止するために、これらのめっき膜の下地として、端子電極表面にNiやCuのめっき膜を設けておくことが好ましい。
【0052】
バッファ層
図1のバリスタ−コンデンサ複合積層部品において、バリスタ部2のコンデンサ部3との界面側には、バッファ層5が設けられる。このバッファ層5は、バリスタ層22の比抵抗および誘電体層32の比抵抗のうち、より低い方よりも高い比抵抗を有し、好ましくはバリスタ層22および誘電体層32の各比抵抗よりも高い比抵抗を有する。バッファ層5を設ける理由は、以下のとおりである。
【0053】
上記組成のバリスタ層と誘電体層とを同時焼成すると、焼成時に両層の界面付近で元素の相互拡散が生じる。具体的には、誘電体層からは主として副成分、特にMnが拡散し、バリスタ層からも主として副成分、特にCo、Cr、ランタニド(特にPr)が拡散する。この拡散により両層の界面付近、特にバリスタ層の前記界面付近の比抵抗が低下し、これにより低比抵抗領域が形成される。この低比抵抗領域は、本来のバリスタ層よりも比抵抗が低いため、短絡が生じることになり、漏洩電流の増大、電圧非直線係数の低下を招く。これに対し、上記バッファ層を設ければ、元素の相互拡散が生じても低比抵抗領域が形成されることはないので、素子特性の劣化を防止できる。
【0054】
バッファ層の構成材料は、焼成後の比抵抗が上記関係を満足するものであれば特に限定されず、マグネシア、ムライト、チタニア等の各種絶縁材を用いることができる。しかし、バリスタ層および誘電体層に対する密着性や熱収縮曲線の整合などを考慮し、好ましくはバリスタ層を構成する酸化物および/または誘電体層を構成する酸化物を主成分とするものを用いる。そして、一般にバリスタ層が誘電体層よりも比抵抗が低く、また、上記元素拡散による比抵抗低下がバリスタ層のほうが大きいことから、バリスタ層構成酸化物を主成分とする酸化物からバッファ層を構成することが最も好ましく、図示例のバッファ層5はこの組成のものである。
【0055】
バリスタ層構成酸化物を主成分とするバッファ層の仕込み組成(原料組成)は、焼成後に高比抵抗が得られるようにバリスタ層の副成分含有量を適宜変更したものとすればよい。具体的には、仕込み組成中における副成分、特にCo、Cr、ランタニド(特にPr)について、酸化物換算の総含有量を、バリスタ層のそれの好ましくは1.2〜5倍、より好ましくは1.5〜3倍とし、さらに好ましくは、これら各酸化物単独についてもこのような範囲で過剰とする。ただし、副成分構成元素のうちAlは、ドナーとして働き比抵抗を下げるため、バッファ層には添加しない。過剰に添加された副成分元素は、主として粒界に存在して焼成時の結晶粒成長を抑えるとともに電位障壁となり、比抵抗を上昇させる。また、焼成により元素拡散が生じた後でも、バッファ層には十分な副成分が残存しているので、焼成後の比抵抗をバリスタ層のそれよりも高くすることができる。また、バッファ層にはAlが含まれないため、これによっても比抵抗が高くなる。
【0056】
バッファ層の厚さは特に限定されず、バリスタ層および誘電体層からの元素の拡散が互いの層に実質的に影響を与えない程度の厚さとすればよいが、好ましくは1μm以上、より好ましくは5μm以上である。バッファ層の厚さの上限は特にないが、バッファ層の厚さは一般に100μmを超える必要はなく、通常、80μm以下で十分である。なお、バッファ層のうち、組成系の異なる隣接層から元素が拡散してきた領域(以下、元素拡散領域という)の厚さは、通常、1〜50μm程度となる。
【0057】
なお、バッファ層の元素拡散領域の比抵抗は、好ましくは1010〜1013Ω・cmである。バッファ層の元素拡散領域以外の比抵抗は、さらに高い。これに対し、バリスタ層の比抵抗は、通常、108 〜1012Ω・cm程度、誘電体層の比抵抗は、通常、1011〜1013Ω・cm程度である。
【0058】
なお、図1に示す例では、バッファ層5がバリスタ層構成酸化物を主成分とするものであるため、バッファ層を第1のセラミックス層として考えて、バッファ層と誘電体層とで中間積層体を構成したが、バリスタ層22を第1のセラミックス層として中間積層体中に入れてもよい。また、バッファ層の組成を誘電体層を基本とするものとした場合には、バッファ層をコンデンサ部3に所属する第2のセラミックス層として考え、一方、バリスタ層を第1のセラミックス層として考えて、バッファ層とバリスタ層とで中間積層体を構成してもよい。
【0059】
他の複合積層部品
第1のセラミックス層と第2のセラミックス層との組み合わせについて、上記した「バリスタ層(バッファ層)−誘電体層」以外のものを例示する。
【0060】
誘電体層−誘電体層
誘電特性の異なる誘電体(例えばBaTiO3、SrTiO3、PbTiO3等から選択される2種の誘電体)を組み合わせることによって電歪等を抑えることができるが、これらは熱的性質が異なり、内部応力が生じやすいため、本発明が有効である。
【0061】
誘電体層−磁性体層
誘電体(例えばBaTiO3、SrTiO3、PbTiO3等)と磁性体(例えばNi−Cu−Znフェライト等)とを組み合わせることによりLCフィルタを構成できるが、これらは熱的性質が異なるため、本発明が有効である。
【0062】
誘電体層−抵抗体層
誘電体(例えばBaTiO3、SrTiO3、PbTiO3等)と抵抗体(例えばMnNiCr酸化物等)とを組み合わせることによりフィルタを構成できるが、これらは熱的性質が異なるため、本発明が有効である。
【0063】
誘電体層−圧電体層
誘電体(例えばBaTiO3、SrTiO3、PbTiO3等)と圧電体(例えばPZT等)とを組み合わせることにより新たな圧電特性が得られる可能性があるが、これらは熱的性質が異なるため、本発明が有効である。
【0064】
誘電体層−磁性体層−バリスタ層
誘電体(例えばBaTiO3、SrTiO3、PbTiO3等)と磁性体(例えばNi−Cu−Znフェライト、プラナー(六方晶フェライト)等)とバリスタ(例えばZnO等)とを組み合わせることによりサージやノイズを吸収できるが、これらは熱的性質が異なるため、本発明が有効である。
【0065】
図2は、バリスタ部2とコンデンサ部3とインダクタ部6とを積層したLCZ部品の構成例を示す斜視図であり、積層方向に垂直な断面も示してある。このLCZ部品の等価回路は、図3の(a)となる。このLCZ部品では、バリスタ部2、第1中間積層体101、コンデンサ部3、第2中間積層体102、インダクタ部6とが積層されて素子本体10が構成される。バリスタ部2およびコンデンサ部3は、図1に示す複合積層部品と同様な構成である。インダクタ部6は、通常のセラミックチップインダクタと同様に、内部導体61とセラミック磁性体層62とを有するものである。素子本体10の側面には、バリスタ内部電極およびコンデンサ内部電極と接続している一対の端子電極41、42と、内部導体61と接続しているインダクタ部外部導体71とが形成されている。
【0066】
図2に示す構成例の第1中間積層体101は、図1に示す複合積層部品と同様に、バリスタ層組成をベースとする組成のバッファ層を前記一方のセラミックス層として含み、さらに、前記第2のセラミックス層として誘電体層を含む。そして、第2中間積層体102は、前記第1のセラミックス層として誘電体層を含み、前記第2のセラミックス層としてセラミックス磁性体層を含む。なお、図2に示される構成のLCZ部品に限らず、例えば等価回路が図3(b)に示される構成のLCZ部品にも本発明は適用できる。
【0067】
誘電体層−磁性体層−抵抗体層
誘電体(例えばBaTiO3、SrTiO3、PbTiO3等)と磁性体(例えばNi−Cu−Znフェライト、プラナー等)と抵抗体(例えばMnNiCr酸化物等)とを組み合わせることによりフィルタを構成できるが、これらは熱的性質が異なるため、本発明が有効である。
【0068】
誘電体層−圧電体層−磁性体層
誘電体(例えばBaTiO3、SrTiO3、PbTiO3等)と圧電体(PZT等)と磁性体(例えばNi−Cu−Znフェライト、プラナー等)とを組み合わせることにより新たな圧電特性が得られる可能性があるが、これらは熱的性質が異なるため、本発明が有効である。
【0069】
なお、上記した代表的な複合積層部品以外に、例えば多層配線基板にも本発明は適用可能である。コンデンサや他の機能素子を内蔵した多層配線基板は、複合積層部品としての構成を有するので、本発明は有効である。
【0070】
製造方法
本発明のセラミックス複合積層部品は、積層型セラミックコンデンサ等の従来の積層型チップ部品と同様にして製造することができる。以下、本発明の複合積層部品を製造するための好ましい方法を、図1に示すようなバリスタ−コンデンサ複合積層部品を例に挙げて説明する。
【0071】
この方法では、まず、グリーンチップを製造する。グリーンチップの製造には、従来の積層型チップ部品と同様にシート法や印刷法を用いればよい。シート法を用いる場合、まず、バリスタ材料、バッファ層材料、誘電体材料、内部電極材料の各原料粉末を用意する。なお、誘電体材料の原料粉末には、出発原料の仮焼物を用いる。各原料粉末をそれぞれ有機ビヒクルと混練してペーストを調製し、内部電極用ペーストを除く各ペーストをそれぞれシート状に成形して、グリーンシートとする。次いで、内部電極と隣接する層となるグリーンシートに内部電極用ペーストを印刷した後、所定の構造となるようにグリーンシートを積層し、圧着する。得られた積層体を所定寸法に切断し、グリーンチップとする。次いで、グリーンチップを焼成して素子本体とした後、素子本体の内部電極露出面に端子電極用ペーストを印刷ないし転写して焼成し、さらに、必要に応じて端子電極表面にめっき膜を形成し、素子を得る。
【0072】
バリスタ層の原料粉末には、複合酸化物や酸化物の混合物を用いることができるが、その他、焼成により複合酸化物や酸化物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等から適宜選択し、混合して用いることもできる。誘電体層の出発原料についても、同様である。誘電体層のガラス原料には、ガラス粉末を用いる。これらの原料粉末の好ましい平均粒径は、バリスタ層の主成分のものでは0.1〜5μm程度であり、その副成分のものでは0.1〜3μm程度であり、誘電体層のものでは0.1〜3μm程度であり、誘電体層のガラス粉末のものでは1〜10μm程度である。なお、バリスタ層の副成分原料は、溶液添加してもよい。バッファ層の原料粉末には、バッファ層の組成に応じてバリスタ層原料や誘電体層原料と同様なものを用いればよい。
【0073】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【0074】
誘電体の出発原料の仮焼は、空気中において1100〜1300℃で1〜4時間程度行うことが好ましい。
【0075】
グリーンチップの焼成条件は、バリスタ層組成、誘電体層組成および内部電極組成に応じた最適なものとすればよい。焼成は、昇温工程、温度保持工程および降温工程からなる。焼成条件は、以下の範囲から選択することが好ましい。昇温速度および降温速度は、50〜400℃とすることが好ましい。焼成温度、すなわち温度保持工程における保持温度は、好ましくは900〜1400℃、より好ましくは1100〜1300℃である。焼成時間、すなわち温度保持工程の持続時間は、好ましくは1〜8時間、より好ましくは2〜6時間である。焼成雰囲気は、空気や酸素等の酸化性雰囲気、窒素等の非酸化性雰囲気のいずれであってもよいが、好ましくは、空気よりも酸素濃度の高い雰囲気とする。具体的には、焼成の全工程で、好ましくは少なくとも700℃以上の温度域、より好ましくは少なくとも500℃以上の温度域における酸素濃度を空気中の酸素濃度よりも高くする。このときの酸素濃度は高いほど好ましく、酸素100%雰囲気であることが最も好ましい。なお、より低温域においても同様な高酸素濃度雰囲気としてよいが、低コスト化のためには、より低温域の雰囲気は空気とすることが好ましい。
【0076】
なお、焼成前には、通常、脱バインダ処理が施される。脱バインダ処理は、空気中で行うことが好ましい。脱バインダ処理は、上記昇温工程に組み込んでもよい。具体的には、上記昇温工程の一部において、昇温を停止するか、昇温速度を低下させることにより、脱バインダを行うことができる。
【0077】
焼成により得られた素子本体には、バレル研磨などにより研磨処理が施されることが好ましい。この研磨処理により、素子本体の反り、素子本体端部の曲がりや膨れなどを修正することができ、素子本体を所定の寸法とすることができる。
【0078】
端子電極用ペーストの焼成条件は、端子電極組成に応じ適宜決定すればよいが、通常、焼成雰囲気は空気中とし、焼成温度は500〜1000℃とし、焼成時間は10〜60分間程度とすることが好ましい。
【0079】
端子電極表面に、前記しためっき膜を形成する場合、めっきの前に、端子電極表面を除く素子本体表面に保護膜を形成しておくことが好ましい。この保護膜は、素子本体をめっき液から保護するためのものである。保護膜の構成は特に限定されないが、例えばガラス膜を用いることができる。このガラス膜は、ガラス粉末と有機ビヒクルとを含むペーストを塗布し、これを焼成することにより形成することができる。なお、めっき膜を形成した後、素子表面の保護膜を除去する必要はない。
【0080】
【実施例】
図1に示す構成のセラミックス複合積層部品サンプルを、以下の手順で作製した。
【0081】
まず、ZrO2ボールの入ったモノポットに、純水と分散剤とを入れ、さらに、下記出発原料を投入した。
【0082】
バリスタ層出発原料
ZnO 96.8重量%、
Co34 0.8重量%、
Pr611 2.0重量%、
Cr23 0.2重量%、
Al23 0.003重量%、
SrCO3 0.2重量%(SrO換算)
【0083】
次に、上記ポットを回転台に載せることにより混合を行った。得られた混合物を蒸発皿に移し、乾燥機で乾燥した後、粉砕し、粉砕物に有機ビヒクルを添加した後、16時間混合粉砕してペーストとした。このペーストをドクターブレード法により膜状化し、バリスタ層グリーンシートを得た。
【0084】
下記出発原料を用いた以外はバリスタ層グリーンシート製造と同様にして、バッファ層グリーンシートを得た。
【0085】
バッファ層出発原料
ZnO 92.3重量%、
Co34 1.8重量%、
Pr611 4.9重量%、
Cr23 0.6重量%、
SrCO3 0.4重量%(SrO換算)
【0086】
下記出発原料を用意した。
【0087】
誘電体層出発原料
La23 66.3重量%、
TiO2 33.5重量%、
MnCO3 0.2重量%(MnO換算)
【0088】
この出発原料を混合して粉砕した後、乾燥し、1200℃で2時間仮焼した。得られた仮焼物にガラス粉末を添加し、混合粉砕した。混合物中のガラス粉末の含有量は、1重量%とした。ガラス粉末には、
ZnO :59.70重量%、
23 :21.72重量%、
SiO2 : 9.64重量%、
CaO : 8.94重量%
を含有するものを用いた。次に、有機ビヒクルを添加し、さらに16時間混合粉砕し、ペーストとした。このペーストをドクターブレード法により膜状化し、誘電体層グリーンシートを得た。
【0089】
各グリーンシートを、図1に示す構成に応じて積層して圧着し、グリーン積層体を得た。なお、内部電極形成のために、バリスタ層グリーンシートと誘電体層グリーンシートとの一部は、Ag−Pd粉末を含む内部電極用ペーストを印刷してから積層した。次に、上記グリーン積層体を切断して得たグリーンチップを焼成し、素子本体を得た。素子本体の焼成温度(安定部温度)は、1150℃とした。焼成の際には、昇温工程における600℃までの昇温は空気中で行い、それ以降の昇温と、温度保持工程のすべてと、降温工程における600℃までの降温とは酸素雰囲気中で行い、600℃以下での降温は空気中で行った。焼成時間(温度保持工程の持続時間)は4時間とした。なお、昇温工程において600℃の温度に2時間保持することにより、脱バインダを行った。
【0090】
焼成後、バリスタ部2の全厚は580μm、バリスタ層22の厚さ(電極間距離)は100μm、両側に内部電極が存在するバリスタ層の数は3、バッファ層5の厚さは80μmであった。また、コンデンサ部3の全厚は410μm、誘電体層32の厚さは10μm、両側に内部電極が存在する誘電体層の数は10であった。中間積層体の全厚は270μmであり、中間積層体を構成する各層の厚さは、バッファ層では図1の5a、5b、5cの順に60μm、40μm、20μmであり、誘電体層では図1の32a、32b、32cの順に75μm、50μm、25μmであった。なお、内部電極の厚さは2〜3μmであった。また、元素拡散領域の厚さは、バッファ層5では10μmであった。
【0091】
次いで、素子本体を直径2mmのZrO2ボールと共にバレル研磨した。
【0092】
次に、素子本体の内部電極が露出している両側面に、端子電極(Ag)をパロマ法で形成した。次に、端子電極表面を除く素子本体表面に、ガラス保護膜を形成した。次いで、Niめっきとハンダめっきとをこの順で行うことにより端子電極表面にめっき膜を形成し、積層型複合機能素子とした。
【0093】
このサンプルの素子本体断面の走査型電子顕微鏡写真を、図4に示す。比較のために、中間積層体を設けなかったほかは上記サンプルと同様にして作製したサンプルの素子本体の走査型電子顕微鏡写真を、図5に示す。これらの写真は、バリスタ部とコンデンサ部との界面付近を拡大して示すものであり、やや暗い領域がバリスタ層およびバッファ層であり、やや明るい領域が誘電体層であり、白線状のものが内部電極である。中間積層体を設けていない図5では、バッファ層からバリスタ層にかけてクラックが発生しているが、中間積層体を設けている図4では、クラックの発生は認められない。
【図面の簡単な説明】
【図1】本発明のセラミックス複合積層部品の構成例を示す断面図である。
【図2】本発明のセラミックス複合積層部品の構成例を示す斜視図である。
【図3】(a)および(b)は、セラミックス複合積層部品の等価回路である。
【図4】セラミック材料の組織を表す図面代用写真であって、本発明のセラミックス複合積層部品の素子本体の走査型電子顕微鏡写真である。
【図5】セラミック材料の組織を表す図面代用写真であって、従来のセラミックス複合積層部品の素子本体の走査型電子顕微鏡写真である。
【符号の説明】
2 バリスタ部
21 バリスタ内部電極
22 バリスタ層
3 コンデンサ部
31 コンデンサ内部電極
32、32a、32b、32c 誘電体層
41、42 端子電極
5、5a、5b、5c バッファ層
6 インダクタ部
61 内部導体
62 セラミック磁性体層
71 インダクタ部外部導体
10 素子本体
100 中間積層体
101 第1中間積層体
102 第2中間積層体

Claims (4)

  1. 少なくとも2つのセラミックス部品が積層されたセラミックス複合積層部品であって、
    中間積層体を介して隣り合う2つのセラミックス部品が存在し、
    前記中間積層体が、前記2つのセラミックス部品の一方に含まれる第1セラミック材料からなる第1セラミックス層と、前記2つのセラミックス部品の他方に含まれる第2セラミック材料からなる第2セラミックス層とを、合計で3層以上交互に積層したものであり、
    前記第1セラミックス層が複数存在する場合、前記第1セラミックス層のうち前記第1セラミックス部品に近いものほど厚く、
    前記第2セラミックス層が複数存在する場合、前記第2セラミックス層のうち前記第2セラミックス部品に近いものほど厚いセラミックス複合部品。
  2. 前記中間積層体を介して隣り合う2つのセラミックス部品がバリスタ機能を有するセラミックス部品とコンデンサ機能を有するセラミックス部品である請求項1のセラミックス複合積層部品。
  3. 前記第1セラミックス層が前記バリスタ機能を有するセラミックス部品の一部を構成するバッファ層である請求項2のセラミックス複合積層部品。
  4. 前記第1セラミックス層が前記バリスタ機能を有するセラミックス部品を構成するバリスタ層である請求項2のセラミックス複合積層部品。
JP15748897A 1997-05-30 1997-05-30 セラミックス複合積層部品 Expired - Fee Related JP3838457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15748897A JP3838457B2 (ja) 1997-05-30 1997-05-30 セラミックス複合積層部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15748897A JP3838457B2 (ja) 1997-05-30 1997-05-30 セラミックス複合積層部品

Publications (2)

Publication Number Publication Date
JPH10335115A JPH10335115A (ja) 1998-12-18
JP3838457B2 true JP3838457B2 (ja) 2006-10-25

Family

ID=15650788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15748897A Expired - Fee Related JP3838457B2 (ja) 1997-05-30 1997-05-30 セラミックス複合積層部品

Country Status (1)

Country Link
JP (1) JP3838457B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018124492A1 (ko) * 2016-12-29 2018-07-05 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
KR20180078124A (ko) * 2016-12-29 2018-07-09 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
KR20180078190A (ko) * 2018-06-08 2018-07-09 주식회사 모다이노칩 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
US7397646B2 (en) 2004-11-30 2008-07-08 Tdk Corporation Surge absorption circuit
JP4246716B2 (ja) 2005-05-02 2009-04-02 Tdk株式会社 積層型フィルタ
US7502213B2 (en) * 2005-07-04 2009-03-10 Tdk Corporation Surge absorber
JP4715371B2 (ja) 2005-07-29 2011-07-06 Tdk株式会社 サージ吸収素子及びサージ吸収回路
US7400485B2 (en) 2005-09-28 2008-07-15 Tdk Corporation Surge absorber
JP4434121B2 (ja) * 2005-09-30 2010-03-17 Tdk株式会社 コネクタ
DE102005050638B4 (de) 2005-10-20 2020-07-16 Tdk Electronics Ag Elektrisches Bauelement
DE102009059873A1 (de) * 2009-12-21 2011-06-22 Epcos Ag, 81669 Varaktor und Verfahren zur Herstellung eines Varaktors
CN114763292B (zh) * 2021-01-14 2023-09-08 东莞华科电子有限公司 缓冲层用助烧结剂、包含缓冲层的电阻及电阻制法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018124492A1 (ko) * 2016-12-29 2018-07-05 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
KR20180078124A (ko) * 2016-12-29 2018-07-09 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
KR20180078189A (ko) * 2016-12-29 2018-07-09 주식회사 모다이노칩 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR102073726B1 (ko) * 2016-12-29 2020-02-05 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
KR102084737B1 (ko) * 2016-12-29 2020-03-04 주식회사 모다이노칩 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR20180078190A (ko) * 2018-06-08 2018-07-09 주식회사 모다이노칩 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR102053356B1 (ko) * 2018-06-08 2019-12-06 주식회사 모다이노칩 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기

Also Published As

Publication number Publication date
JPH10335115A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
JP3631341B2 (ja) 積層型複合機能素子およびその製造方法
KR102878632B1 (ko) 세라믹 전자 부품 및 그 제조 방법
EP0734031B1 (en) Multilayer varistor
JP3838457B2 (ja) セラミックス複合積層部品
JP4030180B2 (ja) セラミックス複合積層部品
JP2757587B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP3064659B2 (ja) 積層型セラミック素子の製造方法
JP7807875B2 (ja) セラミック電子部品およびその製造方法
JP5830715B2 (ja) 積層バリスタ及びその製造方法
JP2727626B2 (ja) セラミックコンデンサ及びその製造方法
JP2021061289A (ja) セラミック電子部品の製造方法、およびカバーシート
JP2705221B2 (ja) セラミックコンデンサ及びその製造方法
JP2697095B2 (ja) セラミックコンデンサ及びその製造方法
JP2707706B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP2715529B2 (ja) セラミックコンデンサ及びその製造方法
JP2850355B2 (ja) セラミックコンデンサ及びその製造方法
JP2725357B2 (ja) セラミックコンデンサ及びその製造方法
JP2773309B2 (ja) セラミックコンデンサ及びその製造方法
JP2646734B2 (ja) セラミックコンデンサ及びその製造方法
JP2737280B2 (ja) セラミックコンデンサ及びその製造方法
JP2707707B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP2007157769A (ja) 積層型電子部品
JP3804135B2 (ja) 積層セラミックコンデンサ
JP2745656B2 (ja) セラミックコンデンサ及びその製造方法
JP2737244B2 (ja) セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees