JP2003101435A - 高周波デバイス - Google Patents
高周波デバイスInfo
- Publication number
- JP2003101435A JP2003101435A JP2001288662A JP2001288662A JP2003101435A JP 2003101435 A JP2003101435 A JP 2003101435A JP 2001288662 A JP2001288662 A JP 2001288662A JP 2001288662 A JP2001288662 A JP 2001288662A JP 2003101435 A JP2003101435 A JP 2003101435A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- high frequency
- frequency device
- antenna terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 高電圧雑音が侵入したとしても、アンテナ端
子に接続された回路を保護することのできる高周波デバ
イスを提供することを目的とする。 【解決手段】 アンテナ端子１０に接続したダイプレク
サ１１はＧＳＭ帯とＤＣＳ帯の周波数成分を分波・合波
し、ダイプレクサ１１にはＧＳＭ帯の周波数成分を取扱
う回路とＤＣＳ帯の周波数成分を取扱う回路を接続し、
ＧＳＭ帯の回路においては、ダイプレクサ１１に送、受
信信号を切り分けるスイッチ１３を接続し、このスイッ
チ１３はダイオード３０及びバリスタ４０を用いて形成
し、このバリスタ４０はアンテナ端子１０とダイオード
３０間に並列に接続されると共に、一端をグランド端子
４１に接続している。
子に接続された回路を保護することのできる高周波デバ
イスを提供することを目的とする。 【解決手段】 アンテナ端子１０に接続したダイプレク
サ１１はＧＳＭ帯とＤＣＳ帯の周波数成分を分波・合波
し、ダイプレクサ１１にはＧＳＭ帯の周波数成分を取扱
う回路とＤＣＳ帯の周波数成分を取扱う回路を接続し、
ＧＳＭ帯の回路においては、ダイプレクサ１１に送、受
信信号を切り分けるスイッチ１３を接続し、このスイッ
チ１３はダイオード３０及びバリスタ４０を用いて形成
し、このバリスタ４０はアンテナ端子１０とダイオード
３０間に並列に接続されると共に、一端をグランド端子
４１に接続している。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話などの移動
体通信機器、特に送、受信切り替えのアンテナ共用器と
して用いることのできる高周波デバイスに関するもので
ある。
体通信機器、特に送、受信切り替えのアンテナ共用器と
して用いることのできる高周波デバイスに関するもので
ある。
【０００２】
【従来の技術】最近、携帯電話などの移動体通信機器に
おいては、アンテナ端子から静電気など瞬時に高電圧に
なるような雑音が入力し、内部の電気回路を破壊する危
険があることが認識されている。
おいては、アンテナ端子から静電気など瞬時に高電圧に
なるような雑音が入力し、内部の電気回路を破壊する危
険があることが認識されている。
【０００３】そこで、特開２００１−１２７６６３号公
報においては、図５に示されるようにアンテナ端子１と
スイッチ回路２との間にコンデンサとインダクタンスと
からなるハイパスフィルタ３を接続してスイッチ回路２
の保護を図っている。
報においては、図５に示されるようにアンテナ端子１と
スイッチ回路２との間にコンデンサとインダクタンスと
からなるハイパスフィルタ３を接続してスイッチ回路２
の保護を図っている。
【０００４】
【発明が解決しようとする課題】携帯電話などの移動体
通信機器においては、年々、小型化が進み、中に収納さ
れるデバイスも小型化が求められている。
通信機器においては、年々、小型化が進み、中に収納さ
れるデバイスも小型化が求められている。
【０００５】また、上記ハイパスフィルタ３において、
通過帯域外減衰量を大きくしようとすると、コンデンサ
とインダクタンスとを多段に接続しなければならない。
また帯域外減衰量を大きくするために多段に接続する
と、挿入損失が大きくなるだけでなく、デバイスも大き
くなってしまう。従って、ある程度の特性で妥協しなけ
ればならない。
通過帯域外減衰量を大きくしようとすると、コンデンサ
とインダクタンスとを多段に接続しなければならない。
また帯域外減衰量を大きくするために多段に接続する
と、挿入損失が大きくなるだけでなく、デバイスも大き
くなってしまう。従って、ある程度の特性で妥協しなけ
ればならない。
【０００６】しかしながら、信号通過帯域近傍の周波数
の高電圧雑音が侵入すると、このハイパスフィルタ３を
通過し、アンテナ端子１に接続したスイッチ回路２に侵
入し、破壊してしまう恐れがある。
の高電圧雑音が侵入すると、このハイパスフィルタ３を
通過し、アンテナ端子１に接続したスイッチ回路２に侵
入し、破壊してしまう恐れがある。
【０００７】そこで本発明は、たとえ信号通過帯域に近
い周波数の高電圧雑音が侵入したとしても、アンテナ端
子の後に接続された回路を保護することのできる高周波
デバイスを提供することを目的とするものである。
い周波数の高電圧雑音が侵入したとしても、アンテナ端
子の後に接続された回路を保護することのできる高周波
デバイスを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、以下の構成を有するものである。
め、以下の構成を有するものである。
【０００９】本発明の請求項１に記載の発明は、特に、
ダイオード及びバリスタを用いて構成したスイッチを有
する高周波デバイスにおいて、アンテナ端子と前記ダイ
オード間に前記バリスタを並列に接続したものであり、
アンテナ端子から侵入した高電圧雑音をバリスタで吸収
することによりダイオードを含む回路を保護することが
できる。
ダイオード及びバリスタを用いて構成したスイッチを有
する高周波デバイスにおいて、アンテナ端子と前記ダイ
オード間に前記バリスタを並列に接続したものであり、
アンテナ端子から侵入した高電圧雑音をバリスタで吸収
することによりダイオードを含む回路を保護することが
できる。
【００１０】本発明の請求項２に記載の発明は、特に、
バリスタを回路基板上に配設したものであり、バリスタ
を有する高周波デバイスを容易に形成することができ
る。
バリスタを回路基板上に配設したものであり、バリスタ
を有する高周波デバイスを容易に形成することができ
る。
【００１１】本発明の請求項３に記載の発明は、特に、
セラミック層と電極層とを交互に積層した積層型のバリ
スタを用いるものであり、所望の特性のバリスタを使用
することができる。
セラミック層と電極層とを交互に積層した積層型のバリ
スタを用いるものであり、所望の特性のバリスタを使用
することができる。
【００１２】本発明の請求項４に記載の発明は、特に、
バリスタは回路基板の上に印刷形成したものであり、低
背化を図ることができ、移動体通信機器への適用範囲が
広がるものである。
バリスタは回路基板の上に印刷形成したものであり、低
背化を図ることができ、移動体通信機器への適用範囲が
広がるものである。
【００１３】本発明の請求項５に記載の発明は、特に、
バリスタを積層セラミック回路基板の内部に構成するも
のであり、生産性良く、低背化を図ることができ、移動
体通信機器への適用範囲が広がるものである。
バリスタを積層セラミック回路基板の内部に構成するも
のであり、生産性良く、低背化を図ることができ、移動
体通信機器への適用範囲が広がるものである。
【００１４】本発明の請求項６に記載の発明は、特に、
−１０〜７５℃における容量変化率が±０．１％以下の
バリスタを用いるものであり、容量変化率が小さいの
で、挿入損失を小さくすることができ安定した特性を有
するものとなる。
−１０〜７５℃における容量変化率が±０．１％以下の
バリスタを用いるものであり、容量変化率が小さいの
で、挿入損失を小さくすることができ安定した特性を有
するものとなる。
【００１５】本発明の請求項７に記載の発明は、特に、
比誘電率が３０以下のセラミック材料を用いて形成した
バリスタを用いるものであり、静電容量が３ｐＦ以下と
小さく、高周波デバイスの特性劣化を抑制することがで
きる。
比誘電率が３０以下のセラミック材料を用いて形成した
バリスタを用いるものであり、静電容量が３ｐＦ以下と
小さく、高周波デバイスの特性劣化を抑制することがで
きる。
【００１６】本発明の請求項８に記載の発明は、特に、
酸化亜鉛を主成分とし、副成分としてＳｉ化合物を添加
した材料を用いてバリスタを作製したものであり、静電
容量が３ｐＦ以下と小さいものとなる。
酸化亜鉛を主成分とし、副成分としてＳｉ化合物を添加
した材料を用いてバリスタを作製したものであり、静電
容量が３ｐＦ以下と小さいものとなる。
【００１７】本発明の請求項９に記載の発明は、特に、
セラミック層と内部電極層とを交互に積層したものであ
り、セラミック層は酸化亜鉛を主成分としたものであ
り、内部電極層はＡｇを主成分とするバリスタを用いる
ものであり、内部電極層として導電率の小さいＡｇを用
いることにより、挿入損失が小さいものとなる。
セラミック層と内部電極層とを交互に積層したものであ
り、セラミック層は酸化亜鉛を主成分としたものであ
り、内部電極層はＡｇを主成分とするバリスタを用いる
ものであり、内部電極層として導電率の小さいＡｇを用
いることにより、挿入損失が小さいものとなる。
【００１８】
【発明の実施の形態】（実施の形態１）以下、実施の形
態１を用いて、本発明の特に請求項１〜３、６〜８に記
載の発明について説明する。
態１を用いて、本発明の特に請求項１〜３、６〜８に記
載の発明について説明する。
【００１９】図１は、実施の形態１における高周波デバ
イスの回路図であり、欧州携帯電話規格のＧＳＭ／ＤＣ
Ｓデュアルバンド携帯電話におけるアンテナ共用器とし
て用いることができる。図１において、１０はアンテナ
端子、１１はアンテナ端子１０に接続したダイプレクサ
であり、ＧＳＭ帯とＤＣＳ帯の周波数成分を分波・合波
する。また図１において点線で囲んだ部分の左側は、Ｇ
ＳＭ帯の周波数成分を取扱う回路（図中Ａ）であり、右
側はＤＣＳ帯の周波数成分を取扱う回路（図中Ｂ）であ
る。それぞれの回路においては、ダイプレクサ１１に
送、受信信号を切り分けるスイッチ１３（図中一点鎖線
で囲んだ部分），１４を接続し、このスイッチ１３，１
４には送信信号の高調波成分を除去するローパスフィル
タ（以下ＬＰＦとする）１５，１６及びそれぞれの帯域
を通過帯域とするＳＡＷフィルタ１７，１８が接続され
ている。そして各フィルタ１５，１６，１７，１８には
端子１９，２０，２１，２２が接続されている。
イスの回路図であり、欧州携帯電話規格のＧＳＭ／ＤＣ
Ｓデュアルバンド携帯電話におけるアンテナ共用器とし
て用いることができる。図１において、１０はアンテナ
端子、１１はアンテナ端子１０に接続したダイプレクサ
であり、ＧＳＭ帯とＤＣＳ帯の周波数成分を分波・合波
する。また図１において点線で囲んだ部分の左側は、Ｇ
ＳＭ帯の周波数成分を取扱う回路（図中Ａ）であり、右
側はＤＣＳ帯の周波数成分を取扱う回路（図中Ｂ）であ
る。それぞれの回路においては、ダイプレクサ１１に
送、受信信号を切り分けるスイッチ１３（図中一点鎖線
で囲んだ部分），１４を接続し、このスイッチ１３，１
４には送信信号の高調波成分を除去するローパスフィル
タ（以下ＬＰＦとする）１５，１６及びそれぞれの帯域
を通過帯域とするＳＡＷフィルタ１７，１８が接続され
ている。そして各フィルタ１５，１６，１７，１８には
端子１９，２０，２１，２２が接続されている。
【００２０】スイッチ１３は、以下の構成を有するもの
である。
である。
【００２１】アンテナ端子１０と端子２３間に直列にダ
イオード３０及びインダクタンス３１を接続するととも
に、ダイオード３０と並列にインダクタンス３２とコン
デンサ３３の直列回路を接続し、インダクタンス３１と
端子２３間に並列にコンデンサ３４を接続している。ま
たアンテナ端子１０とＳＡＷフィルタ１７との間には直
列にインダクタンス３５を接続するとともに、並列にコ
ンデンサ３６、ダイオード３７、コンデンサ３８、イン
ダクタンス３９からなる回路を接続している。そしてダ
イオード３０とインダクタンス３５との間に並列にバリ
スタ４０を接続している。つまりアンテナ端子１０とダ
イオード３０，３７及びＳＡＷフィルタ１７との間に並
列にバリスタ４０が接続されている。このバリスタ４０
はまたグランド端子４１にも接続されている。
イオード３０及びインダクタンス３１を接続するととも
に、ダイオード３０と並列にインダクタンス３２とコン
デンサ３３の直列回路を接続し、インダクタンス３１と
端子２３間に並列にコンデンサ３４を接続している。ま
たアンテナ端子１０とＳＡＷフィルタ１７との間には直
列にインダクタンス３５を接続するとともに、並列にコ
ンデンサ３６、ダイオード３７、コンデンサ３８、イン
ダクタンス３９からなる回路を接続している。そしてダ
イオード３０とインダクタンス３５との間に並列にバリ
スタ４０を接続している。つまりアンテナ端子１０とダ
イオード３０，３７及びＳＡＷフィルタ１７との間に並
列にバリスタ４０が接続されている。このバリスタ４０
はまたグランド端子４１にも接続されている。
【００２２】図２に本実施の形態１における高周波デバ
イスの断面図を示す。
イスの断面図を示す。
【００２３】図２において、５０は積層セラミック回路
基板であり、セラミック層５２と導体パターン５３とを
交互に積層することにより、内部及び外周面にアンテナ
端子１０、ダイプレクサ１１（ダイオード５６を除
く）、スイッチ１３，１４（ただしインダクタンス３
２、バリスタ４０を除く）、ＬＰＦ１５，１６を形成し
ている（図示せず）。そして表面にダイオード５６、Ｓ
ＡＷフィルタ５４及び積層複合素子５１を形成し、図１
に示す回路を実現している。
基板であり、セラミック層５２と導体パターン５３とを
交互に積層することにより、内部及び外周面にアンテナ
端子１０、ダイプレクサ１１（ダイオード５６を除
く）、スイッチ１３，１４（ただしインダクタンス３
２、バリスタ４０を除く）、ＬＰＦ１５，１６を形成し
ている（図示せず）。そして表面にダイオード５６、Ｓ
ＡＷフィルタ５４及び積層複合素子５１を形成し、図１
に示す回路を実現している。
【００２４】積層複合素子５１は、セラミック層と内部
電極層とが交互に積層された積層体の両端面に外部電極
が形成されたものである。バリスタ４０を構成するセラ
ミック層は、比誘電率が３０以下と小さいものであり、
具体的には酸化亜鉛を主成分とし、副成分としてＳｉ化
合物を添加したバリスタ材料を用いて形成したものであ
る。また内部電極層は、導電率の低いＡｇあるいはＡｇ
を主成分とする金属を用いて形成されたものである。そ
してこのような構成を取ることにより、静電容量が３ｐ
Ｆ以下と小さいだけでなく、−１０〜７５℃における容
量変化率も±０．１％以下と小さいバリスタ４０を得る
ことができるのである。
電極層とが交互に積層された積層体の両端面に外部電極
が形成されたものである。バリスタ４０を構成するセラ
ミック層は、比誘電率が３０以下と小さいものであり、
具体的には酸化亜鉛を主成分とし、副成分としてＳｉ化
合物を添加したバリスタ材料を用いて形成したものであ
る。また内部電極層は、導電率の低いＡｇあるいはＡｇ
を主成分とする金属を用いて形成されたものである。そ
してこのような構成を取ることにより、静電容量が３ｐ
Ｆ以下と小さいだけでなく、−１０〜７５℃における容
量変化率も±０．１％以下と小さいバリスタ４０を得る
ことができるのである。
【００２５】バリスタ４０は、通常使用時にはコンデン
サとして作用し、高電圧雑音が侵入してきたときに、バ
リスタ本来の機能を発揮し、高電圧雑音を除去するので
ある。
サとして作用し、高電圧雑音が侵入してきたときに、バ
リスタ本来の機能を発揮し、高電圧雑音を除去するので
ある。
【００２６】つまり、アンテナ端子１０から静電気など
の高電圧雑音が侵入してきた場合、バリスタ４０でこの
高電圧雑音を除去し、高電圧雑音の影響を受けやすいダ
イオード３０，３７及びＳＡＷフィルタ１７を保護する
ことができるのである。
の高電圧雑音が侵入してきた場合、バリスタ４０でこの
高電圧雑音を除去し、高電圧雑音の影響を受けやすいダ
イオード３０，３７及びＳＡＷフィルタ１７を保護する
ことができるのである。
【００２７】高電圧雑音対策としては、アンテナ端子１
０とダイプレクサ１１との間に並列にバリスタを接続し
ても行うことができる。しかしながらバリスタの有する
静電容量が大きく、また温度変化に対する容量変化率が
大きいと、高周波デバイスを構成する他の回路との整合
性を取るのが非常に困難となり、整合性が取れていない
と挿入損失が大きくなり、高周波デバイスの特性が劣化
する。しかしながら本実施の形態１においては、バリス
タ４０をコンデンサとしても作用させる構成のため、こ
のバリスタ４０の静電容量を考慮して設計することとな
り、他の回路との整合性にも優れたものとなるため、高
電圧雑音の除去はもちろんのこと、挿入損失の小さい高
周波デバイスとなるのである。
０とダイプレクサ１１との間に並列にバリスタを接続し
ても行うことができる。しかしながらバリスタの有する
静電容量が大きく、また温度変化に対する容量変化率が
大きいと、高周波デバイスを構成する他の回路との整合
性を取るのが非常に困難となり、整合性が取れていない
と挿入損失が大きくなり、高周波デバイスの特性が劣化
する。しかしながら本実施の形態１においては、バリス
タ４０をコンデンサとしても作用させる構成のため、こ
のバリスタ４０の静電容量を考慮して設計することとな
り、他の回路との整合性にも優れたものとなるため、高
電圧雑音の除去はもちろんのこと、挿入損失の小さい高
周波デバイスとなるのである。
【００２８】さらに、バリスタ４０がコンデンサとして
作用することおよびバリスタ４０とインダクタンス３２
とを一つの積層部品で構成することにより、積層セラミ
ック回路基板５０内に形成する機能を削減することがで
き、小型化を図ることができる。
作用することおよびバリスタ４０とインダクタンス３２
とを一つの積層部品で構成することにより、積層セラミ
ック回路基板５０内に形成する機能を削減することがで
き、小型化を図ることができる。
【００２９】なおＳＡＷフィルタ５４はＳＡＷフィルタ
１７，１８を一つのパッケージに収納したものである。
１７，１８を一つのパッケージに収納したものである。
【００３０】また本実施の形態１においては、通過周波
数帯域が約９００ＭＨｚのＧＳＭ側の回路にのみバリス
タ４０を設け、通過周波数帯域が約１．８ＧＨｚのＤＣ
Ｓ側の回路には設けていない。これは、ダイプレクサ１
１の回路構成に起因するのである。即ち、図示していな
いがＤＣＳ側回路の最もアンテナ端子１０に近い部分に
は、インダクタンスとコンデンサによりハイパスフィル
タを形成している。つまり通常周波数が約５００ＭＨｚ
と低い周波数の高電圧雑音が侵入できないようになって
いる。従って、アンテナ端子１０の近傍にハイパスフィ
ルタが形成されていないような場合は、本実施の形態１
におけるＧＳＭ側の回路と同様に、その静電容量も考慮
した上で、バリスタを並列接続することが望ましい。
数帯域が約９００ＭＨｚのＧＳＭ側の回路にのみバリス
タ４０を設け、通過周波数帯域が約１．８ＧＨｚのＤＣ
Ｓ側の回路には設けていない。これは、ダイプレクサ１
１の回路構成に起因するのである。即ち、図示していな
いがＤＣＳ側回路の最もアンテナ端子１０に近い部分に
は、インダクタンスとコンデンサによりハイパスフィル
タを形成している。つまり通常周波数が約５００ＭＨｚ
と低い周波数の高電圧雑音が侵入できないようになって
いる。従って、アンテナ端子１０の近傍にハイパスフィ
ルタが形成されていないような場合は、本実施の形態１
におけるＧＳＭ側の回路と同様に、その静電容量も考慮
した上で、バリスタを並列接続することが望ましい。
【００３１】（実施の形態２）以下本実施の形態２を用
いて、本発明の特に請求項４について説明する。
いて、本発明の特に請求項４について説明する。
【００３２】図３は、本実施の形態２における高周波デ
バイスの上面図である。その回路構成は実施の形態１で
示したものと同様であるので説明を省略する。
バイスの上面図である。その回路構成は実施の形態１で
示したものと同様であるので説明を省略する。
【００３３】本実施の形態２と実施の形態１との相違点
は、バリスタ４０の形状である。
は、バリスタ４０の形状である。
【００３４】本実施の形態２においては、バリスタ４０
は積層セラミック回路基板５０の表面に、実施の形態１
で示したバリスタ材料を印刷し、この上に電極を印刷し
た後、熱処理することにより形成している。
は積層セラミック回路基板５０の表面に、実施の形態１
で示したバリスタ材料を印刷し、この上に電極を印刷し
た後、熱処理することにより形成している。
【００３５】従って、実施の形態１と比較すると、高周
波デバイスを低背化することができ、移動体通信機器へ
の適用範囲が広がることとなる。
波デバイスを低背化することができ、移動体通信機器へ
の適用範囲が広がることとなる。
【００３６】（実施の形態３）以下、実施の形態３を用
いて、本発明の特に請求項５に記載の発明について説明
する。
いて、本発明の特に請求項５に記載の発明について説明
する。
【００３７】図４は本実施の形態３における高周波デバ
イスの断面図である。その回路構成は実施の形態１で示
したものと同様であるので説明を省略する。
イスの断面図である。その回路構成は実施の形態１で示
したものと同様であるので説明を省略する。
【００３８】本実施の形態３と実施の形態１との相違点
は、バリスタ４０の形状である。
は、バリスタ４０の形状である。
【００３９】本実施の形態３においては、図４に示すよ
うにセラミック層５２と導体パターン５３を積層し、内
部や外周面にアンテナ端子１０、ダイプレクサ１１、ス
イッチ１３，１４、ＬＰＦ１５，１６を形成する際、バ
リスタ材料で形成したセラミック層５７と内部電極層５
５とを同様に積層することにより、バリスタ４０を積層
セラミック回路基板５０の内部に形成しているのであ
る。
うにセラミック層５２と導体パターン５３を積層し、内
部や外周面にアンテナ端子１０、ダイプレクサ１１、ス
イッチ１３，１４、ＬＰＦ１５，１６を形成する際、バ
リスタ材料で形成したセラミック層５７と内部電極層５
５とを同様に積層することにより、バリスタ４０を積層
セラミック回路基板５０の内部に形成しているのであ
る。
【００４０】従って、実施の形態１と比較すると、高周
波デバイスを低背化することができ、移動体通信機器へ
の適用を広げることができるのはもちろん、積層セラミ
ック回路基板５０を形成した後、わざわざ、バリスタ４
０を形成する必要が無いので、生産性に優れたものとな
る。
波デバイスを低背化することができ、移動体通信機器へ
の適用を広げることができるのはもちろん、積層セラミ
ック回路基板５０を形成した後、わざわざ、バリスタ４
０を形成する必要が無いので、生産性に優れたものとな
る。
【００４１】なお、上記実施の形態１〜３においては、
ＧＳＭ／ＤＣＳデュアルバンドシステムへの応用を例に
とって示したが、本発明はこれに限定されるものではな
く、たとえばシングルバンド、トリプルバンドであって
も、アンテナ端子から侵入する高電圧雑音に対する対策
の必要なものについては、アンテナ端子と、このアンテ
ナ端子に接続する回路との間に並列にバリスタを接続す
ることにより、同様の効果が得られるものである。
ＧＳＭ／ＤＣＳデュアルバンドシステムへの応用を例に
とって示したが、本発明はこれに限定されるものではな
く、たとえばシングルバンド、トリプルバンドであって
も、アンテナ端子から侵入する高電圧雑音に対する対策
の必要なものについては、アンテナ端子と、このアンテ
ナ端子に接続する回路との間に並列にバリスタを接続す
ることにより、同様の効果が得られるものである。
【００４２】
【発明の効果】以上本発明によると、たとえ信号通過帯
域に近い周波数の高電圧雑音がアンテナ端子から侵入し
たとしても、後に接続された回路を確実に保護すること
のできる高周波デバイスを提供することができる。さら
に、バリスタを通常使用時にはコンデンサとして作用さ
せることにより挿入損失の小さいものとなる。
域に近い周波数の高電圧雑音がアンテナ端子から侵入し
たとしても、後に接続された回路を確実に保護すること
のできる高周波デバイスを提供することができる。さら
に、バリスタを通常使用時にはコンデンサとして作用さ
せることにより挿入損失の小さいものとなる。
【図１】本発明の実施の形態１〜３における高周波デバ
イスの回路ブロック図
イスの回路ブロック図
【図２】本発明の実施の形態１における高周波デバイス
の断面図
の断面図
【図３】本発明の実施の形態２における高周波デバイス
の上面図
の上面図
【図４】本発明の実施の形態３における高周波デバイス
の断面図
の断面図
【図５】従来の高周波デバイスの回路図
１０ アンテナ端子
１１ ダイプレクサ
１３ スイッチ
１４ スイッチ
１５ ＬＰＦ
１６ ＬＰＦ
１７ ＳＡＷフィルタ
１８ ＳＡＷフィルタ
１９ 端子
２０ 端子
２１ 端子
２２ 端子
２３ 端子
３０ ダイオード
３１ インダクタンス
３２ インダクタンス
３３ コンデンサ
３４ コンデンサ
３５ インダクタンス
３６ コンデンサ
３７ ダイオード
３８ コンデンサ
３９ インダクタンス
４０ バリスタ
４１ グランド端子
５０ 積層セラミック回路基板
５１ 積層複合素子
５２ セラミック層
５３ 導体パターン
５４ ＳＡＷフィルタ
５５ 内部電極層
フロントページの続き
(72)発明者 佐々木 理穂
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5E034 CB01 DB15 EA08
5K011 AA06 DA21 JA01 KA11
Claims (9)
- 【請求項１】 アンテナ端子と、このアンテナ端子に接
続したダイプレクサと、このダイプレクサに接続した複
数のスイッチと、このスイッチに接続したＳＡＷフィル
タ及びローパスフィルタとを備え、前記スイッチはダイ
オード及びバリスタを有するものであり、このバルスタ
は前記ダイオードと前記アンテナ端子間に並列に接続し
た高周波デバイス。 - 【請求項２】 バリスタは回路基板上に配設したもので
ある請求項１に記載の高周波デバイス。 - 【請求項３】 バリスタはセラミック層と電極層とを交
互に積層した積層素子である請求項２に記載の高周波デ
バイス。 - 【請求項４】 バリスタは印刷形成されたものである請
求項２に記載の高周波デバイス。 - 【請求項５】 バリスタは導電パターンとセラミック層
とを積層した積層セラミック回路基板の内部に構成され
たものである請求項１に記載の高周波デバイス。 - 【請求項６】 バリスタは−１０〜７５℃における容量
変化率が±０．１％以下である請求項１に記載の高周波
デバイス。 - 【請求項７】 バリスタは誘電率が３０以下のセラミッ
ク材料を用いて形成したものである請求項１に記載の高
周波デバイス。 - 【請求項８】 バリスタは酸化亜鉛を主成分とし、副成
分としてＳｉ化合物を添加したものである請求項７に記
載の高周波デバイス。 - 【請求項９】 バリスタはセラミック層と内部電極層と
を交互に積層したものであり、セラミック層は酸化亜鉛
を主成分としたものであり、内部電極層はＡｇを主成分
とするものである請求項１に記載の高周波デバイス。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288662A JP2003101435A (ja) | 2001-09-21 | 2001-09-21 | 高周波デバイス |
| EP02767993A EP1341317A1 (en) | 2001-09-21 | 2002-09-20 | High-frequency device |
| US10/465,996 US6870442B1 (en) | 2001-09-21 | 2002-09-20 | High-frequency device |
| CNA028034805A CN1484892A (zh) | 2001-09-21 | 2002-09-20 | 高频器件 |
| PCT/JP2002/009677 WO2003028235A1 (fr) | 2001-09-21 | 2002-09-20 | Dispositif haute frequence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288662A JP2003101435A (ja) | 2001-09-21 | 2001-09-21 | 高周波デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101435A true JP2003101435A (ja) | 2003-04-04 |
Family
ID=19111274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001288662A Pending JP2003101435A (ja) | 2001-09-21 | 2001-09-21 | 高周波デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003101435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347962A (ja) * | 2002-05-29 | 2003-12-05 | Kyocera Corp | 高周波分波回路、高周波スイッチ回路、低域通過フィルタおよびそれらを具備する高周波部品 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125557A (ja) * | 1996-10-18 | 1998-05-15 | Tdk Corp | 積層型複合機能素子およびその製造方法 |
| JPH11265807A (ja) * | 1998-03-16 | 1999-09-28 | Tdk Corp | セラミックス複合積層部品 |
| JP2001044884A (ja) * | 1999-07-29 | 2001-02-16 | Murata Mfg Co Ltd | 高周波スイッチ部品 |
| JP2001127663A (ja) * | 1999-10-29 | 2001-05-11 | Ngk Spark Plug Co Ltd | 静電気保護回路 |
| JP2001186047A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 高周波回路 |
| JP2001211097A (ja) * | 2000-01-28 | 2001-08-03 | Hitachi Metals Ltd | マルチバンド用高周波スイッチモジュール |
| JP2001352271A (ja) * | 2000-06-09 | 2001-12-21 | Hitachi Metals Ltd | 高周波スイッチモジュール |
| JP2003273687A (ja) * | 2002-03-18 | 2003-09-26 | Hitachi Metals Ltd | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール並びに通信装置 |
-
2001
- 2001-09-21 JP JP2001288662A patent/JP2003101435A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125557A (ja) * | 1996-10-18 | 1998-05-15 | Tdk Corp | 積層型複合機能素子およびその製造方法 |
| JPH11265807A (ja) * | 1998-03-16 | 1999-09-28 | Tdk Corp | セラミックス複合積層部品 |
| JP2001044884A (ja) * | 1999-07-29 | 2001-02-16 | Murata Mfg Co Ltd | 高周波スイッチ部品 |
| JP2001127663A (ja) * | 1999-10-29 | 2001-05-11 | Ngk Spark Plug Co Ltd | 静電気保護回路 |
| JP2001186047A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 高周波回路 |
| JP2001211097A (ja) * | 2000-01-28 | 2001-08-03 | Hitachi Metals Ltd | マルチバンド用高周波スイッチモジュール |
| JP2001352271A (ja) * | 2000-06-09 | 2001-12-21 | Hitachi Metals Ltd | 高周波スイッチモジュール |
| JP2003273687A (ja) * | 2002-03-18 | 2003-09-26 | Hitachi Metals Ltd | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール並びに通信装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347962A (ja) * | 2002-05-29 | 2003-12-05 | Kyocera Corp | 高周波分波回路、高周波スイッチ回路、低域通過フィルタおよびそれらを具備する高周波部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982612B2 (en) | Duplexer and communication apparatus with a matching circuit including a trap circuit for harmonic suppression | |
| CN1327733C (zh) | 高频器件 | |
| US7663455B2 (en) | Band-pass filter element and high frequency module | |
| US6870442B1 (en) | High-frequency device | |
| JP2008271421A (ja) | 弾性波フィルタ及び複合部品 | |
| JPH07263908A (ja) | チップ型高周波ローパスフィルタ | |
| JP4166635B2 (ja) | 積層型高周波モジュール | |
| WO2017188062A1 (ja) | 弾性波フィルタ装置およびマルチプレクサ | |
| JP2003101436A (ja) | 高周波デバイス | |
| JP4357184B2 (ja) | フロントエンドモジュール | |
| JP2003101435A (ja) | 高周波デバイス | |
| JP3922135B2 (ja) | 高周波デバイス | |
| JP2003101434A (ja) | 高周波デバイス | |
| JPH07226602A (ja) | 積層型誘電体フィルタ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JP2003069362A (ja) | ダイプレクサ | |
| JP3971668B2 (ja) | 送受信制御回路 | |
| JPH10276117A (ja) | 複合スイッチ回路部品 | |
| JP3922133B2 (ja) | 高周波デバイス | |
| JP3922134B2 (ja) | 高周波デバイス | |
| JP2001119258A (ja) | 分波器 | |
| JP2004072582A (ja) | 高周波デバイス | |
| JPH11261398A (ja) | 複合スイッチ回路及び複合スイッチ回路部品 | |
| JPH10190311A (ja) | 誘電体フィルタ | |
| JP2000091807A (ja) | 誘電体バンドパス・フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |