JP5259107B2 - 積層セラミック電子部品およびその製造方法 - Google Patents

Description

本願発明は、積層セラミック電子部品及びその製造方法に関し、詳しくは、セラミック積層体中に、複数の導体層がセラミック層を介して積層され、かつ、複数の導体層が交互に、セラミック積層体の側面の一対の領域に配設された一対の外部電極のいずれか一方に、電気的に接続された構造を有する積層セラミック電子部品およびその製造方法に関する。

近年、積層セラミックコンデンサは種々の用途に広く用いられており、電子機器の小型、高性能化にともない、積層セラミックコンデンサの小型大容量化への要求も大きくなっている。

このような状況下、小型大容量化のため、内部電極を薄膜形成法により形成して、意図する所定のパターンの内部電極を有する積層セラミックコンデンサを製造する方法が提案されている（特許文献１）。

また、内部電極層をパターン化せず、セラミックグリーンシートの表面に全面電極として形成し、この内部電極層を備えたセラミックグリーンシート（誘電体層）を積層した後、全面電極の不要部分を除去してパターン化し、その後、内部電極と導通するように外部電極を形成するようにした積層セラミックコンデンサの製造方法が提案されている（特許文献２）。

しかしながら、上記特許文献１の方法の場合、規格寸法に合わせて積層セラミック電子部品を製造しようとすると、内部電極の重なり面積（積層セラミックコンデンサの場合における容量取得に寄与する面積）を十分に確保することが困難になり、大容量化が妨げられるという問題点がある。これは、内部電極の印刷精度、積層時の変形、マザー積層体を切断する際の直線性などを考慮して加工マージンを決定する必要があり、セラミック積層体の平面面積よりも内部電極の寸法を小さくしなければならないことによる。

また、上記特許文献２の方法の場合、内部電極層を全面電極としているので、特許文献１のように内部電極の周囲にマージンを確保するために内部電極をパターン化することに伴う、製品寸法に対して内部電極の平面面積が小さくなるという問題点は低減できるが、積層後に内部電極の不要部分を除去して絶縁性を確保するようにしているので、十分な絶縁性を確保できる程度にまで内部電極層を除去するのに時間がかかり、生産性が低いという問題点がある。
特開２０００−２４３６５０号公報 特開２００３−１０９８４１号公報

本願発明は、上記課題を解決するものであり、製品寸法に対して、内部電極の面積を大きくとることが可能で、例えば積層セラミックコンデンサの場合、小型大容量化を図ることができ、しかも、内部電極の不要部を除去する必要がなく、効率よく小型高特性の積層セラミック電子部品を製造することが可能な積層セラミック電子部品の製造方法および該製造方法により製造することが可能な小型高特性の積層セラミック電子部品を提供することを目的とする。

上記課題を解決するために、本願発明の積層セラミック電子部品の製造方法は、
セラミック積層体中に、複数の導体層がセラミック層を介して積層され、かつ、前記複数の導体層が交互に、セラミック積層体の側面の一対の領域に配設された一対の外部電極のいずれか一方に、電気的に接続された構造を有する積層セラミック電子部品の製造方法であって、
前記複数の導体層がセラミック層を介して積層され、かつ、前記一対の領域に引き出された構造を有するセラミック積層体を形成する工程と、
前記一対の領域のうちの一方の領域に露出した前記導体層に、１層おきに撥水性を付与しためっき膜である引出電極を形成する工程と、
前記一対の領域の他方の領域に露出した前記導体層のうち、前記一方の領域で一層おきに撥水性を付与しためっき膜である引出電極が形成された導体層とは異なる導体層のそれぞれに撥水性を付与しためっき膜である引出電極を形成する工程と、
前記引出電極にはじかれる材料からなる被覆層により前記セラミック積層体を被覆して、前記引出電極が前記被覆層から露出するとともに、他の所定の領域が前記被覆層により被覆された被覆セラミック積層体を形成する工程と、
前記被覆セラミック積層体の前記一対の領域に、前記引出電極と電気的に接続する外部電極を形成する工程と
を具備することを特徴としている。

また、請求項２の積層セラミック電子部品の製造方法は、
セラミック積層体中に、複数の導体層がセラミック層を介して積層され、かつ、前記複数の導体層が交互に、セラミック積層体の側面の一対の領域に配設された一対の外部電極のいずれか一方に、電気的に接続された構造を有する積層セラミック電子部品の製造方法であって、
複数の導体層がセラミック層を介して積層されたマザーセラミック積層体を形成する工程と、
前記マザーセラミック積層体の所定の領域に、互いに平行な複数の溝を形成して、(ａ)隣り合う一対の溝に挟まれた領域の互いに対向する一対の側面が、個々の積層セラミック電子部品を構成するセラミック積層体の一対の側面となり、(ｂ)前記側面に前記複数の導体層が露出し、(ｃ)前記複数の導体層のそれぞれは、同一平面において、溝が形成されていない領域で導通した構造を有する溝付きマザーセラミック積層体を形成する工程と、
前記溝付きマザーセラミック積層体の前記一対の側面のうちの一方の側面に露出した前記導体層に、１層おきに撥水性を付与しためっき膜である引出電極を形成する工程と、
前記一対の側面の他方の側面に露出した前記導体層のうち、前記一方の側面で一層おきに撥水性を付与しためっき膜である引出電極が形成された導体層とは異なる導体層のそれぞれに撥水性を付与しためっき膜である引出電極を形成する工程と、
前記溝付きマザーセラミック積層体を所定の位置で切断して、個々のセラミック積層体に分割する工程と、
前記引出電極にはじかれる材料からなる被覆層により前記セラミック積層体を被覆して、前記引出電極が前記被覆層から露出するとともに、他の所定の領域が前記被覆層により被覆された被覆セラミック積層体を形成する工程と、
前記被覆セラミック積層体の、前記一対の側面に、前記引出電極と電気的に接続する外部電極を形成する工程と
を具備することを特徴としている。

また、請求項３の積層セラミック電子部品の製造方法は、撥水性を付与した前記めっき膜が、撥水めっき膜、または金めっき膜の表面にフッ素変性チオールを塗布して形成したものであることを特徴としている。

また、請求項４の積層セラミック電子部品の製造方法は、導電性ペーストを塗布し、焼き付けることにより、前記外部電極を形成することを特徴としている。

また、請求項５の積層セラミック電子部品は、
セラミック積層体中に、複数の導体層がセラミック層を介して積層され、かつ、前記複数の導体層が交互に、セラミック積層体の側面の一対の領域に配設された一対の外部電極のいずれか一方に、電気的に接続された構造を有する積層セラミック電子部品であって、
セラミック積層体の、前記外部電極が配設されていない領域のうち、少なくとも前記導体層が露出した部分が被覆層により被覆されており、かつ、
前記内部電極と前記外部電極の接続部分には、撥水性を付与しためっき膜が存在していること
を特徴としている。

本願発明の積層セラミック電子部品の製造方法は、セラミック積層体の側面に露出した導体層に撥水性を付与しためっき膜である引出電極を形成し、セラミック積層体を、引出電極にはじかれる材料からなる被覆層により被覆して、引出電極が被覆層から露出し、他の所定の領域が被覆層により被覆された被覆セラミック積層体を形成した後、被覆セラミック積層体に引出電極と電気的に接続する外部電極を形成するようにしているので、導体層（内部電極）の形成時にパターン化したり、セラミック積層体の形成後に導体層（内部電極）を除去したりすることを必要とせずに、製品寸法に対する導体層（内部電極）の面積の割合の大きい、小型高特性の積層セラミック電子部品を効率よく製造することが可能になる。

すなわち、本願発明によれば、セラミック積層体を、引出電極を露出させつつ、確実に被覆層で被覆することが可能になり、外部と導体層（内部電極）がショートすることを防止しつつ、セラミック積層体の平面面積と導体層（内部電極）の大きさを同じにすることが可能になるため、例えば、積層セラミックコンデンサにおける取得容量の増大など、特性の向上を図ることが可能になる。
なお、本願発明によれば、引出電極に撥水性を持たせることにより、例えば、セラミック積層体を被覆層を構成する材料に浸漬して、引出電極を露出させた状態で、セラミック積層体の全面あるいは所定の領域に、例えば３０μｍ以下というような薄い被覆層を形成することができる。さらに、被覆層の構成材料を調整することにより１０μｍ程度の均一な被覆層を形成することもできる。
また、本願発明は、引出電極に被覆材をはじく作用を果たさせること意図するものであり、本願発明において、撥水性を有しているとは、被覆材をはじく作用を果たす性質を有していることを意味するものであり、本願発明でいう撥水性とは、文字どおりの、水をはじくという意味での撥水性に限らず、例えば油性の被覆材をはじくことができるような撥油性などの意味をも含む概念である。

また、請求項２の積層セラミック電子部品の製造方法のように、マザーセラミック積層体の所定の領域に、互いに平行な複数の溝を形成して、(ａ)隣り合う一対の溝に挟まれた領域の互いに対向する一対の側面が、個々の積層セラミック電子部品を構成するセラミック積層体の一対の側面となり、(ｂ)側面に前記複数の導体層が露出し、(ｃ)導体層のそれぞれは、同一平面において、溝が形成されていない領域で導通した構造を有する溝付きマザーセラミック積層体を形成し、一対の側面のうち一方の側面に露出した導体層に、１層おきに撥水性を付与しためっき膜である引出電極を形成するとともに、他方の側面において、一方の側面で引出電極が形成された導体層とは異なる導体層に撥水性を付与しためっき膜である引出電極を形成した後、個々のセラミック積層体に分割し、被覆層により被覆して、引出電極が被覆層から露出し、他の所定の領域が被覆層により被覆された被覆セラミック積層体を形成した後、被覆セラミック積層体に引出電極と電気的に接続する外部電極を形成するようにした場合、いわゆる多数個取りの方法で、小型高特性の積層セラミック電子部品を効率よく製造することが可能になる。

また、請求項３の積層セラミック電子部品の製造方法のように、撥水性を付与した前記めっき膜が、撥水めっき膜、または金めっき膜の表面にフッ素変性チオールを塗布して形成したものである場合には、効率よく撥水性を有する引出電極を形成することが可能になり、本願発明をより実効あらしめることができる。

また、本発明の積層セラミック電子部品の製造方法においては、導電性ペーストを塗布し、焼き付けることにより、前記外部電極を形成することができる。

また、本発明の積層セラミック電子部品は、セラミック積層体の、外部電極が配設されていない領域のうち、少なくとも導体層が露出した部分が被覆層により被覆されており、かつ、内部電極と外部電極の接続部分には、撥水性を付与しためっき膜が存在していることを構成上の特徴としており、本願発明の請求項１〜４のいずれかの方法により効率よく製造することができる。

以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。

図１は、本願発明の一実施例にかかる積層セラミック電子部品（積層セラミックコンデンサ）の構成を示す図である。

この積層セラミックコンデンサにおいては、図１に示すように、セラミック積層体１中に、複数の内部電極（導体層）２がセラミック層３を介して積層されている。また、この複数の内部電極２（２ａ，２ｂ）はセラミック積層体１の、互いに対向する一対の側面４ａ，４ｂに引き出されている。

また、複数の内部電極２（２ａ，２ｂ）は交互に、引出電極１２（１２ａ，１２ｂ）を介して、一対の側面４ａ，４ｂに配設された外部電極５ａ，５ｂのいずれか一方に電気的に接続されている。また、セラミック積層体１の、外部電極５ａ，５ｂが配設されていない領域は、絶縁性の樹脂からなる被覆層６により被覆されており、内部電極２（２ａ，２ｂ）をセラミック積層体１の平面面積と同じ大きさにしているにもかかわらず、内部電極２（２ａ，２ｂ）が外部と短絡したりすることがないように構成されている。

そして、この実施例の積層セラミックコンデンサにおいては、引出電極１２（１２ａ，１２ｂ）は、内部電極２ａ，２ｂの端部に撥水めっきを施して撥水めっき膜１０を設けることにより形成されている。

次に、この積層セラミックコンデンサの製造方法について説明する。
(１)一方主面に導体層が配設されたセラミックグリーンシートと、導体層（内部電極）が形成されていないセラミックグリーンシートを所定の順序で積層し、図２に示すように、複数の導体層２がセラミック層３を介して積層され、かつ、複数の導体層２が一対の側面４ａ，４ｂに引き出された構造を有する焼結済みのセラミック積層体１を用意する。
なお、このようなセラミック積層体は、通常の積層セラミック電子部品の製造工程で用いられる種々の方法、例えば、上述のようにセラミックグリーンシートを積層する工程を備えたいわゆるシート積層工法や、セラミックスラリーおよび電極ペーストを、図２に示すようなセラミック積層体１が形成されるように印刷してゆく、いわゆる逐次印刷工法などの方法により製造することが可能である。さらにその他の方法を適用することも可能である。

(２)それから、図３に示すように、セラミック積層体１の一対の側面４ａ，４ｂのうち、一方の側面４ａに露出した導体層２（２ａ）に、１層おきに撥水性を有する引出電極１２（１２ａ）を形成するとともに、他方の側面４ｂに露出した導体層２のうち、一方の領域で一層おきに撥水性を有する引出電極１２（１２ａ）が形成された導体層２ａとは異なる導体層２（２ｂ）のそれぞれに撥水性を有する引出電極１２（１２ｂ）を形成する。
この実施例では、所定の導体層（内部電極）に引出電極を形成するにあたっては、一層おきに導体層（引出電極を形成しない方の導体層）の端部をシールしておき、シールされていない方の導体層に撥水めっきを行うことにより、引出電極を形成した。

撥水めっきを行うにあたっては、フッ素系高分子のエマルジョンとＮｉを含むめっき浴にセラミック積層体を積層して、Ｎｉ金属とともに、フッ素系高分子を共析させることにより撥水性を付与する方法を適用して、撥水性を有する引出電極（撥水めっき膜）を形成した。なお、引出電極を形成する方法については、下記の実施例２でも詳しく説明する。

フッ素系高分子としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリパーフルオロアルコキシブタジエン（ＰＦＡ）、ポリフルオロビニリデンなどを単独で、あるいは、これらを組み合わせて用いることができる。撥水めっき膜の厚さは、１μｍ〜５μｍ程度であれば、本願発明において必要とされる撥水性を十分に確保することができる。

なお、撥水めっき膜の厚さが１μｍ未満になると、撥水性が不十分になり、引出電極が被覆層により被覆されてしまう場合が生じるため好ましくない。また、撥水めっき膜が５μｍを超えると、撥水性としては十分であるが、厚みが１μｍ以下の導体層（内部電極）に適用することが困難になるため好ましくない。

(３)次に、セラミック積層体１を、撥水めっき膜にはじかれる材料からなる被覆層により被覆して、図４に示すように、引出電極１２（１２ａ，１２ｂ）が露出し、他の領域が被覆層６により被覆された構造を有する被覆セラミック積層体１１を形成する。
なお、セラミック積層体１を、撥水めっき膜にはじかれる材料からなる被覆層６により被覆する方法としては、例えば、絶縁樹脂原料の溶剤溶液などに浸漬した後、絶縁樹脂を硬化させる方法などを適用することができる。
また、後述のように、絶縁性のセラミック層を被覆層とする被覆セラミック積層体１１を形成することも可能である。

(４)それから、引出電極１２（１２ａ，１２ｂ）が露出した被覆セラミック積層体１１の両側面４ａ，４ｂに、引出電極１２ａ，１２ｂと導通するように外部電極形成用の導電ペーストを塗布し、焼き付けることにより、外部電極５ａ，５ｂを形成する。これにより、図１に示すような構造を有する積層セラミックコンデンサが得られる。
上記の方法により、例えば、内部電極２の厚みが２μm、引出電極１２（１２ａ，１２ｂ）を構成する撥水めっき膜１０の膜厚が３μm、セラミック層３の厚みが５μmというような条件の積層セラミックコンデンサを効率よく製造することができる。

なお、この実施例１では、絶縁樹脂からなる被覆層６によりセラミック積層体１を被覆する場合を例にとって説明したが、耐熱性などの耐環境性を考慮すると、セラミックからなる被覆層によりセラミック積層体が被覆された構造とすることが望ましい場合がある。
その場合、例えば、未焼成の状態のセラミック積層体１に、撥水性を有する引出電極１２（１２ａ，１２ｂ）を形成した後、セラミックスラリーに浸漬して、図５に示すように、引出電極１２（１２ａ，１２ｂ）が露出し、他の領域がセラミック層からなる被覆層６（６ａ）により被覆された被覆セラミック積層体１１を形成し、これを一体的に焼成した後、図６に示すように、外部電極５ａ，５ｂを形成することにより、セラミック積層体１がセラミック層からなる被覆層６（６ａ）により被覆された構造を有する積層セラミックコンデンサを得ることができる。

なお、セラミック積層体１を被覆層６（６ａ）であるセラミック層で被覆するにあたっては、例えば、以下の方法が例示される。
例えば、セラミック積層体を構成するセラミックがチタン酸バリウム系セラミックである場合、同じくチタン酸バリウム系のセラミック原料を用い、これに有機ビヒクル、添加剤、および、溶剤を添加して混合し、粘度１〜１０Ｐａ・ｓ（せん断速度１００ｓ−１での測定値）、セラミック固形分濃度１０vol％のセラミックスラリーを準備する。

それから、所定の内部電極（導体層）に撥水めっきを施して引出電極（撥水めっき膜）を形成する、
また、例えば、内部電極の厚み２μｍ、撥水メッキ厚３μｍ、セラミック層の厚み５μｍの、積層数１０層のセラミック積層体を用意し、所定の内部電極（導体層）に撥水めっきを施して引出電極（撥水めっき膜）を形成する。
それから、このセラミック積層体を、上述のセラミックスラリーに浸漬した後、引き上げて、被覆層が固着しないようにフッ素樹脂コーティングしたポットに取り出し、３０分間、回転させながら十分に乾燥させて、２０μｍ厚の被覆層により被覆された、未焼成の被覆セラミック積層体１１（図５参照）を得る。

そして、通常の方法で、１２００℃の温度条件下にて焼成を行い、引出電極を除いて、全体が厚み１５μｍのセラミック層からなる被覆層により被覆された被覆セラミック積層体（焼結体）１１を得る。

その後、この被覆セラミック積層体１１に外部電極５ａ，５ｂを形成することにより、図６に示すような構造を有する、セラミック積層体１がセラミック層からなる被覆層６（６ａ）により被覆された積層セラミックコンデンサが得られる。

なお、セラミック積層体をセラミックスラリーにより被覆するにあたっては、例えば、セラミックスラリーを入れたバレルに、セラミック積層体を投入し、バレルを回転させる方法など種々の方法を採用することができるが、その方法に特別の制約はない。

＜撥水性を有する引出電極の形成方法の変形例＞
上記実施例１では、導体層の露出端部に撥水めっき膜を形成することにより引出電極を形成するようにしているが、導体層の露出端部に金めっきを施し、形成された金めっき膜の表面にフッ素変性チオールを塗布することによっても撥水性を有する引出電極を形成することができる。

すなわち、図７に示すように、セラミック積層体１の側面４ａ，４ｂのうちの一方の側面４ａに露出した導体層２（２ａ）に、１層おきに金めっきを施して金めっき膜２０（２０ａ）を形成するとともに、他方の側面４ｂに露出した導体層２のうち、一方の側面４ａで金めっき膜２０（２０ａ）が形成された導体層２ａとは異なる導体層２（２ｂ）のそれぞれに金めっきを施し、金めっき膜２０（２０ｂ）を形成する。

それから、図８に示すように、金めっき膜２０（２０ａ，２０ｂ）の表面にフッ素変性チオール２１を塗布することにより、自己組織化膜を金めっき膜の表面に形成する。これにより、効率よく撥水性を有する引出電極１２（１２ａ，１２ｂ）を形成することができる。

その後は、上記実施例１の場合と同様の方法で、被覆層による被覆、外部電極の形成の工程を経て、図１に示す積層セラミックコンデンサに準じる構成を有する積層セラミックコンデンサを製造することができる。

この実施例２では、マザー積層体を形成し、そこから複数の積層セラミックコンデンサを分割して多数個の積層セラミックコンデンサを同時に製造する、いわゆる多数個取りの方法により図１に示すような構造を有する積層セラミックコンデンサを製造する方法について説明する。

(１)まず、図９に示すように、複数の導体層２２がセラミック層（セラミックグリーンシート）２３を介して積層された構造を有する未焼成のマザーセラミック積層体３１を形成する。

(２)それから、図１０に示すように、マザーセラミック積層体の所定の領域に、互いに平行な複数の溝３０を形成することにより、以下の(ａ)〜(ｃ)の要件を備えた溝付きマザーセラミック積層体３１ａを形成する。
(ａ)隣り合う一対の溝３０に挟まれた領域の互いに対向する一対の側面２４（２４ａ，２４ｂ），が、図１に示す個々の積層セラミック電子部品を構成するセラミック積層体１の一対の側面４（４ａ，４ｂ）となる、
(ｂ)この一対の側面２４（２４ａ，２４ｂ）に複数の導体層２２が露出している。
(ｃ)複数の導体層２２のそれぞれは、同一平面において、溝が形成されていない領域（基部）３３（図１０）で導通している。

(３)そして、この溝付きマザーセラミック積層体３１ａの複数の溝３０に、図１１に示すように、一列おきにめっき液の浸入を阻止するためのマスク３２ａを施して、一列おきに溝３０を密閉し、溝付きマザーセラミック積層体３１ａの一方側の端面３４ｂに引き出された導体層２２（２２ａ）に電極３６を接続して通電することにより撥水めっきを行い、図１２に示すように、側面２４ａ，２４ｂに露出した導体層２２（２２ａ）に撥水めっき膜１２（１２ａ）を形成する。

(４)それから、上記(３)の工程でマスク３２ａを施さなかった方の溝３０に、図１３に示すように、マスク３２ｂを施して、(３)の工程で先に撥水めっき膜１２（１２ａ）を形成した溝３０を密閉し、一層おきに、溝付きマザーセラミック積層体３１ａの一方側の端面３４ａに引き出された導体層２２（２２ｂ）に電極３６を接続して通電することにより撥水めっきを行い、図１４に示すように、側面２４ａ，２４ｂに露出した導体層２２（２２ｂ）に撥水めっき膜１２（１２ｂ）を形成する。

(５)次に、溝付きマザーセラミック積層体３１ａを切断して、個々のセラミック積層体１に分割する。これにより、図３に示すような構造を有する、引出電極１２（１２ａ，１２ｂ）を備えた個々のセラミック積層体１が得られる。

(６)その後は、実施例１の場合と同様に、セラミック積層体１を、引出電極１２（１２ａ，１２ｂ）にはじかれる材料からなる被覆層により被覆して、図４あるいは図５に示すように、引出電極１２（１２ａ，１２ｂ）が露出し、他の領域が被覆層６により被覆された構造を有する被覆セラミック積層体１１を形成する。

(７)それから、引出電極１２（１２ａ，１２ｂ）が露出した被覆セラミック積層体１１の両側面４ａ，４ｂに、引出電極１２ａ，１２ｂと導通するように外部電極形成用の導電ペーストを塗布し、焼き付けることにより、外部電極５ａ，５ｂを形成する。これにより、図１に示すような積層セラミックコンデンサに準じる構造を有する積層セラミックコンデンサが得られる。

また、この実施例２においても、導体層の露出端部に撥水めっき膜を形成することにより引出電極を形成するようにしているが、導体層の露出端部に金めっきを施し、形成された金めっき膜の表面にフッ素変性チオールを塗布することによっても撥水性を有する引出電極を形成することができる。

この実施例２の方法によれば、いわゆる多数個取りの方法により、製品寸法の平面面積と内部電極の面積が実質的に同一で、小型大容量の積層セラミックコンデンサを、内部電極のパターニングなどの工程を必要とすることなく、効率よく製造することができる。

また、この実施例２の本願発明の方法によれば、特に位置決めなどの工程を必要とせず、多数のセラミック積層体を一括して処理することが可能であり、生産性を大幅に向上させることができるため、工業的な意義が大きい。

なお、上記実施例では、積層セラミックコンデンサを例にとって説明したが、本願発明は、ＬＣ複合部品など、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することが可能である。

本願発明は、その他の点においても上記実施例に限定されるものではなく、内部電極の積層数、引出電極の具体的な形成方法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。

上述のように、本願発明によれば、内部電極の面積を製品寸法の平面面積と実質的に同一とすることが可能で、内部電極のパターニング工程などを必要とすることなく、小型高特性の積層セラミック電子部品を効率よく製造することが可能になり、例えば、積層セラミックコンデンサの場合には、小型大容量化を実現することができる。
したがって、本願発明は、積層セラミックコンデンサや積層ＬＣ複合部品などの積層セラミック電子部品、その製造に関する技術分野に広く利用することが可能である。

本願発明の一実施例（実施例１）にかかる積層セラミック電子部品（積層セラミックコンデンサ）の構成を示す断面図である。 本願発明の実施例１にかかる積層セラミックコンデンサの製造工程において形成されたセラミック積層体の構成を示す図である。 本願発明の実施例１にかかる積層セラミックコンデンサの製造工程においてセラミック積層体に引出電極を形成した状態を示す図である。 本願発明の実施例１にかかる積層セラミックコンデンサの製造工程においてセラミック積層体を被覆層で被覆した状態を示す図である。 本願発明の実施例１にかかる積層セラミックコンデンサの製造方法において、被覆層をセラミック層とした場合の被覆セラミック積層体を示す図である。 図５の被覆セラミック積層体を焼成した後、外部電極を形成することにより製造された積層セラミックコンデンサを示す図である。 実施例１の積層セラミックコンデンサの製造方法の変形例を説明する図である。 実施例１の積層セラミックコンデンサの製造方法の変形例にかかる方法で製造した積層セラミックコンデンサを示す図である。 本願発明の他の実施例（実施例２）にかかる積層セラミックコンデンサの製造方法の一工程で作製したマザーセラミック積層体を示す図である。 本願発明の実施例２にかかる積層セラミックコンデンサの製造方法の一工程でマザーセラミック積層体に溝を形成した状態を示す図である。 本願発明の実施例２にかかる積層セラミックコンデンサの製造方法の一工程でマザーセラミック積層体に所定の溝にマスクを施した状態を示す図である。 本願発明の実施例２にかかる積層セラミックコンデンサの製造方法の一工程で所定の溝に引出電極を形成する方法を説明する図である。 本願発明の実施例２にかかる積層セラミックコンデンサの製造方法の一工程でマザーセラミック積層体の所定の他の溝にマスクを施した状態を示す図である。 本願発明の実施例２にかかる積層セラミックコンデンサの製造方法の一工程で所定の他の溝に引出電極を形成する方法を説明する図である。

１ セラミック積層体
２（２ａ，２ｂ） 内部電極（導体層）
３ セラミック層
４ａ，４ｂ セラミック積層体の側面
５ａ，５ｂ 外部電極
６，６ａ 被覆層
１０ 撥水めっき膜
１１ 被覆セラミック積層体
１２（１２ａ，１２ｂ） 引出電極
２０（２０ａ，２０ｂ） 金めっき膜
２１ フッ素変性チオール
２２ 導体層
２３ セラミック層（セラミックグリーンシート）
２４（２４ａ，２４ｂ） 溝の側面
３０ 溝
３１ 未焼成のマザーセラミック積層体
３１ａ 溝付きマザーセラミック積層体
３２ａ，３２ｂ マスク
３３ マザーセラミック積層体の溝が形成されていない領域(基部)
３４ａ，３４ｂ 溝付きマザーセラミック積層体の端面
３６ 電極

Claims (5)

1. セラミック積層体中に、複数の導体層がセラミック層を介して積層され、かつ、前記複数の導体層が交互に、セラミック積層体の側面の一対の領域に配設された一対の外部電極のいずれか一方に、電気的に接続された構造を有する積層セラミック電子部品の製造方法であって、
   前記複数の導体層がセラミック層を介して積層され、かつ、前記一対の領域に引き出された構造を有するセラミック積層体を形成する工程と、
   前記一対の領域のうちの一方の領域に露出した前記導体層に、１層おきに撥水性を付与しためっき膜である引出電極を形成する工程と、
   前記一対の領域の他方の領域に露出した前記導体層のうち、前記一方の領域で一層おきに撥水性を付与しためっき膜である引出電極が形成された導体層とは異なる導体層のそれぞれに撥水性を付与しためっき膜である引出電極を形成する工程と、
   前記引出電極に弾かれる材料からなる被覆層により前記セラミック積層体を被覆して、前記引出電極が前記被覆層から露出するとともに、他の所定の領域が前記被覆層により被覆された被覆セラミック積層体を形成する工程と、
   前記被覆セラミック積層体の前記一対の領域に、前記引出電極と電気的に接続する外部電極を形成する工程と
   を具備することを特徴とする積層セラミック電子部品の製造方法。
2. セラミック積層体中に、複数の導体層がセラミック層を介して積層され、かつ、前記複数の導体層が交互に、セラミック積層体の側面の一対の領域に配設された一対の外部電極のいずれか一方に、電気的に接続された構造を有する積層セラミック電子部品の製造方法であって、
   複数の導体層がセラミック層を介して積層されたマザーセラミック積層体を形成する工程と、
   前記マザーセラミック積層体の所定の領域に、互いに平行な複数の溝を形成して、(ａ)隣り合う一対の溝に挟まれた領域の互いに対向する一対の側面が、個々の積層セラミック電子部品を構成するセラミック積層体の一対の側面となり、(ｂ)前記側面に前記複数の導体層が露出し、(ｃ)前記複数の導体層のそれぞれは、同一平面において、溝が形成されていない領域で導通した構造を有する溝付きマザーセラミック積層体を形成する工程と、
   前記溝付きマザーセラミック積層体の前記一対の側面のうちの一方の側面に露出した前記導体層に、１層おきに撥水性を付与しためっき膜である引出電極を形成する工程と、
   前記一対の側面の他方の側面に露出した前記導体層のうち、前記一方の側面で一層おきに撥水性を付与しためっき膜である引出電極が形成された導体層とは異なる導体層のそれぞれに撥水性を付与しためっき膜である引出電極を形成する工程と、
   前記溝付きマザーセラミック積層体を所定の位置で切断して、個々のセラミック積層体に分割する工程と、
   前記引出電極にはじかれる材料からなる被覆層により前記セラミック積層体を被覆して、前記引出電極が前記被覆層から露出するとともに、他の所定の領域が前記被覆層により被覆された被覆セラミック積層体を形成する工程と、
   前記被覆セラミック積層体の、前記一対の側面に、前記引出電極と電気的に接続する外部電極を形成する工程と
   を具備することを特徴とする積層セラミック電子部品の製造方法。
3. 撥水性を付与した前記めっき膜が、撥水めっき膜、または金めっき膜の表面にフッ素変性チオールを塗布して形成したものであることを特徴とする請求項１または２記載の積層セラミック電子部品の製造方法。
4. 導電性ペーストを塗布し、焼き付けることにより、前記外部電極を形成することを特徴とする請求項１〜３のいずれかに記載の積層セラミック電子部品の製造方法。
5. セラミック積層体中に、複数の導体層がセラミック層を介して積層され、かつ、前記複数の導体層が交互に、セラミック積層体の側面の一対の領域に配設された一対の外部電極のいずれか一方に、電気的に接続された構造を有する積層セラミック電子部品であって、
   セラミック積層体の、前記外部電極が配設されていない領域のうち、少なくとも前記導体層が露出した部分が被覆層により被覆されており、かつ、
   前記内部電極と前記外部電極の接続部分には、撥水性を付与しためっき膜が存在していること
   を特徴とする積層セラミック電子部品。

Images