近年の携帯電話やコンピュータに代表される民生電子機器は、さらなる高機能化、省電力化への要求が顕著となっており、それに伴って論理回路を構成するデジタルIC(集積回路)の動作周波数の高周波化や動作電圧の低減が求められている。
このデジタルICは動作時にインピーダンスの変動を伴うため、さまざまな論理演算を行う際、電源ラインに対して高周波ノイズが発生する。この高周波ノイズは回路内に存在する他のデジタルICの電源電圧に対するノイズとなって動作を不安定にさせるため、これを抑制するためにデカップリング回路と呼ばれるノイズ遮断のための回路を各デジタルICに接続する。
これらデカップリング回路のうち、デジタルICに近い位置に配置するコンデンサは、ESL(等価直列インダクタンス:Equivalent Series Inductunce)が小さいことが必要なため、通常は積層コンデンサが用いられる。しかしながら、近年のデジタル回路の高周波化の傾向に伴って、積層コンデンサに内在する電極部分のESLの影響により、ノイズの高周波成分を十分に抑制することができないという問題が生じた。
このような問題に対し、複数の積層コンデンサを並列に接続することにより、それらの合成ESLが小さくなるという効果を利用して対処してきた。しかしながら、合成ESLを十分小さくするには、接続する積層コンデンサの数が多くなり、その結果、実装面積の増大やコストアップを招いてしまう。また、デジタルICと積層コンデンサとを接続する配線が長くなると、配線のインダクタンスが増加するため、デカップリング用の積層コンデンサは、デジタルICの近傍に配置せざるを得ず、積層コンデンサの数が多くなると、設計自由度が低下してしまう。さらに、携帯電話のような民生電子機器は、小型化や薄層化の要求が高く、この要求に応えるために、民生電子機器の内部に、電子部品を高密度実装する必要がある。そのため、デカップリング用の積層コンデンサについてもESLの低減に加えて、小型化が要求されるようになってきた。
特許文献1は、低ESLを実現するために、互いに対向する第1及び第2の内部電極のそれぞれの引出電極の距離aと、第1の内部電極から実装面までの距離b1と、第2の内部電極から実装面までの距離b2との関係が所定の関係を満足する積層コンデンサを開示している。
しかしながら、当該積層コンデンサの構成により実現できるESLの最小値は97pHであり、ESLの低減が不十分である。
特許文献2は、主面の方向に延びる複数の誘電体層、およびコンデンサユニットを形成するように特定の誘電体層を介して対向する少なくとも1対の第1および第2の内部電極を備える構造の積層コンデンサを開示している。この積層コンデンサにおいて、第1および第2の内部電極の少なくとも一方は引出電極として、4つの側面のうち少なくとも3つの側面のそれぞれ引き出される少なくとも3つの引出電極を形成しており、引出電極が引き出された側面の各々上には、引出電極に電気的に接続される外部端子電極がそれぞれ設けられている。
特許文献2によれば、上記の構造を有することにより、内部電極内のさまざまな方向に流れる電流同士が誘起される磁束を相殺してインダクタンスを低下できることが記載されている。ただし、この構造では第1および第2の内部電極と接続された極性の異なる外部端子電極同士が電気的に短絡しないように外部端子電極間の距離を十分あける必要がある。したがって、端子電極を多数設ける必要がある、特許文献2に開示される積層コンデンサの小型化は困難であるという問題があった。
特許文献3は、二対の内部導体にそれぞれ切込部が形成されると共に、これら二対の内部導体の切込部周りの部分が、電流が流れ得る流路部とされ、誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置される構造を有する積層コンデンサを開示している。
特許文献3によれば、このような積層コンデンサへ通電した場合、誘電体層を介して隣り合う上下の流路部間で、電流が相互に逆方向に流れるようになると記載されている。その結果、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ自体が持つ寄生インダクタンスを低減することにより、ESLが低減されると記載されている。さらに、同一の内部導体内においても、切込部を挟んで位置する流路部の部分間で、電流の流れる方向が相互に逆らうので、ESLが一層低減されると記載されている。
しかしながら、電極にスリットを形成して電流路とする構造の場合、相互インダクタンスをある程度打ち消すように電流路を構成することはできるが、このような構成に伴い、特許文献3に開示される積層コンデンサでは、実質的にコンデンサの導体長を長くすることになってしまう。その結果、ESLを十分に低減できないという問題があった。
以下、本発明を、図面に示す実施形態に基づき、以下の順序で詳細に説明する。
1.積層コンデンサ
1.1 第1実施形態
1.2 第2実施形態
1.3 第3実施形態
2.実施形態の効果
3.変形例
(1.積層コンデンサ)
図1は、本発明の第1実施形態に係る積層コンデンサ100の透視斜視図である。本実施形態に係る積層コンデンサ100は導電体部と誘電体部とを有する素子本体70と、素子本体70の表面に設けられた外部端子電極21,22とを有している。素子本体70は、第1主面70a、第2主面70b、第1側面70c、第2側面70d、第3側面70eおよび第4側面70fの6つの略長方形状の面から構成される略直方体形状である。第1主面70aおよび第2主面70bは平行かつ互いに対向するように配置されており、第1側面70cおよび第2側面70dは平行かつ互いに対向し、第1主面70aおよび第2主面70bの長手方向の辺を連結するように延びている。第3側面70eおよび第4側面70fは平行かつ互いに対向し、第1主面70aおよび第2主面70bの短手方向の辺を連結するように延びている。
図1において、四角柱状の第1貫通導体11および第2貫通導体12は、積層方向に沿って誘電体部40を貫通するように延びており、どちらも素子本体70の内部から素子本体70の第1主面70a上に現れるよう引き出されている。第1貫通導体11および第2貫通導体12は、素子本体70の長手方向の中央付近に素子本体70の短手方向に沿って配置されている。
また、第1外部端子電極21および第2外部端子電極22は、どちらも素子本体70の第1主面70aに形成されており、第1外部端子電極21は、第1貫通導体11に電気的に接続され、第2外部端子電極22は、第2貫通導体12に電気的に接続されている。
図1において、第1貫通導体11および第2貫通導体12の左側および右側には、複数の第1内部電極1と複数の第2内部電極2とが配置されており、第1内部電極1はそれぞれ第1貫通導体11と電気的に接続され、同様に第2内部電極2はそれぞれ第2貫通導体12と電気的に接続されている。
図2は、素子本体70の主面に平行な面であって、第2内部電極を含む断面の概略図であり、第2内部電極2と第2貫通導体12との電気的な接続を説明するための図である。図2において、第2内部電極2は、長方形状の領域が左側と右側とに配置され、それぞれの長方形状の領域が、第2貫通導体12に対して、第2引出電極22を介して電気的に接続されている。この図2の直上または直下には、第1内部電極が、第1貫通導体に対して第1引出電極を介して電気的に接続されている以外は、図2と同じ構成を有する断面が存在している。
なお、上記の導電体は、絶縁性をもつ誘電体部に埋設された構造となるため、第1外部端子電極21、第1貫通導体11、第1引出電極(図1および2に明示せず)および第1内部電極1と、第2外部端子電極22、第2貫通導体12、第2引出電極22および第2内部電極2と、は電気的に絶縁されている。
第1内部電極1と第2内部電極2とはその間に存在する誘電体部40を介して所定の距離(誘電体部の厚み)だけ離隔されて配置されている。第1内部電極1と第2内部電極2とこれらの内部電極に挟まれた誘電体部40との組み合わせは通電により所定の静電容量を示す。したがって、図1において、素子本体70内部の左側には、第1内部電極1と誘電体部40と第2内部電極2とが積層された第1静電容量部51がある。同様に、素子本体70内部の右側には、第2静電容量部52がある。
図3は、図1における右側の静電容量部52に着目した分解斜視図である。図3においては、第1内部電極1および第1引出電極31と、第2内部電極2および第2引出電極32とを図示し、静電容量部52が複数の第1内部電極1と第2内部電極2が交互に積層されている構成を有していることを示している。上述したように、第1内部電極1と第2内部電極2間には図示しない誘電体部が配置されている。
第1引出電極31は、第1内部電極1の辺のうち、素子本体70の短手方向に沿う辺であって、貫通電極に近い側の辺から、所定の幅で引き出され、図示しない第1貫通導体に接続されている。また、図2にも示したように、第2引出電極32は、第2内部電極2から引き出され、図示しない第2貫通導体に接続されている。引出電極(第1引出電極31および第2引出電極32)の形状および寸法(幅、長さ等)は公知の引出電極と同様に構成できるが、第1引出電極31と第2引出電極32とが略同形状および略同寸法であることが好ましい。また、図1から3では、引出電極は内部電極と同一面上に引き出されているが、内部電極に対し、所定の角度で引き出されてもよい。
図1から3に示されているように、第2静電容量部52の積層方向から投影した場合、第1内部電極1の主面と第2内部電極2の主面とは重複する。この投影した第1内部電極1の主面および第2内部電極2の主面において、第1内部電極1と第1貫通導体11とを接続する第1引出電極31と、第2内部電極2と第2貫通導体12とを接続する第2引出電極32とがほぼ線対称になるように引き出されて配置されている。たとえば、図3において、第2静電容量部52の積層方向から見ると、第1内部電極1および第2内部電極2は長方形状であり、この長方形には線対称軸が2本存在する。2本の線対称軸のうち、図3に示す線対称軸Oに対して、第1引出電極31および第2引出電極32はほぼ線対称となるように配置されている。
このような構成において、第1外部端子電極21が+極となり、第2外部端子電極22が−極となる場合、図3に示すように、第1内部電極1では、第1引出電極31側から対角方向に電流が流れ(図3の実線矢印方向)、第2内部電極2では、第2引出電極32側に向かって、対角方向から電流が流れることになる(図3の点線矢印方向)。したがって、第1内部電極1と第2内部電極2の電流がほぼ相対するように流れ、かつ電流量がほぼ同じであるため、電流の流れにより発生する磁界を互いに打ち消しあうことにより内部電極に寄生するインダクタンスL2を小さくできる。
一方、第1貫通導体11および第2貫通導体12は、素子本体70の両主面に対し垂直方向(積層方向)に形成され、かつ、近傍に配置されている。そのため第1および第2貫通導体内部を流れる電流の方向は互いに逆向きとなる。その結果、第1および第2貫通導体内部を電流が流れることにより発生する磁界を互いに打ち消しあうため外部端子電極までの導体部(引出部)のインダクタンスL1を小さくすることができる。
したがって、積層コンデンサ100において、図1から3に示す構成を有することでL1およびL2の両方を低減できるので、積層コンデンサ100が有するESLを極めて小さくできる。
図3に示す第1内部電極1における電流の流れおよび第2内部電極2における電流の流れについてさらに検討する。2つの電流が互いの電流に対して影響する相互インダクタンスを考える場合、それぞれの電流ベクトルの内積が最大となる場合に相互インダクタンスは最大となり、電流ベクトルの内積が最小になる場合に相互インダクタンスは最小となる。
内部電極内を流れる電流の向きについては、内部電極に対する引出電極の位置関係と内部電極の形状とが主に影響する。引出電極が電流の出入り口に相当するからである。そこで、内部電極に対する引出電極の位置関係を具体的に示すための形状パラメータとして、図3に示すように、積層方向から投影した場合における第1引出電極および第2引出電極の最短距離dと、内部電極において引出電極を設けた辺と、当該辺と相対する辺までの距離eと、を定義した。なお、距離dは、積層方向における位置が異なる第1引出電極と第2引出電極との間の距離ではなく、積層方向における位置の違いは考慮せず、内部電極の主面と平行な面上に投影した場合の距離とする。また、図3に示す線対称軸Oから第1引出電極31および第2引出電極32までの距離はそれぞれd/2となる。
第1内部電極1および第2内部電極2を流れる電流のベクトルはこの2つのパラメータ(dおよびe)を用いて簡易的にそれぞれ、(d/2,e)と(d/2,−e)として表すことが出来る。これらのベクトル成分の内積は、内積=d×d/4−e×eとなり、両辺をe2で除することで、内積/e2=(d/2e)2−1となる。つまりd/eが小さくなると相互インダクタンスが小さくなることになる。その結果、第1内部電極1内の電流の向きと第2内部電極2内の電流の向きが相対する割合が増加し、ESLの低減効果が増大する。具体例を図4により説明する。
図4は、積層方向から見た第1内部電極1および第2内部電極2を示している。積層方向から見ると、第1内部電極と第2内部電極とは重複するが、第1引出電極と第2引出電極とは重複せず、第1内部電極1および第2内部電極2に対して線対称となるように配置されている。したがって、図4(a)および(b)では、第1内部電極1の直下に位置する第2内部電極は図示しておらず、第1引出電極31と重複しない第2引出電極32のみを点線として図示している。
図4(a)は、d/eが比較的に大きい場合を示しており、第1内部電極1における電流の流れ(ベクトル)は、A1として表される。一方、第2内部電極における電流の流れ(ベクトル)は、A2として表される。これらのベクトルを、内部電極の長手方向のベクトル成分と短手方向のベクトル成分とに分解すると、第1内部電極においては、A1aとA1bとに分解され、第2内部電極においては、A2aとA2bとに分解される。このうち、A1aとA2aとは相対しているため、これらのベクトル成分は打ち消しあい、発生する磁界は相殺される。一方、A1bおよびA2bのベクトル成分は同じ方向であるため、打ち消し合わず、インダクタンス成分として残る。
これに対して、図4(b)はd/eが比較的に小さい場合を示しており、図4(a)に比べて、図4(b)では、打ち消し合うベクトル成分であるA1aおよびA2aの大きさが増加している。その結果、インダクタンス成分として残るベクトル成分(A1bおよびA2b)の大きさが、図4(a)の場合よりも小さくなるため、これに対応して内部電極内の電流によって発生する磁界を打ち消す効果が大きくなり、ESLを低減できる。
本実施形態では、d/eは0.3以下とすることが好ましい。積層コンデンサにおける積層数が多くなるにつれ、ESLは低下するが、積層数が同じであっても、d/eを0.3以下とした場合にESLが低下する度合いが大きくなる。したがって、積層コンデンサにおける積層数が多くし、d/eを0.3以下とした場合には、d/eを小さくすることによるESL低減効果に対し、さらなるESL低減効果が重畳されるので、よりESLが低減された積層コンデンサを得ることができる。
また、図1に示すように、第1実施形態に係る積層コンデンサ100の外部端子電極は2端子である。したがって、小型の積層コンデンサであっても外部端子間の距離を、はんだが架橋しても短絡しない程度の距離とすることが容易である。そのため、小型かつ低ESLとなる積層コンデンサを実現することができる。
さらに、第1貫通導体11と第2貫通導体12は、素子本体70の第1主面70a上に現れるまで導かれてそれぞれ外部端子電極に接続される構造となるが、外部端子電極は素子本体70の第1主面70aと第2主面70bにのみ、あるいは第一主面70aにのみ形成され、側面(70c、70d、70eおよび70f)には外部端子電極が存在しない構造である。したがって、積層コンデンサの寸法を小さく保つことができ、積層コンデンサの小型化に貢献できる。
なお、内部電極のインダクタンスを低減するための最小の単位は図3で示される構造である。したがって、第1引出電極31に第1外部端子電極を接続し、第2引出電極32に第2外部端子電極を接続してもESLの低減を実現できる。しかしながら、そのような構成において、第1外部端子電極と第2外部端子電極との距離を、短絡を確実に回避できる間隔とすると、第1引出電極と第2引出電極の最短距離dが大きくなってしまい、低ESLの実現が困難となる。そこで本実施形態に係る積層コンデンサでは、第1引出電極から、さらなる引出電極としての第1貫通導体を経て第1外部端子電極に接続し、第2引出電極から、さらなる引出電極としての第2貫通導体を経て第2外部端子電極に接続する構造とする。
(1.2 第2実施形態)
図5は、本発明の第2実施形態に係る積層コンデンサ200の透視斜視図である。また、図6は、本発明の第2実施形態に係る積層コンデンサ200の素子本体70の概略分解斜視図である。図6には、素子本体70の主面に平行な面であって、内部電極を含むシート状の断面と、素子本体70の主面に平行な面であって、内部電極を含まないシート状の断面と、が示されている。
第2実施形態に係る積層コンデンサ200は、素子本体70の主面に平行な面であって、内部電極を含むシート状の断面に、極性の異なる第1内部電極と第2内部電極とが現れることを除き、第1実施形態に係る積層コンデンサ100と同様であるため、重複部分については説明を省略する。
図6に示すシート状の断面60では、当該断面60の左側には第1静電容量部を構成する第2内部電極2が配置され、第2引出電極32を介して第2貫通導体12に電気的に接続されており、当該断面60の右側には第2静電容量部を構成する第1内部電極1が配置され、第1引出電極31を介して第1貫通導体11に電気的に接続されている。
一方、図6に示すシート状の断面62では、当該断面62の左側には第1静電容量部を構成する第1内部電極1が配置され、第1引出電極を介して第1貫通導体11に電気的に接続されており、当該断面62の右側には第2静電容量部を構成する第2内部電極2が配置され、第2引出電極32を介して第2貫通導体12に電気的に接続されている。
そして、これらの断面60と断面62とを、誘電体部を構成する断面61を介して積層することにより、第2実施形態に係る積層コンデンサの素子本体70が形成される。
図1および2を用いて説明したように、第1実施形態に係る積層コンデンサにおいては、素子本体70の主面に平行な面であって、内部電極を含む断面には、左側および右側の両側に同じ極性を有する内部電極1,2が配置され、第1貫通導体11または第2貫通導体12のいずれかに電気的に接続されている。そして、この断面が、誘電体部を介して積層方向に所定数積層されることにより、第1実施形態に係る積層コンデンサの素子本体70が形成される。
したがって、第2実施形態に係る積層コンデンサも、貫通導体が配置されている方向に対して、第1静電容量部と第2静電容量部とが対向して配置されているという点では、第1実施形態に係る積層コンデンサの構成と同じである。そのため、第1実施形態に係る積層コンデンサと同じ効果を奏することができる。
ただし、第2実施形態に係る積層コンデンサは、第1実施形態に係る積層コンデンサに比べて、一方の静電容量部が他方の静電容量部に対して、第1内部電極と第2内部電極との距離だけ積層方向にずれた構成、または、天地方向に逆である構成となっている。
(1.3 第3実施形態)
図7は、本発明の第3実施形態に係る積層コンデンサ300の概略分解斜視図である。図7において、素子本体70の主面に平行な面であって、内部電極を含むシート状の断面と、素子本体70の主面に平行な面であって、内部電極を含まないシート状の断面と、が示されている。
図8は、素子本体70の主面に平行な面であって、内部電極を含む断面の概略図と、貫通電極を含む断面の概略図であり、内部電極と貫通導体との電気的な接続を説明するための図である。
第3実施形態に係る積層コンデンサ300は、2個の第2実施形態に係る積層コンデンサ200を、それぞれの第2内部電極、第2引出電極および第2貫通導体が電気的に接続されるように配置して構成されたものであり、重複部分については説明を省略する。
図7および8に示すシート状の断面65では、素子本体70の断面を4つの領域に分けると、第1内部電極1と第3内部電極3は対角方向にそれぞれ配置されている。第1内部電極1は第1引出電極31を介して、第1貫通導体11と電気的に接続され、第3内部電極3は第3引出電極33を介して、第3貫通導体13と電気的に接続されている。第2内部電極2は、対角方向に2つ配置され、かつ第1内部電極1および第3内部電極3と隣り合うように配置された2つの電極が、第2引出電極32および第2貫通導体12を介して、素子本体70の中心近傍で電気的に接続されている構成を有している。
一方、図7および8に示すシート状の断面67では、素子本体70の断面を4つの領域に分けると、第1内部電極1と第3内部電極3は、断面65における対角方向とは別の対角方向に配置されている。第1内部電極1は第1引出電極31を介して、第3貫通導体13と電気的に接続され、第3内部電極3は第3引出電極33を介して、第1貫通導体11と電気的に接続されている。第2内部電極2は、断面65における対角方向とは別の対角方向に2つ配置され、かつ第1内部電極および第3内部電極と隣り合うように配置された2つの電極が、第2引出電極32および第2貫通導体12を介して、素子本体70の中心近傍で電気的に接続されている構成を有している。
すなわち、誘電体部を構成する断面66を介して、断面67に存在する第1内部電極1および第3内部電極3の直下には、断面65において第2内部電極2が位置し、断面67に存在する第2内部電極の直下には、断面65において第1内部電極1および第3内部電極3が位置するように配置されている。さらに、第1貫通導体11、第2貫通導体12および第3貫通導体13は、断面65〜67を貫通して形成されており、各断面に存在する内部電極と引出電極を介して電気的に接続されている。このような構成が積層方向に所定数積層されることにより、第3実施形態に係る積層コンデンサ300の素子本体70が形成される。
したがって、第3実施形態に係る積層コンデンサ300は、第1内部電極と第2内部電極と誘電体部とから構成される静電容量部を4つ有している。
また、図7に示すように、第3実施形態に係る積層コンデンサ300の素子本体70表面には、3つの外部端子電極が形成されている。第1外部端子電極21と第3外部端子電極23とは、それぞれ第1貫通導体11と第3貫通導体13とを介して、第1内部電極1と第3内部電極3と電気的に接続されており、第2外部端子電極22は、第2貫通導体12を介して、第2内部電極2と電気的に接続されている。
したがって、第1外部端子電極および第3外部端子電極を接地側に接続し、第2外部端子電極を信号側に接続すると、第3実施形態に係る積層コンデンサは、2個の第2実施形態に係る積層コンデンサを並列に接続した構成と同じ構成となる。その結果、2個の第2実施形態に係る積層コンデンサを並列に接続して実装するよりも、1個の第3実施形態に係る積層コンデンサを実装する方が、実装面積を小さくすることができる。
(2.実施形態の効果)
上記の実施形態では、内部電極に起因するインダクタンスL2を低減できるように内部電極を構成し、さらに、引出電極に起因するインダクタンスL1を低減できるように、引出電極としての貫通導体を所定の構成としている。その結果、引出電極に起因するインダクタンスL1と内部電極に起因するインダクタンスL2との両方を低減でき、ESLが大幅に低減された積層コンデンサを実現できる。
また、第1内部電極に流れる電流と第2内部電極に流れる電流との相互インダクタンスを考慮して、内部電極の形状に関する2つのパラメータ(d、e)を導入している。これらのパラメータ間の関係を所定の関係とすることにより、内部電極に起因するインダクタンスL1をより低減することができる。さらに、積層コンデンサにおける積層数が多い場合には、dとeとの関係をより限定することにより、ESLを低減する効果が増大する。したがって、積層数が多い場合には、dとeとの関係をより限定することにより、ESLの低減効果が相乗効果として得られる。
また、上記の実施形態に係る積層コンデンサによれば、外部端子電極の数を少なくすることができる。したがって、積層コンデンサの小型化を進めた場合であっても、外部端子電極間の距離を十分に確保することが容易であり、端子間の短絡を確実に防止できる。さらに、外部端子電極は、素子本体70の側面ではなく、主面上に形成されているので、積層コンデンサの小型化に有利である。
また、第3実施形態に係る積層コンデンサでは、1個のコンデンサで、第2実施形態に係る積層コンデンサが2個並列に接続された構成を得ることができるので、積層コンデンサの小型化にさらに有利である。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に何ら限定されるものではなく、本発明の範囲内において種々の態様で改変しても良い。
(3.変形例)
図1において、第1貫通導体11および第2貫通導体12の形状は素子本体70の主面に対して垂直な四角柱形状として示したが、第1貫通導体11および第2貫通導体12の形状は特に制限されず、シート状等であってもよいが、電流密度を考慮すると、柱状であることが好ましく、四角柱状以外の多角形柱状であってもよいし、円柱形状であってもよい。
また、積層コンデンサの小型化と低ESLとの両立という観点から、極性が異なる外部端子電極間の距離を十分大きく維持しつつ、互いの磁界を打ち消しあうように、第1貫通導体11と第2貫通導体12との間隔を積層方向の位置によって変えてもよい。たとえば、図9に示すように、第1外部電極21と第2外部電極22との接続部分近傍において、第1貫通導体11と第2貫通導体12との間隔を広げるように、第1貫通導体11および第2貫通導体12を構成してもよい。このようにすることにより、素子本体内部における第1貫通導体11と第2貫通導体12との距離fを小さく維持した上で、第1外部端子電極21と第2外部端子電極22との距離gを十分大きくすることができる。その結果、低ESLを実現しつつ、実装時の端子間の短絡を確実に防止できる。
また、第1貫通導体11と第2貫通導体12との距離fを小さく維持することで、第1貫通導体11に接続される第1引出電極31と第2貫通導体12に接続される第2引出電極32との最短距離dを小さくすることが容易となる。
以下、実施例を用いて、発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
(実験例1)
誘電体部と導電体部とが形成されたグリーンシートを積層して積層体を形成した。得られた積層体を熱処理して積層コンデンサの試料を得た。
本実験例では、実施例1〜10として、第1内部電極1と誘電体部40と第2内部電極2とが積層され、図3に示す構成を有する積層コンデンサを作製し、比較例1および2として、外形が図13に示す形状であり、図14に示す、第1内部電極1と誘電体部40と第2内部電極2とが積層された内部構造を有する積層コンデンサ400を作製した。実施例1〜10および比較例1および2に係る積層コンデンサでは、貫通電極および外部端子電極は形成しなかった。
また、実施例12として、図1に示す構成を有する積層コンデンサを作製し、実施例11として、図5に示す構成を有する積層コンデンサを作製した。すなわち、実施例11および12に係る積層コンデンサでは、貫通電極および外部端子電極が形成された。実施例11および12の積層コンデンサの寸法は1.0mm×0.5mm×0.5mmとした。
第1内部電極1および第2内部電極2およびその間の誘電体部の厚みはそれぞれ1μmとした。また、誘電体部の積層数は表1に示す層数とした。作製した試料はネットワークアナライザを用いてSパラメータを測定し、その測定値からESLを求めた。結果を表1に示す。表1において、実施例1〜10および比較例1および2に係る試料のESLは、内部電極に起因するESLのみが測定された値であり、実施例11および12に係る試料のESLは、内部電極に起因するESLだけでなく、貫通電極および外部端子電極に起因するESLも含んで測定された値である。
実施例1〜5は、第1内部電極と第2内部電極とが1層ずつの構成(誘電体部1層)で、dを20μmから180μmまで変えた例である。実施例1〜5のd/eとESLとの関係について図10に示す。図10より、d/eにほぼ比例してESLが小さくなっていることが分かる。また、表1から明らかなように、実施例1〜5の試料が示すESLは、比較例の試料が示すESLよりも1桁以上良好であることが確認できた。
実施例6〜10は、第1内部電極と第2内部電極とが9層ずつの構成(誘電体部17層)で、dを20μmから180μmまで変えた例である。実施例6〜10の試料は、誘電体層が異なる以外は実施例1〜5の試料とd/eが同じであった。図11は、実施例1〜5の試料が示すESLに対する、実施例6〜10の試料が示すESLの比率を示している。図11より、d/eを0.3よりも大きい範囲内で変化させた場合には、誘電体層の積層数が1の試料と、誘電体層の積層数が17の試料とでは、ESLが小さくなる割合は同程度である。なお、誘電体層の積層数が17の場合は、誘電体層の積層数が1の場合に比べて、コンデンサの並列接続によるESLの低減が生じるため、表1に示すように、d/eが同じ値であれば、積層数が多い実施例6〜10の試料の方がESLの絶対値は低くなる。
一方、d/eを0.3以下の範囲内で変化させた場合には、誘電体層の積層数が多い試料の方が、ESLの低下幅が大きくなっていることが確認できた。すなわち、d/eが0.3以下とすることでESL低減効果がさらに大きくなることが確認できた。
実施例11の試料(第1実施形態)および実施例12の試料(第2実施形態)では、誘電体部が107層であり、貫通電極および外部端子電極が形成されていた。どちらの試料も、d/e=0.17において、ESLが0.020nH(実施例11)、0.020nH(実施例12)と非常に小さくなり、特にデカップリング回路用に好適に使用可能であることが確認できた。