WO2017033949A1 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
WO2017033949A1
WO2017033949A1 PCT/JP2016/074585 JP2016074585W WO2017033949A1 WO 2017033949 A1 WO2017033949 A1 WO 2017033949A1 JP 2016074585 W JP2016074585 W JP 2016074585W WO 2017033949 A1 WO2017033949 A1 WO 2017033949A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal conductor
conductor
electronic device
terminal
internal electrode
Prior art date
Application number
PCT/JP2016/074585
Other languages
English (en)
French (fr)
Inventor
達也 福永
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2017536449A priority Critical patent/JPWO2017033949A1/ja
Priority to US15/740,571 priority patent/US20180190431A1/en
Publication of WO2017033949A1 publication Critical patent/WO2017033949A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a capacitor with reduced equivalent series inductance (ESL).
  • a CPU main processing unit
  • the operating voltage tends to decrease in order to reduce the power consumption.
  • a large current fluctuation noise current
  • a multilayer capacitor as a smoothing capacitor is arranged around the CPU so as to be connected to a power supply, and is frequently used as a countermeasure for stabilizing the power supply.
  • the current is supplied from the multilayer capacitor to the CPU by quick charge / discharge when the current fluctuates at a high speed, thereby suppressing the voltage fluctuation of the power source.
  • ESL Equivalent Series Inductance
  • Patent Document 1 Patent Document 2, or Patent Document 3
  • the internal electrodes and the side terminals are arranged so that the currents flowing in the adjacent terminal electrodes are opposite to each other.
  • a multilayer capacitor has been proposed in which the mutual inductance is made negative, the parasitic inductor component of the capacitor is reduced, and low ESL is realized.
  • an object of the present invention is to provide an electronic device that can reduce the parasitic inductance of the capacitor and the equivalent series inductance that is the inductance of the wiring of the mounting board.
  • the electronic device of the present invention includes a first terminal conductor, a second terminal conductor, a third terminal conductor, a fourth terminal conductor, one or more first internal electrodes, and one or more A second internal electrode; and a connection conductor, wherein the one or more first internal electrodes are connected to the first terminal conductor, and the one or more second internal electrodes are the first Each of the first internal electrodes and each of the second internal electrodes are laminated via a dielectric, and the third terminal conductor and the fourth terminal conductor are It is connected by a connecting conductor.
  • either the first terminal conductor or the second terminal conductor is connected to the DC power supply layer of the mounting substrate that supplies DC power via the wiring of the mounting substrate, and the other Is connected to the ground layer of the mounting substrate, a DC voltage is applied between the first internal electrode and the second internal electrode.
  • both the third terminal conductor and the fourth terminal conductor are connected to a conductive layer such as a DC power supply layer or a ground layer via the wiring of the mounting substrate, so that the connected DC power supply layer or ground layer is connected.
  • a closed loop conductor is formed by the conductive layer and the like, the wiring of the mounting substrate used for connection, the third terminal conductor, the fourth terminal conductor, and the connection conductor.
  • the loop conductor is magnetically coupled to an equivalent series inductor of a capacitor formed by the first internal electrode and the second internal electrode, the first terminal conductor, the second terminal conductor, and the wiring of the mounting board.
  • an equivalent series inductor of a capacitor formed by the first internal electrode and the second internal electrode, the first terminal conductor, the second terminal conductor, and the wiring of the mounting board.
  • connection conductor overlaps the first internal electrode and the second internal electrode when viewed from the stacking direction of the first internal electrode and the second internal electrode. It is preferable to arrange
  • connection conductor is formed outside a stacked region in which the first internal electrode and the second internal electrode are stacked via the dielectric, It is preferable that it is not formed.
  • connection conductor since the connection conductor is not formed in the laminated region, the capacitor, the first terminal conductor, the second terminal conductor, and the wiring of the mounting substrate are not affected without affecting the capacitance of the capacitor. It is possible to reduce the equivalent series inductance.
  • the electronic device of the present invention has four side surfaces, and each of the first terminal conductor, the second terminal conductor, the third terminal conductor, and the fourth terminal conductor includes the four side surfaces.
  • the first terminal conductor, the second terminal conductor, the third terminal conductor, and the fourth terminal conductor are formed along any one of two side surfaces of the side surfaces. Preferably, it is formed along the same one of the side surfaces.
  • the terminal conductor can be prevented from being formed on at least two side surfaces. Therefore, it is possible to mount the same kind of electronic devices and other components at positions facing each of the two side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. Can do.
  • the first terminal conductor, the second terminal conductor, the third terminal conductor, and the fourth terminal conductor are formed along the same bottom surface. .
  • the terminal conductor can be prevented from being formed on the side surface. Therefore, it is possible to mount the same kind of electronic devices and other components at positions facing each of the side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. .
  • the electronic device of the present invention includes a first terminal conductor, a second terminal conductor, a third terminal conductor, one or more first internal electrodes, and one or more second internal electrodes. And the first connection conductor, the one or more first internal electrodes are connected to the first terminal conductor, and the one or more second internal electrodes are the second connection electrodes Each of the first internal electrodes and each of the second internal electrodes are stacked via a dielectric, and the first terminal conductor and the third terminal conductor are connected to the terminal conductor. It is connected by the connection conductor of this.
  • either the first terminal conductor or the second terminal conductor is connected to the DC power supply layer of the mounting substrate that supplies DC power via the wiring of the mounting substrate, and the other Is connected to the ground layer of the mounting substrate, a DC voltage is applied between the first internal electrode and the second internal electrode.
  • the third terminal conductor is connected to a layer (DC power supply layer or ground layer) having the same potential as that of the first terminal conductor via the wiring of the mounting substrate, so that the connected DC power supply layer or ground layer is connected.
  • a closed loop conductor is formed by the wiring of the mounting board used for connection, the first terminal conductor, the third terminal conductor, and the first connection conductor.
  • the loop conductor is magnetically coupled to an equivalent series inductor of a capacitor formed by the first internal electrode and the second internal electrode, the first terminal conductor, the second terminal conductor, and the wiring of the mounting board.
  • an equivalent series inductor of a capacitor formed by the first internal electrode and the second internal electrode, the first terminal conductor, the second terminal conductor, and the wiring of the mounting board.
  • the first connection conductor includes the first internal electrode and the second internal electrode as viewed from the stacking direction of the first internal electrode and the second internal electrode. It is preferable that they are arranged so as to overlap with each other.
  • the electronic device having the above characteristics, there is sufficient magnetic coupling between the equivalent series inductor of the capacitor, the first terminal conductor, the second terminal conductor, and the wiring of the mounting board and the loop conductor including the first connection conductor.
  • the equivalent series inductance can be reduced more reliably.
  • the first connection conductor is formed outside a stacked region in which the first internal electrode and the second internal electrode are stacked via the dielectric, It is preferably not formed in the region.
  • the capacitor, the first terminal conductor, the second terminal conductor, and the mounting are not affected without affecting the capacitance of the capacitor. It is possible to reduce the equivalent series inductance of the wiring on the board.
  • the electronic device of the present invention has four side surfaces, and each of the first terminal conductor, the second terminal conductor, and the third terminal conductor is any one of the four side surfaces.
  • the first terminal conductor, the second terminal conductor, and the third terminal conductor are formed along the same side surface.
  • the terminal conductor can be prevented from being formed on at least two side surfaces. Therefore, it is possible to mount the same kind of electronic devices and other components at positions facing each of the two side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. Can do.
  • the first terminal conductor, the second terminal conductor, and the third terminal conductor are formed along the same bottom surface.
  • the terminal conductor can be prevented from being formed on the side surface. Therefore, it is possible to mount the same kind of electronic devices and other components at positions facing each of the side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. .
  • the electronic device of the present invention further includes a fourth terminal conductor and a second connection conductor, and the second terminal conductor and the fourth terminal conductor are connected by the second connection conductor. Preferably it is.
  • the fourth terminal conductor is closed by being connected to a layer (DC power supply layer or ground layer) having the same potential as the second terminal conductor via the wiring of the mounting substrate.
  • the loop conductor can be further formed, and the equivalent series inductance of the capacitor, the first terminal conductor, the second terminal conductor, and the wiring of the mounting board can be further reduced.
  • the second connection conductor includes the first internal electrode and the second internal electrode as viewed from the stacking direction of the first internal electrode and the second internal electrode. It is preferable that they are arranged so as to overlap with each other.
  • the electronic device having the above characteristics, there is sufficient magnetic coupling between the equivalent series inductor of the capacitor, the first terminal conductor, the second terminal conductor, and the wiring of the mounting board and the loop conductor including the second connection conductor.
  • the equivalent series inductance can be reduced more reliably.
  • the second connection conductor is formed outside a stacked region in which the first internal electrode and the second internal electrode are stacked via the dielectric, It is preferably not formed in the region.
  • the capacitor, the first terminal conductor, the second terminal conductor, and the mounting are not affected without affecting the capacitance of the capacitor. It is possible to reduce the equivalent series inductance of the wiring on the board.
  • the electronic device of the present invention has four side surfaces, and each of the first terminal conductor, the second terminal conductor, the third terminal conductor, and the fourth terminal conductor includes the four side surfaces.
  • the first terminal conductor, the second terminal conductor, the third terminal conductor, and the fourth terminal conductor are formed along any one of two side surfaces of the side surfaces. Preferably, it is formed along the same one of the side surfaces.
  • the terminal conductor can be prevented from being formed on at least two side surfaces. Therefore, it is possible to mount the same kind of electronic devices and other components at positions facing each of the two side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. Can do.
  • the first terminal conductor, the second terminal conductor, the third terminal conductor, and the fourth terminal conductor are formed along the same bottom surface. .
  • the terminal conductor can be prevented from being formed on the side surface. Therefore, it is possible to mount the same kind of electronic devices and other components at positions facing each of the side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. .
  • the electronic device which can reduce the equivalent series inductance of wiring of a capacitor
  • FIG. 1 is a perspective view of an electronic device according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA in FIG.
  • FIG. 2 is a cross-sectional view taken along line BB in FIG.
  • FIG. 3 is a diagram showing a connection relationship between a circuit topology inside the electronic device according to the first embodiment of the present invention and first to fourth terminal conductors. It is a disassembled perspective view which shows each internal electrode laminated
  • FIG. 6 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to fourth terminal conductors of another example of the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to fourth terminal conductors of another example of the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to fourth terminal conductors of another example of the first embodiment of the present invention.
  • It is a perspective view of the electronic device which concerns on the 3rd Embodiment of this invention. It is a disassembled perspective view which shows each internal electrode laminated
  • FIG. 6 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to fourth terminal conductors according to a third embodiment of the present invention. It is a perspective view of the electronic device which concerns on the 4th Embodiment of this invention.
  • FIG. 19 is a cross-sectional view taken along line AA in FIG. It is sectional drawing cut
  • FIG. 10 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to third terminal conductors according to a fourth embodiment of the present invention. It is a disassembled perspective view which shows each internal electrode laminated
  • FIG. 10 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to fourth terminal conductors according to a fifth embodiment of the present invention. It is a disassembled perspective view which shows each internal electrode laminated
  • FIG. 16 is a diagram showing a connection relationship between a circuit topology inside an electronic device and other first to fourth terminal conductors according to another example of the fifth embodiment of the present invention.
  • FIG. 16 is a diagram showing a connection relationship between a circuit topology inside an electronic device and other first to fourth terminal conductors according to another example of the fifth embodiment of the present invention.
  • FIG. 16 is a diagram showing a connection relationship between a circuit topology inside an electronic device and other first to fourth terminal conductors according to another example of the fifth embodiment of the present invention.
  • FIG. 16 is a diagram showing a connection relationship between a circuit topology inside an electronic device and other first to fourth terminal conductors according to another example of the fifth embodiment of the present invention.
  • FIG. 16 is a diagram showing a connection relationship between a circuit topology inside an electronic device and other first to fourth terminal conductors according to another example of the fifth embodiment of the present invention. It is a perspective view of the electronic device which concerns on the 7th Embodiment of this invention. It is a disassembled perspective view which shows each internal electrode laminated
  • FIG. 10 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to third terminal conductors according to a seventh embodiment of the present invention. It is a perspective view of the electronic device which concerns on the 8th Embodiment of this invention.
  • FIG. 16 is a diagram showing a connection relationship between a circuit topology inside an electronic device and first to fourth terminal conductors according to an eighth embodiment of the present invention.
  • FIG. 1 is a perspective view showing an example of the overall configuration of an electronic device 1 according to the first embodiment of the present invention.
  • the electronic device 1 has a rectangular parallelepiped shape as shown in FIG. 1, and has a mounting surface 10 (a bottom surface of the electronic device 1 in FIG. 1), a side surface 11, a side surface 12, a side surface 13, and a side surface 14.
  • the side surface 11, the side surface 12, the side surface 13, and the side surface 14 intersect the mounting surface 10.
  • the electronic device 1 includes a first terminal conductor 101, a second terminal conductor 102, a third terminal conductor 103, and a fourth terminal conductor 104.
  • the first terminal conductor 101 and the second terminal conductor 102 are respectively formed along different side surfaces (the side surface 11 and the side surface 13) (the first terminal conductor 101 is formed along the side surface 11, Terminal conductor 102 is formed along side surface 13). Further, the third terminal conductor 103 and the fourth terminal conductor 104 are respectively formed along different side surfaces (the side surface 11 and the side surface 13) (the third terminal conductor 103 is formed along the side surface 11, The fourth terminal conductor 104 is formed along the side surface 13). The first terminal conductor 101 and the third terminal conductor 103 are formed along the same side surface 11, and the second terminal conductor 102 and the fourth terminal conductor 104 are formed along the same side surface 13. The first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 are separated from each other via the dielectric 110.
  • the electronic device 1 includes a plurality of first internal electrodes 106, a plurality of second internal electrodes 107, and a connection conductor 105.
  • FIG. 2 is a sectional view taken along line AA in FIG. As shown in FIG. 2, the plurality of first internal electrodes 106 are connected to the first terminal conductor 101, and the plurality of second internal electrodes 107 are connected to the second terminal conductor 102.
  • One internal electrode 106 and each second internal electrode 107 are stacked via a dielectric 110 to form a stacked region 111. This laminated region 111 functions as a capacitor.
  • dielectric 110 examples include dielectric ceramic materials such as calcium zirconate and aluminum oxide.
  • the dielectric 110 may be an organic material or an electrolytic solution.
  • FIG. 3 is a sectional view taken along line BB in FIG. As shown in FIGS. 1 and 3, the connection conductor 105 is connected to both the third terminal conductor 103 and the fourth terminal conductor 104.
  • connection conductor 105 is disposed away from the first internal electrode 106 and the second internal electrode 107. Further, as shown in FIGS. 1 and 3, the connection conductor 105 includes the first internal electrode 106 and the second internal electrode 107 as viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107. It is arranged to overlap.
  • connection conductor 105 is formed outside the stacked region 111 and is not formed in the stacked region 111.
  • FIG. 4 shows the connection relationship between the topology of the circuit formed inside the electronic device 1 and the first to fourth terminal conductors 101, 102, 103, 104.
  • the laminated region 111 functions as a capacitor 120, and the capacitor 120 is connected between the first terminal conductor 101 and the second terminal conductor 102.
  • FIG. 5 is an exploded perspective view of the electronic device 1.
  • the first internal electrodes 106 and the second internal electrodes 107 are alternately stacked with the dielectric 110 interposed therebetween to form a stacked region 111.
  • the first internal electrodes 106 and the second internal electrodes 107 are alternately stacked with the dielectric 110 interposed therebetween, but the way of stacking may not be alternated.
  • the connection conductor 105 is laminated so as to overlap the first internal electrode 106 and the second internal electrode 107 with the dielectric 110 interposed therebetween.
  • the connection conductor 105 may be formed on the surface of the dielectric 110 (a rectangular parallelepiped upper surface in FIG. 1).
  • FIG. 7 is a cross-sectional view taken along the line AA in FIG. 1 and FIG. 8 is a cross-sectional view taken along the line BB in FIG. 1 in a state where the electronic device 1 is mounted on the mounting substrate 300.
  • FIG. 7 only one each of the first internal electrode 106 and the second internal electrode 107 is drawn for short. Further, in FIG. 8, the description of the first internal electrode 106 and the second internal electrode 107 is omitted.
  • One of the first terminal conductor 101 and the second terminal conductor 102 is connected to the ground layer 301 via the wiring 304a or the wiring 304b of the mounting substrate 300, and the other is connected to the DC power supply layer 302 to the wiring 304a of the mounting substrate 300.
  • the first terminal conductor 101 is connected to the ground layer 301 through the wiring 304a, and the second terminal conductor 102 is connected to the DC through the wiring 304b in the example shown in FIG. Connected to the power supply layer 302).
  • both the third terminal conductor 103 and the fourth terminal conductor 104 are connected to the DC power supply layer 302 via the wiring 304c or the wiring 304d, whereby the DC power supply layer 302 and the wirings 304c and 304d of the mounting substrate 300 are provided.
  • the connection conductor 105, the third terminal conductor 103, and the fourth terminal conductor 104 form a closed loop conductor 310.
  • the formed inductor of the loop conductor 310 and the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the equivalent series inductors of the wirings 304a and 304b of the mounting substrate 300 are coupled via a generated magnetic field. .
  • the magnetic flux generated by the noise current passing through the capacitor 120 and the wirings 304a and 304b of the mounting substrate 300 cancels out the eddy current generated in the loop conductor 310 according to Faraday's law.
  • the equivalent series inductors of the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • the inductance L is defined by the following formula (1) using the current I, the magnetic flux density B, the area S, and the time t. Considering this definition, the inductance is proportional to the time variation of the magnetic flux B ⁇ dS. Therefore, the inductance can be reduced by suppressing the time variation of the generated magnetic flux.
  • FIG. 6 shows a loop conductor 201 which is a closed conductor.
  • the magnetic flux 202 penetrating the inside of the loop of the loop conductor 201 is generated, an electromotive force is generated in a direction that cancels the generated magnetic flux 202 according to Faraday's law, an eddy current 204 flows in the loop conductor 201, and is opposite to the magnetic flux 202.
  • Directional magnetic flux 203 is generated, and temporal fluctuation of the magnetic flux is suppressed.
  • connection conductor 105 is connected to the third terminal conductor 103 and the fourth terminal conductor 104, and both the third terminal conductor 103 and the fourth terminal conductor 104 are connected to the wiring 304 c of the mounting substrate 300.
  • the loop conductor 310 closed by the connection conductor 105, the third terminal conductor 103, the fourth terminal conductor 104, the wirings 304c and 304d, and the DC power supply layer 302 is connected to the DC power supply layer 302 via 304d. Is formed.
  • an electromotive force is generated in a direction that prevents an increase in magnetic flux generated by the flow of the noise current 303, and an eddy current 305 in a direction opposite to the noise current 303 flows through the loop conductor 310. This prevents time fluctuations of the generated magnetic flux. In this way, the equivalent series inductor of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • the third terminal conductor 103 and the fourth terminal conductor 104 are connected by the connection conductor 105 in the electronic device 1, when mounted on the mounting board 300, the capacitor 120, the first terminal conductor 104 is connected.
  • the equivalent series inductance of the terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • the electronic device 1 is arranged so that the connection conductor 105 overlaps the first internal electrode 106 and the second internal electrode 107 when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107. Therefore, sufficient magnetic coupling between the equivalent series inductor of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 and the loop conductor 310 is obtained. It is possible to reduce the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 more reliably.
  • connection conductor 105 is formed outside the laminated region 111 in which the first internal electrode 106 and the second internal electrode 107 are laminated via the dielectric 110, and the Therefore, the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced without affecting the capacitance of the capacitor. It becomes possible.
  • the electronic device 1 has four side surfaces 11, a side surface 12, a side surface 13, and a side surface 14, and the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor. Since each of 104 is formed along one of two side surfaces (side surface 11 and side surface 13) of four side surfaces 11, side surface 12, side surface 13 and side surface 14, side surface 11 and side surface 13 are Terminal conductors can be prevented from being formed on the remaining two side surfaces 12 and 14. From the viewpoint of ensuring reliability, it is necessary to mount the same kind of electronic device or other components at a certain distance from the electronic device 1 at a position facing the side surface 11 or the side surface 13 on which the terminal conductor is formed.
  • This equivalent circuit example includes a capacitor 120 connected in series between the DC power supply layer 302 and the ground layer 301, the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wiring 304a of the mounting substrate 300.
  • 304b includes a circuit in which the equivalent series inductor component 402 is connected in series, and a circuit in which the resistance component 403 and the inductor component 404 of the loop conductor 310 are connected in series, and the equivalent series inductor component 402 and the inductor component 404 include They are coupled with a coupling coefficient k.
  • FIG. 10 shows a calculation result of the impedance between the ground layer 301 and the ground layer 301 by a circuit simulator.
  • the coupling coefficient k increases to 0, 0.9, 0.95, 0.99, 0.999, 1, the inductance of the equivalent series inductor component 402 decreases. It can be seen from FIG. 10 that the inductance of the component 402 is eliminated.
  • both the third terminal conductor 103 and the fourth terminal conductor 104 are connected to the DC power supply layer 302 .
  • the third terminal conductor 103 and the fourth terminal are described.
  • Both of the conductors 104 may be connected to the ground layer 301 via the wiring 304c or the wiring 304d. Even in this case, since the closed loop conductor is formed by the ground layer 301, the wirings 304c and 304d, the third terminal conductor 103, the fourth terminal conductor 104, and the connection conductor 105, the electronic device of the first embodiment The same effect as 1 is obtained.
  • the conductive layer to which both the third terminal conductor 103 and the fourth terminal conductor 104 are connected is a loop closed by the conductive layer, the third terminal conductor 103, the fourth terminal conductor 104, and the connection conductor 105. If a conductor is formed, another conductive layer different from the ground layer 301 and the DC power supply layer 302 may be used. In this case, the conductive layer is preferably located between the ground layer 301 and the DC power supply layer 302.
  • the first internal electrode 106 and the second internal electrode 107 are described as a plurality of examples. However, one first internal electrode 106 or one second internal electrode 107 is provided. It may be.
  • calcium zirconate, aluminum oxide, or the like is described as an example of the dielectric 110, but a dielectric exhibiting ferromagnetism may be used as the dielectric 110.
  • a dielectric exhibiting ferromagnetism As the dielectric 110, the equivalent series inductor and the loop conductor 310 included in the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304 a and 304 b of the mounting substrate 300, The magnetic coupling can be strengthened.
  • An example of the dielectric exhibiting ferromagnetism is ferrite.
  • connection conductor 105 is described as being formed on the upper side of the multilayer region 111. However, the connection conductor 105 may be formed on the lower side of the multilayer region 111. In the first embodiment, the connection conductor 105 is described as an example, but a plurality of connection conductors 105 may be provided.
  • connection conductor 105 overlaps the first internal electrode 106 and the second internal electrode 107 when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107.
  • connection conductor 105 may not be arranged in this way.
  • the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the equivalent series inductors of the wirings 304a and 304b of the mounting substrate 300, the third terminal conductor 103, the fourth terminal conductor 104, and the connection If magnetic coupling with the loop conductor including the conductor 105 is obtained, the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced. It becomes possible.
  • connection conductor 105 is formed outside the stacked region 111 in which the first internal electrode 106 and the second internal electrode 107 are stacked via the dielectric 110, and the stacked region 111 is formed.
  • the connection conductor 105 is formed in the laminated region 111 as in the electronic device 2 according to the second embodiment of the present invention shown in FIG. May be.
  • 11 is a cross-sectional view of the electronic device 2 corresponding to the cross-sectional view of the electronic device 1 shown in FIG.
  • the first terminal conductor 101 and the second terminal conductor 102 are formed along different side surfaces (the side surface 11 and the side surface 13), respectively, and the third terminal conductor 103 and The fourth terminal conductor 104 is formed along different side surfaces (the side surface 11 and the side surface 13), but the side surface formed along each terminal conductor is not limited to this.
  • the first terminal conductor 101 and the second terminal conductor 102 are formed along the same side surface 11, and the third terminal conductor 103 and the fourth terminal conductor 104 are the same side surface 13. It may be formed along. Further, for example, as shown in FIG. 13 or FIG.
  • the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 have four side surfaces 11, side surfaces 12, the side surface 13, and the side surface 14 may be formed along one side surface 11.
  • 12 to 14 illustrate the topology of the circuit formed inside the electronic device and the connection relationship between the first to fourth terminal conductors 101, 102, 103, and 104, as in FIG.
  • FIG. 15 is a perspective view showing an overall configuration example of an electronic device 3 according to the third embodiment of the present invention.
  • the electronic device 3 will be described mainly with respect to differences from the electronic device 1 of the first embodiment, and description of common matters will be omitted as appropriate. Elements common to the electronic device 1 of the first embodiment are denoted by the same reference numerals, and description of the common elements is omitted.
  • the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 are formed along the mounting surface 10 that is the same bottom surface,
  • the first internal electrode 106, the second internal electrode 107, and the connection conductor 105 are formed perpendicular to the mounting surface 10.
  • FIG. 16 is an exploded perspective view of the electronic device 3. As shown in FIG. 16, the first internal electrode 106 and the second internal electrode 107 are stacked in a direction parallel to the mounting surface 10 via a dielectric 110.
  • connection conductor 105 is disposed apart from the first internal electrode 106 and the second internal electrode 107, and the first internal electrode 106 and the second internal electrode 107 are arranged.
  • the electrode 107 is disposed so as to overlap the first internal electrode 106 and the second internal electrode 107 when viewed from the stacking direction of the electrode 107.
  • FIG. 17 shows the connection relationship between the topology of the circuit formed inside the electronic device 3 and the first to fourth terminal conductors 101, 102, 103, 104.
  • the electronic device 3 is mounted on the mounting substrate 300 because the third terminal conductor 103 and the fourth terminal conductor 104 are connected by the connection conductor 105.
  • the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 are formed along the same bottom surface (mounting surface 10). Therefore, the terminal conductor can be prevented from being formed on the side surface. Therefore, it is possible to mount the same kind of electronic devices and other components at a position facing each of the side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. become.
  • FIG. 18 is a perspective view showing an example of the overall configuration of an electronic device 4 according to the fourth embodiment of the present invention.
  • the electronic device 4 has a rectangular parallelepiped shape as shown in FIG. 18 and has a mounting surface 10 (a bottom surface of the electronic device 4 in FIG. 18), a side surface 11, a side surface 12, a side surface 13, and a side surface 14.
  • the side surface 11, the side surface 12, the side surface 13, and the side surface 14 intersect the mounting surface 10.
  • the electronic device 4 includes a first terminal conductor 101, a second terminal conductor 102, and a third terminal conductor 103.
  • Each of the first terminal conductor 101, the second terminal conductor 102, and the third terminal conductor 103 is formed along any one of the four side surfaces 11, the side surface 12, the side surface 13, and the side surface 14. ing. More specifically, the first terminal conductor 101 and the second terminal conductor 102 are respectively formed along different side surfaces (the side surface 11 and the side surface 13) (the first terminal conductor 101 extends along the side surface 11). And the second terminal conductor 102 is formed along the side surface 13). Further, the third terminal conductor 103 is formed along a side surface (side surface 13) different from the side surface 11 along which the first terminal conductor 101 is formed. The second terminal conductor 102 and the third terminal conductor 103 are formed along the same side surface 13. The first terminal conductor 101, the second terminal conductor 102, and the third terminal conductor 103 are separated from each other via the dielectric 110.
  • the electronic device 4 includes a plurality of first internal electrodes 106, a plurality of second internal electrodes 107, and a first connection conductor 115.
  • FIG. 19 is a cross-sectional view taken along line AA in FIG. As shown in FIG. 19, the plurality of first internal electrodes 106 are connected to the first terminal conductor 101, and the plurality of second internal electrodes 107 are connected to the second terminal conductor 102.
  • One internal electrode 106 and each second internal electrode 107 are stacked via a dielectric 110 to form a stacked region 111. This laminated region 111 functions as a capacitor.
  • dielectric 110 examples include dielectric ceramic materials such as calcium zirconate and aluminum oxide.
  • the dielectric 110 may be an organic material or an electrolytic solution.
  • FIG 20 is a cross-sectional view taken along line BB in FIG. As shown in FIGS. 18 and 20, the first connection conductor 115 is connected to both the first terminal conductor 101 and the third terminal conductor 103.
  • the first connecting conductor 115 is disposed away from the first internal electrode 106 and the second internal electrode 107. Further, as shown in FIGS. 18 and 20, the first connection conductor 115 includes the first internal electrode 106 and the second internal electrode 106 when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107. It is arranged so as to overlap with the internal electrode 107.
  • the first connection conductor 115 is formed outside the stacked region 111 and is not formed in the stacked region 111.
  • FIG. 21 shows the connection relationship between the topology of the circuit formed inside the electronic device 4 and the first to third terminal conductors 101, 102, 103.
  • the laminated region 111 functions as a capacitor 120, and the capacitor 120 is connected between the first terminal conductor 101 and the second terminal conductor 102.
  • FIG. 22 is an exploded perspective view of the electronic device 4.
  • the first internal electrodes 106 and the second internal electrodes 107 are alternately stacked via the dielectric 110 to form a stacked region 111.
  • the first internal electrodes 106 and the second internal electrodes 107 are alternately stacked via the dielectric 110, but the way of stacking may not be alternated.
  • the first connection conductor 115 is laminated so as to overlap the first internal electrode 106 and the second internal electrode 107 with the dielectric 110 interposed therebetween.
  • the first connection conductor 115 may be formed on the surface of the dielectric 110 (the upper surface of the rectangular parallelepiped shape in FIG. 18).
  • FIG. 24 is a cross-sectional view taken along the line AA in FIG. 18 and FIG. 25 is a cross-sectional view taken along the line BB in FIG. 18 in a state where the electronic device 4 is mounted on the mounting substrate 300.
  • FIG. 24 only one of the first internal electrode 106 and the second internal electrode 107 is abbreviated, and the description of the first connection conductor 115 is omitted.
  • FIG. 25 the first internal electrode 106 and the second internal electrode 107 are not shown.
  • One of the first terminal conductor 101 and the second terminal conductor 102 is connected to the ground layer 301 via the wiring 304a or the wiring 304b of the mounting substrate 300, and the other is connected to the DC power supply layer 302 to the wiring 304a of the mounting substrate 300.
  • the second terminal conductor 102 is connected to the ground layer 301 through the wiring 304b, and the first terminal conductor 101 is connected to the DC through the wiring 304a in the example shown in FIG. Connected to the power supply layer 302).
  • the third terminal conductor 103 is connected to the DC power supply layer 302 which is a layer having the same potential as that of the first terminal conductor 101 via the wiring 304c, whereby the DC power supply layer 302 and the wirings 304a, 304c of the mounting substrate 300 are provided.
  • a closed first loop conductor 320 is formed by the first connection conductor 115, the first terminal conductor 101, and the third terminal conductor 103.
  • the formed inductor of the first loop conductor 320 and the equivalent series inductor of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 are connected via a generated magnetic field. And combine.
  • magnetic flux generated by the noise current passing through the capacitor 120 and the wirings 304a and 304b of the mounting substrate 300 is canceled out by eddy current generated in the first loop conductor 320 by Faraday's law to generate a reverse magnetic flux.
  • the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • the inductance L is defined by the following formula (1) using the current I, the magnetic flux density B, the area S, and the time t. Considering this definition, the inductance is proportional to the time variation of the magnetic flux B ⁇ dS. Therefore, the inductance can be reduced by suppressing the time variation of the generated magnetic flux.
  • FIG. 23 shows a loop conductor 201 which is a closed conductor.
  • the magnetic flux 202 penetrating the inside of the loop of the loop conductor 201 is generated, an electromotive force is generated in a direction that cancels the generated magnetic flux 202 according to Faraday's law, an eddy current 204 flows in the loop conductor 201, and is opposite to the magnetic flux 202.
  • Directional magnetic flux 203 is generated, and temporal fluctuation of the magnetic flux is suppressed.
  • the first connection conductor 115 is connected to the first terminal conductor 101 and the third terminal conductor 103, and both the first terminal conductor 101 and the third terminal conductor 103 are connected to the mounting substrate 300.
  • the first connection conductor 115, the first terminal conductor 101, the third terminal conductor 103, the wiring 304a, the wiring 304c, and the DC power supply layer are connected to the DC power supply layer 302 through the wiring 304a or the wiring 304c.
  • a first loop conductor 320 closed by 302 is formed.
  • an electromotive force is generated in a direction that prevents an increase in magnetic flux generated by the flow of the noise current 303, and an eddy current 305 in the opposite direction to the noise current 303 flows through the first loop conductor 320. Time fluctuation of magnetic flux generated by the current 303 is prevented. In this manner, the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • the capacitor 120 since the first terminal conductor 101 and the third terminal conductor 103 are connected by the first connection conductor 115 in the electronic device 4, when mounted on the mounting substrate 300, the capacitor 120, The equivalent series inductance of the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • the first connection conductor 115 overlaps the first internal electrode 106 and the second internal electrode 107 when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107.
  • the first loop including the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the equivalent series inductors of the wirings 304 a and 304 b of the mounting substrate 300 and the first connection conductor 115. Sufficient magnetic coupling with the conductor 320 is obtained, and the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 is more reliably reduced. Is possible.
  • the first connection conductor 115 is formed outside the laminated region 111 in which the first internal electrode 106 and the second internal electrode 107 are laminated via the dielectric 110, and the laminated region 111 is formed.
  • the equivalent series inductances of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 are not affected without affecting the capacitance of the capacitor. It becomes possible to reduce.
  • the electronic device 4 has four side surfaces 11, a side surface 12, a side surface 13, and a side surface 14, and the first terminal conductor 101 is formed along the side surface 11, and the second terminal conductor 102 and the third terminal are formed. Since the conductor 103 is formed along the same side surface 13, it is possible to prevent the terminal conductor from being formed on the remaining two side surfaces 12 and 14 except for the side surface 11 and the side surface 13. From the viewpoint of ensuring reliability, it is necessary to mount the same type of electronic device or other components at a certain distance from the electronic device 4 at a position facing the side surface 11 or the side surface 13 on which the terminal conductor is formed.
  • FIG. 26 An example of an equivalent circuit as shown in FIG. 26 is considered for the state in which the electronic device 4 is mounted on the mounting substrate 300.
  • This equivalent circuit example includes a capacitor 120 connected in series between the DC power supply layer 302 and the ground layer 301, the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wiring 304 a of the mounting substrate 300.
  • 304b equivalent series inductor component 402, and a circuit in which the resistance component 403 and inductor component 404 of the first loop conductor 320 are connected in series,
  • the inductor component 404 is coupled with a coupling coefficient k.
  • FIG. 27 shows a calculation result of the impedance between the ground layer 301 and the ground layer 301 by a circuit simulator.
  • the coupling coefficient k increases to 0, 0.9, 0.95, 0.99, 0.999, 1, the inductance of the equivalent series inductor component 402 decreases. It can be seen from FIG. 27 that the inductance of the component 402 is eliminated.
  • the second terminal conductor 102 is connected to the ground layer 301 through the wiring 304b, and both the first terminal conductor 101 and the third terminal conductor 103 are connected through the wiring 304a or the wiring 304c.
  • the second terminal conductor 102 is connected to the DC power supply layer 302 via the wiring 304b, and the first terminal conductor 101 and the third terminal conductor 103 are connected. Both may be connected to the ground layer 301 via the wiring 304a or the wiring 304c.
  • a closed loop conductor is formed by the ground layer 301, the wirings 304a and 304c, the first terminal conductor 101, the third terminal conductor 103, and the first connection conductor 115, so that the fourth embodiment The same effects as those of the electronic device 4 can be obtained.
  • the first internal electrode 106 and the second internal electrode 107 are described as a plurality of examples. However, one first internal electrode 106 or one second internal electrode 107 is provided. It may be.
  • dielectric 110 calcium zirconate, aluminum oxide, or the like has been described as an example of the dielectric 110.
  • a dielectric exhibiting ferromagnetism may be used as the dielectric 110.
  • the equivalent series inductor and the first loop of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 are provided. Magnetic coupling with the conductor 320 can be strengthened.
  • An example of the dielectric exhibiting ferromagnetism is ferrite.
  • the first connection conductor 115 is described as being formed on the upper side of the multilayer region 111. However, the first connection conductor 115 is formed on the lower side of the multilayer region 111. May be. In the fourth embodiment, the first connection conductor 115 is described as an example, but a plurality of the first connection conductors 115 may be provided.
  • the first connection conductor 115 has the first internal electrode 106 and the second internal electrode as viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107.
  • the first connecting conductor 115 may not be arranged in this way.
  • the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the equivalent series inductors of the wirings 304a and 304b of the mounting substrate 300, the first terminal conductor 101, the third terminal conductor 103, and the second If the magnetic coupling with the loop conductor including one connection conductor 115 is obtained, the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced. It becomes possible to reduce.
  • FIG. 28 is a perspective view showing an example of the overall configuration of an electronic device 5 according to the fifth embodiment of the present invention.
  • the electronic device 5 will be described mainly with respect to differences from the electronic device 4 of the fourth embodiment, and description of common matters will be omitted as appropriate. Elements common to the electronic device 4 of the fourth embodiment are denoted by the same reference numerals, and description of the common elements is omitted.
  • the electronic device 5 further includes a fourth terminal conductor 104 and a second connection conductor 118 with respect to the electronic device 4 of the fourth embodiment.
  • the fourth terminal conductor 104 is formed along a side surface (side surface 11) different from the side surface 13 along which the second terminal conductor 102 is formed.
  • the second terminal conductor 102 and the third terminal conductor 103 are formed along the same side surface 13, and the first terminal conductor 101 and the fourth terminal conductor 104 are formed along the same side surface 11.
  • the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 are separated from each other via the dielectric 110.
  • FIG. 29 is a sectional view taken along line CC in FIG. 28
  • FIG. 30 is a sectional view taken along line DD in FIG. 28
  • FIG. 31 is taken along line EE in FIG. FIG.
  • the second connection conductor 118 is connected to both the second terminal conductor 102 and the fourth terminal conductor 104.
  • the second connection conductor 118 is disposed away from the first internal electrode 106, the second internal electrode 107, and the first connection conductor 115.
  • the second connection conductor 118 includes the first internal electrode 106 and the second internal electrode 106 when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107. It is arranged so as to overlap with the internal electrode 107.
  • the first connection conductor 115 and the second connection conductor 118 intersect each other when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107.
  • the second connection conductor 118 is formed outside the stacked region 111, and is not formed in the stacked region 111.
  • FIG. 32 shows the connection relationship between the topology of the circuit formed inside the electronic device 5 and the first to fourth terminal conductors 101, 102, 103, 104.
  • the laminated region 111 functions as a capacitor 120, and the capacitor 120 is connected between the first terminal conductor 101 and the second terminal conductor 102.
  • FIG. 33 is an exploded perspective view of the electronic device 5. As shown in FIG. 33, the first connection conductor 115 and the second connection conductor 118 are stacked so as to overlap the first internal electrode 106 and the second internal electrode 107 with the dielectric 110 interposed therebetween. The first connection conductor 115 and the second connection conductor 118 are laminated with a dielectric 110 therebetween. The second connection conductor 118 may be formed on the surface of the dielectric 110 (the upper surface of the rectangular parallelepiped shape in FIG. 28).
  • FIG. 34 shows a cross-sectional view taken along line EE in FIG. 28 in a state where the electronic device 5 is mounted on the mounting substrate 300.
  • the first internal electrode 106 and the second internal electrode 107 are omitted as only one each, and the description of the first connection conductor 115 and the second connection conductor 118 is omitted. It has become.
  • FIG. 24 the first internal electrode 106 and the second internal electrode 107 are omitted as only one each, and the description of the first connection conductor 115 and the second connection conductor 118 is omitted. It has become.
  • the fourth terminal conductor 104 is connected to the ground layer 301 that is the same potential layer as the second terminal conductor 102 via the wiring 304d, whereby the ground layer 301, the wirings 304b and 304d of the mounting substrate 300, the second The connection conductor 118, the second terminal conductor 102, and the fourth terminal conductor 104 form a closed second loop conductor 321.
  • the formed inductor of the second loop conductor 321 and the equivalent series inductor of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 are connected via a generated magnetic field. And combine.
  • the equivalent series inductor 304b is coupled via a generated magnetic field.
  • the magnetic flux generated by the noise current passing through the capacitor 120 and the wirings 304a and 304b of the mounting substrate 300 is converted into the eddy current generated in both the first loop conductor 320 and the second loop conductor 321 by Faraday's law. Generates and reverses the magnetic flux in the opposite direction, so that the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be further reduced.
  • the effect of reducing the equivalent series inductance increases as the coupling coefficient between the equivalent series inductor component and the loop conductor inductor component increases (closer to 1).
  • the electronic device 5 includes the first loop conductor 320 and the second loop conductor 321, so that even if the coupling coefficient between the inductor component of each loop conductor and the equivalent series inductor component is smaller than 1, each loop conductor By adding the effect of the back electromotive force generated in the conductor, a greater reduction effect of the equivalent series inductance can be obtained.
  • the electronic device 5 further includes the fourth terminal conductor 104 and the second connection conductor 118 with respect to the electronic device 4, and the fourth terminal conductor 104 is formed along the side surface 11, Since the terminal conductor 102 and the fourth terminal conductor 104 are connected by the second connection conductor 118, the fourth terminal conductor 104 is connected to the second terminal conductor 102 via the wiring 304 d of the mounting substrate 300.
  • a closed second loop conductor 321 can be further formed, and the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the mounting The equivalent series inductance of the wirings 304a and 304b of the substrate 300 can be further reduced.
  • the second connection conductor 118 overlaps the first internal electrode 106 and the second internal electrode 107 when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107.
  • the second loop including the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the equivalent series inductor of the wirings 304 a and 304 b of the mounting substrate 300 and the second connection conductor 118. Sufficient magnetic coupling with the conductor 321 can be obtained, and the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be more reliably reduced. Is possible.
  • the second connection conductor 118 is formed outside the stacked region 111 in which the first internal electrode 106 and the second internal electrode 107 are stacked with the dielectric 110 interposed therebetween, and the stacked region 111.
  • the equivalent series inductances of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 are not affected without affecting the capacitance of the capacitor. It becomes possible to reduce.
  • the electronic device 5 has four side surfaces 11, a side surface 12, a side surface 13, and a side surface 14, and the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor. Since each of 104 is formed along one of two side surfaces (side surface 11 and side surface 13) of four side surfaces 11, side surface 12, side surface 13 and side surface 14, side surface 11 and side surface 13 are Terminal conductors can be prevented from being formed on the remaining two side surfaces 12 and 14. From the viewpoint of ensuring reliability, it is necessary to mount the same kind of electronic device or other components at a certain distance from the electronic device 5 at a position facing the side surface 11 or the side surface 13 on which the terminal conductor is formed.
  • both the second terminal conductor 102 and the fourth terminal conductor 104 are connected to the ground layer 301 via the wiring 304b or the wiring 304d, and the first terminal conductor 101 and the third terminal are connected.
  • both the second terminal conductor 102 and the fourth terminal conductor 104 are connected to the wiring 304b or the wiring 304d.
  • the first power supply layer 302 may be connected to the DC power supply layer 302
  • both the first terminal conductor 101 and the third terminal conductor 103 may be connected to the ground layer 301 via the wiring 304a or the wiring 304c.
  • a closed loop conductor is formed by the ground layer 301, the wirings 304a and 304c, the first terminal conductor 101, the third terminal conductor 103, and the first connection conductor 115, and the DC power supply layer 302, the wiring 304b, Since the closed loop conductor is formed by 304d, the second terminal conductor 102, the fourth terminal conductor 104, and the second connection conductor 118, the same effect as the electronic device 5 of the fifth embodiment can be obtained. .
  • first connection conductor 115 and the second connection conductor 118 are described as being formed on the upper side of the stacked region 111. However, the first connection conductor 115 and the second connection conductor 118 are One or both of the two connection conductors 118 may be formed below the stacked region 111. In the fourth embodiment, each of the first connection conductor 115 and the second connection conductor 118 is described as one example. However, the first connection conductor 115 and the second connection conductor 118 are each There may be multiple.
  • the first connection conductor 115 is described as being formed at a position closer to the laminated region 111 than the second connection conductor 118.
  • the second connection conductor 118 is described. May be formed at a position closer to the laminated region 111 than the first connection conductor 115.
  • the first connecting conductor 115 and the second connecting conductor 118 are the first inner electrode as viewed from the stacking direction of the first inner electrode 106 and the second inner electrode 107. 106 and the second internal electrode 107 have been described as being disposed. However, one or both of the first connection conductor 115 and the second connection conductor 118 are not arranged in this way. Good.
  • the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the equivalent series inductors of the wirings 304a and 304b of the mounting substrate 300, the first terminal conductor 101, the third terminal conductor 103, and the second If magnetic coupling between the loop conductor including one connection conductor 115 and the loop conductor including the second terminal conductor 102, the fourth terminal conductor 104, and the second connection conductor 118 is obtained, the capacitor 120, the first It is possible to reduce the equivalent series inductance of the terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300.
  • the first connection conductor 115 is formed outside the stacked region 111 in which the first internal electrode 106 and the second internal electrode 107 are stacked via the dielectric 110, Although described in the example where it is not formed in the laminated region 111, the first connection conductor 115 is formed in the laminated region 111 as in the electronic device 6 according to the sixth embodiment of the present invention shown in FIG. It may be formed inside.
  • FIG. 35 is a cross-sectional view of the electronic device 6 corresponding to the cross-sectional view of the electronic device 4 shown in FIG.
  • the first connection conductor 115 and the second connection conductor 118 are laminated in which the first internal electrode 106 and the second internal electrode 107 are laminated via the dielectric 110.
  • the example is formed outside the region 111 and not formed in the stacked region 111. It may be formed.
  • the first terminal conductor 101 and the second terminal conductor 102 are formed along different side surfaces (side surface 11 and side surface 13), respectively, and the third terminal The conductor 103 is formed along a side surface (side surface 13) different from the side surface 11 formed along the first terminal conductor 101.
  • the fourth terminal conductor 104 is Although the second terminal conductor 102 is formed along a side surface (side surface 11) different from the side surface 13 formed along, the side surface formed along each terminal conductor is not limited to this. For example, as shown in FIG. 36, the first terminal conductor 101 and the second terminal conductor 102 are formed along the same side surface 11, and the third terminal conductor 103 and the fourth terminal conductor 104 are the same side surface 13. It may be formed along.
  • the first terminal conductor 101 and the third terminal conductor 103 are formed along the same side surface 11, and the second terminal conductor 102 and the fourth terminal conductor 104 are the same. It may be formed along the side surface 13.
  • the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 have four side surfaces 11, side surfaces 12, the side surface 13, and the side surface 14 may be formed along one side surface 11.
  • 36 to 39 illustrate the connection relationship between the topology of the circuit formed inside the electronic device and the first to fourth terminal conductors 101, 102, 103, and 104, as in FIG.
  • the fourth terminal conductor 104 and the second connection conductor 118 may be omitted in the examples shown in FIGS.
  • FIG. 40 is a perspective view showing an overall configuration example of an electronic device 7 according to the seventh embodiment of the present invention.
  • the electronic device 7 will be described mainly with respect to differences from the electronic device 4 of the fourth embodiment, and description of common matters will be omitted as appropriate.
  • Elements common to the electronic device 4 of the fourth embodiment are denoted by the same reference numerals, and description of the common elements is omitted.
  • the first terminal conductor 101, the second terminal conductor 102, and the third terminal conductor 103 are formed along the mounting surface 10 that is the same bottom surface, and the first internal electrode 106, The two internal electrodes 107 and the first connection conductor 115 are formed perpendicular to the mounting surface 10.
  • FIG. 41 is an exploded perspective view of the electronic device 7. As shown in FIG. 41, the first internal electrode 106 and the second internal electrode 107 are stacked in a direction parallel to the mounting surface 10 with a dielectric 110 interposed therebetween.
  • the first connection conductor 115 is disposed away from the first internal electrode 106 and the second internal electrode 107, and the first internal electrode 106 and the second internal electrode 107
  • the two internal electrodes 107 are arranged so as to overlap the first internal electrode 106 and the second internal electrode 107 when viewed from the stacking direction of the two internal electrodes 107.
  • FIG. 42 shows the connection relationship between the topology of the circuit formed inside the electronic device 7 and the first to third terminal conductors 101, 102, 103.
  • the first terminal conductor 101 and the third terminal conductor 103 are connected by the first connection conductor 115, similarly to the electronic device 4 of the fourth embodiment.
  • the equivalent series inductance of the capacitor 120, the first terminal conductor 101, the second terminal conductor 102, and the wirings 304a and 304b of the mounting substrate 300 can be reduced.
  • FIG. 43 is a perspective view showing an example of the overall configuration of an electronic device 8 according to the eighth embodiment of the present invention.
  • the electronic device 8 will be described mainly with respect to differences from the electronic device 5 of the fifth embodiment, and description of common matters will be omitted as appropriate.
  • the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 are formed along the mounting surface 10 that is the same bottom surface,
  • the first internal electrode 106, the second internal electrode 107, the first connection conductor 115, and the second connection conductor 118 are formed perpendicular to the mounting surface 10.
  • FIG. 44 is an exploded perspective view of the electronic device 8. As shown in FIG. 44, the first internal electrode 106 and the second internal electrode 107 are stacked in a direction parallel to the mounting surface 10 with a dielectric 110 interposed therebetween.
  • the first connection conductor 115 and the second connection conductor 118 are arranged apart from the first internal electrode 106 and the second internal electrode 107, and The first internal electrode 106 and the second internal electrode 107 are disposed so as to overlap the first internal electrode 106 and the second internal electrode 107 when viewed from the stacking direction of the first internal electrode 106 and the second internal electrode 107.
  • FIG. 45 shows the connection relationship between the topology of the circuit formed inside the electronic device 8 and the first to fourth terminal conductors 101, 102, 103, 104.
  • the electronic device 8 includes a first terminal conductor 101 and a third terminal conductor 103 connected by a first connection conductor 115, and further a second terminal. Since the conductor 102 and the fourth terminal conductor 104 are connected by the second connection conductor 118, the capacitor 120, the first terminal conductor 101, and the second terminal conductor 102 are mounted on the mounting substrate 300. In addition, the equivalent series inductance of the wirings 304a and 304b of the mounting substrate 300 can be further reduced.
  • the first terminal conductor 101, the second terminal conductor 102, the third terminal conductor 103, and the fourth terminal conductor 104 are formed along the same bottom surface (mounting surface 10). Therefore, the terminal conductor can be prevented from being formed on the side surface. Therefore, it is possible to mount the same kind of electronic devices and other components at a position facing each of the side surfaces where the terminal conductors are not formed, and to realize a high mounting density of the electronic devices and components. become.
  • the electronic devices of the first to eighth embodiments described above may be used in power supply modules such as DC-DC converters, or may be used in sets of smartphones, PCs, notebook PCs, You may use for board boards, such as a graphic board, a microcomputer board, a memory board, and a PCI Express board.
  • power supply modules such as DC-DC converters
  • board boards such as a graphic board, a microcomputer board, a memory board, and a PCI Express board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

コンデンサの寄生インダクタンス及び実装基板の配線のインダクタンスである等価直列インダクタンスを低減し得る電子デバイスを提供する。 電子デバイス１は、第１の端子導体１０１と、第２の端子導体１０２と、第３の端子導体１０３と、第４の端子導体１０４と、１または複数の第１の内部電極１０６と、１または複数の第２の内部電極１０７と、接続導体１０５とを有し、１または複数の第１の内部電極１０６は、第１の端子導体１０１に接続され、１または複数の第２の内部電極１０７は、第２の端子導体１０２に接続され、各々の第１の内部電極１０６と各々の第２の内部電極１０７は誘電体１１０を介して積層され、第３の端子導体１０３と第４の端子導体１０４は、接続導体１０５によって接続されていることを特徴とする。

Description

電子デバイス
本発明は、等価直列インダクタンス（ＥＳＬ）を低減したコンデンサに関するものである。
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなると共に消費電流が著しく増加している。そしてこれに伴い、消費電力を低減化するために動作電圧が減少する傾向にあった。従って、ＣＰＵへの電力供給用の電源においては、より高速で大きな電流変動（ノイズ電流）が生じるようになり、この電流変動に伴う電圧変動を電源の許容値内に抑えることが非常に困難になった。この為、平滑用コンデンサとしての積層コンデンサが電源に接続される形でＣＰＵの周辺に配置され、電源の安定化対策に頻繁に使用されるようになった。つまり、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサからＣＰＵに電流を供給して、電源の電圧変動を抑えるようにしていた。
ＣＰＵの動作周波数の一層の高周波数化及び動作電圧の一層の低電圧化に伴って、電流変動はより高速且つ大きなものとなり、積層コンデンサ自身が有している等価直列インダクタンス（ＥＳＬ：Ｅｑｕｉｖａｌｅｎｔ　Ｓｅｒｉｅｓ　Ｉｎｄｕｃｔａｎｃｅ）が電源の電圧変動に大きく影響するようになった。この結果、電流の変動が生じるのに合わせてこのＥＳＬが積層コンデンサの充放電を阻害する為、電源の電圧変動が大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。
これに対し、例えば、特許文献１、特許文献２または特許文献３に示されるような、隣り合う端子電極において流れる電流が相互に逆向きになるように、内部電極および側面端子を配置することで、相互インダクタンスを負にし、コンデンサが持つ寄生のインダクタ成分を減らし、低ＥＳＬを実現した積層コンデンサが提案されている。
特開２００１－２８４１７０公報 特開２００１－２８４１７１公報 特開２００３－１６８６２１公報
特許文献１、特許文献２および特許文献３に記載の技術は、コンデンサ素子単体の寄生インダクタンスを低減させるものであるが、実際にはコンデンサ以外に実装基板の配線のインダクタンスも電源の電圧変動の抑制を阻害する要因になる。本発明は上記事実を考慮し、コンデンサの寄生インダクタンス及び実装基板の配線のインダクタンスである等価直列インダクタンスを低減し得る電子デバイスを提供することを目的とする。
本発明の電子デバイスは、第１の端子導体と、第２の端子導体と、第３の端子導体と、第４の端子導体と、１または複数の第１の内部電極と、１または複数の第２の内部電極と、接続導体とを有し、前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、前記第３の端子導体と前記第４の端子導体は、前記接続導体によって接続されていることを特徴とする。
上記特徴の電子デバイスによれば、実装基板の配線を介して、第１の端子導体または第２の端子導体のいずれか一方が、ＤＣ電源を供給する実装基板におけるＤＣ電源層に接続され、他方が実装基板におけるグランド層に接続されることで、第１の内部電極と第２の内部電極の間に直流電圧が印加される。また、実装基板の配線を介して、第３の端子導体と第４の端子導体の両方がＤＣ電源層またはグランド層などの導電層に接続されることで、接続されたＤＣ電源層またはグランド層などの導電層と、接続に用いた実装基板の配線と、第３の端子導体と、第４の端子導体と、接続導体とにより閉じたループ導体が形成される。このループ導体が、第１の内部電極と第２の内部電極とで形成されるコンデンサ、第１の端子導体、第２の端子導体および実装基板の配線が持つ等価直列インダクタと磁気的に結合することで、ファラデーの法則により、この等価直列インダクタンスに対応する磁束の時間変動を妨げるようにループ導体に逆起電力が発生する。これにより、この等価直列インダクタンスを減少させることができる。
さらに、本発明の電子デバイスは、前記接続導体が、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることが好ましい。
上記特徴の電子デバイスによれば、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタとループ導体との間の十分な磁気結合が得られ、より確実にこの等価直列インダクタンスを減らすことが可能になる。
さらに、本発明の電子デバイスは、前記接続導体が、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことが好ましい。
上記特徴の電子デバイスによれば、接続導体が積層領域の中には形成されないため、コンデンサの容量に影響を与えずに、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを減らすことが可能になる。
さらに、本発明の電子デバイスは、４つの側面を有し、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることが好ましい。
上記特徴の電子デバイスによれば、少なくとも２つの側面には、端子導体が形成されないようにすることができる。したがって、端子導体が形成されない２つの側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
さらに、本発明の電子デバイスは、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることが好ましい。
上記特徴の電子デバイスによれば、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
また、本発明の電子デバイスは、第１の端子導体と、第２の端子導体と、第３の端子導体と、１または複数の第１の内部電極と、１または複数の第２の内部電極と、第１の接続導体とを有し、前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、前記第１の端子導体と前記第３の端子導体は、前記第１の接続導体によって接続されていることを特徴とする。
上記特徴の電子デバイスによれば、実装基板の配線を介して、第１の端子導体または第２の端子導体のいずれか一方が、ＤＣ電源を供給する実装基板におけるＤＣ電源層に接続され、他方が実装基板におけるグランド層に接続されることで、第１の内部電極と第２の内部電極の間に直流電圧が印加される。また、実装基板の配線を介して、第３の端子導体が第１の端子導体と同じ電位の層（ＤＣ電源層またはグランド層）に接続されることで、接続されたＤＣ電源層またはグランド層と、接続に用いた実装基板の配線と、第１の端子導体と、第３の端子導体と、第１の接続導体とにより閉じたループ導体が形成される。このループ導体が、第１の内部電極と第２の内部電極とで形成されるコンデンサ、第１の端子導体、第２の端子導体および実装基板の配線が持つ等価直列インダクタと磁気的に結合することで、ファラデーの法則により、この等価直列インダクタンスに対応する磁束の時間変動を妨げるようにループ導体に逆起電力が発生する。これにより、この等価直列インダクタンスを減少させることができる。
さらに、本発明の電子デバイスは、前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることが好ましい。
上記特徴の電子デバイスによれば、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタと第１の接続導体を含むループ導体との間の十分な磁気結合が得られ、より確実にこの等価直列インダクタンスを減らすことが可能になる。
さらに、本発明の電子デバイスは、前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことが好ましい。
上記特徴の電子デバイスによれば、第１の接続導体が積層領域の中には形成されないため、コンデンサの容量に影響を与えずに、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを減らすことが可能になる。
さらに、本発明の電子デバイスは、４つの側面を有し、前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のそれぞれは、前記４つの側面のうちのいずれか１つの側面に沿って形成され、前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のうちの少なくとも２つは、同じ側面に沿って形成されていることが好ましい。
上記特徴の電子デバイスによれば、少なくとも２つの側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない２つの側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
さらに、本発明の電子デバイスは、前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体が、同じ底面に沿って形成されていることが好ましい。
上記特徴の電子デバイスによれば、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
さらに、本発明の電子デバイスは、第４の端子導体と第２の接続導体をさらに有し、前記第２の端子導体と前記第４の端子導体は、前記第２の接続導体によって接続されていることが好ましい。
上記特徴の電子デバイスによれば、実装基板の配線を介して、第４の端子導体が第２の端子導体と同じ電位の層（ＤＣ電源層またはグランド層）に接続されることで、閉じたループ導体を更に形成することができ、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを更に減少させることができる。
さらに、本発明の電子デバイスは、前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることが好ましい。
上記特徴の電子デバイスによれば、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタと第２の接続導体を含むループ導体との間の十分な磁気結合が得られ、より確実にこの等価直列インダクタンスを減らすことが可能になる。
さらに、本発明の電子デバイスは、前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことが好ましい。
上記特徴の電子デバイスによれば、第２の接続導体が積層領域の中には形成されないため、コンデンサの容量に影響を与えずに、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを減らすことが可能になる。
さらに、本発明の電子デバイスは、４つの側面を有し、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることが好ましい。
上記特徴の電子デバイスによれば、少なくとも２つの側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない２つの側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
さらに、本発明の電子デバイスは、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることが好ましい。
上記特徴の電子デバイスによれば、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
本発明によれば、コンデンサ及び実装基板の配線の等価直列インダクタンスを低減し得る電子デバイスを提供することができる。
本発明の第１の実施の形態に係る電子デバイスの斜視図である。 図１においてＡ－Ａ線で切断した断面図である。 図１においてＢ－Ｂ線で切断した断面図である。 本発明の第１の実施の形態に係る電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第１の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。 ファラデーの法則によって、磁束の変動に対して発生する渦電流の説明図である。 本発明の第１の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。 本発明の第１の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。 本発明の第１の実施の形態に係る電子デバイスが実装基板に実装された状態についての等価回路例を示す図である。 図９に示す等価回路例の回路シミュレータによる計算結果を示すグラフである。 本発明の第２の実施の形態に係る電子デバイスの断面図である。 本発明の第１の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第１の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第１の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第３の実施の形態に係る電子デバイスの斜視図である。 本発明の第３の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。 本発明の第３の実施の形態に係る電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第４の実施の形態に係る電子デバイスの斜視図である。 図１８においてＡ－Ａ線で切断した断面図である。 図１８においてＢ－Ｂ線で切断した断面図である。 本発明の第４の実施の形態に係る電子デバイス内部の回路トポロジーと第１～第３の端子導体との接続関係を示した図である。 本発明の第４の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。 ファラデーの法則によって、磁束の変動に対して発生する渦電流の説明図である。 本発明の第４の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。 本発明の第４の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。 本発明の第４の実施の形態に係る電子デバイスが実装基板に実装された状態についての等価回路例を示す図である。 図２６に示す等価回路例の回路シミュレータによる計算結果を示すグラフである。 本発明の第５の実施の形態に係る電子デバイスの斜視図である。 図２８においてＣ－Ｃ線で切断した断面図である。 図２８においてＤ－Ｄ線で切断した断面図である。 図２８においてＥ－Ｅ線で切断した断面図である。 本発明の第５の実施の形態に係る電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第５の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。 本発明の第５の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。 本発明の第６の実施の形態に係る電子デバイスの断面図である。 本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。 本発明の第７の実施の形態に係る電子デバイスの斜視図である。 本発明の第７の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。 本発明の第７の実施の形態に係る電子デバイス内部の回路トポロジーと第１～第３の端子導体との接続関係を示した図である。 本発明の第８の実施の形態に係る電子デバイスの斜視図である。 本発明の第８の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。 本発明の第８の実施の形態に係る電子デバイス内部の回路トポロジーと第１～第４の端子導体との接続関係を示した図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の説明は本発明の実施形態の一部を例示するものであり、本発明はこれら実施形態に限定されるものではなく、形態が本発明の技術的思想を有するものである限り、本発明の範囲に含まれる。各実施形態における各構成及びそれらの組み合わせなどは一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る電子デバイス１の全体構成例を示す斜視図である。電子デバイス１は、図１に示すような直方体形状であり、実装面１０（図１における電子デバイス１の底面）、側面１１、側面１２、側面１３および側面１４を有している。側面１１、側面１２、側面１３および側面１４は、実装面１０と交差している。電子デバイス１は、第１の端子導体１０１と第２の端子導体１０２と第３の端子導体１０３と第４の端子導体１０４を有している。第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されている（第１の端子導体１０１は側面１１に沿って形成され、第２の端子導体１０２は側面１３に沿って形成されている）。また、第３の端子導体１０３と第４の端子導体１０４は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されている（第３の端子導体１０３は側面１１に沿って形成され、第４の端子導体１０４は側面１３に沿って形成されている）。第１の端子導体１０１と第３の端子導体１０３は同じ側面１１に沿って形成され、第２の端子導体１０２と第４の端子導体１０４は同じ側面１３に沿って形成されている。第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４は、誘電体１１０を介して互いに離間している。
また、電子デバイス１は、複数の第１の内部電極１０６と、複数の第２の内部電極１０７と、接続導体１０５とを有している。図２は、図１のＡ－Ａ線に沿った断面図である。図２に示すように、複数の第１の内部電極１０６は第１の端子導体１０１に接続され、複数の第２の内部電極１０７は第２の端子導体１０２に接続されており、各々の第１の内部電極１０６と各々の第２の内部電極１０７は誘電体１１０を介して積層されて積層領域１１１を形成している。この積層領域１１１がコンデンサとして機能する。
　誘電体１１０としては、ジルコン酸カルシウムや酸化アルミニウムなどの誘電体セラミック材料が一例として挙げられる。また、誘電体１１０は有機材料や電解液でも構わない。
図３は、図１のＢ－Ｂ線に沿った断面図である。図１および図３に示すように、接続導体１０５が第３の端子導体１０３と第４の端子導体１０４の両方に接続されている。
また、図３に示すように、接続導体１０５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置されている。さらに、図１および図３に示すように、接続導体１０５は、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
また、図３に示すように、接続導体１０５は、積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない。
電子デバイス１の内部に形成される回路のトポロジーと第１～第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図４のようになる。積層領域１１１がコンデンサ１２０として機能し、第１の端子導体１０１と第２の端子導体１０２との間にコンデンサ１２０が接続されている。
図５は、電子デバイス１の分解斜視図である。図５に示すように、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を挟んで交互に積層され、積層領域１１１が形成される。本実施の形態では、第１の内部電極１０６と第２の内部電極１０７は、誘電体１１０を挟んで交互に積層されているが、積層のされ方は交互でなくても良い。また、接続導体１０５が誘電体１１０を介して第１の内部電極１０６及び第２の内部電極１０７に重なるように積層される。接続導体１０５は誘電体１１０の表面（図１における直方体形状の上面）に形成されていてもよい。
電子デバイス１が実装基板３００に実装された状態で、図１におけるＡ－Ａ線で切断した断面図を図７、図１におけるＢ－Ｂ線で切断した断面図を図８に示す。尚、図７においては、第１の内部電極１０６と第２の内部電極１０７は略して１つずつのみを描いている。また、図８においては、第１の内部電極１０６と第２の内部電極１０７の記載を省略している。第１の端子導体１０１及び第２の端子導体１０２の内の一方がグランド層３０１に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続され、他方がＤＣ電源層３０２に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続される（図７に記載の例では、第１の端子導体１０１が配線３０４ａを介してグランド層３０１に接続され、第２の端子導体１０２が配線３０４ｂを介してＤＣ電源層３０２に接続されている）。また、第３の端子導体１０３と第４の端子導体１０４の両方が配線３０４ｃまたは配線３０４ｄを介してＤＣ電源層３０２に接続されることで、ＤＣ電源層３０２、実装基板３００の配線３０４ｃ、３０４ｄ、接続導体１０５、第３の端子導体１０３及び第４の端子導体１０４により、閉じたループ導体３１０が形成される。
形成されたループ導体３１０のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。この結合によって、コンデンサ１２０及び実装基板３００の配線３０４ａ、３０４ｂを通るノイズ電流によって発生する磁束を、ファラデーの法則によってループ導体３１０に発生する渦電流が逆向きの磁束を発生させ打ち消すため、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタを低下させる事ができる。
この原理について、以下に詳しく説明する。インダクタンスＬは、電流Ｉ、磁束密度Ｂ、面積Ｓおよび時間ｔを用いて以下の数式（１）で定義される。この定義に従って考えると、インダクタンスは磁束Ｂ・ｄＳの時間変動に比例する。従って、発生する磁束の時間変動を抑えればインダクタンスを低減できる。
Figure JPOXMLDOC01-appb-M000001
図６に閉じた導体であるループ導体２０１を示す。ループ導体２０１のループの内部を貫く磁束２０２が発生すると、ファラデーの法則により、その発生した磁束２０２を打ち消す方向に起電力が発生し、ループ導体２０１に渦電流２０４が流れ、磁束２０２とは逆向きの磁束２０３が発生し、磁束の時間変動が抑制される。
図７において、ＤＣ電源層３０２にノイズが発生すると、実装基板３００の配線３０４ａ、３０４ｂを介して、第１の内部電極１０６及び第２の内部電極１０７で形成されたコンデンサ１２０を通過して、グランド層３０１にノイズ電流３０３が流れる。その時、断面（図７における紙面）に垂直な方向の磁束が発生する。
図８に示すように、接続導体１０５が第３の端子導体１０３及び第４の端子導体１０４に接続され、第３の端子導体１０３及び第４の端子導体１０４の両方が実装基板３００の配線３０４ｃまたは３０４ｄを介してＤＣ電源層３０２に接続されることで、接続導体１０５、第３の端子導体１０３、第４の端子導体１０４、配線３０４ｃ、３０４ｄ及びＤＣ電源層３０２により閉じたループ導体３１０が形成されている。ファラデーの法則によって、ノイズ電流３０３が流れることによって発生する磁束の増加を妨げる方向の起電力が発生し、ノイズ電流３０３とは逆向きの渦電流３０５がこのループ導体３１０に流れ、ノイズ電流３０３により発生する磁束の時間変動を妨げる。このようにして、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタを低下させる事ができる。
このように、電子デバイス１は、第３の端子導体１０３と第４の端子導体１０４とが接続導体１０５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
さらに、電子デバイス１は、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されているので、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとループ導体３１０との間の十分な磁気結合が得られ、より確実に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
さらに、電子デバイス１は、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていないので、コンデンサの容量に影響を与えずに、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
さらに、電子デバイス１は、４つの側面１１、側面１２、側面１３および側面１４を有し、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４のそれぞれが、４つの側面１１、側面１２、側面１３および側面１４のうちの２つの側面（側面１１および側面１３）のいずれかに沿って形成されているので、側面１１と側面１３とを除く残りの２つの側面１２および側面１４には、端子導体が形成されないようにすることができる。端子導体が形成された側面１１または側面１３に面する位置には、信頼性確保の観点から、同種の電子デバイスや他の部品を電子デバイス１に対してある程度の間隔をあけて実装する必要があるが、端子導体が形成されない側面１２または側面１４に面する位置には、電子デバイス１に対する間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
電子デバイス１が実装基板３００に実装された状態について、図９に示されるような等価回路例を考える。この等価回路例は、ＤＣ電源層３０２とグランド層３０１の間に直列に接続されるコンデンサ１２０と、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２および実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタ成分４０２とが直列に接続された回路と、ループ導体３１０の抵抗成分４０３とインダクタ成分４０４とが直列に接続された回路とを含み、等価直列インダクタ成分４０２とインダクタ成分４０４が結合係数ｋで結合しているものである。この等価回路例において、コンデンサ１２０のキャパシタンスを１μＦ、等価直列インダクタ成分４０２のインダクタンスを１００ｐＨ、インダクタ成分４０４のインダクタンスを１ｐＨ、抵抗成分４０３の抵抗値を０．１μΩとしたときの、ＤＣ電源層３０２とグランド層３０１の間のインピーダンスの回路シミュレータによる計算結果を図１０に示す。結合係数ｋが０、０．９、０．９５、０．９９、０．９９９、１と増加するに従って、等価直列インダクタ成分４０２のインダクタンスが減少し、結合係数が１になると完全に等価直列インダクタ成分４０２のインダクタンスがなくなることが図１０よりわかる。ｋ＝０の場合は、ループ導体３１０が存在しない場合と等価であり、ループ導体３１０の存在により、等価直列インダクタ成分４０２のインダクタンスが減少することがわかる。
第１の実施の形態では、第３の端子導体１０３と第４の端子導体１０４の両方がＤＣ電源層３０２に接続されている例で説明したが、第３の端子導体１０３と第４の端子導体１０４の両方が配線３０４ｃまたは配線３０４ｄを介してグランド層３０１に接続されるようにしても良い。この場合でも、グランド層３０１、配線３０４ｃ、３０４ｄ、第３の端子導体１０３、第４の端子導体１０４および接続導体１０５により閉じたループ導体が形成されるので、第１の実施の形態の電子デバイス１と同様の効果が得られる。また、第３の端子導体１０３と第４の端子導体１０４の両方が接続される導電層は、その導電層、第３の端子導体１０３、第４の端子導体１０４および接続導体１０５により閉じたループ導体が形成されれば、グランド層３０１やＤＣ電源層３０２とは異なる別の導電層でもよい。この場合、その導電層はグランド層３０１とＤＣ電源層３０２との間に位置していることが好ましい。
また、第１の実施の形態では、第１の内部電極１０６および第２の内部電極１０７は複数の例で説明しているが、第１の内部電極１０６または第２の内部電極１０７は１つであっても良い。
また、第１の実施の形態では、誘電体１１０の例としてジルコン酸カルシウムや酸化アルミニウムなどを挙げて説明したが、誘電体１１０として強磁性を示す誘電体を用いることもできる。誘電体１１０として強磁性を示す誘電体を用いることで、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２および実装基板３００の配線３０４ａ、３０４ｂが持つ等価直列インダクタとループ導体３１０との磁気的な結合を強くすることができる。強磁性を示す誘電体としては、例えばフェライトが挙げられる。
また、第１の実施の形態では、接続導体１０５は積層領域１１１の上側に形成されている例で説明しているが、接続導体１０５は積層領域１１１の下側に形成されていても良い。また、第１の実施の形態では、接続導体１０５は１つの例で説明しているが、接続導体１０５は複数あっても良い。
また、第１の実施の形態では、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている例で説明したが、接続導体１０５がこのような配置になっていなくてもよい。この場合でも、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと、第３の端子導体１０３、第４の端子導体１０４及び接続導体１０５を含むループ導体との間の磁気結合が得られれば、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
また、第１の実施の形態では、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない例で説明しているが、図１１に示す本発明の第２の実施の形態の電子デバイス２のように、接続導体１０５が積層領域１１１の中に形成されていても良い。図１１は、図３に示す電子デバイス１の断面図に対応した、電子デバイス２の断面図である。
また、第１の実施の形態では、第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されており、第３の端子導体１０３と第４の端子導体１０４は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されているが、各端子導体が沿って形成される側面はこの限りではない。例えば、図１２に示されるように、第１の端子導体１０１と第２の端子導体１０２が同じ側面１１に沿って形成され、第３の端子導体１０３と第４の端子導体１０４が同じ側面１３に沿って形成されるようにしても良い。また、例えば、図１３または図１４に示されるように、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、４つの側面１１、側面１２、側面１３および側面１４のうちの１つの側面１１に沿って形成されるようにしても良い。図１２～図１４は、図４と同様に、電子デバイス内部に形成される回路のトポロジーと第１～第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示したものである。
＜第３の実施の形態＞
図１５は、本発明の第３の実施の形態に係る電子デバイス３の全体構成例を示す斜視図である。電子デバイス３について、第１の実施の形態の電子デバイス１と異なる点について主に説明し、共通する事項は適宜説明を省略する。第１の実施の形態の電子デバイス１と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス３では、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が同一の底面である実装面１０に沿って形成されており、第１の内部電極１０６、第２の内部電極１０７及び接続導体１０５は実装面１０に垂直に形成されている。
図１６は、電子デバイス３の分解斜視図である。図１６に示すように、第１の内部電極１０６と第２の内部電極１０７は誘電体１１０を介して実装面１０に平行な方向に積層されている。
第１の実施の形態の電子デバイス１と同様に、接続導体１０５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置され、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
電子デバイス３の内部に形成される回路のトポロジーと第１～第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図１７のようになる。
電子デバイス３は、第１の実施の形態の電子デバイス１と同様に、第３の端子導体１０３と第４の端子導体１０４とが接続導体１０５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
さらに、電子デバイス３は、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、同じ底面（実装面１０）に沿って形成されているので、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することが可能になる。
＜第４の実施の形態＞
図１８は、本発明の第４の実施の形態に係る電子デバイス４の全体構成例を示す斜視図である。電子デバイス４は、図１８に示すような直方体形状であり、実装面１０（図１８における電子デバイス４の底面）、側面１１、側面１２、側面１３および側面１４を有している。側面１１、側面１２、側面１３および側面１４は、実装面１０と交差している。電子デバイス４は、第１の端子導体１０１と第２の端子導体１０２と第３の端子導体１０３を有している。第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３のそれぞれは、４つの側面１１、側面１２、側面１３および側面１４のうちのいずれか１つの側面に沿って形成されている。より具体的には、第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されている（第１の端子導体１０１は側面１１に沿って形成され、第２の端子導体１０２は側面１３に沿って形成されている）。また、第３の端子導体１０３は、第１の端子導体１０１が沿って形成された側面１１とは異なる側面（側面１３）に沿って形成されている。第２の端子導体１０２と第３の端子導体１０３は同じ側面１３に沿って形成されている。第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３は、誘電体１１０を介して互いに離間している。
また、電子デバイス４は、複数の第１の内部電極１０６と、複数の第２の内部電極１０７と、第１の接続導体１１５とを有している。図１９は、図１８のＡ－Ａ線に沿った断面図である。図１９に示すように、複数の第１の内部電極１０６は第１の端子導体１０１に接続され、複数の第２の内部電極１０７は第２の端子導体１０２に接続されており、各々の第１の内部電極１０６と各々の第２の内部電極１０７は誘電体１１０を介して積層されて積層領域１１１を形成している。この積層領域１１１がコンデンサとして機能する。
誘電体１１０としては、ジルコン酸カルシウムや酸化アルミニウムなどの誘電体セラミック材料が一例として挙げられる。また、誘電体１１０は有機材料や電解液でも構わない。
図２０は、図１８のＢ－Ｂ線に沿った断面図である。図１８および図２０に示すように、第１の接続導体１１５が第１の端子導体１０１と第３の端子導体１０３の両方に接続されている。
また、図２０に示すように、第１の接続導体１１５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置されている。さらに、図１８および図２０に示すように、第１の接続導体１１５は、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
また、図２０に示すように、第１の接続導体１１５は、積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない。
電子デバイス４の内部に形成される回路のトポロジーと第１～第３の端子導体１０１、１０２、１０３との接続関係を図示すると図２１のようになる。積層領域１１１がコンデンサ１２０として機能し、第１の端子導体１０１と第２の端子導体１０２との間にコンデンサ１２０が接続されている。
図２２は、電子デバイス４の分解斜視図である。図２２に示すように、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して交互に積層され、積層領域１１１が形成される。本実施の形態では、第１の内部電極１０６と第２の内部電極１０７は、誘電体１１０を介して交互に積層されているが、積層のされ方は交互でなくても良い。また、第１の接続導体１１５が誘電体１１０を介して第１の内部電極１０６及び第２の内部電極１０７に重なるように積層される。第１の接続導体１１５は誘電体１１０の表面（図１８における直方体形状の上面）に形成されていてもよい。
電子デバイス４が実装基板３００に実装された状態で、図１８におけるＡ－Ａ線で切断した断面図を図２４、図１８におけるＢ－Ｂ線で切断した断面図を図２５に示す。尚、図２４においては、第１の内部電極１０６と第２の内部電極１０７は略して１つずつのみを描いており、第１の接続導体１１５の記載を省略している。また、図２５においては、第１の内部電極１０６と第２の内部電極１０７の記載を省略している。第１の端子導体１０１及び第２の端子導体１０２の内の一方がグランド層３０１に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続され、他方がＤＣ電源層３０２に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続される（図２４に記載の例では、第２の端子導体１０２が配線３０４ｂを介してグランド層３０１に接続され、第１の端子導体１０１が配線３０４ａを介してＤＣ電源層３０２に接続されている）。第３の端子導体１０３が配線３０４ｃを介して第１の端子導体１０１と同じ電位の層であるＤＣ電源層３０２に接続されることで、ＤＣ電源層３０２、実装基板３００の配線３０４ａ、３０４ｃ、第１の接続導体１１５、第１の端子導体１０１及び第３の端子導体１０３により、閉じた第１のループ導体３２０が形成される。
形成された第１のループ導体３２０のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。この結合によって、コンデンサ１２０及び実装基板３００の配線３０４ａ、３０４ｂを通るノイズ電流によって発生する磁束を、ファラデーの法則によって第１のループ導体３２０に発生する渦電流が逆向きの磁束を発生させ打ち消すため、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低下させる事ができる。
この原理について、以下に詳しく説明する。インダクタンスＬは、電流Ｉ、磁束密度Ｂ、面積Ｓおよび時間ｔを用いて以下の数式（１）で定義される。この定義に従って考えると、インダクタンスは磁束Ｂ・ｄＳの時間変動に比例する。従って、発生する磁束の時間変動を抑えればインダクタンスを低減できる。
Figure JPOXMLDOC01-appb-M000002
図２３に閉じた導体であるループ導体２０１を示す。ループ導体２０１のループの内部を貫く磁束２０２が発生すると、ファラデーの法則により、その発生した磁束２０２を打ち消す方向に起電力が発生し、ループ導体２０１に渦電流２０４が流れ、磁束２０２とは逆向きの磁束２０３が発生し、磁束の時間変動が抑制される。
図２４において、ＤＣ電源層３０２にノイズが発生すると、実装基板３００の配線３０４ａ、３０４ｂを介して、第１の内部電極１０６及び第２の内部電極１０７で形成されたコンデンサ１２０を通過して、グランド層３０１にノイズ電流３０３が流れる。その時、断面（図２４における紙面）に垂直な方向の磁束が発生する。
図２５に示すように、第１の接続導体１１５が第１の端子導体１０１及び第３の端子導体１０３に接続され、第１の端子導体１０１及び第３の端子導体１０３の両方が実装基板３００の配線３０４ａまたは配線３０４ｃを介してＤＣ電源層３０２に接続されることで、第１の接続導体１１５、第１の端子導体１０１、第３の端子導体１０３、配線３０４ａ、配線３０４ｃ及びＤＣ電源層３０２により閉じた第１のループ導体３２０が形成されている。ファラデーの法則によって、ノイズ電流３０３が流れることによって発生する磁束の増加を妨げる方向の起電力が発生し、ノイズ電流３０３とは逆向きの渦電流３０５がこの第１のループ導体３２０に流れ、ノイズ電流３０３により発生する磁束の時間変動を妨げる。このようにして、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低下させる事ができる。
このように、電子デバイス４は、第１の端子導体１０１と第３の端子導体１０３とが第１の接続導体１１５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
さらに、電子デバイス４は、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されているので、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと第１の接続導体１１５を含む第１のループ導体３２０との間の十分な磁気結合が得られ、より確実に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
さらに、電子デバイス４は、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていないので、コンデンサの容量に影響を与えずに、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
さらに、電子デバイス４は、４つの側面１１、側面１２、側面１３および側面１４を有し、第１の端子導体１０１は側面１１に沿って形成され、第２の端子導体１０２と第３の端子導体１０３は同じ側面１３に沿って形成されているので、側面１１と側面１３とを除く残りの２つの側面１２および側面１４には、端子導体が形成されないようにすることができる。端子導体が形成された側面１１または側面１３に面する位置には、信頼性確保の観点から、同種の電子デバイスや他の部品を電子デバイス４に対してある程度の間隔をあけて実装する必要があるが、端子導体が形成されない側面１２または側面１４に面する位置には、電子デバイス４に対する間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
電子デバイス４が実装基板３００に実装された状態について、図２６に示されるような等価回路例を考える。この等価回路例は、ＤＣ電源層３０２とグランド層３０１の間に直列に接続されるコンデンサ１２０と、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２、および実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタ成分４０２とが直列に接続された回路と、第１のループ導体３２０の抵抗成分４０３とインダクタ成分４０４とが直列に接続された回路とを含み、等価直列インダクタ成分４０２とインダクタ成分４０４が結合係数ｋで結合しているものである。この等価回路例において、コンデンサ１２０のキャパシタンスを１μＦ、等価直列インダクタ成分４０２のインダクタンスを１００ｐＨ、インダクタ成分４０４のインダクタンスを１ｐＨ、抵抗成分４０３の抵抗値を０．１μΩとしたときの、ＤＣ電源層３０２とグランド層３０１の間のインピーダンスの回路シミュレータによる計算結果を図２７に示す。結合係数ｋが０、０．９、０．９５、０．９９、０．９９９、１と増加するに従って、等価直列インダクタ成分４０２のインダクタンスが減少し、結合係数が１になると完全に等価直列インダクタ成分４０２のインダクタンスがなくなることが図２７よりわかる。ｋ＝０の場合は、第１のループ導体３２０が存在しない場合と等価であり、第１のループ導体３２０の存在により、等価直列インダクタ成分４０２のインダクタンスが減少することがわかる。
第４の実施の形態では、第２の端子導体１０２が配線３０４ｂを介してグランド層３０１に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してＤＣ電源層３０２に接続されている例で説明したが、第２の端子導体１０２が配線３０４ｂを介してＤＣ電源層３０２に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してグランド層３０１に接続されるようにしても良い。この場合でも、グランド層３０１、配線３０４ａ、３０４ｃ、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５により閉じたループ導体が形成されるので、第４の実施の形態の電子デバイス４と同様の効果が得られる。
また、第４の実施の形態では、第１の内部電極１０６および第２の内部電極１０７は複数の例で説明しているが、第１の内部電極１０６または第２の内部電極１０７は１つであっても良い。
また、第４の実施の形態では、誘電体１１０の例としてジルコン酸カルシウムや酸化アルミニウムなどを挙げて説明したが、誘電体１１０として強磁性を示す誘電体を用いることもできる。誘電体１１０として強磁性を示す誘電体を用いることで、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２および実装基板３００の配線３０４ａ、３０４ｂが持つ等価直列インダクタと第１のループ導体３２０との磁気的な結合を強くすることができる。強磁性を示す誘電体としては、例えばフェライトが挙げられる。
また、第４の実施の形態では、第１の接続導体１１５は積層領域１１１の上側に形成されている例で説明しているが、第１の接続導体１１５は積層領域１１１の下側に形成されていても良い。また、第４の実施の形態では、第１の接続導体１１５は１つの例で説明しているが、第１の接続導体１１５は複数あっても良い。
また、第４の実施の形態では、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている例で説明したが、第１の接続導体１１５がこのような配置になっていなくてもよい。この場合でも、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５を含むループ導体との間の磁気結合が得られれば、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
＜第５の実施の形態＞
図２８は、本発明の第５の実施の形態に係る電子デバイス５の全体構成例を示す斜視図である。電子デバイス５について、第４の実施の形態の電子デバイス４と異なる点について主に説明し、共通する事項は適宜説明を省略する。第４の実施の形態の電子デバイス４と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス５は、第４の実施の形態の電子デバイス４に対し、さらに第４の端子導体１０４と第２の接続導体１１８を有している。第４の端子導体１０４は、第２の端子導体１０２が沿って形成された側面１３とは異なる側面（側面１１）に沿って形成されている。第２の端子導体１０２と第３の端子導体１０３は同じ側面１３に沿って形成され、第１の端子導体１０１と第４の端子導体１０４は同じ側面１１に沿って形成されている。第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４は、誘電体１１０を介して互いに離間している。
図２９は、図２８のＣ－Ｃ線に沿った断面図であり、図３０は、図２８のＤ－Ｄ線に沿った断面図であり、図３１は、図２８のＥ－Ｅ線に沿った断面図である。図２８および図３１に示すように、第２の接続導体１１８が第２の端子導体１０２と第４の端子導体１０４の両方に接続されている。
また、図３１に示すように、第２の接続導体１１８は、第１の内部電極１０６、第２の内部電極１０７及び第１の接続導体１１５から離間して配置されている。さらに、図２８および図３１に示すように、第２の接続導体１１８は、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。また、図２８に示すように、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の接続導体１１５と第２の接続導体１１８とは交差している。
また、図３１に示すように、第２の接続導体１１８は、積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない。
電子デバイス５の内部に形成される回路のトポロジーと第１～第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図３２のようになる。積層領域１１１がコンデンサ１２０として機能し、第１の端子導体１０１と第２の端子導体１０２との間にコンデンサ１２０が接続されている。
図３３は、電子デバイス５の分解斜視図である。図３３に示すように、第１の接続導体１１５と第２の接続導体１１８が誘電体１１０を介して第１の内部電極１０６及び第２の内部電極１０７に重なるように積層される。第１の接続導体１１５と第２の接続導体１１８は誘電体１１０を介して離間して積層される。第２の接続導体１１８は誘電体１１０の表面（図２８における直方体形状の上面）に形成されていてもよい。
電子デバイス５が実装基板３００に実装された状態で、図２８におけるＣ－Ｃ線で切断した断面図は、第４の実施の形態と同様に図２４、図２８におけるＤ－Ｄ線で切断した断面図は、第４の実施の形態と同様に図２５で示すことができる。また、電子デバイス５が実装基板３００に実装された状態で、図２８におけるＥ－Ｅ線で切断した断面図を図３４に示す。尚、図２４は、第１の内部電極１０６と第２の内部電極１０７は略して１つずつのみとして記載し、第１の接続導体１１５及び第２の接続導体１１８の記載を省略したものになっている。また、図２５は、第１の内部電極１０６、第２の内部電極１０７及び第２の接続導体１１８の記載を省略したものになっている。図３４においては、第１の内部電極１０６、第２の内部電極１０７及び第１の接続導体１１５の記載を省略している。第４の端子導体１０４が第２の端子導体１０２と同じ電位の層であるグランド層３０１に配線３０４ｄを介して接続されることで、グランド層３０１、実装基板３００の配線３０４ｂ、３０４ｄ、第２の接続導体１１８、第２の端子導体１０２及び第４の端子導体１０４により、閉じた第２のループ導体３２１が形成される。
形成された第２のループ導体３２１のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。また、第４の実施の形態の電子デバイス４と同様に、第１のループ導体３２０のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。これらの結合によって、コンデンサ１２０及び実装基板３００の配線３０４ａ、３０４ｂを通るノイズ電流によって発生する磁束を、ファラデーの法則によって第１のループ導体３２０及び第２のループ導体３２１の両方に発生する渦電流が逆向きの磁束を発生させ打ち消すため、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを更に低下させる事ができる。第４の実施の形態に示したシミュレーションの計算結果からわかるように、等価直列インダクタ成分とループ導体のインダクタ成分との結合係数が大きい（１に近い）ほど、等価直列インダクタンスを低減する効果が大きくなるが、現実には、結合係数を１にするのは困難である。電子デバイス５は、第１のループ導体３２０及び第２のループ導体３２１を有することで、各々のループ導体のインダクタ成分と等価直列インダクタ成分との結合係数が１よりも小さくても、各々のループ導体に発生する逆起電力による効果が足し合されることにより、等価直列インダクタンスのより大きな減少効果を得ることができる。
このように、電子デバイス５は、電子デバイス４に対して第４の端子導体１０４と第２の接続導体１１８をさらに有し、第４の端子導体１０４は側面１１に沿って形成され、第２の端子導体１０２と第４の端子導体１０４は、第２の接続導体１１８によって接続されているので、実装基板３００の配線３０４ｄを介して、第４の端子導体１０４が第２の端子導体１０２と同じ電位の層（グランド層３０１）に接続されることで、閉じた第２のループ導体３２１を更に形成することができ、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを更に減少させることができる。
さらに、電子デバイス５は、第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されているので、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと第２の接続導体１１８を含む第２のループ導体３２１との間の十分な磁気結合が得られ、より確実に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
さらに、電子デバイス５は、第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていないので、コンデンサの容量に影響を与えずに、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
さらに、電子デバイス５は、４つの側面１１、側面１２、側面１３および側面１４を有し、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４のそれぞれが、４つの側面１１、側面１２、側面１３および側面１４のうちの２つの側面（側面１１および側面１３）のいずれかに沿って形成されているので、側面１１と側面１３とを除く残りの２つの側面１２および側面１４には、端子導体が形成されないようにすることができる。端子導体が形成された側面１１または側面１３に面する位置には、信頼性確保の観点から、同種の電子デバイスや他の部品を電子デバイス５に対してある程度の間隔をあけて実装する必要があるが、端子導体が形成されない側面１２または側面１４に面する位置には、電子デバイス５に対する間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
第５の実施の形態では、第２の端子導体１０２と第４の端子導体１０４の両方が配線３０４ｂまたは配線３０４ｄを介してグランド層３０１に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してＤＣ電源層３０２に接続されている例で説明したが、第２の端子導体１０２と第４の端子導体１０４の両方が配線３０４ｂまたは配線３０４ｄを介してＤＣ電源層３０２に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してグランド層３０１に接続されるようにしても良い。この場合でも、グランド層３０１、配線３０４ａ、３０４ｃ、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５により閉じたループ導体が形成され、ＤＣ電源層３０２、配線３０４ｂ、３０４ｄ、第２の端子導体１０２、第４の端子導体１０４および第２の接続導体１１８により閉じたループ導体が形成されるので、第５の実施の形態の電子デバイス５と同様の効果が得られる。
また、第５の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８は積層領域１１１の上側に形成されている例で説明しているが、第１の接続導体１１５及び第２の接続導体１１８の一方もしくは両方が積層領域１１１の下側に形成されていても良い。また、第４の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８はそれぞれ１つの例で説明しているが、第１の接続導体１１５及び第２の接続導体１１８はそれぞれ複数あっても良い。
また、第５の実施の形態では、第１の接続導体１１５が第２の接続導体１１８よりも積層領域１１１に近い位置に形成されている例で説明しているが、第２の接続導体１１８が第１の接続導体１１５よりも積層領域１１１に近い位置に形成されていても良い。
また、第５の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている例で説明したが、第１の接続導体１１５及び第２の接続導体１１８の一方もしくは両方がこのような配置になっていなくてもよい。この場合でも、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５を含むループ導体及び第２の端子導体１０２、第４の端子導体１０４および第２の接続導体１１８を含むループ導体との間の磁気結合が得られれば、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
また、第４の実施の形態では、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない例で説明しているが、図３５に示す本発明の第６の実施の形態の電子デバイス６のように、第１の接続導体１１５が積層領域１１１の中に形成されていても良い。図３５は、図２０に示す電子デバイス４の断面図に対応した、電子デバイス６の断面図である。同様に、第５の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない例で説明しているが、第１の接続導体１１５及び第２の接続導体１１８の一方もしくは両方が積層領域１１１の中に形成されていても良い。
また、第４及び第５の実施の形態では、第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されており、第３の端子導体１０３は、第１の端子導体１０１が沿って形成された側面１１とは異なる側面（側面１３）に沿って形成されており、第５の実施の形態では、第４の端子導体１０４は、第２の端子導体１０２が沿って形成された側面１３とは異なる側面（側面１１）に沿って形成されているが、各端子導体が沿って形成される側面はこの限りではない。例えば、図３６に示されるように、第１の端子導体１０１と第２の端子導体１０２が同じ側面１１に沿って形成され、第３の端子導体１０３と第４の端子導体１０４が同じ側面１３に沿って形成されるようにしても良い。また、例えば、図３７に示されるように、第１の端子導体１０１と第３の端子導体１０３が同じ側面１１に沿って形成され、第２の端子導体１０２と第４の端子導体１０４が同じ側面１３に沿って形成されるようにしても良い。また、例えば、図３８または図３９に示されるように、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、４つの側面１１、側面１２、側面１３および側面１４のうちの１つの側面１１に沿って形成されるようにしても良い。図３６～図３９は、図３２と同様に、電子デバイス内部に形成される回路のトポロジーと第１～第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示したものである。また、第４の実施の形態のように、図３６～図３９に示す例において、第４の端子導体１０４と第２の接続導体１１８が無い形態としても良い。
＜第７の実施の形態＞
図４０は、本発明の第７の実施の形態に係る電子デバイス７の全体構成例を示す斜視図である。電子デバイス７について、第４の実施の形態の電子デバイス４と異なる点について主に説明し、共通する事項は適宜説明を省略する。第４の実施の形態の電子デバイス４と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス７では、第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３が同一の底面である実装面１０に沿って形成されており、第１の内部電極１０６、第２の内部電極１０７及び第１の接続導体１１５は実装面１０に垂直に形成されている。
図４１は、電子デバイス７の分解斜視図である。図４１に示すように、第１の内部電極１０６と第２の内部電極１０７は誘電体１１０を介して実装面１０に平行な方向に積層されている。
第４の実施の形態の電子デバイス４と同様に、第１の接続導体１１５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置され、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
電子デバイス７の内部に形成される回路のトポロジーと第１～第３の端子導体１０１、１０２、１０３との接続関係を図示すると図４２のようになる。
電子デバイス７は、第４の実施の形態の電子デバイス４と同様に、第１の端子導体１０１と第３の端子導体１０３とが第１の接続導体１１５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
さらに、電子デバイス７は、第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３が、同じ底面（実装面１０）に沿って形成されているので、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することが可能になる。
＜第８の実施の形態＞
図４３は、本発明の第８の実施の形態に係る電子デバイス８の全体構成例を示す斜視図である。電子デバイス８について、第５の実施の形態の電子デバイス５と異なる点について主に説明し、共通する事項は適宜説明を省略する。第５の実施の形態の電子デバイス５と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス８では、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が同一の底面である実装面１０に沿って形成されており、第１の内部電極１０６、第２の内部電極１０７、第１の接続導体１１５及び第２の接続導体１１８は実装面１０に垂直に形成されている。
図４４は、電子デバイス８の分解斜視図である。図４４に示すように、第１の内部電極１０６と第２の内部電極１０７は誘電体１１０を介して実装面１０に平行な方向に積層されている。
第５の実施の形態の電子デバイス５と同様に、第１の接続導体１１５及び第２の接続導体１１８は、第１の内部電極１０６および第２の内部電極１０７から離間して配置され、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
電子デバイス８の内部に形成される回路のトポロジーと第１～第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図４５のようになる。
電子デバイス８は、第５の実施の形態の電子デバイス５と同様に、第１の端子導体１０１と第３の端子導体１０３とが第１の接続導体１１５によって接続され、さらに、第２の端子導体１０２と第４の端子導体１０４とが第２の接続導体１１８によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを更に減少させることができる。
さらに、電子デバイス８は、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、同じ底面（実装面１０）に沿って形成されているので、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することが可能になる。
　以上説明した第１～第８の実施の形態の電子デバイスは、ＤＣ－ＤＣコンバーター等の電源モジュールに使われても良いし、スマートフォン、ＰＣ、ノートＰＣ等のセットで使われても良いし、グラフィックボード、マイコンボード、メモリボード、ＰＣＩＥｘｐｒｅｓｓボード等の基板ボードに使われても良い。
１、２、３、４、５、６、７、８　電子デバイス
１０　実装面
１１　側面
１２　側面
１３　側面
１４　側面
１０１　第１の端子導体
１０２　第２の端子導体
１０３　第３の端子導体
１０４　第４の端子導体
１０５　接続導体
１０６　第１の内部電極
１０７　第２の内部電極
１１０　誘電体
１１１　積層領域
１１５　第１の接続導体
１１８　第２の接続導体
１２０　コンデンサ
２０１　ループ導体
２０２　磁束
２０３　磁束
２０４　渦電流
３００　実装基板
３０１　グランド層
３０２　ＤＣ電源層
３０３　ノイズ電流
３０４ａ、３０４ｂ、３０４ｃ、３０４ｄ　実装基板の配線
３０５　渦電流
３１０　ループ導体
３２０　第１のループ導体
３２１　第２のループ導体
４０２　インダクタ成分
４０３　抵抗成分
４０４　インダクタ成分

Claims (15)

  1. 第１の端子導体と、第２の端子導体と、第３の端子導体と、第４の端子導体と、
    １または複数の第１の内部電極と、１または複数の第２の内部電極と、
    接続導体とを有し、
    前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、
    前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、
    各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、
    前記第３の端子導体と前記第４の端子導体は、前記接続導体によって接続されていることを特徴とする電子デバイス。
  2. 前記接続導体が、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることを特徴とする請求項１に記載の電子デバイス。
  3. 前記接続導体が、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことを特徴とする請求項２に記載の電子デバイス。
  4. ４つの側面を有し、
    前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、
    前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子デバイス。
  5. 前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子デバイス。
  6. 第１の端子導体と、第２の端子導体と、第３の端子導体と、
    １または複数の第１の内部電極と、１または複数の第２の内部電極と、
    第１の接続導体とを有し、
    前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、
    前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、
    各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、
    前記第１の端子導体と前記第３の端子導体は、前記第１の接続導体によって接続されていることを特徴とする電子デバイス。
  7. 前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることを特徴とする請求項６に記載の電子デバイス。
  8. 前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことを特徴とする請求項７に記載の電子デバイス。
  9. ４つの側面を有し、
    前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のそれぞれは、前記４つの側面のうちのいずれか１つの側面に沿って形成され、
    前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のうちの少なくとも２つは、同じ側面に沿って形成されていることを特徴とする請求項６乃至８のいずれか一項に記載の電子デバイス。
  10. 前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体が、同じ底面に沿って形成されていることを特徴とする請求項６乃至８のいずれか一項に記載の電子デバイス。
  11. 第４の端子導体と第２の接続導体をさらに有し、
    前記第２の端子導体と前記第４の端子導体は、前記第２の接続導体によって接続されていることを特徴とする請求項６乃至８のいずれか一項に記載の電子デバイス。
  12. 前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることを特徴とする請求項１１に記載の電子デバイス。
  13. 前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことを特徴とする請求項１２に記載の電子デバイス。
  14. ４つの側面を有し、
    前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、
    前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることを特徴とする請求項１１乃至１３のいずれか一項に記載の電子デバイス。
  15. 前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることを特徴とする請求項１１乃至１３のいずれか一項に記載の電子デバイス。
PCT/JP2016/074585 2015-08-26 2016-08-24 電子デバイス WO2017033949A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017536449A JPWO2017033949A1 (ja) 2015-08-26 2016-08-24 電子デバイス
US15/740,571 US20180190431A1 (en) 2015-08-26 2016-08-24 Electronic device

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2015166361 2015-08-26
JP2015-166361 2015-08-26
JP2015-181374 2015-09-15
JP2015181374 2015-09-15
JP2015230450 2015-11-26
JP2015-230450 2015-11-26
JP2015-230451 2015-11-26
JP2015230451 2015-11-26

Publications (1)

Publication Number Publication Date
WO2017033949A1 true WO2017033949A1 (ja) 2017-03-02

Family

ID=58100237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/074585 WO2017033949A1 (ja) 2015-08-26 2016-08-24 電子デバイス

Country Status (3)

Country Link
US (1) US20180190431A1 (ja)
JP (1) JPWO2017033949A1 (ja)
WO (1) WO2017033949A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004603B2 (en) * 2018-03-20 2021-05-11 Avx Corporation Vertical electrode decoupling/bypass capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147792A (ja) * 2004-11-18 2006-06-08 Tdk Corp 積層型コンデンサ
JP2007201467A (ja) * 2006-01-26 2007-08-09 Tdk Corp 積層コンデンサ
JP2007250973A (ja) * 2006-03-17 2007-09-27 Taiyo Yuden Co Ltd デカップリングデバイス
JP2015023273A (ja) * 2013-07-22 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433172B2 (en) * 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor
JP4213744B2 (ja) * 2005-12-22 2009-01-21 Ｔｄｋ株式会社 積層コンデンサ及びその実装構造
JP4293625B2 (ja) * 2006-07-13 2009-07-08 Ｔｄｋ株式会社 貫通型積層コンデンサ
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147792A (ja) * 2004-11-18 2006-06-08 Tdk Corp 積層型コンデンサ
JP2007201467A (ja) * 2006-01-26 2007-08-09 Tdk Corp 積層コンデンサ
JP2007250973A (ja) * 2006-03-17 2007-09-27 Taiyo Yuden Co Ltd デカップリングデバイス
JP2015023273A (ja) * 2013-07-22 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法

Also Published As

Publication number Publication date
US20180190431A1 (en) 2018-07-05
JPWO2017033949A1 (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
JP4108650B2 (ja) 積層コンデンサ
US7436648B2 (en) Multilayer capacitor and mounted structure thereof
TWI404091B (zh) 積層電容器
EP2779448A1 (en) Filter
KR20070078397A (ko) 다층 캐패시터
WO2006067939A1 (ja) 積層コンデンサおよびその実装構造
JP5382212B2 (ja) Ｄｃ−ｄｃコンバータモジュールおよび多層基板
JP2004235556A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US8213155B2 (en) Multilayer chip capacitor
JP2016006816A (ja) トランスおよび多層基板
US20110013341A1 (en) Multilayer chip capacitor
US8233263B2 (en) Multilayer chip capacitor for improving ESR and ESL
JP6504960B2 (ja) プリント基板
WO2017033949A1 (ja) 電子デバイス
US8027170B2 (en) Substrate and electronic device using the same
JP2008160162A (ja) 積層コンデンサの実装構造
JP2006013380A (ja) 積層コンデンサ
JP2017208531A (ja) コンデンサモジュール
JP2013115053A (ja) ノイズ対策電子部品の回路基板への実装構造
WO2017033950A1 (ja) 電子回路基板
US10438731B2 (en) Inductor and power amplifier module
JPH11251180A (ja) 積層コンデンサ
JP6425632B2 (ja) プリント基板
US20170330691A1 (en) Capacitor Module
JP6083143B2 (ja) チップインダクタ内蔵配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16839296

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017536449

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16839296

Country of ref document: EP

Kind code of ref document: A1