JP2007250973A - デカップリングデバイス - Google Patents

Abstract

【課題】 実装位置や周囲環境等に適したインピーダンス周波数特性を得て、実際上で生じ得る不要な共振を抑制できるデカップリングデバイスを提供する。
【解決手段】 積層コンデンサ１１０の複数の第１内部導体層１１７と複数の第２内部導体層１１８によって所定の静電容量Ｃ１１を形成し、複数の第１内部導体層１１７と複数の第３内部導体層１１９によって所定の静電容量Ｃ１２を形成すると共に、複数の第２内部導体層１１８と複数の第３内部導体層１１９とを抵抗素子１２０を介して接続し、抵抗素子１２０の抵抗Ｒ１１の値を適宜選択することにより静電容量Ｃ１１のＥＳＲを制御し、このＥＳＲ制御によって所定の周波数範囲において部分的にインピーダンス周波数特性を変化させる。
【選択図】 図４

Description

本発明は、デカップリングの用途に適したデバイスに関する。

特開２００５−７９２３７号公報（特許文献１）には、外部電極用引出し部及び連結電極用引出し部を有する複数の第１内部導体層と、第１内部導体層の外部電極用引出し部及び連結電極用引出し部と異なる位置に外部電極用引出し部及び連結電極用引出し部を有する複数の第２内部導体層と、第１内部導体層の連結電極用引出し部と同じ位置に連結電極用引出し部を有する複数の第３内部導体層と、第２内部導体層の連結電極用引出し部と同じ位置に連結電極用引出し部を有する複数の第４内部導体層と、各第１内部導体層の外部電極用引出し部に接続された第１外部電極と、各第２内部導体層の外部電極用引出し部に接続された第２外部電極と、各第１内部導体層の連結電極用引出し部と各第３内部導体層の連結電極用引出し部とに接続された第１連結電極と、各第２内部導体層の連結電極用引出し部と各第４内部導体層の連結電極用引出し部とに接続された第２連結電極とを備えたデカップリング用の積層コンデンサが開示されている。

この積層コンデンサは、第１〜第４内部導体層の数によってデカップリングに必要な静電容量を得ることができると共に、極性が異なる内部導体層相互に電流の流れ方向が逆になる部分を確保することに依る磁界相殺作用によって等価直列インダクタンス（以下ＥＳＬと言う）を低下させることができる。つまり、この積層コンデンサに依ればデカップリングに必要とされる基本条件、即ち、高静電容量と低ＥＳＬを満足できる。
特開２００５−７９２３７号公報

デカップリングに関して言えば積層コンデンサの等価直列抵抗（以下ＥＳＲと言う）は低い方が好ましいが、実用上ではＥＳＲが低すぎると積層コンデンサの実装位置や周囲環境等に依って不要な共振、例えば電源電圧のリップル発生及びリップルに基づくノイズ発生や電磁障害（ＥＭＩ）に依るノイズ発生を引き起こしてしまう。

積層コンデンサにおけるＥＳＲは固有のものであるが、該ＥＳＲを適宜制御できるようにすれば、実装位置や周囲環境等に適したインピーダンス周波数特性を得て、先に述べた不要な共振を抑制して所期のデカップリングをより効果的に行うことができる。

本発明は前記事情に鑑みて創作されたもので、その目的とするところは、実装位置や周囲環境等に適したインピーダンス周波数特性を得て、実際上で生じ得る不要な共振を抑制できるデカップリングデバイスを提供することにある。

前記目的を達成するため、本発明のデカップリングデバイスは、一の面に第１外部電極及び第２外部電極を有し他の面に第１連結電極及び第２連結電極を有する直方体形状の積層コンデンサと、第１外部端子及び第２外部端子を有し第１外部端子を積層コンデンサの第１連結電極に接続され第２外部端子を積層コンデンサの第２連結電極に接続された抵抗素子とを具備し、前記積層コンデンサは、外部電極用引出し部を有する少なくとも１つの第１内部導体層と、連結電極用引出し部を有する少なくとも１つの第２内部導体層と、第１内部導体層の外部電極用引出し部と異なる位置に外部電極用引出し部を有し第２内部導体層の連結電極用引出し部と異なる位置に連結電極用引出し部を有する少なくとも１つの第３内部導体層とを備え、第１内部導体層の外部電極用引出し部は第１外部電極に接続され、第２内部導体層の連結電極用引出し部は第１連結電極に接続され、第３内部導体層の外部電極用引出し部は第２外部電極に接続され、第３内部導体層の連結電極用引出し部は第２連結電極に接続されている、ことをその特徴とする。

このデカップリングデバイスにあっては、積層コンデンサの第１内部導体層と第２内部導体層によって所定の静電容量が形成され、第１内部導体層と第３内部導体層によって所定の静電容量が形成されるため、第１外部電極と第２外部電極を通じて得られるデカップリングデバイスの静電容量は並列接続された２つの静電容量の合成値となる。

また、積層コンデンサの第２内部導体層と第３内部導体層とは抵抗素子を介して接続されているため、第１外部電極をプラスとし第２外部電極をマイナス（グランド）としたときには、第１内部導体層と第２内部導体層によって形成される静電容量のみに抵抗素子の抵抗が付加され、第１内部導体層と第２内部導体層によって形成される静電容量の等価直列抵抗のみが増加する。

このデカップリングデバイスによれば、第１〜第３内部導体層の数によってデカップリングに必要な静電容量を得ることができると共に、極性が異なる内部導体層相互に電流の流れ方向が逆になる部分を確保することに依る磁界相殺作用によって等価直列インダクタンス値を低下させることができる。

また、抵抗素子の抵抗値を適宜選択することにより第１内部導体層と第２内部導体層によって形成される静電容量の等価直列抵抗を制御することができ、この等価直列抵抗の制御によって所定の周波数範囲において部分的にインピーダンス周波数特性を変化させることができる。これにより、等価直列抵抗に依存し実装位置や周囲環境等に依って不要な共振、例えば電源電圧のリップル発生及びリップルに基づくノイズ発生や電磁障害（ＥＭＩ）に依るノイズ発生を引き起こしてしまうことを的確に抑制することができる。

本発明によれば、実装位置や周囲環境等に適したインピーダンス周波数特性を得て、実際上で生じ得る不要な共振を抑制できるデカップリングデバイスを提供することができる。

本発明の前記目的とそれ以外の目的と、構成特徴と、作用効果は、以下の説明と添付図面によって明らかとなる。

［第１実施形態］
図１〜図７は本発明（デカップリングデバイス）の第１実施形態を示す。

図１のデカップリングデバイス１００は、所定の長さＬ１１，幅Ｗ１１，高さＨ１１を有する直方体形状の積層コンデンサ１１０（図２参照）と、所定の長さＬ１２，幅Ｗ１２，高さＨ１２を有する直方体形状の抵抗素子１２０（図２参照）とを結合して構成されている。

積層コンデンサ１１０は、直方体形状の誘電体チップ１１１と、誘電体チップ１１１の下面に長さ方向に間隔をおいて設けられた第１外部電極１１２及び第２外部電極１１３と、誘電体チップ１１１の上面に長さ方向に間隔をおいて設けられた第１連結電極１１４及び第２連結電極１１５とを備える。

抵抗素子１２０はチップ抵抗器と称されるタイプのもので、直方体形状の絶縁体チップ１２１と、絶縁体チップ１２１の長さ方向両端に設けられた第１外部端子１２２及び第２外部端子１２３と、絶縁体チップ１２１の表面または内部に設けられ長さ方向両端を第１外部端子１２２及び第２外部端子１２３に接続された矩形状の抵抗層１２４とを備えており、第１外部端子１２２と第２外部端子１２３の間に所定の抵抗Ｒ１１（図４参照）を有する。この抵抗素子１２０は、第１外部端子１２２を積層コンデンサ１１０の第１連結電極１１４に半田付け等により接続され、第２外部端子１２３を積層コンデンサ１１０の第２連結電極１１５に半田付け等により接続されている。

積層コンデンサ１１０の誘電体チップ１１１は、図３に示すように、複数の誘電体層１１６と、複数の第１内部導体層１１７と、複数の第２内部導体層１１８と、複数の第３内部導体層１１９とを同図に示す順序で幅方向に積層して一体化した構造を有する。つまり、各第１内部導体層１１７は所定の積層界面にそれぞれ存在し、各第２内部導体層１１８は各第１内部導体層１１７が存在する積層界面と位置が異なる所定の積層界面にそれぞれ存在し、各第３内部導体層１１９は各第１内部導体層１１７が存在する積層界面並びに各第２内部導体層１１８が存在する積層界面と位置が異なる所定の積層界面にそれぞれ存在している。

各第１内部導体層１１７は矩形状を成し、下端縁の長さ方向一側に外部電極用引出し部１１７ａを有する。各第２内部導体層１１８は第１内部導体層１１７と同じサイズの矩形状を成し、上端縁の長さ方向一側に連結電極用引出し部１１８ａを有する。各第３内部導体層１１９は第１内部導体層１１７と同じサイズの矩形状を成し、下端縁の長さ方向他側に外部電極用引出し部１１９ａを有し、上端縁の長さ方向他側に連結電極用引出し部１１９ｂを有する。

各第１内部導体層１１７の外部電極用引出し部１１７ａは第１外部電極１１２に接続され、各第２内部導体層１１８の連結電極用引出し部１１８ａは第１連結電極１１４に接続され、各第３内部導体層１１９の外部電極用引出し部１１９ａは第２外部電極１１３に接続され、各第３内部導体層１１９の連結電極用引出し部１１９ｂは第２連結電極１１５に接続されている。

図４の等価回路図から分かるように、図１のデカップリングデバイス１００にあっては、積層コンデンサ１１０の複数の第１内部導体層１１７と複数の第２内部導体層１１８によって所定の静電容量Ｃ１１が形成され、複数の第１内部導体層１１７と複数の第３内部導体層１１９によって所定の静電容量Ｃ１２が形成されるため、第１外部電極１１２と第２外部電極１１３を通じて得られるデカップリングデバイス１００の静電容量は並列接続された静電容量Ｃ１１と静電容量Ｃ１２の合成値となる。

また、図１のデカップリングデバイス１００にあっては、積層コンデンサ１１０の複数の第２内部導体層１１８と複数の第３内部導体層１１９とは抵抗素子１２０を介して接続されているため、第１外部電極１１２をプラスとし第２外部電極１１３をマイナス（グランド）としたときには静電容量Ｃ１１のみに抵抗素子１２０の抵抗Ｒ１１が付加される。

図３の層構成に準じて具体的に述べれば、第１内部導体層１１７の数が６、第２内部導体層１１８の数が３、第３内部導体層１１９の数が２であるため、第１内部導体層１１７と第２内部導体層１１８によって得られる静電容量Ｃ１１の静電容量及びＥＳＬは、第１内部導体層１１７と第３内部導体層１１９によって得られる静電容量Ｃ１２の静電容量及びＥＳＬよりも大きい。また、第１外部電極１１２をプラスとし第２外部電極１１３をマイナス（グランド）としたときには静電容量Ｃ１１のみに抵抗素子１２０の抵抗Ｒ１１が付加されるため、静電容量Ｃ１２の等価直列抵抗（以下ＥＳＲと言う）は変化せず、静電容量Ｃ１１のＥＳＲのみが増加する。

図５は図３の層構成に準じたインピーダンス周波数特性を表したものであり、静電容量がＣ１１＞Ｃ１２の関係を有する静電容量Ｃ１１と静電容量Ｃ１２が並列接続されていることから、静電容量Ｃ１１に基づく共振点（破線参照）は低周波数帯域に現れ、静電容量Ｃ１２に基づく共振点は高周波数帯域に現れる。勿論、静電容量Ｃ１１と静電容量Ｃ１１に基づく共振点は各々の静電容量に応じてシフトされることは言うまでもない。

第１外部電極１１２をプラスとし第２外部電極１１３をマイナス（グランド）としたときには静電容量Ｃ１１に抵抗素子１２０の抵抗Ｒ１１が付加されるので、積層コンデンサ１１０に結合される抵抗素子１２０の抵抗Ｒ１１の値を適宜選択することにより静電容量Ｃ１１のＥＳＲを制御することができ、このＥＳＲ制御によって図５にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分のように所定の低周波数範囲（ｆ１〜ｆ２）において部分的にインピーダンス周波数特性を変化させることができる。因みに、Ｒ１１ａで示した線分は低値の抵抗Ｒ１１を用いた場合の特性を示し、Ｒ１１ｂで示した線分はこれよりも高値の抵抗Ｒ１１を用いた場合の特性を示し、Ｒ１１ｃで示した線分はこれよりもさらに高値の抵抗Ｒ１１を用いた場合の特性を示す。

図６は第２内部導体層１１８の数＜第３内部導体層１１９の数として静電容量Ｃ１１と静電容量Ｃ１２の関係をＣ１１＜Ｃ１２とした場合のインピーダンス周波数特性を示すものであり、この場合には静電容量Ｃ１１に基づく共振点（破線参照）は高周波数帯域に現れ、静電容量Ｃ１２に基づく共振点は低周波数帯域に現れる。前記と同様に、第１外部電極１１２をプラスとし第２外部電極１１３をマイナス（グランド）としたときには静電容量Ｃ１１に抵抗素子１２０の抵抗Ｒ１１が付加されるので、積層コンデンサ１１０に結合される抵抗素子１２０の抵抗Ｒ１１の値を適宜選択して静電容量Ｃ１１のＥＳＲを制御することによって、図６にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分のように所定の中高周波数範囲（ｆ３〜ｆ４）において部分的にインピーダンス周波数特性を変化させることができる。

図７は第２内部導体層１１８の数＝第３内部導体層１１９の数として静電容量Ｃ１１と静電容量Ｃ１２の関係をＣ１１＝Ｃ１２とした場合のインピーダンス周波数特性を示すものであり、この場合には静電容量Ｃ１１並びに静電容量Ｃ１２に基づく共振点（破線参照）は同じで中間周波数帯域に現れる。前記と同様に、第１外部電極１１２をプラスとし第２外部電極１１３をマイナス（グランド）としたときには静電容量Ｃ１１に抵抗素子１２０の抵抗Ｒ１１が付加されるので、積層コンデンサ１１０に結合される抵抗素子１２０の抵抗Ｒ１１の値を適宜選択して静電容量Ｃ１１のＥＳＲを制御することによって、図７にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分のように所定の中間周波数範囲（ｆ５〜ｆ６）において部分的にインピーダンス周波数特性を変化させることができる。

前述のデカップリングデバイス１００によれば、第１〜第３内部導体層１１７〜１１９の数によってデカップリングに必要な静電容量を得ることができると共に、極性が異なる内部導体層相互に電流の流れ方向が逆になる部分を確保することに依る磁界相殺作用によって等価直列インダクタンス（以下ＥＳＬと言う）を低下させることができ、デカップリングに必要とされる基本条件、即ち、高静電容量と低ＥＳＬを満足できる。

また、積層コンデンサ１１０に結合される抵抗素子１２０の抵抗Ｒ１１の値を適宜選択することにより静電容量Ｃ１１のＥＳＲを制御することができ、このＥＳＲ制御によって所定の周波数範囲において部分的にインピーダンス周波数特性を変化させることができるので、ＥＳＲに依存し実装位置や周囲環境等に依って不要な共振、例えば電源電圧のリップル発生及びリップルに基づくノイズ発生や電磁障害（ＥＭＩ）に依るノイズ発生を引き起こしてしまうことを的確に抑制することができる。つまり、実装位置や周囲環境等に適したインピーダンス周波数特性を得ることにより、実際上で生じ得る不要な共振を抑制して所期のデカップリングをより効果的に行うことができる。

また、積層コンデンサ１１０に結合される抵抗素子１２０の抵抗Ｒ１１の値を適宜選択することによって静電容量Ｃ１１のＥＳＲを制御できるので、抵抗素子１２０の選定によってＥＳＲの制御を極めて容易に行えると共にユーザーが要求する所望のインピーダンス周波数特性を的確に得ることができる。

尚、図１〜図５に示した第１実施形態では、誘電体チップ１１１の上面に第１連結電極１１４及び第２連結電極１１５を設けて該第１連結電極１１４及び第２連結電極１１５に抵抗素子１２０の第１外部端子１２２及び第２外部端子１２３を接続したものを示したが、図８に示すように、第１連結電極１１４’及び第２連結電極１１５’のそれぞれに誘電体チップ１１１の側面に及ぶ延長部分１１４ａ，１１５ａを設けて該延長部分１１４ａ，１１５ａに抵抗素子１２０の第１外部端子１２２及び第２外部端子１２３を接続して、抵抗素子１２０を積層コンデンサ１００’の側面側に配するようにしてもよい。

また、図１〜図５に示した第１実施形態では、抵抗素子１２０としてチップ抵抗器と称されるタイプのものを示したが、所定の抵抗を有し且つ第１外部端子１２２と第２外部端子１２３に相当する部位を有するものであれば抵抗素子１２０の代わりに適宜使用できる。

［第２実施形態］
図９〜図１２は本発明（デカップリングデバイス）の第２実施形態を示す。

図９のデカップリングデバイス２００は、所定の長さＬ２１，幅Ｗ２１，高さＨ２１を有する直方体形状の積層コンデンサ２１０（図１０参照）と、所定の長さＬ２２，幅Ｌ２２，高さＨ２２を有する直方体形状の抵抗素子２２０（図１０参照）とを結合して構成されている。

積層コンデンサ２１０は、直方体形状の誘電体チップ２１１と、誘電体チップ２１１の長さ方向両端部に設けられた第１外部電極２１２及び第２外部電極２１３と、誘電体チップ１１１の幅方向両端部に設けられた断面コ字形の第１連結電極２１４及び第２連結電極２１５とを備える。

抵抗素子２２０はチップ抵抗器と称されるタイプのもので、直方体形状の絶縁体チップ２２１と、絶縁体チップ２２１の長さ方向両端に設けられた第１外部端子２２２及び第２外部端子２２３と、絶縁体チップ２２１の表面または内部に設けられ長さ方向両端を第１外部端子２２２及び第２外部端子２２３に接続された矩形状の抵抗層２２４とを備えており、第１外部端子２２２と第２外部端子２２３の間に所定の抵抗Ｒ２１（図１２参照）を有する。この抵抗素子２２０は、第１外部端子２２２を積層コンデンサ２１０の第１連結電極２１４に半田付け等により接続され、第２外部端子２２３を積層コンデンサ２１０の第２連結電極２１５に半田付け等により接続されている。積層コンデンサ２１０に対する抵抗素子２２０の結合向きは、抵抗素子２２０の長さ方向が積層コンデンサ２１０の長さ方向と直交する向きである。

積層コンデンサ２１０の誘電体チップ２１１は、図１１に示すように、複数の誘電体層２１６と、複数の第１内部導体層２１７と、複数の第２内部導体層２１８と、複数の第３内部導体層２１９とを同図に示す順序で高さ方向に積層して一体化した構造を有する。つまり、各第１内部導体層２１７は所定の積層界面にそれぞれ存在し、各第２内部導体層２１８は各第１内部導体層２１７が存在する積層界面と位置が異なる所定の積層界面にそれぞれ存在し、各第３内部導体層２１９は各第１内部導体層２１７が存在する積層界面並びに各第２内部導体層２１８が存在する積層界面と位置が異なる所定の積層界面にそれぞれ存在している。

各第１内部導体層２１７は矩形状を成し、長さ方向一側に外部電極用引出し部２１７ａを有する。各第２内部導体層２１８は第１内部導体層２１７と同じサイズの矩形状を成し、幅方向一側の中央に連結電極用引出し部２１８ａを有する。各第３内部導体層２１９は第１内部導体層２１７と同じサイズの矩形状を成し、長さ方向他側に外部電極用引出し部２１９ａを有し、幅方向他側の中央に連結電極用引出し部２１９ｂを有する。因みに、外部電極用引出し部２１７ａ，２１９ａを示すために用いた破線は境界を表すものである。

各第１内部導体層２１７の外部電極用引出し部２１７ａは第１外部電極２１２に接続され、各第２内部導体層２１８の連結電極用引出し部２１８ａは第１連結電極２１４に接続され、各第３内部導体層２１９の外部電極用引出し部２１９ａは第２外部電極２１３に接続され、各第３内部導体層２１９の連結電極用引出し部２１９ｂは第２連結電極２１５に接続されている。

図１２の等価回路図から分かるように、図９のデカップリングデバイス２００にあっては、積層コンデンサ２１０の複数の第１内部導体層２１７と複数の第２内部導体層２１８によって所定の静電容量Ｃ２１が形成され、複数の第１内部導体層２１７と複数の第３内部導体層２１９によって所定の静電容量Ｃ２２が形成されるため、第１外部電極２１２と第２外部電極２１３を通じて得られるデカップリングデバイス１００の静電容量は並列接続された静電容量Ｃ２１と静電容量Ｃ２２の合成値となる。

また、図９のデカップリングデバイス２００にあっては、積層コンデンサ２１０の複数の第２内部導体層２１８と複数の第３内部導体層２１９とは抵抗素子２２０を介して接続されているため、第１外部電極２１２をプラスとし第２外部電極２１３をマイナス（グランド）としたときには静電容量Ｃ２１のみに抵抗素子２２０の抵抗Ｒ２１が付加される。

図１１の層構成に準じて具体的に述べれば、第１内部導体層２１７の数が６、第２内部導体層２１８の数が３、第３内部導体層２１９の数が２であるため、第１内部導体層２１７と第２内部導体層２１８によって得られる静電容量Ｃ２１の静電容量及びＥＳＬは、第１内部導体層２１７と第３内部導体層２１９によって得られる静電容量Ｃ２２の静電容量及びＥＳＬよりも大きい。また、第１外部電極２１２をプラスとし第２外部電極２１３をマイナス（グランド）としたときには静電容量Ｃ２１のみに抵抗素子２２０の抵抗Ｒ２１が付加されるため、静電容量Ｃ２２の等価直列抵抗（以下ＥＳＲと言う）は変化せず、静電容量Ｃ２１のＥＳＲのみが増加する。

第１実施形態の説明で引用した図５のインピーダンス周波数特性と同様に、静電容量がＣ２１＞Ｃ２２の関係を有する静電容量Ｃ２１と静電容量Ｃ２２が並列接続されていることから、静電容量Ｃ２１に基づく共振点は低周波数帯域に現れ、静電容量Ｃ２２に基づく共振点は高周波数帯域に現れる。勿論、静電容量Ｃ２１と静電容量Ｃ２１に基づく共振点は各々の静電容量に応じてシフトされることは言うまでもない。

第１外部電極２１２をプラスとし第２外部電極２１３をマイナス（グランド）としたときには静電容量Ｃ２１に抵抗素子２２０の抵抗Ｒ２１が付加されるので、積層コンデンサ２１０に結合される抵抗素子２２０の抵抗Ｒ２１の値を適宜選択することにより静電容量Ｃ２１のＥＳＲを制御することができ、このＥＳＲ制御によって図５にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分と同様に所定の低周波数範囲（ｆ１〜ｆ２）において部分的にインピーダンス周波数特性を変化させることができる。

また、第２内部導体層２１８の数＜第３内部導体層２１９の数として静電容量Ｃ２１と静電容量Ｃ２２の関係をＣ２１＜Ｃ２２とした場合には、図６にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分と同様に所定の中高周波数範囲（ｆ３〜ｆ４）において部分的にインピーダンス周波数特性を変化させることができるし、第２内部導体層２１８の数＝第３内部導体層２１９の数として静電容量Ｃ２１と静電容量Ｃ２２の関係をＣ２１＝Ｃ２２とした場合には、図７にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分と同様に所定の中間周波数範囲（ｆ５〜ｆ６）において部分的にインピーダンス周波数特性を変化させることができる。

前述のデカップリングデバイス２００によれば、第１〜第３内部導体層２１７〜２１９の数によってデカップリングに必要な静電容量を得ることができると共に、極性が異なる内部導体層相互に電流の流れ方向が逆になる部分を確保することに依る磁界相殺作用によって等価直列インダクタンス（以下ＥＳＬと言う）を低下させることができ、デカップリングに必要とされる基本条件、即ち、高静電容量と低ＥＳＬを満足できる。

また、積層コンデンサ２１０に結合される抵抗素子２２０の抵抗Ｒ２１の値を適宜選択することにより静電容量Ｃ２１のＥＳＲを制御することができ、このＥＳＲ制御によって所定の周波数範囲において部分的にインピーダンス周波数特性を変化させることができるので、ＥＳＲに依存し実装位置や周囲環境等に依って不要な共振、例えば電源電圧のリップル発生及びリップルに基づくノイズ発生や電磁障害（ＥＭＩ）に依るノイズ発生を引き起こしてしまうことを的確に抑制することができる。つまり、実装位置や周囲環境等に適したインピーダンス周波数特性を得ることにより、実際上で生じ得る不要な共振を抑制して所期のデカップリングをより効果的に行うことができる。

また、積層コンデンサ２１０に結合される抵抗素子２２０の抵抗Ｒ２１の値を適宜選択することによって静電容量Ｃ２１のＥＳＲを制御できるので、抵抗素子２２０の選定によってＥＳＲの制御を極めて容易に行えると共にユーザーが要求する所望のインピーダンス周波数特性を的確に得ることができる。

尚、図９〜図１２に示した第２実施形態では、誘電体チップ１１１の幅方向両端部に断面コ字形の第１連結電極２１４及び第２連結電極２１５を設けて該第１連結電極２１４及び第２連結電極２１５に抵抗素子２２０の第１外部端子２２２及び第２外部端子２２３を接続したものを示したが、図１４（Ａ）に示すように、誘電体チップ２１１’の幅方向両端部に断面Ｌ字形の第１外部電極２１２’及び第２外部電極２１３’を設けると共に誘電体チップ２１１’の長さ方向両端部に第１連結電極２１４’及び第２連結電極２１５’を設ければ、積層コンデンサ２１０’に対する抵抗素子２２０の結合向きを抵抗素子２２０の長さ方向が積層コンデンサ２１０’の長さ方向と平行となる向きとすることができる。

この場合には、図１３（Ａ）〜図１３（Ｃ）に示すように、幅方向一側の中央に外部電極用引出し部２１７ａ’を有するものを第１内部導体層２１７’として用い、長さ方向一側に連結電極用引出し部２１８ａ’を有するものを第２内部導体層２１８’として用い、幅方向他側の中央に外部電極用引出し部２１９ａ’を有し、長さ方向他側に連結電極用引出し部２１９ｂ’を有するものを第３内部導体層２１９’として用いればよい。このデカップリングデバイス２００’の等価回路は図１４（Ｂ）に示すように図１２の等価回路と同じになる。

また、図９〜図１２に示した第２実施形態では、抵抗素子２２０としてチップ抵抗器と称されるタイプのものを示したが、所定の抵抗を有し且つ第１外部端子２２２と第２外部端子２２３に相当する部位を有するものであれば抵抗素子２２０の代わりに適宜使用できる。

［第３実施形態］
図１５〜図１９は本発明（デカップリングデバイス）の第３実施形態を示す。

図１５のデカップリングデバイス３００は、所定の長さＬ３１，幅Ｗ３１，高さＨ３１を有する直方体形状の積層コンデンサ３１０（図１６参照）と、所定の長さＬ３２，幅Ｗ３２，高さＨ３２を有する直方体形状の抵抗素子３２０（図１６参照）とを結合して構成されている。

積層コンデンサ３１０は、直方体形状の誘電体チップ３１１と、誘電体チップ３１１の下面に長さ方向に間隔をおいて設けられた第１外部電極３１２及び第２外部電極３１３と、誘電体チップ３１１の上面に長さ方向に間隔をおいて設けられた第１連結電極３１４及び第２連結電極３１５とを備える。

抵抗素子３２０はチップ抵抗器と称されるタイプのもので、直方体形状の絶縁体チップ３２１と、絶縁体チップ３２１の長さ方向両端に設けられた第１外部端子３２２及び第２外部端子３２３と、絶縁体チップ３２１の表面または内部に設けられ長さ方向両端を第１外部端子３２２及び第２外部端子３２３に接続された矩形状の抵抗層３２４とを備えており、第１外部端子３２２と第２外部端子３２３の間に所定の抵抗Ｒ３１（図１８参照）を有する。この抵抗素子３２０は、第１外部端子３２２を積層コンデンサ３１０の第１連結電極３１４に半田付け等により接続され、第２外部端子３２３を積層コンデンサ３１０の第２連結電極３１５に半田付け等により接続されている。

積層コンデンサ３１０の誘電体チップ３１１は、図１７に示すように、複数の誘電体層３１６と、複数の第１内部導体層３１７と、複数の第２内部導体層３１８と、複数の第３内部導体層３１９とを同図に示す順序で幅方向に積層して一体化した構造を有する。つまり、各第１内部導体層３１７は所定の積層界面にそれぞれ存在し、各第２内部導体層３１８及び各第３内部導体層３１９は各第１内部導体層３１７が存在する積層界面と位置が異なる所定の積層界面にそれぞれ存在している。

各第１内部導体層３１７は矩形状を成し、下端縁の長さ方向一側に外部電極用引出し部３１７ａを有する。各第２内部導体層３１８は第１内部導体層３１７よりも長さ方向の寸法が小さな矩形状を成し、上端縁の長さ方向一側に連結電極用引出し部３１８ａを有する。各第３内部導体層３１９は第２内部導体層３１８よりも長さ方向の寸法が小さな矩形状を成し、下端縁に外部電極用引出し部３１９ａを有し、上端縁に連結電極用引出し部３１９ｂを有する。第３内部導体層３１９は第２内部導体層３１８と同じ積層界面に存在することから第２内部導体層３１８との間は所定のクリアランスがある。また、図示例では、第３内部導体層３１９としてその長さ方向の寸法が外部電極用引出し部３１９ａ及び連結電極用引出し部３１９ｂと同じものを示してある。因みに、外部電極用引出し部３１９ａ及び連結電極用引出し部３１９ｂを示すために用いた破線は境界を表すものである。

各第１内部導体層３１７の外部電極用引出し部３１７ａは第１外部電極３１２に接続され、各第２内部導体層３１８の連結電極用引出し部３１８ａは第１連結電極３１４に接続され、各第３内部導体層３１９の外部電極用引出し部３１９ａは第２外部電極３１３に接続され、各第３内部導体層３１９の連結電極用引出し部３１９ｂは第２連結電極３１５に接続されている。

図１８の等価回路図から分かるように、図１５のデカップリングデバイス３００にあっては、積層コンデンサ３１０の複数の第１内部導体層３１７と複数の第２内部導体層３１８によって所定の静電容量Ｃ３１が形成され、複数の第１内部導体層３１７と複数の第３内部導体層３１９によって所定の静電容量Ｃ３２が形成されるため、第１外部電極３１２と第２外部電極３１３を通じて得られるデカップリングデバイス１００の静電容量は並列接続された静電容量Ｃ３１と静電容量Ｃ３２の合成値となる。

また、図１５のデカップリングデバイス３００にあっては積層コンデンサ３１０の複数の第２内部導体層３１８と複数の第３内部導体層３１９とは抵抗素子３２０を介して接続されているため、第１外部電極３１２をプラスとし第２外部電極３１３をマイナス（グランド）としたときには静電容量Ｃ３１のみに抵抗素子３２０の抵抗Ｒ３１が付加される。

図１７の層構成に準じて具体的に述べれば、第１〜第３内部導体層３１７〜３１９の数は全て５であるが、各々の面積は第１内部導体層３１７＞第２内部導体層３１８＞第３内部導体層３１９の関係にあるため、第１内部導体層３１７と第２内部導体層３１８によって得られる静電容量Ｃ３１の静電容量及びＥＳＬは、第１内部導体層３１７と第３内部導体層３１９によって得られる静電容量Ｃ３２の静電容量及びＥＳＬよりも大きい。また、第１外部電極３１２をプラスとし第２外部電極３１３をマイナス（グランド）としたときには静電容量Ｃ３１のみに抵抗素子３２０の抵抗Ｒ３１が付加されるため、静電容量Ｃ３２の等価直列抵抗（以下ＥＳＲと言う）は変化せず、静電容量Ｃ３１のＥＳＲのみが増加する。

第１実施形態の説明で引用した図５のインピーダンス周波数特性と同様に、静電容量がＣ３１＞Ｃ３２の関係を有する静電容量Ｃ３１と静電容量Ｃ３２が並列接続されていることから、静電容量Ｃ３１に基づく共振点は低周波数帯域に現れ、静電容量Ｃ３２に基づく共振点は高周波数帯域に現れる。勿論、静電容量Ｃ３１と静電容量Ｃ３１に基づく共振点は各々の静電容量に応じてシフトされることは言うまでもない。

第１外部電極３１２をプラスとし第２外部電極３１３をマイナス（グランド）としたときには静電容量Ｃ３１に抵抗素子３２０の抵抗Ｒ３１が付加されるので、積層コンデンサ３１０に結合される抵抗素子３２０の抵抗Ｒ３１の値を適宜選択することにより静電容量Ｃ３１のＥＳＲを制御することができ、このＥＳＲ制御によって図５にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分と同様に所定の低周波数範囲（ｆ１〜ｆ２）において部分的にインピーダンス周波数特性を変化させることができる。

また、静電容量Ｃ３１と静電容量Ｃ３２の関係をＣ３１＜Ｃ３２とした場合には、図６にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分と同様に所定の中高周波数範囲（ｆ３〜ｆ４）において部分的にインピーダンス周波数特性を変化させることができるし、静電容量Ｃ３１と静電容量Ｃ３２の関係をＣ３１＝Ｃ３２とした場合には、図７にＲ１１ａ，Ｒ１１ｂ，Ｒ１１ｃで示す線分と同様に所定の中間周波数範囲（ｆ５〜ｆ６）において部分的にインピーダンス周波数特性を変化させることができる。

図１９（Ａ）は静電容量Ｃ３１と静電容量Ｃ３２の関係をＣ３１＜Ｃ３２とする場合に用いられる第２内部導体層３１８’と第３内部導体層３１９’を示すもので、第３内部導体層３１９’は第１内部導体層３１７よりも長さ方向の寸法が小さな矩形状を成し、下端縁の長さ方向他側に外部電極用引出し部３１９ａ’を有し、上端縁の長さ方向他側に連結電極用引出し部３１９ｂ’を有する。また、第２内部導体層３１８’は第３内部導体層３１９’よりも長さ方向の寸法が小さな矩形状を成し、上端縁に連結電極用引出し部３１８ａ’を有する。

図１９（Ｂ）は静電容量Ｃ３１と静電容量Ｃ３２の関係をＣ３１＝Ｃ３２とする場合に用いられる第２内部導体層３１８”と第３内部導体層３１９”を示すもので、第２内部導体層３１８”は第１内部導体層３１７よりも長さ方向の寸法が小さな矩形状を成し、上端縁の長さ方向一側に連結電極用引出し部３１８ａ”を有する。第３内部導体層３１９’は第２内部導体層３１８”と長さ方向の寸法が同じ矩形状を成し、下端縁の長さ方向他側に外部電極用引出し部３１９ａ”を有し、上端縁の長さ方向他側に連結電極用引出し部３１９ｂ”を有する。

前述のデカップリングデバイス３００によれば、第１〜第３内部導体層３１７〜３１９の数によってデカップリングに必要な静電容量を得ることができると共に、極性が異なる内部導体層相互に電流の流れ方向が逆になる部分を確保することに依る磁界相殺作用によって等価直列インダクタンス（以下ＥＳＬと言う）を低下させることができ、デカップリングに必要とされる基本条件、即ち、高静電容量と低ＥＳＬを満足できる。

また、積層コンデンサ３１０に結合される抵抗素子３２０の抵抗Ｒ３１の値を適宜選択することにより静電容量Ｃ３１のＥＳＲを制御することができ、このＥＳＲ制御によって所定の周波数範囲において部分的にインピーダンス周波数特性を変化させることができるので、ＥＳＲに依存し実装位置や周囲環境等に依って不要な共振、例えば電源電圧のリップル発生及びリップルに基づくノイズ発生や電磁障害（ＥＭＩ）に依るノイズ発生を引き起こしてしまうことを的確に抑制することができる。つまり、実装位置や周囲環境等に適したインピーダンス周波数特性を得ることにより、実際上で生じ得る不要な共振を抑制して所期のデカップリングをより効果的に行うことができる。

また、積層コンデンサ３１０に結合される抵抗素子３２０の抵抗Ｒ３１の値を適宜選択することによって静電容量Ｃ３１のＥＳＲを制御できるので、抵抗素子３２０の選定によってＥＳＲの制御を極めて容易に行えると共にユーザーが要求する所望のインピーダンス周波数特性を的確に得ることができる。

尚、図１５〜図１８に示した第３実施形態では、抵抗素子３２０としてチップ抵抗器と称されるタイプのものを示したが、所定の抵抗を有し且つ第１外部端子３２２と第２外部端子３２３に相当する部位を有するものであれば抵抗素子３２０の代わりに適宜使用できる。

本発明の第１実施形態を示すデカップリングデバイスの斜視図である。 図１に示したデカップリングデバイスの分解斜視図である。 図１に示したデカップリングデバイスにおける積層コンデンサの層構成を示す斜視図である。 図１に示したデカップリングデバイスの等価回路を表す図である。 図１に示したデカップリングデバイスのインピーダンス周波数特性を表す図である。 図５とは異なるインピーダンス周波数特性を表す図である。 図５とは異なるインピーダンス周波数特性を表す図である。 図１に示したデカップリングデバイスの変形例を示す斜視図である。 本発明の第２実施形態を示すデカップリングデバイスの斜視図である。 図９に示したデカップリングデバイスの分解斜視図である。 図９に示したデカップリングデバイスにおける積層コンデンサの層構成を示す斜視図である。 図９に示したデカップリングデバイスの等価回路を表す図である。 図９に示したデカップリングデバイスにおける積層コンデンサの第１〜第３内部導体層の変形例を示す斜視図である。 図９に示したデカップリングデバイスの変形例を示す斜視図とその等価回路を表す図である。 本発明の第２実施形態を示すデカップリングデバイスの斜視図である。 図１５に示したデカップリングデバイスの分解斜視図である。 図１５に示したデカップリングデバイスにおける積層コンデンサの層構成を示す斜視図である。 図１５に示したデカップリングデバイスの等価回路を表す図である。 図１５に示したデカップリングデバイスにおける積層コンデンサの第１〜第３内部導体層の変形例を示す斜視図である。

符号の説明

１００…デカップリングデバイス、１１０…積層コンデンサ、１１１…誘電体チップ、１１２…第１外部電極、１１３…第２外部電極、１１４…第１連結電極、１１５…第２連結電極、１１６…誘電体層、１１７…第１内部導体層、１１７ａ…外部電極用引出し部、１１８…第２内部導体層、１１８ａ…連結電極用引出し部、１１９…第３内部導体層、１１９ａ…外部電極用引出し部、１１９ｂ…連結電極用引出し部、１２０…抵抗素子、１２１…絶縁体チップ、１２２…第１外部端子、１２３…第２外部端子、Ｃ１１，Ｃ１２…静電容量、Ｒ１１…抵抗、１００’…デカップリングデバイス、１１４’…第１連結電極、１１５’…第２連結電極、２００…デカップリングデバイス、２１０…積層コンデンサ、２１１…誘電体チップ、２１２…第１外部電極、２１３…第２外部電極、２１４…第１連結電極、２１５…第２連結電極、２１６…誘電体層、２１７…第１内部導体層、２１７ａ…外部電極用引出し部、２１８…第２内部導体層、２１８ａ…連結電極用引出し部、２１９…第３内部導体層、２１９ａ…外部電極用引出し部、２１９ｂ…連結電極用引出し部、２２０…抵抗素子、２２１…絶縁体チップ、２２２…第１外部端子、２２３…第２外部端子、Ｃ２１，Ｃ２２…静電容量、Ｒ２１…抵抗、２００’…デカップリングデバイス、２１０’…積層コンデンサ、２１１’…誘電体チップ、２１２’…第１外部電極、２１３’…第２外部電極、２１４’…第１連結電極、２１５’…第２連結電極、２１７’…第１内部導体層、２１７ａ’…外部電極用引出し部、２１８’…第２内部導体層、２１８ａ’…連結電極用引出し部、２１９’…第３内部導体層、２１９ａ’…外部電極用引出し部、２１９ｂ’…連結電極用引出し部、３００…デカップリングデバイス、３１０…積層コンデンサ、３１１…誘電体チップ、３１２…第１外部電極、３１３…第２外部電極、３１４…第１連結電極、３１５…第２連結電極、３１６…誘電体層、３１７…第１内部導体層、３１７ａ…外部電極用引出し部、３１８…第２内部導体層、３１８ａ…連結電極用引出し部、３１９…第３内部導体層、３１９ａ…外部電極用引出し部、３１９ｂ…連結電極用引出し部、３２０…抵抗素子、３２１…絶縁体チップ、３２２…第１外部端子、３２３…第２外部端子、Ｃ３１，Ｃ３２…静電容量、Ｒ３１…抵抗、３１８’…第２内部導体層、３１８ａ’…連結電極用引出し部、３１９’…第３内部導体層、３１９ａ’…外部電極用引出し部、３１９ｂ’…連結電極用引出し部、３１８”…第２内部導体層、３１８ａ”…連結電極用引出し部、３１９”…第３内部導体層、３１９ａ”…外部電極用引出し部、３１９ｂ”…連結電極用引出し部。

Claims (4)

1. 一の面に第１外部電極及び第２外部電極を有し他の面に第１連結電極及び第２連結電極を有する直方体形状の積層コンデンサと、第１外部端子及び第２外部端子を有し第１外部端子を積層コンデンサの第１連結電極に接続され第２外部端子を積層コンデンサの第２連結電極に接続された抵抗素子とを具備し、
   前記積層コンデンサは、外部電極用引出し部を有する少なくとも１つの第１内部導体層と、連結電極用引出し部を有する少なくとも１つの第２内部導体層と、第１内部導体層の外部電極用引出し部と異なる位置に外部電極用引出し部を有し第２内部導体層の連結電極用引出し部と異なる位置に連結電極用引出し部を有する少なくとも１つの第３内部導体層とを備え、第１内部導体層の外部電極用引出し部は第１外部電極に接続され、第２内部導体層の連結電極用引出し部は第１連結電極に接続され、第３内部導体層の外部電極用引出し部は第２外部電極に接続され、第３内部導体層の連結電極用引出し部は第２連結電極に接続されている、
   ことを特徴とするデカップリングデバイス。
2. 積層コンデンサの第１内部導体層は所定の積層界面に存在し、第２内部導体層は第１内部導体層が存在する積層界面と位置が異なる所定の積層界面に存在し、第３内部導体層は第１内部導体層が存在する積層界面並びに第２内部導体層が存在する積層界面と位置が異なる所定の積層界面に存在している、
   ことを特徴とする請求項１に記載のデカップリングデバイス。
3. 積層コンデンサの第１内部導体層は所定の積層界面に存在し、第２内部導体層及び第３内部導体層は第１内部導体層が存在する積層界面と位置が異なる所定の積層界面に存在している、
   ことを特徴とする請求項１に記載のデカップリングデバイス。
4. 積層コンデンサの第１内部導体層と第２内部導体層によって得られる静電容量と、第１内部導体層と第３内部導体層によって得られる静電容量とは値が異なる、
   ことを特徴とする請求項１〜３の何れか１項に記載のデカップリングデバイス。

Images