JP4501996B2

JP4501996B2 - 貫通コンデンサの実装構造

Info

Publication number: JP4501996B2
Application number: JP2007308934A
Authority: JP
Inventors: 正明富樫
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2007-11-29
Filing date: 2007-11-29
Publication date: 2010-07-14
Anticipated expiration: 2027-11-29
Also published as: KR20090056817A; CN101471182A; US7881040B2; KR101010876B1; US20090141421A1; JP2009135211A; CN101471182B

Description

本発明は、基板に対して貫通コンデンサを実装してなる貫通コンデンサの実装構造に関する。

従来、この種の実装構造として、例えば特許文献１記載のものが知られている。特許文献１記載の実装構造では、積層基板にグリッド端子が行列状に配されている。貫通コンデンサは一つのグリッド端子の上に配されており、貫通コンデンサの各端子電極は、この一つのグリッド端子の周辺にあるグリッド端子に半田付けされている。
特開２００７−１２９０４６号公報

特許文献１記載の実装構造では、積層基板はグリッド端子として電源側のグリッド端子とグランド電極側のグリッド端子とを有しており、電源側のグリッド端子とグランド電極側のグリッド端子とを行方向及び列方向において交互に並べることで基板のＥＳＬを低く抑えている。

ところで特許文献１記載の実装構造では、貫通コンデンサの下にグリッド端子が位置している。貫通コンデンサの下のあるこのグリッド端子は、貫通コンデンサのいずれの端子電極とも接続されず、またこのような位置にあるグリッド端子を他の外部素子の端子電極に接続することは極めて難しい。したがって、貫通コンデンサの下にあるグリッド端子は未使用となる。未使用のグリッド端子は貫通コンデンサの数だけ存在することになり、そのため基板における実装密度が低くなってしまう。

そこで、ＥＳＬの上昇を抑えつつ実装密度の向上を図ることが可能な、基板に対する貫通コンデンサの実装構造を提供することを課題とする。

本発明は、基板の実装面に貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、実装面から第１の導体部まで伸びる複数の第１のビアホールと、実装面から第２の導体部まで伸びる複数の第２のビアホールと、実装面において第１のビアホールと対応した位置にそれぞれ形成され当該第１のビアホールに接続された複数の第１のランド電極と、実装面に形成され第１のランド電極と絶縁された状態で第２のビアホールに接続された第２のランド電極とを備え、第１のビアホール及び第２のビアホールは実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、貫通コンデンサは、長手方向を有する素体と、長手方向に対向する素体の一対の第１の端面に配された一対の第１の端子電極と、長手方向と直交する前素体の第２の端面に配された第２の端子電極とを備え、貫通コンデンサは実装面側から見ると、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う一対の第１のビアホールの間に位置し、一対の第１の端子電極は一対の第１のビアホールと対応する第１のランド電極にそれぞれ接続され、第２の端子電極は第２のランド電極に接続されることを特徴とする。

本発明に係る実装構造によれば、基板には、第１の導体層につながる第１のビアホールと第２の導体層につながる第２のビアホールとが行方向及び列方向において交互に配列されている。そのため、隣り合うビアホールで流れる電流が互いに逆とすることができるので、基板のＥＳＬを低く抑えることができる。

貫通コンデンサは、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う第１のビアホールの間に位置している。つまり貫通コンデンサは、斜め方向で隣り合う第１のビアホールの間に位置している。第１のビアホールと第２のビアホールとは行方向及び列方向において交互に並んでいるので、斜め方向で隣り合う第１のビアホールの間には、ビアホールが存在しない。よって、貫通コンデンサを実装した際に、ビアホールが貫通コンデンサの下に隠れてしまうということがなくなる。したがって、未使用のビアホールを生じさせることなく貫通コンデンサを実装できるため、実装密度の向上を図ることができる。更に、貫通コンデンサの下にビアホールが存在しないため、第１の貫通コンデンサの第１の端子電極を半田付けする際に、半田が貫通コンデンサ下のビアホールに流れ込むということがなくなる。その結果、実装不良を低減することができる。

また、斜め方向で隣り合うビアホール間の距離は、行方向や列方向で隣り合うビアホール間の距離よりも長い。そのため、行方向あるいは列方向に隣り合うビアホール間の距離をある程度短くしても、貫通コンデンサを問題なく実装することができる。よって、ビアホールの配列ピッチを狭めることが可能となる。ビアホールの配列ピッチを狭めることにより、第１のビアホールと第２のビアホールとがより近づくことになるので、基板のＥＳＬを更に低下させることができる。またビアホールの配列ピッチを狭めることにより、基板における所定面積あたりのビアホール数が増える。ビアホール数の増加に伴い、より多くの貫通コンデンサを基板に搭載することが可能となるので、実装密度を更に向上させることができる。

本発明は、基板の実装面に第１及び第２の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、実装面から第１の導体部まで伸びる複数の第１のビアホールと、実装面から第２の導体部まで伸びる複数の第２のビアホールと、実装面において第１のビアホールと対応した位置にそれぞれ形成され当該第１のビアホールに接続された複数の第１のランド電極と、実装面に形成され第１のランド電極と絶縁された状態で第２のビアホールに接続された第２のランド電極とを備え、第１のビアホール及び第２のビアホールは実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、第１及び第２の貫通コンデンサは、長手方向を有する素体と、長手方向に対向する素体の一対の面に配された一対の第１の端子電極と、長手方向と直交する前素体の面に配された第２の端子電極とをそれぞれ備え、第１及び第２の貫通コンデンサは実装面側から見ると、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う一対の第１のビアホールの間にそれぞれ位置し、一対の第１の端子電極は一対の第１のビアホールと対応する第１のランド電極にそれぞれ接続され、第２の端子電極は第２のランド電極に接続され、間に第１の貫通コンデンサが位置する一対の第１のビアホールの一方は、間に第２の貫通コンデンサが位置する一対の第１のビアホールの一方と同一であり、間に第１の貫通コンデンサが位置する一対の第１のビアホールの他方は、間に第２の貫通コンデンサが位置する一対の第１のビアホールの他方と第２のビアホールを挟んで対向することを特徴とする。

本発明によれば、基板において第１のビアホールと第２のビアホールとが行方向及び列方向で交互に配列されているため、基板のＥＳＬを低く抑えることができる。貫通コンデンサを斜め方向で隣り合う第１のビアホールの間に配置するため、貫通コンデンサを実装した際に、ビアホールが貫通コンデンサの下に隠れてしまうということがない。よって、未使用のビアホールができてしまうことを防げ、実装密度の向上を図ることが可能となる。更に、一つの第１のビアホールを介して複数の貫通コンデンサが接続されることとなるので、実装密度をより向上させることができる。

本発明は、基板の実装面に第１〜第４の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、実装面から第１の導体部まで伸びる複数の第１のビアホールと、実装面から第２の導体部まで伸びる複数の第２のビアホールと、実装面において第１のビアホールと対応した位置にそれぞれ形成され当該第１のビアホールに接続された複数の第１のランド電極と、実装面に形成され第１のランド電極と絶縁された状態で第２のビアホールに接続された第２のランド電極とを備え、第１のビアホール及び第２のビアホールは実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、第１〜第４の貫通コンデンサは、長手方向を有する素体と、長手方向に対向する素体の一対の面に配された一対の第１の端子電極と、長手方向と直交する前素体の面に配された第２の端子電極とをそれぞれ備え、第１〜第４の貫通コンデンサは実装面側から見ると、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う一対の第１のビアホールの間にそれぞれ位置し、一対の第１の端子電極は一対の第１のビアホールと対応する第１のランド電極にそれぞれ接続され、第２の端子電極は第２のランド電極に接続され、間に第１の貫通コンデンサが位置する一対の第１のビアホールの一方は、間に第２の貫通コンデンサが位置する一対の第１のビアホールの一方と同一であり、間に第１の貫通コンデンサが位置する一対の第１のビアホールの他方は、間に第２の貫通コンデンサが位置する一対の第１のビアホールの他方と第２のビアホールを挟んで対向すると共に、間に第３の貫通コンデンサが位置する一対の第１のビアホールの一方と同一であり、間に第３の貫通コンデンサが位置する一対の第１のビアホールの他方は、間に第１の貫通コンデンサが位置する一対の第１のビアホールの一方と第２のビアホールを挟んで対向すると共に、間に第４の貫通コンデンサが位置する一対の第１のビアホールの一方と同一であり、間に第４の貫通コンデンサが位置する一対の第１のビアホールの他方は、間に第２の貫通コンデンサが位置する一対の第１のビアホールの他方と同一であることを特徴とする。

本発明によれば、基板において第１のビアホールと第２のビアホールとが行方向及び列方向で交互に配列されているため、基板のＥＳＬを低く抑えることができる。貫通コンデンサを斜め方向で隣り合う第１のビアホールの間に配置するため、貫通コンデンサの下にビアホールが存在しない。よって、未使用のビアホールができてしまうことを防げる。その結果、実装密度の向上を図ることが可能となる。更に、一つの第２のビアホールを囲むように４つの貫通コンデンサが配されるので、４つの貫通コンデンサの電流成分のベクトル和を小さくすることが可能となる。つまり４つの貫通コンデンサは電流に起因して発生する磁界を互いに相殺し合うこととなるため、より低ＥＳＬ化を図ることが可能となる。

本発明によれば、ＥＳＬの上昇を抑えつつ実装密度の向上を図ることが可能な、基板に対する貫通コンデンサの実装構造を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
（第１の実施形態）

図１（ａ）は貫通コンデンサの斜視図であり、図１（ｂ）は貫通コンデンサの上面図である。図２は第１の実施形態に係る貫通コンデンサの実装構造を示す上面図である。図３（ａ）は図２のＩＩＩａ−ＩＩＩａ線での断面図であり、図３（ｂ）は図２のＩＩＩｂ−ＩＩＩｂ線での断面図である。なお図２では、図面を見易くするために、貫通コンデンサと基板との半田付け部分について記載を省略している。

図１〜３を参照して、第１の実施形態に係る、基板に対する貫通コンデンサの実装構造について説明する。

貫通コンデンサ（第１の貫通コンデンサ）Ｃ１は３端子貫通コンデンサと呼ばれるものであって、図１（ａ）に示されるように、直方体状をしたコンデンサ素体２と、端子電極（第１の端子電極）３，３と、接地電極（第２の端子電極）４，４とを備えて構成されている。

端子電極３，３は、コンデンサ素体２における長手方向に対向する一対の端面（第１の端面）２ａ，２ａを覆うようにそれぞれ形成されている。端子電極３は多層化されており、コンデンサ素体２に接する内側の層には、例えばＣｕ、Ｎｉ、Ａｇ−Ｐｄなどが用いられ、外側の層には、例えばＮｉ−Ｓｎなどのめっきが施されている。接地電極４，４は、コンデンサ素体２において、端面２ａ，２ａと直交する一対の端面（第２の端面）２ｂ，２ｂの略中央部分にそれぞれ形成され、互いに対向した状態となっている。接地電極４は、端子電極３と同様の材料によって多層化されている。また、接地電極４，４は、コンデンサ素体２の表面において、端子電極３とは互いに電気的に絶縁されている。

図１（ｂ）に矢印で示されるように、貫通コンデンサＣ１では、端子電極３から接地電極４に向かって電流が流れる。

基板１０は、貫通コンデンサＣ１が実装される実装面を有している。基板１０は絶縁基板であって、図３（ａ）に示されるように、第１の絶縁体層１１と、第２の絶縁体層１２と、電源側導体層（第１の導体部）１３と、接地側導体層（第２の導体部）１４とが積層されている。実装面と接地側導体層１４との間には絶縁体層１１が配され、接地側導体層１４と電源側導体層１３との間には絶縁体層１２が配されている。

基板１０は、電源側ビアホール（第１のビアホール）１７と接地側ビアホール（第２のビアホール）１８とを備えている。電源側ビアホール１７は実装面から、第１及び第２の絶縁体層１１，１２を貫通して電源側導体層１３まで伸びている。接地側ビアホール１８は実装面から、第１の絶縁体層１１を貫通して接地側導体層１４まで伸びている。

図２に示されるように、基板１０を実装面側から見ると、電源側ビアホール１７及び接地側ビアホール１８は行列状に形成されている。電源側ビアホール１７及び接地側ビアホール１８は、行方向および列方向のいずれにおいても交互に並んでいる。

基板１０は、電源側ランド電極（第１のランド電極）１５及び接地側ランド電極（第２のランド電極）１６を備えている。電源側ランド電極１５及び接地側ランド１６は、電極基板１０の実装面に位置している。

電源側ランド電極１５は、電源側ビアホール１７の開口を囲むように、第１の絶縁体層１１の主面上に形成されている。電源側ランド電極１５は島状に複数存在し、一つの電源側ランド電極１５は一つの電源側ビアホール１７と対応している。各電源側ランド電極１５は、対応する電源側ビアホール１７を介して電源側導体層１３に電気的に接続される。

接地側ランド電極１６は、接地側ビアホール１８の開口を囲むように第１の絶縁体層１１の主面上に形成されている。より具体的には、接地側ランド電極１６は第１の絶縁体層１１の主面のうち、電源側ランド電極１５の形成領域を除いた部分に形成されている。島状の電源側ランド電極１５と接地側ランド電極１６との間には間隙が設けられ、この間隙から第１の絶縁体層１１が露出している。これにより、電源側ランド電極１５と接地側ランド電極１６とは絶縁された状態となっている。接地側ランド電極１６は、複数の接地側ビアホール１８を介して接地側導体層１４に電気的に接続される。

電源側ランド電極１５及び接地側ランド電極１６が形成された基板１０の実装面に、先述した貫通コンデンサＣ１が搭載される。貫通コンデンサＣ１は、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う一対の電源側ビアホール１７ａ，１７ｂの間に配される。

より具体的には、貫通コンデンサＣ１は、斜め方向に隣り合う一対の電源側ビアホール１７ａ，１７ｂの間に配される。このとき、貫通コンデンサＣ１の一方の端子電極３が電源側ビアホール１７ａ側に、他方の端子電極３が電源側ビアホール１７ｂ側にそれぞれくるように、貫通コンデンサＣ１を配置する。貫通コンデンサＣ１の一方の端子電極３は電源側ビアホール１７ａに対応した電源側ランド電極１５に半田付けされ、他方の端子電極３は電源側ビアホール１７ｂに対応した電源側ランド電極１５に半田付けされる。貫通コンデンサＣ１の一対の接地電極４，４は、直下にある接地側ランド電極１６に半田付けされる。これにより、貫通コンデンサＣ１の一方の端子電極３は電源側ビアホール１７ａを介して電源側導体層１３に電気的に接続され、貫通コンデンサＣ１の他方の端子電極３は電源側ビアホール１７ｂを介して電源側導体層１３に電気的に接続され、貫通コンデンサＣ１の一対の接地電極４，４はいずれかの接地側ビアホール１８を介して接地側導体層１４に電気的に接続されることとなる。

なお第１の実施形態では、貫通コンデンサＣ１のほかに、貫通コンデンサＣ２〜Ｃ４を基板１０に実装している。貫通コンデンサＣ２〜Ｃ４は、貫通コンデンサＣ１と同様の構成を有している。貫通コンデンサＣ２〜Ｃ４は貫通コンデンサＣ１と同様に、斜め方向で隣り合う一対の電源側ビアホール１７，１７の間に配されており、当該一対の電源側ビアホール１７，１７を介して電源側導体層１３に電気的に接続されている。ただし、間に貫通コンデンサＣ１が配される電源側ビアホール１７ａ，１７ｂ、貫通コンデンサＣ２が間に配される電源側ビアホール１７ｃ，１７ｄ、貫通コンデンサＣ３が間に配される電源側ビアホール１７ｅ，１７ｆ、および貫通コンデンサＣ４が間に配される電源側ビアホール１７ｇ，１７ｈは、それぞれ異なっている。すなわち、複数の貫通コンデンサが同一の電源側ビアホール１７を介して電源側導体層１３に電気的に接続されるということがないように、貫通コンデンサＣ１〜Ｃ４は配置されている。

以上の構成を有する第１の実施形態の実装構造によれば、貫通コンデンサＣ１が実装される基板１０には、電源側導体層１３につながる電源側ビアホール１７と接地側導体層１４につながる接地側ビアホール１８とが行方向及び列方向において交互に配列されている。流れる電流が互いに逆の電源側ビアホール１７と接地側ビアホール１８とが隣り合うこととなるので、基板１０のＥＳＬを低く抑えることができる。

貫通コンデンサＣ１は、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う電源側ビアホール１７の間に位置している。つまり貫通コンデンサＣ１は、斜め方向で隣り合う電源側ビアホール１７の間に位置している。電源側ビアホール１７と接地側ビアホール１８とは行方向及び列方向において交互に並んでいるので、斜め方向で隣り合う電源側ビアホール１７の間には、接地側ビアホール１８が存在しない。よって、未使用のビアホールを生じさせることなく貫通コンデンサＣ１を実装できるので、実装密度の向上を図ることができる。更に、貫通コンデンサＣ１の下にビアホールが存在しないため、貫通コンデンサＣ１の一対の端子電極３，３を半田付けする際に、半田が貫通コンデンサＣ１下のビアホールに流れ込むということがなくなる。その結果、実装不良を低減することができる。

また、斜め方向で隣り合う電源側ビアホール１７ａ，１７ｂ間の距離は、行方向や列方向で隣り合う電源側ビアホール１７と接地側ビアホール１８との間の距離よりも長い。そのため、電源側ビアホール１７と接地側ビアホール１８との間の距離をある程度短くしても、貫通コンデンサＣ１を問題なく実装することができる。よって、ビアホールの配列ピッチを狭めることが可能となる。ビアホールの配列ピッチを狭めることにより、電源側ビアホール１７と接地側ビアホール１８とがより近づくことになるので、基板１０のＥＳＬを更に低下させることができる。またビアホールの配列ピッチを狭めることにより、基板１０における所定面積あたりのビアホール数が増える。ビアホール数の増加に伴い、より多くの貫通コンデンサを基板１０に搭載することが可能となるので、実装密度を更に向上させることができる。
（第２の実施形態）

続いて、図４に基づいて第２の実施形態について説明する。図４は、第２の実施形態に係る基板に対する貫通コンデンサの実装構造を示す上面図である。なお、実際には貫通コンデンサは基板に対して半田付けされているが、図４では図面を見易くするために、貫通コンデンサと基板との半田付け部分について記載を省略している。

第２の実施形態では、基板１０の実装面に貫通コンデンサＣ１１，C１２が実装されている。貫通コンデンサＣ１１，C１２は、第１の実施形態にかかる貫通コンデンサＣ１と同じ構成をそれぞれ有している。

貫通コンデンサ（第１の貫通コンデンサ）Ｃ１１は、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う一対の電源側ビアホール１７，１７の間に配されている。貫通コンデンサ（第２の貫通コンデンサ）Ｃ１２は、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う一対の電源側ビアホール１７，１７の間に配されている。間に貫通コンデンサＣ１１が配された一対の電源側ビアホール１７，１７の一方は、間に貫通コンデンサＣ１２が配された一対の電源側ビアホール１７，１７の一方と同一である。間に貫通コンデンサＣ１１が配された一対の電源側ビアホール１７，１７の他方は、間に貫通コンデンサＣ１２が配された一対の電源側ビアホール１７，１７の他方と、接地側ビアホール１８を挟んで対向している。

より具体的には、貫通コンデンサＣ１１は斜め方向に隣り合う一対の電源側ビアホール１７ａ，１７ｂの間に配される。貫通コンデンサＣ１１の一方の端子電極３は電源側ビアホール１７ａ側に位置し、他方の端子電極３は電源側ビアホール１７ｂ側に位置している。貫通コンデンサＣ１１の一方の端子電極３は電源側ビアホール１７ａに対応した電源側ランド電極１５に半田付けされ、他方の端子電極３は電源側ビアホール１７ｂに対応した電源側ランド電極１５に半田付けされる。貫通コンデンサＣ１１の一対の接地電極４，４は、当該接地電極の直下にある接地側ランド電極１６に半田付けされる。

貫通コンデンサＣ１２は、斜め方向に隣り合う一対の電源側ビアホール１７ａ，１７ｃの間に配される。電源側ビアホール１７ｃと電源側ビアホール１７ｂとは、１つの接地側ビアホール１８ａを挟んで同じ行に並んでいる。貫通コンデンサＣ１２の一方の端子電極３は電源側ビアホール１７ａ側に位置し、他方の端子電極３は電源側ビアホール１７ｃ側に位置している。貫通コンデンサＣ１２の一方の端子電極３は電源側ビアホール１７ａに対応した電源側ランド電極１５に半田付けされ、他方の端子電極３は電源側ビアホール１７ｃに対応した電源側ランド電極１５に半田付けされる。貫通コンデンサＣ１２の一対の接地電極４，４は、当該接地電極の直下にある接地側ランド電極１６に半田付けされる。

以上の構成を有する貫通コンデンサの実装構造によれば、第１の実施形態と同様の理由により、基板１０のＥＳＬを低く抑えることができる。また、貫通コンデンサＣ１１，Ｃ１２の真下に位置し未使用となるビアホールが生じないので、実装密度の向上を図ることができる。

また、貫通コンデンサＣ１１の一方の端子電極３と貫通コンデンサＣ１２の一方の端子電極３とは、共に電源側ビアホール１７ａを介して電源側導体層１３に電気的に接続されることになる。一つの電源側ビアホール１７ａを介して２つの貫通コンデンサＣ１１,Ｃ１２が接続されるので、実装密度をより向上させることができる。

更に、貫通コンデンサＣ１１と貫通コンデンサＣ１２とは、電源側ビアホール１７ａを頂点として直交している。このような位置関係にある貫通コンデンサＣ１１と貫通コンデンサＣ１２とでは、電流に起因して発生する磁界の一部を互いに相殺し合うため、より低ＥＳＬ化を図ることが可能となる。

なお第２の実施形態では、貫通コンデンサＣ１１,Ｃ１２のほかに、貫通コンデンサＣ１３〜Ｃ１６が基板１０に実装されている。貫通コンデンサＣ１３〜Ｃ１６は、貫通コンデンサＣ１１,Ｃ１２と同じ構成を有している。貫通コンデンサＣ１３は電源側ビアホール１７ｃ，１７ｄの間に配されている。電源側ビアホール１７ｄは電源側ビアホール１７ａと、１つの接地側ビアホール１８を挟んで同じ行に並んでいる。よって貫通コンデンサＣ１１〜Ｃ１３はジグザグ状に並ぶこととなる。このように貫通コンデンサＣ１１〜Ｃ１３をジグザグ上に配することにより、貫通コンデンサＣ１２は、貫通コンデンサＣ１１と協働して電流に起因する磁界の一部を互いに相殺し合うと共に、貫通コンデンサＣ１３とも協働して電流に起因する磁界の一部を互いに相殺し合う。よって更なる低ＥＳＬ化を図ることが可能となる。貫通コンデンサＣ１１〜Ｃ１３と同様に、貫通コンデンサＣ１４〜Ｃ１６もジグザグ状に並んでいる。
（第３の実施形態）

続いて、図５に基づいて第３の実施形態について説明する。図５は、第３の実施形態に係る基板に対する貫通コンデンサの実装構造を示す上面図である。なお、実際には貫通コンデンサは基板に対して半田付けされているが、図５では図面を見易くするために、貫通コンデンサと基板との半田付け部分について記載を省略している。

第３の実施形態では、基板１０の実装面に貫通コンデンサＣ２１〜Ｃ２４が実装されている。貫通コンデンサＣ２１〜Ｃ２４は、第１の実施形態にかかる貫通コンデンサＣ１と同じ構成をそれぞれ有している。

貫通コンデンサ（第１の貫通コンデンサ）Ｃ２１は、斜め方向に隣り合う一対の電源側ビアホール１７ａ，１７ｂの間に配されている。貫通コンデンサＣ２１の端子電極３，３は、電源側ビアホール１７ａ，１７ｂに対応した電源側ランド電極１５に接続される。

貫通コンデンサＣ２２（第１の貫通コンデンサ）は、斜め方向に隣り合う一対の電源側ビアホール１７ａ，１７ｃの間に配されている。第２の実施形態でも説明したように、電源側ビアホール１７ｂと電源側ビアホール１７ｃとは、１つの接地側ビアホール１８ａを挟んで同じ行に並んでいる。貫通コンデンサＣ２２の端子電極３，３は、電源側ビアホール１７ａ，１７ｃに対応した電源側ランド電極１５に接続される。

貫通コンデンサ（第３の貫通コンデンサ）Ｃ２３は、斜め方向に隣り合う一対の電源側ビアホール１７ｂ，１７ｅの間に配されている。電源側ビアホール１７ｅは電源側ビアホール１７ａと、１つの接地側ビアホール１８ａを挟んで同じ列に並んでいる。貫通コンデンサＣ２３の端子電極３，３は電源側ビアホール１７ｂ，１７ｅに対応した電源側ランド電極１５に接続される。

貫通コンデンサ（第４の貫通コンデンサ）Ｃ２４は、斜め方向に隣り合う一対の電源側ビアホール１７ｅ，１７ｃの間に配されている。貫通コンデンサＣ２４の端子電極３，３は、電源側ビアホール１７ｅ，１７ｃに対応した電源側ランド電極１５に接続される。

以上の構成を有する貫通コンデンサの実装構造によれば、第１の実施形態と同様の理由により、基板１０のＥＳＬを低く抑えることができる。また、貫通コンデンサＣ２１〜Ｃ２４の真下に位置し未使用となるビアホールが生じないので、実装密度の向上を図ることができる。

また、４つの貫通コンデンサＣ２１〜Ｃ２４は、一つの接地側ビアホール１８ａを囲むように配されている。よって、４つの貫通コンデンサＣ２１〜Ｃ２４の電流成分のベクトル和がほぼゼロとなり、電流に起因して発生する磁界を互いに相殺し合うこととなるので、より低ＥＳＬ化を図ることが可能となる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨が逸脱しない範囲で様々な変更が可能である。

例えば、上記実施形態では、コンデンサ素体２における長手方向に対向する一対の端面２ａ，２ａに端子電極３，３が形成され、一対の端面２ａ，２ａと直交する一対の端面２ｂ，２ｂに接地電極４，４が形成されているとした。これを、コンデンサ素体２における長手方向に対向する一対の端面２ａ，２ａに接地電極４，４が形成され、一対の端面２ａ，２ａと直交する一対の端面２ｂ，２ｂに端子電極３，３が形成されているとしてもよい。この場合には、貫通コンデンサＣ１に流れる電流の向きが図１（ｂ）示される矢印と逆になる。また、貫通コンデンサは、斜め方向に隣り合う一対の接地側ビアホール１８，１８の間に配される。

第１の実施形態に係る貫通コンデンサの斜視図である。第１の実施形態に係る貫通コンデンサの上面図である。図２のＩＩＩａ−ＩＩＩａ線及びＩＩＩｂ−ＩＩＩｂ線での断面図である。第２の実施形態に係る基板に対する貫通コンデンサの実装構造を示す上面図である。第３の実施形態に係る基板に対する貫通コンデンサの実装構造を示す上面図である。

符号の説明

２…コンデンサ素体、２ａ…端面（第１の端面）、２ｂ…端面（第２の端面）、３…端子電極（第１の端子電極）、４…接地電極（第２の端子電極）、１０…積層基板、１１…第１の絶縁体層、１３…電源側導体層（第１の導体層）、１４…接地側導体層（第２の導体層）、１５…電源側ランド電極（第１のランド電極）、１６…接地側ランド電極（第２のランド電極）、１７…電源側ビアホール（第１のビアホール）、１８…接地側ビアホール（第２のビアホール）、Ｃ１〜Ｃ４，Ｃ１１〜Ｃ１６，Ｃ２１〜Ｃ２４…貫通コンデンサ。

Claims

基板の実装面に貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、
前記基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、前記実装面から前記第１の導体部まで伸びる複数の第１のビアホールと、前記実装面から前記第２の導体部まで伸びる複数の第２のビアホールと、前記実装面において前記第１のビアホールと対応した位置にそれぞれ形成され当該第１のビアホールに接続された複数の第１のランド電極と、前記実装面に形成され前記第１のランド電極と絶縁された状態で前記第２のビアホールに接続された第２のランド電極とを備え、前記第１のビアホール及び前記第２のビアホールは前記実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、
前記貫通コンデンサは、長手方向を有する素体と、前記長手方向に対向する前記素体の一対の第１の端面に配された一対の第１の端子電極と、前記長手方向と直交する前素体の第２の端面に配された第２の端子電極とを備え、
前記貫通コンデンサは、前記実装面側から見ると、前記行方向に交差する方向で互いに隣り合い且つ前記列方向に交差する方向でも互いに隣り合う一対の前記第１のビアホールの間に位置し、前記一対の第１の端子電極は前記一対の前記第１のビアホールと対応する前記第１のランド電極にそれぞれ接続され、前記第２の端子電極は前記第２のランド電極に接続されることを特徴とする貫通コンデンサの実装構造。
基板の実装面に第１及び第２の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、
前記基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、前記実装面から前記第１の導体部まで伸びる複数の第１のビアホールと、前記実装面から前記第２の導体部まで伸びる複数の第２のビアホールと、前記実装面において前記第１のビアホールと対応した位置にそれぞれ形成され当該第１のビアホールに接続された複数の第１のランド電極と、前記実装面に形成され前記第１のランド電極と絶縁された状態で前記第２のビアホールに接続された第２のランド電極とを備え、前記第１のビアホール及び前記第２のビアホールは前記実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、
前記第１及び前記第２の貫通コンデンサは、長手方向を有する素体と、前記長手方向に対向する前記素体の一対の面に配された一対の第１の端子電極と、前記長手方向と直交する前素体の面に配された第２の端子電極とをそれぞれ備え、
前記第１及び第２の貫通コンデンサは、前記実装面側から見ると、前記行方向に交差する方向で互いに隣り合い且つ前記列方向に交差する方向でも互いに隣り合う一対の前記第１のビアホールの間にそれぞれ位置し、前記一対の第１の端子電極は前記一対の前記第１のビアホールと対応する前記第１のランド電極にそれぞれ接続され、前記第２の端子電極は前記第２のランド電極に接続され、
間に前記第１の貫通コンデンサが位置する前記一対の第１のビアホールの一方は、間に前記第２の貫通コンデンサが位置する前記一対の第１のビアホールの一方と同一であり、
間に前記第１の貫通コンデンサが位置する前記一対の第１のビアホールの他方は、間に前記第２の貫通コンデンサが位置する前記一対の第１のビアホールの他方と前記第２のビアホールを挟んで対向することを特徴とする貫通コンデンサの実装構造。
基板の実装面に第１〜第４の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、
前記基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、前記実装面から前記第１の導体部まで伸びる複数の第１のビアホールと、前記実装面から前記第２の導体部まで伸びる複数の第２のビアホールと、前記実装面において前記第１のビアホールと対応した位置にそれぞれ形成され当該第１のビアホールに接続された複数の第１のランド電極と、前記実装面に形成され前記第１のランド電極と絶縁された状態で前記第２のビアホールに接続された第２のランド電極とを備え、前記第１のビアホール及び前記第２のビアホールは前記実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、
前記第１〜第４の貫通コンデンサは、長手方向を有する素体と、前記長手方向に対向する前記素体の一対の面に配された一対の第１の端子電極と、前記長手方向と直交する前素体の面に配された第２の端子電極とをそれぞれ備え、
前記第１〜第４の貫通コンデンサは、前記実装面側から見ると、前記行方向に交差する方向で互いに隣り合い且つ前記列方向に交差する方向でも互いに隣り合う一対の前記第１のビアホールの間にそれぞれ位置し、前記一対の第１の端子電極は前記一対の前記第１のビアホールと対応する前記第１のランド電極にそれぞれ接続され、前記第２の端子電極は前記第２のランド電極に接続され、
間に前記第１の貫通コンデンサが位置する前記一対の第１のビアホールの一方は、間に前記第２の貫通コンデンサが位置する前記一対の第１のビアホールの一方と同一であり、
間に前記第１の貫通コンデンサが位置する前記一対の第１のビアホールの他方は、間に前記第２の貫通コンデンサが位置する前記一対の第１のビアホールの他方と前記第２のビアホールを挟んで対向すると共に、間に前記第３の貫通コンデンサが位置する前記一対の第１のビアホールの一方と同一であり、
間に前記第３の貫通コンデンサが位置する前記一対の第１のビアホールの他方は、間に前記第１の貫通コンデンサが位置する前記一対の第１のビアホールの一方と前記第２のビアホールを挟んで対向すると共に、間に前記第４の貫通コンデンサが位置する前記一対の第１のビアホールの一方と同一であり、
間に前記第４の貫通コンデンサが位置する前記一対の第１のビアホールの他方は、間に前記第２の貫通コンデンサが位置する前記一対の第１のビアホールの他方と同一であることを特徴とする貫通コンデンサの実装構造。