JP2003282348A - ２端子コンデンサおよび３端子コンデンサの実装構造 - Google Patents

２端子コンデンサおよび３端子コンデンサの実装構造

Info

Publication number
JP2003282348A
JP2003282348A JP2002086346A JP2002086346A JP2003282348A JP 2003282348 A JP2003282348 A JP 2003282348A JP 2002086346 A JP2002086346 A JP 2002086346A JP 2002086346 A JP2002086346 A JP 2002086346A JP 2003282348 A JP2003282348 A JP 2003282348A
Authority
JP
Japan
Prior art keywords
terminal
conductor pattern
side conductor
ground
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002086346A
Other languages
English (en)
Other versions
JP3948321B2 (ja
Inventor
Takahiro Azuma
貴博 東
Hidetoshi Yamamoto
秀俊 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002086346A priority Critical patent/JP3948321B2/ja
Priority to US10/384,661 priority patent/US6754064B2/en
Priority to KR10-2003-0018131A priority patent/KR100515818B1/ko
Priority to CNB031075274A priority patent/CN1294601C/zh
Priority to CNB2006101110540A priority patent/CN100547706C/zh
Publication of JP2003282348A publication Critical patent/JP2003282348A/ja
Application granted granted Critical
Publication of JP3948321B2 publication Critical patent/JP3948321B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 実装スペースが小さくかつ低コストで、しか
も、コンデンサの等価直列インダクタンスが小さいコン
デンサの実装構造を提供する。 【解決手段】 回路基板３０の表面には、２端子コンデ
ンサ１Ａ，１Ｂのそれぞれの第１外部端子２ａ，２ａが
電気的に接続されるホット側導体パターン３１と、第２
外部端子２ｂ，２ｂがそれぞれ電気的に接続されるグラ
ンド側導体パターンＧ１，Ｇ２とが形成されている。２
端子コンデンサ１Ａ，１Ｂは、ホット側導体パターン３
１に対して略線対称になるように、対置して実装されて
いる。回路基板３０の内部にも、グランド側導体パター
ンＧが設けられており、回路基板３０に設けたスルーホ
ール３４ａ，３４ｂを介してグランド側導体パターンＧ
１，Ｇ２にそれぞれ電気的に接続している。グランド側
導体パターンＧには、スルーホール３４ａ，３４ｂから
略等距離の位置に共通スルーホール３５を配置してい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２端子コンデンサ
および３端子コンデンサの実装構造に関する。
【０００２】
【従来の技術】従来より、例えば高速ＩＣの電源ライン
で使用されるノイズ電流除去用２端子コンデンサの等価
直列インダクタンス（ＥＳＬ）を小さくするには、図１
５に示すように、複数の２端子コンデンサ１Ａ，１Ｂを
ホット側導体パターン６０とグランド側導体パターンＧ
１１の間に電気的に並列に接続して、回路基板３０上に
実装していた。つまり、等価直列インダクタンスを１／
２にしたい場合には、２個の２端子コンデンサを並列実
装し、１／３にしたい場合には３個の２端子コンデンサ
を並列実装していた。なお、図１５において、矢印Ｉ
ａ，Ｉｂはそれぞれ、２端子コンデンサ１Ａ，１Ｂ内を
流れるノイズ電流とその方向を表示している。
【０００３】
【発明が解決しようとする課題】そのため、小さい等価
直列インダクタンスを実現しようとした場合には、多数
のコンデンサを回路基板３０に実装する必要があり、回
路基板３０には広い実装スペースが要求され、高コスト
の一つの要因であった。
【０００４】そこで、本発明の目的は、実装スペースが
小さくかつ低コストで、しかも、コンデンサの等価直列
インダクタンスが小さい２端子コンデンサおよび３端子
コンデンサの実装構造を提供することにある。
【０００５】
【課題を解決するための手段および作用】前記目的を達
成するため、本発明に係る２端子コンデンサの実装構造
は、チップ素体と、チップ素体の両端面にそれぞれ設け
られた第１外部端子および第２外部端子とを有する少な
くとも二つの２端子コンデンサを、第１導体パターンと
該第１導体パターンを間にして配置された少なくとも二
つの第２導体パターンとを有する回路基板に実装してな
る２端子コンデンサの実装構造であって、第１導体パタ
ーンに少なくとも二つの２端子コンデンサのそれぞれの
第１外部端子を電気的に接続するとともに、二つの第２
導体パターンのうちの一つに二つの２端子コンデンサの
一方の２端子コンデンサの第２外部端子を電気的に接続
し、残る一つの第２導体パターンに他方の２端子コンデ
ンサの第２外部端子を電気的に接続して、第１導体パタ
ーンに対して二つの２端子コンデンサを流れるノイズ電
流の方向が互いに逆向き、もしくはベクトル和が０にな
るように、二つの２端子コンデンサを対置して実装して
いる。
【０００６】以上の構成により、二つの２端子コンデン
サの中を流れるそれぞれのノイズ電流（高周波電流）の
方向が互いに略逆向きになる。従って、これらのノイズ
電流によってそれぞれ発生する磁界は互いに打ち消し合
う。この結果、二つの２端子コンデンサによって発生す
るコンデンサの等価直列インダクタンスは略１／３以下
に抑えられる。
【０００７】さらに、本発明に係る２端子コンデンサの
実装構造は、グランド側導体パターンが、回路基板の内
部および裏面の少なくともいずれか一方に設けられてお
り、回路基板の内部に設けられた電気的接続手段を介し
て、第１導体パターンおよび第２導体パターンのいずれ
か一方の導体パターンと、２端子コンデンサのグランド
側外部端子とに電気的に接続され、グランド側導体パタ
ーンに流れるノイズ電流の方向と２端子コンデンサに流
れるノイズ電流の方向とが互いに逆向き、もしくはベク
トル和が０になるように、グランド側導体パターンが配
置されている。電気的接続手段としては、ビアホールや
スルーホールなどがある。
【０００８】以上の構成により、２端子コンデンサの中
を流れるそれぞれのノイズ電流の方向とは逆向きのノイ
ズ電流が、回路基板の内部もしくは裏面に設けたグラン
ド側導体パターンに流れる。従って、これらのノイズ電
流によってそれぞれ発生する磁界は互いに打ち消し合
う。この結果、２端子コンデンサと回路基板のトータル
の等価直列インダクタンスが小さくなる。
【０００９】また、本発明に係る３端子コンデンサの実
装構造は、チップ素体と、チップ素体の内部に設けられ
た貫通電極と、貫通電極に対向するように設けられた内
部電極と、チップ素体の両端面にそれぞれ設けられ、貫
通電極に電気的に接続された第１外部端子および第２外
部端子と、セラミック素体の側面に設けられ、内部電極
に電気的に接続された第３外部端子とを有する３端子コ
ンデンサを、ホット側導体パターンとグランド側導体パ
ターンとを有する回路基板に実装してなる３端子コンデ
ンサの実装構造であって、３端子コンデンサは、第１外
部端子および第２外部端子をホット側導体パターンに電
気的に接続され、グランド側導体パターンは、回路基板
の内部および裏面の少なくともいずれか一方に設けられ
ており、回路基板の内部に設けられた電気的接続手段を
介して、３端子コンデンサの第３外部端子と電気的に接
続され、グランド側導体パターンに流れるノイズ電流の
方向と３端子コンデンサに流れるノイズ電流の方向とが
互いに逆向きになるように、３端子コンデンサを回路基
板に実装するとともに、グランド側導体パターンが配置
されている。
【００１０】あるいは、本発明に係る３端子コンデンサ
の実装構造は、第３外部端子がグランド側導体パターン
に電気的に接続され、ホット側導体パターンは、回路基
板の内部および裏面の少なくともいずれか一方に設けら
れており、回路基板の内部に設けられた電気的接続手段
を介して、３端子コンデンサの第１外部端子および第２
外部端子と電気的に接続され、ホット側導体パターンに
流れるノイズ電流の方向と３端子コンデンサに流れるノ
イズ電流の方向とが互いに逆向きになるように、３端子
コンデンサを回路基板に実装するとともに、ホット側導
体パターンが配置されている。
【００１１】以上の構成により、３端子コンデンサの中
を流れるそれぞれのノイズ電流の方向とは逆向きのノイ
ズ電流が、回路基板の内部もしくは裏面に設けたグラン
ド側導体パターンやホット側導体パターンに流れる。従
って、これらのノイズ電流によってそれぞれ発生する磁
界は互いに打ち消し合う。この結果、３端子コンデンサ
と回路基板のトータルの等価直列インダクタンスが小さ
くなる。
【００１２】
【発明の実施の形態】以下、本発明に係るコンデンサの
実装構造の実施形態について添付の図面を参照して説明
する。
【００１３】［第１実施形態、図１〜図５］図１は、高
速ＩＣの電源ラインでノイズ電流除去のために使用され
る２端子コンデンサの実装構造の一実施形態を示す平面
図であり、図２はその断面図である。回路基板３０の表
面には、積層型２端子コンデンサ１Ａ，１Ｂがはんだ等
で実装されている。
【００１４】積層型２端子コンデンサ１Ａ，１Ｂは、誘
電体からなる直方体状のセラミック素体（チップ素体）
の両端面にそれぞれ第１外部端子２ａおよび第２外部端
子２ｂを設けるとともに、セラミック素体の内部に複数
の内部電極を設けている。
【００１５】回路基板３０は誘電体からなるセラミック
基板であり、その表面には、２端子コンデンサ１Ａ，１
Ｂのそれぞれの第１外部端子２ａ，２ａが電気的に接続
されるホット側導体パターン（第１導体パターン）３１
と、第２外部端子２ｂ，２ｂがそれぞれ電気的に接続さ
れるグランド側導体パターン（第２導体パターン）Ｇ
１，Ｇ２とが形成されている。グランド側導体パターン
Ｇ１，Ｇ２は、ホット側導体パターン３１を間にして配
置されている。２端子コンデンサ１Ａ，１Ｂは、このホ
ット側導体パターン３１に対して略左右対称になるよう
に、対置して実装されている。
【００１６】さらに、回路基板３０の内部にも、グラン
ド側導体パターンＧが設けられており、回路基板３０に
設けたスルーホール３４ａ，３４ｂを介してグランド側
導体パターンＧ１，Ｇ２にそれぞれ電気的に接続してい
る。グランド側導体パターンＧは、導体幅の比較的狭い
線路状のものであってもよいし、広面積のプレーン状の
ものであってもよい。グランド側導体パターンＧには、
スルーホール３４ａ，３４ｂから略等距離の位置でかつ
平面視で２端子コンデンサ１Ａと１Ｂの略中間の位置
に、共通スルーホール３５を配置している。
【００１７】以上の構成において、信号電流（直流電
流）はホット側導体パターン３１を流れる。一方、ホッ
ト側導体パターン３１に侵入したノイズ電流（高周波電
流）は、２端子コンデンサ１Ａ，１Ｂの中を通ってグラ
ンドに流れる。つまり、ノイズ電流の略半分は、２端子
コンデンサ１Ａ−グランド側導体パターンＧ１−スルー
ホール３４ａ−グランド側導体パターンＧ（図２におい
て略左半分の部分）−共通スルーホール３５と流れ、残
りは２端子コンデンサ１Ｂ−グランド側導体パターンＧ
２−スルーホール３４ｂ−グランド側導体パターンＧ
（図２において略右半分の部分）−共通スルーホール３
５と流れる。
【００１８】ここで、２端子コンデンサ１Ａ，１Ｂは、
このホット側導体パターン３１に対して略線対称になる
ように、対置して実装されているので、２端子コンデン
サ１Ａ，１Ｂのそれぞれの中を大きさの略等しいノイズ
電流Ｉａ，Ｉｂが左右逆向きに流れる。これにより、ノ
イズ電流Ｉａ，Ｉｂによってそれぞれ発生する磁界は打
ち消し合う。この結果、二つの２端子コンデンサ１Ａ，
１Ｂによって発生するコンデンサの等価直列インダクタ
ンスは、１／２になるのではなく、略１／３以下に抑え
ることができる。そのため、回路基板３０に実装するコ
ンデンサの数を削減することができる。
【００１９】図３には、中を流れるそれぞれのノイズ電
流Ｉａ，Ｉｂの方向が互いに逆向きになるように配置し
た二つの２端子コンデンサ１Ａ，１Ｂの挿入損失特性
（実線Ａ１参照）が記載されている。図３には、比較の
ために、一つの２端子コンデンサの挿入損失特性（一点
鎖線Ａ２参照）と、図１５のように並列接続した従来の
二つの２端子コンデンサの挿入損失特性（点線Ａ３参
照）とを併せて記載している。
【００２０】さらに、本第１実施形態では、２端子コン
デンサ１Ａ，１Ｂを実装する回路基板３０を多層にし、
ホット側導体パターン３１に対して略線対称になるよう
に、グランド側導体パターンＧ１，Ｇ２，Ｇやスルーホ
ール３４ａ，３４ｂ，３５を配置している。従って、２
端子コンデンサ１Ａ，１Ｂの中を流れるノイズ電流Ｉ
ａ，Ｉｂによってそれぞれ発生する磁界と、回路基板３
０のグランド側導体パターンＧ１，Ｇ２，Ｇの中を流れ
るノイズ電流Ｉｃ，Ｉｄ，Ｉｅ，Ｉｆによってそれぞれ
発生する磁界とが、互いに相殺される。
【００２１】すなわち、２端子コンデンサ１Ａの中を流
れるノイズ電流Ｉａおよびグランド側導体パターンＧ１
の中を流れるノイズ電流Ｉｃによってそれぞれ発生する
磁界の和と、回路基板３０の内部に形成されたグランド
側導体パターンＧ（図２において略左半分の部分）の中
を流れるノイズ電流Ｉｅによって発生する磁界とは互い
に打ち消し合う。同様に、２端子コンデンサ１Ｂの中を
流れるノイズ電流Ｉｂおよびグランド側導体パターンＧ
２の中を流れるノイズ電流Ｉｄによってそれぞれ発生す
る磁界の和と、グランド側導体パターンＧ（図２におい
て略右半分の部分）の中を流れるノイズ電流Ｉｆによっ
て発生する磁界とは互いに打ち消し合う。この結果、２
端子コンデンサ１Ａ，１Ｂと回路基板３０のトータルの
等価直列インダクタンスを小さくすることができる。
【００２２】また、図４および図５に示すように、グラ
ンド側導体パターン（第１導体パターン）Ｇ３を間にし
て、二つのホット側導体パターン（第２導体パターン）
３８，３９を配置してもよい。グランド側導体パターン
Ｇ３の中央部には、共通スルーホール３５を配置してい
る。回路基板３０の内部に設けたグランド側導体パター
ンＧには、共通スルーホール３５から略等距離の位置で
かつ平面視で２端子コンデンサ１Ａと１Ｂの位置に、そ
れぞれスルーホール３４ａ，３４ｂを配置している。ホ
ット側導体パターン３８，３９にそれぞれ侵入したノイ
ズ電流は、２端子コンデンサ１Ａ，１Ｂの中を通って、
グランド側導体パターンＧ３−共通スルーホール３５を
経て一つの電流になり、グランド側導体パターンＧで再
び二つに分枝してそれぞれスルーホール３４ａ，３４ｂ
に流れる。
【００２３】ここで、２端子コンデンサ１Ａ，１Ｂは、
このグランド側導体パターンＧ３に対して略線対称にな
るように、対置して実装されているので、２端子コンデ
ンサ１Ａ，１Ｂのそれぞれの中を大きさの略等しいノイ
ズ電流Ｉａ，Ｉｂが左右逆向きに流れる。これにより、
ノイズ電流Ｉａ，Ｉｂによってそれぞれ発生する磁界は
打ち消し合う。この結果、二つの２端子コンデンサ１
Ａ，１Ｂによって発生するコンデンサの等価直列インダ
クタンスは、略１／３以下に抑えることができる。
【００２４】さらに、２端子コンデンサ１Ａの中を流れ
るノイズ電流Ｉａおよびグランド側導体パターンＧ３
（図５において略左半分の部分）の中を流れるノイズ電
流Ｉｃによってそれぞれ発生する磁界の和と、回路基板
３０の内部に形成されたグランド側導体パターンＧ（図
５において略左半分の部分）の中を流れるノイズ電流Ｉ
ｅによって発生する磁界とは互いに打ち消し合う。同様
に、２端子コンデンサ１Ｂの中を流れるノイズ電流Ｉｂ
およびグランド側導体パターンＧ３（図５において略右
半分の部分）の中を流れるノイズ電流Ｉｄによってそれ
ぞれ発生する磁界の和と、グランド側導体パターンＧ
（図５において略右半分の部分）の中を流れるノイズ電
流Ｉｆによって発生する磁界とは互いに打ち消し合う。
この結果、２端子コンデンサ１Ａ，１Ｂと回路基板３０
のトータルの等価直列インダクタンスを小さくすること
ができる。
【００２５】［第２実施形態、図６〜図１１］図６は、
ノイズ電流除去のために使用される３端子コンデンサの
実装構造の一実施形態を示す模式平面図であり、図７は
その模式断面図である。回路基板３０の表面には、積層
型３端子コンデンサ１１がはんだ５０等で実装されてい
る。
【００２６】３端子コンデンサ１１は、誘電体からなる
直方体状のセラミック素体（チップ素体）１２の両端面
にそれぞれ第１外部端子１３および第２外部端子１４を
設けるとともに、セラミック素体１２の内部に内部電極
１７と貫通電極１６を設けている。各内部電極１７は、
セラミック素体１２の両側面にそれぞれ設けた第３外部
端子１５ａ，１５ｂに電気的に接続され、貫通電極１６
は第１外部端子１３と第２外部端子１４を電気的に接続
している。
【００２７】回路基板３０の表面には、３端子コンデン
サ１１の第１外部端子１３および第２外部端子１４がそ
れぞれ電気的に接続されるホット側接続ランド（ホット
側導体パターン）４０，４１と、第３外部端子１５ａ，
１５ｂがそれぞれ電気的に接続されるグランド側接続ラ
ンド（グランド側導体パターン）Ｇ４，Ｇ５とが形成さ
れている。
【００２８】回路基板３０の内部には、ホット側導体パ
ターン（図示せず）とグランド側導体パターンＧが、通
常、異なる層に積層されている。回路基板３０内のホッ
ト側導体パターンやグランド側導体パターンＧは、導体
幅の比較的狭い線路状のものであってもよいし、広面積
のプレーン状のものであってもよい。グランド側導体パ
ターンＧは、回路基板３０に設けたスルーホール３４
ａ，３４ｂを介してグランド側接続ランドＧ４，Ｇ５に
電気的に接続している。ホット側導体パターンは、回路
基板３０に設けたスルーホール３４ｃ，３４ｄを介して
ホット側接続ランド４０，４１に電気的に接続してい
る。
【００２９】スルーホール３４ａ，３４ｂは、共通スル
ーホール３５の位置を基準にして略左右対称の位置に配
置されていることが好ましい。また、３端子コンデンサ
１１の第３外部端子１５ａ，１５ｂはそれぞれ、スルー
ホール３４ａ，３４ｂから略等距離の位置にあることが
好ましい。
【００３０】信号電流（直流電流）は３端子コンデンサ
１１の貫通電極１６を流れる。一方、貫通電極１６に侵
入したノイズ電流（高周波電流）は、内部電極１７を通
ってグランドに流れる。つまり、ノイズ電流の略半分
は、３端子コンデンサ１１の内部電極１７（図７におい
て略左半分の部分）−第３外部端子１５ａ−グランド側
接続ランドＧ４−スルーホール３４ａ−グランド側導体
パターンＧ（図７において略左半分の部分）−共通スル
ーホール３５と流れ、残りは３端子コンデンサ１１の内
部電極１７（図７において略右半分の部分）−第３外部
端子１５ｂ−グランド側接続ランドＧ５−スルーホール
３４ｂ−グランド側導体パターンＧ（図７において略右
半分の部分）−共通スルーホール３５と流れる。
【００３１】図８は３端子コンデンサ１１の実装構造の
電気等価回路図である。図８において、Ｌ１，Ｌ２は、
３端子コンデンサ１１の中を左右に向かって流れるノイ
ズ電流Ｉａ，Ｉｂによってそれぞれ発生する磁界に基づ
く等価直列インダクタンスである。Ｌ３，Ｌ４は、グラ
ンド側接続ランドＧ４，Ｇ５の中を流れるノイズ電流Ｉ
ｃ，Ｉｄによってそれぞれ発生する磁界に基づく等価直
列インダクタンスである。Ｌ５ａは、グランド側導体パ
ターンＧ（略左半分の部分）のグランド側接続ランドＧ
４と対向する部分（３端子コンデンサ１１の下方よりも
左外側の部分）の中を流れるノイズ電流Ｉｅ１によって
発生する磁界に基づく等価直列インダクタンスである。
Ｌ５ｂは、グランド側導体パターンＧ（略左半分の部
分）のグランド側接続ランドＧ４と対向しない部分（３
端子コンデンサ１１の下方の左側部分）の中を流れるノ
イズ電流Ｉｅ２によって発生する磁界に基づく等価直列
インダクタンスである。Ｌ６ａは、グランド側導体パタ
ーンＧ（略右半分の部分）のグランド側接続ランドＧ５
と対向する部分（３端子コンデンサ１１の下方よりも右
外側の部分）の中を流れるノイズ電流Ｉｆ１によって発
生する磁界に基づく等価直列インダクタンスである。Ｌ
６ｂは、グランド側導体パターンＧ（略右半分の部分）
のグランド側接続ランドＧ５と対向しない部分（３端子
コンデンサ１１の下方の右側部分）の中を流れるノイズ
電流Ｉｆ２によって発生する磁界に基づく等価直列イン
ダクタンスである。
【００３２】ここで、図７において、３端子コンデンサ
１１の中を左に向かって流れるノイズ電流Ｉａと、右に
向かって流れるノイズ電流Ｉｂとによってそれぞれ発生
する磁界の一部（言い換えると、等価直列インダクタン
スＬ１の一部とＬ２の一部）が、互いに打ち消し合う
（この点は、従来の３端子コンデンサと同様）。また、
グランド側接続ランドＧ４の中を流れるノイズ電流Ｉｃ
と、グランド側導体パターンＧのグランド側接続ランド
Ｇ４と対向する部分の中を流れるノイズ電流Ｉｅ１とに
よってそれぞれ発生する磁界（言い換えると、等価直列
インダクタンスＬ３とＬ５ａ）が、互いに打ち消し合
う。また、前記ノイズ電流Ｉａの残りと、グランド側導
体パターンＧのグランド側接続ランドＧ４と対向しない
部分の中を流れるノイズ電流Ｉｅ２とによってそれぞれ
発生する磁界（言い換えると、等価直列インダクタンス
Ｌ１の残りとＬ５ｂ）が、互いに打ち消し合う。
【００３３】同様に、グランド側接続ランドＧ５の中を
流れるノイズ電流Ｉｄと、グランド側導体パターンＧの
グランド側接続ランドＧ５と対向する部分の中を流れる
ノイズ電流Ｉｆ１とによってそれぞれ発生する磁界（言
い換えると、等価直列インダクタンスＬ４とＬ６ａ）
が、互いに打ち消し合う。また、前記ノイズ電流Ｉｂの
残りと、グランド側導体パターンＧのグランド側接続ラ
ンドＧ５と対向しない部分の中を流れるノイズ電流Ｉｆ
２とによってそれぞれ発生する磁界（言い換えると、等
価直列インダクタンスＬ２の残りとＬ６ｂ）が、互いに
打ち消し合う。さらに、前記ノイズ電流Ｉｅ２の残りと
前記ノイズ電流Ｉｆ２の残りとによってそれぞれ発生す
る磁界（言い換えると、等価直列インダクタンスＬ５ｂ
の残りとＬ６ｂの残り）が、互いに打ち消し合う。
【００３４】この結果、３端子コンデンサ１１と回路基
板３０のトータルの等価直列インダクタンスを従来の略
１／２以下に小さくすることができる。
【００３５】図９には、本第２実施形態の３端子コンデ
ンサ１１の挿入損失特性（実線Ａ４参照）が記載されて
いる。比較のために、従来の実装構造の３端子コンデン
サの挿入損失特性（点線Ａ５参照）も併せて記載してい
る。
【００３６】また、３端子コンデンサは、図１０に示す
ように同一層に対向して内部電極１７ａ，１７ｂを設け
たものや、図１１に示すように交互に内部電極１７ａ，
１７ｂを設けたものであってもよい。これらの３端子コ
ンデンサ１１Ａ，１１Ｂも、前記３端子コンデンサ１１
と同様の作用効果を奏する。
【００３７】さらに、図１１に示すように、グランドに
接続される第３外部端子を、コンデンサの中央の胴部を
巻くように形成された周回形状の第３外部端子１５と
し、第３外部端子１５の下面中央部に位置する共通スル
ーホール３５にグランド側接続ランド５１を介して電気
的に接続させた実装構造であってもよい。
【００３８】これにより、３端子コンデンサ１１Ｂの中
を左に向かって流れるノイズ電流Ｉａと、右に向かって
流れるノイズ電流Ｉｂとによってそれぞれ発生する磁界
の一部が互いに打ち消し合う（この点は、従来の３端子
コンデンサと同様）。また、前記ノイズ電流Ｉａの残り
と、グランド側接続ランド５１の略左半分の部分の中を
流れるノイズ電流Ｉｈとによってそれぞれ発生する磁界
が、互いに打ち消し合う。同様に、前記ノイズ電流Ｉｂ
の残りと、グランド側接続ランド５１の略右半分の部分
の中を流れるノイズ電流Ｉｉとによってそれぞれ発生す
る磁界が、互いに打ち消し合う。さらに、前記ノイズ電
流Ｉｈの残りと前記ノイズ電流Ｉｉの残りとによってそ
れぞれ発生する磁界が、互いに打ち消し合う。この結
果、３端子コンデンサ１１Ｂと回路基板３０のトータル
の等価直列インダクタンスを小さくすることができる。
【００３９】［他の実施形態］なお、本発明に係るコン
デンサの実装構造は、前記実施形態に限定するものでは
なく、その要旨の範囲内で種々に変更することができ
る。例えば、グランド側導体パターンＧは必ずしも回路
基板３０の内部に配置する必要はなく、回路基板３０の
裏面に設けてもよい。この場合も、回路基板３０の表面
に設けたグランド側導体パターンＧ１〜Ｇ３やグランド
側接続ランドＧ４，Ｇ５との電気的接続は、スルーホー
ルを介して行われることになる。さらに、チップ素体
は、積層セラミックコンデンサに限らず、樹脂材料や複
合材料からなる積層コンデンサであってもよい。回路基
板３０は、ガラスセラミック、樹脂、複合材料などから
なるものであってもよい。
【００４０】また、前記第１実施形態において、２端子
コンデンサを３個以上実装する場合には、ノイズ電流の
方向のベクトル和が０となるように配置するとよい。例
えば、図１２に示すように、３個の２端子コンデンサ１
Ａ〜１Ｃを実装する場合には、互いに１２０度の間隔で
放射状に配置するとよい。図１２において、符号５５は
ホット側導体パターン、Ｇ６〜Ｇ８はそれぞれグランド
側導体パターンである。
【００４１】また、図１３は、回路基板３０の内部の異
なる層に設けた広面積のホット側導体プレーン５７とグ
ランド側導体プレーンＧに、スルーホール５８，５９を
介して、ホット側接続ランド５６とグランド側接続ラン
ドＧ９，Ｇ１０を電気的に接続したものである。スルー
ホール５９ａ，５９ｂは、ホット側導体プレーン５７に
設けた大径の穴５７ａを挿通することにより、ホット側
導体プレーン５７とショートするのを防止している。
【００４２】また、図１４は、ノイズ電流除去のために
使用される３端子コンデンサの実装構造の別の実施形態
を示す模式断面図である。回路基板３０の表面には、積
層型３端子コンデンサ１１がはんだ等で実装されてい
る。３端子コンデンサ１１は、前記第２実施形態で説明
したものと同様のものであり、その詳細な説明は省略す
る。回路基板３０の表面には、３端子コンデンサ１１の
第１外部端子１３および第２外部端子１４がそれぞれ電
気的に接続されるホット側接続ランド７１，７２と、第
３外部端子１５ａ，１５ｂがそれぞれ電気的に接続され
るグランド側接続ランドＧ１２（第３外部端子１５ｂが
電気的に接続されるグランド側接続ランドは図示せず）
とが形成されている。
【００４３】回路基板３０の内部には、導体幅の比較的
狭い線路状のホット側導体パターン７３，７４と広面積
のプレーン状のグランド側導体パターンＧとが、通常、
異なる層に積層されている。グランド側導体パターンＧ
は、回路基板３０に設けたスルーホール８５を介してグ
ランド側接続ランドＧ１２に電気的に接続している。ホ
ット側導体パターン７３，７４の他端に接続されたスル
ーホール８３，８４は、グランド側導体パターンＧに設
けた大径の穴７７を挿通することにより、グランド側導
体パターンＧとショートするのを防いでいる。
【００４４】スルーホール８１，８３と８２，８４と
は、スルーホール８５の位置を基準にして略左右対称の
位置に配置されていることが好ましい。また、３端子コ
ンデンサ１１の第１外部端子１３と第２外部端子１４は
それぞれ、スルーホール８１，８２から略等距離の位置
にあることが好ましい。
【００４５】第２外部端子１４を通って貫通電極１６に
侵入するノイズ電流（高周波電流）は、回路基板３０の
スルーホール８３−ホット側導体パターン７３−スルー
ホール８１−ホット側接続ランド７１−第２外部端子１
４−貫通電極１６−内部電極１７−第３外部端子１５
ａ，１５ｂ−スルーホール８５−グランド側導体パター
ンＧと流れる。一方、第１外部端子１３を通って貫通電
極１６に侵入するノイズ電流（高周波電流）は、回路基
板３０のスルーホール８４−ホット側導体パターン７４
−スルーホール８２−ホット側接続ランド７２−第１外
部端子１３−貫通電極１６−内部電極１７−第３外部端
子１５ａ，１５ｂ−スルーホール８５−グランド側導体
パターンＧと流れる。
【００４６】ここで、図１４において、３端子コンデン
サ１１の中を右に向かって流れるノイズ電流Ｉａと、左
に向かって流れるノイズ電流Ｉｂとによってそれぞれ発
生する磁界の一部が、互いに打ち消し合う（この点は、
従来の３端子コンデンサと同様）。また、ホット側接続
ランド７１の中を流れるノイズ電流Ｉｃと、ホット側導
体パターン７３のホット側接続ランド７１と対向する部
分の中を流れるノイズ電流Ｉｅ１とによってそれぞれ発
生する磁界が、互いに打ち消し合う。また、前記ノイズ
電流Ｉａの残りと、ホット側導体パターン７３のホット
側接続ランド７１と対向しない部分の中を流れるノイズ
電流Ｉｅ２とによってそれぞれ発生する磁界が、互いに
打ち消し合う。
【００４７】同様に、ホット側接続ランド７２の中を流
れるノイズ電流Ｉｄと、ホット側導体パターン７４のホ
ット側接続ランド７２と対向する部分の中を流れるノイ
ズ電流Ｉｆ１とによってそれぞれ発生する磁界が、互い
に打ち消し合う。また、前記ノイズ電流Ｉｂの残りと、
ホット側導体パターン７４のホット側接続ランド７２と
対向しない部分の中を流れるノイズ電流Ｉｆ２とによっ
てそれぞれ発生する磁界が、互いに打ち消し合う。さら
に、前記ノイズ電流Ｉｅ２の残りと前記ノイズ電流Ｉｆ
２の残りとによってそれぞれ発生する磁界が、互いに打
ち消し合う。
【００４８】この結果、３端子コンデンサ１１と回路基
板３０のトータルの等価直列インダクタンスを小さくす
ることができる。また、図１４のホット側導体パターン
の構造と、前記第１〜第２実施形態のグランド側導体パ
ターンの構造とを合わせ持つ３端子コンデンサであって
もよい。
【００４９】また、回路基板の内部に設けられる電気的
接続手段は、スルーホール（孔の内周面に導電ペースト
を付与したもの）の他に、ビアホール（孔の内部に導電
ペーストを充填したもの）でもよい。
【００５０】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、コンデンサの中を流れるノイズ電流や回路基板
のグランド側導体パターンを流れるノイズ電流が互いに
逆向きになるように設定しているので、これらのノイズ
電流によってそれぞれ発生する磁界は互いに打ち消し合
う。この結果、実装スペースが小さくかつ低コストで、
しかも、コンデンサや回路基板の等価直列インダクタン
スが小さい実装構造を得ることができる。
【図面の簡単な説明】
【図１】本発明に係るコンデンサの実装構造の第１実施
形態を示す平面図。
【図２】図１に示したコンデンサの実装構造の断面図。
【図３】挿入損失特性を示すグラフ。
【図４】第１実施形態の変形例を示す平面図。
【図５】図４に示したコンデンサの実装構造の断面図。
【図６】本発明に係るコンデンサの実装構造の第２実施
形態を示す平面図。
【図７】図６に示したコンデンサの実装構造の模式断面
図。
【図８】図６に示したコンデンサの実装構造の電気等価
回路図。
【図９】挿入損失特性を示すグラフ。
【図１０】第２実施形態の変形例を示す模式断面図。
【図１１】第２実施形態の別の変形例を示す模式断面
図。
【図１２】他の実施形態を示す平面図。
【図１３】別の他の実施形態を示す模式断面図。
【図１４】さらに別の他の実施形態を示す模式断面図。
【図１５】従来のコンデンサの実装構造を示す平面図。
【符号の説明】
１Ａ，１Ｂ，１Ｃ…２端子コンデンサ ２ａ…第１外部端子 ２ｂ…第２外部端子 １１，１１Ａ，１１Ｂ…３端子コンデンサ １２…セラミック素体 １３…第１外部端子 １４…第２外部端子 １５ａ，１５ｂ，１５…第３外部端子 １６…貫通電極 １７，１７ａ，１７ｂ…内部電極 ３０…回路基板 ３１，３８，３９…ホット側導体パターン ３４ａ，３４ｂ，５８，５９ａ，５９ｂ，８１〜８５…
スルーホール ３５…共通スルーホール ４０，４１，７１，７２…ホット側接続ランド（ホット
側導体パターン） ５１…グランド側接続ランド ５５，７３，７４…ホット側導体パターン Ｇ１〜Ｇ３，Ｇ６〜Ｇ８，Ｇ…グランド側導体パターン Ｇ４，Ｇ５…グランド側接続ランド（グランド側導体パ
ターン） Ｇ９，Ｇ１０，Ｇ１２…グランド側接続ランド Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，Ｉｅ１，Ｉｅ２，Ｉｆ１，Ｉ
ｆ２，Ｉｈ，Ｉｉ…ノイズ電流

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 チップ素体と、前記チップ素体の両端面
    にそれぞれ設けられた第１外部端子および第２外部端子
    とを有する少なくとも二つの２端子コンデンサを、第１
    導体パターンと該第１導体パターンを間にして配置され
    た少なくとも二つの第２導体パターンとを有する回路基
    板に実装してなる２端子コンデンサの実装構造であっ
    て、 前記第１導体パターンに前記少なくとも二つの２端子コ
    ンデンサのそれぞれの第１外部端子を電気的に接続する
    とともに、前記二つの第２導体パターンのうちの一つに
    前記二つの２端子コンデンサの一方の２端子コンデンサ
    の第２外部端子を電気的に接続し、残る一つの第２導体
    パターンに他方の２端子コンデンサの第２外部端子を電
    気的に接続して、前記第１導体パターンに対して前記二
    つの２端子コンデンサを流れるノイズ電流の方向が互い
    に逆向き、もしくはベクトル和が０になるように、前記
    二つの２端子コンデンサを対置して実装したことを特徴
    とする２端子コンデンサの実装構造。
  2. 【請求項２】 グランド側導体パターンが、前記回路基
    板の内部および裏面の少なくともいずれか一方に設けら
    れており、前記回路基板の内部に設けられた電気的接続
    手段を介して、前記第１導体パターンおよび第２導体パ
    ターンのいずれか一方の導体パターンと、前記２端子コ
    ンデンサのグランド側外部端子とに電気的に接続され、
    前記グランド側導体パターンに流れるノイズ電流の方向
    と前記２端子コンデンサに流れるノイズ電流の方向とが
    互いに逆向き、もしくはベクトル和が０になるように、
    前記グランド側導体パターンが配置されていることを特
    徴とする請求項１に記載された２端子コンデンサの実装
    構造。
  3. 【請求項３】 チップ素体と、前記チップ素体の内部に
    設けられた貫通電極と、前記貫通電極に対向するように
    設けられた内部電極と、前記チップ素体の両端面にそれ
    ぞれ設けられ、前記貫通電極に電気的に接続された第１
    外部端子および第２外部端子と、前記チップ素体の側面
    に設けられ、前記内部電極に電気的に接続された第３外
    部端子とを有する３端子コンデンサを、ホット側導体パ
    ターンとグランド側導体パターンとを有する回路基板に
    実装してなる３端子コンデンサの実装構造であって、 前記３端子コンデンサは、前記第１外部端子および第２
    外部端子が前記ホット側導体パターンに電気的に接続さ
    れ、前記グランド側導体パターンは、前記回路基板の内
    部および裏面の少なくともいずれか一方に設けられてお
    り、前記回路基板の内部に設けられた電気的接続手段を
    介して、前記３端子コンデンサの第３外部端子と電気的
    に接続され、前記グランド側導体パターンに流れるノイ
    ズ電流の方向と前記３端子コンデンサに流れるノイズ電
    流の方向とが互いに逆向きになるように、前記３端子コ
    ンデンサを前記回路基板に実装するとともに、前記グラ
    ンド側導体パターンが配置されていることを特徴とする
    ３端子コンデンサの実装構造。
  4. 【請求項４】 チップ素体と、前記チップ素体の内部に
    設けられた貫通電極と、前記貫通電極に対向するように
    設けられた内部電極と、前記チップ素体の両端面にそれ
    ぞれ設けられ、前記貫通電極に電気的に接続された第１
    外部端子および第２外部端子と、前記チップ素体の側面
    に設けられ、前記内部電極に電気的に接続された第３外
    部端子とを有する３端子コンデンサを、ホット側導体パ
    ターンとグランド側導体パターンとを有する回路基板に
    実装してなる３端子コンデンサの実装構造であって、 前記３端子コンデンサは、前記第３外部端子が前記グラ
    ンド側導体パターンに電気的に接続され、前記ホット側
    導体パターンは、前記回路基板の内部および裏面の少な
    くともいずれか一方に設けられており、前記回路基板の
    内部に設けられた電気的接続手段を介して、前記３端子
    コンデンサの第１外部端子および第２外部端子と電気的
    に接続され、前記ホット側導体パターンに流れるノイズ
    電流の方向と前記３端子コンデンサに流れるノイズ電流
    の方向とが互いに逆向きになるように、前記３端子コン
    デンサを前記回路基板に実装するとともに、前記ホット
    側導体パターンが配置されていることを特徴とする３端
    子コンデンサの実装構造。
JP2002086346A 2002-03-26 2002-03-26 ３端子コンデンサの実装構造 Expired - Lifetime JP3948321B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002086346A JP3948321B2 (ja) 2002-03-26 2002-03-26 ３端子コンデンサの実装構造
US10/384,661 US6754064B2 (en) 2002-03-26 2003-03-11 Mounting structure for two-terminal capacitor and three-terminal capacitor
KR10-2003-0018131A KR100515818B1 (ko) 2002-03-26 2003-03-24 2단자 커패시터 및 3단자 커패시터의 실장구조
CNB031075274A CN1294601C (zh) 2002-03-26 2003-03-26 两端电容器以及三端电容器的安装结构
CNB2006101110540A CN100547706C (zh) 2002-03-26 2003-03-26 三端电容器的安装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086346A JP3948321B2 (ja) 2002-03-26 2002-03-26 ３端子コンデンサの実装構造

Publications (2)

Publication Number Publication Date
JP2003282348A true JP2003282348A (ja) 2003-10-03
JP3948321B2 JP3948321B2 (ja) 2007-07-25

Family

ID=28449303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086346A Expired - Lifetime JP3948321B2 (ja) 2002-03-26 2002-03-26 ３端子コンデンサの実装構造

Country Status (4)

Country Link
US (1) US6754064B2 (ja)
JP (1) JP3948321B2 (ja)
KR (1) KR100515818B1 (ja)
CN (2) CN1294601C (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135211A (ja) * 2007-11-29 2009-06-18 Tdk Corp 貫通コンデンサの実装構造
JP2009141217A (ja) * 2007-12-07 2009-06-25 Tdk Corp 貫通コンデンサの実装構造
JP2014187860A (ja) * 2013-02-21 2014-10-02 Denso Corp 電力変換装置
JP2015119519A (ja) * 2013-12-17 2015-06-25 株式会社デンソー 電力変換装置
JP2016208642A (ja) * 2015-04-21 2016-12-08 株式会社デンソー 電力変換装置
US9998084B2 (en) 2014-01-17 2018-06-12 Murata Manufacturing Co., Ltd. Noise filter
KR20180138242A (ko) * 2017-06-19 2018-12-31 삼성전자주식회사 반도체 패키지
US11889616B2 (en) 2021-03-09 2024-01-30 Mitsubishi Electric Corporation Circuit board

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361411A (zh) * 2006-01-20 2009-02-04 富士通株式会社 芯片部件的安装构造、安装方法以及电子装置
KR100910527B1 (ko) * 2007-09-28 2009-07-31 삼성전기주식회사 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법
US20110007488A1 (en) * 2009-07-07 2011-01-13 Chin-Wei Liu Power supply current circuit structure
US9091977B2 (en) * 2011-11-01 2015-07-28 Canon Kabushiki Kaisha Heater with insulated substrate having through holes and image heating apparatus including the heater
KR102086481B1 (ko) * 2014-04-16 2020-03-09 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
JPWO2016092833A1 (ja) * 2014-12-10 2017-08-17 日本電気株式会社 電子回路、及び、電子回路の実装方法
JP6583014B2 (ja) * 2016-01-22 2019-10-02 株式会社デンソー 半導体装置の製造方法
JP6784505B2 (ja) * 2016-04-14 2020-11-11 太陽誘電株式会社 コンデンサ実装構造
US11982693B2 (en) * 2018-10-11 2024-05-14 The University Of North Carolina At Charlotte Systems and methods to detect and measure the current mismatch among parallel semiconductor devices
CN109935947B (zh) * 2019-03-14 2023-11-10 深圳振华富电子有限公司 管状滤波器
CN111295046A (zh) * 2019-03-28 2020-06-16 展讯通信（上海）有限公司 移动终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138229U (ja) * 1983-03-03 1984-09-14 株式会社村田製作所 チツプ形貫通コンデンサ
JP2001023849A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd コンデンサを備える回路および配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563659A (en) * 1982-07-28 1986-01-07 Murata Manufacturing Co., Ltd. Noise filter
JPH07263281A (ja) * 1994-03-25 1995-10-13 Mitsubishi Materials Corp チップ型のｌｃ複合部品
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
KR0168961B1 (ko) * 1995-06-07 1999-03-20 이형도 포면실장 부품용 라인필터
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3494601B2 (ja) * 1999-10-12 2004-02-09 朝日松下電工株式会社 電源装置
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
US6418007B1 (en) * 2000-08-28 2002-07-09 Motorola, Inc. Trimmable chip stub
DE20118263U1 (de) * 2001-11-09 2002-12-19 Filtec Gmbh Kondensator-Körper

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138229U (ja) * 1983-03-03 1984-09-14 株式会社村田製作所 チツプ形貫通コンデンサ
JP2001023849A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd コンデンサを備える回路および配線基板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010876B1 (ko) 2007-11-29 2011-01-26 티디케이가부시기가이샤 관통 콘덴서의 설치 구조
JP2009135211A (ja) * 2007-11-29 2009-06-18 Tdk Corp 貫通コンデンサの実装構造
US7881040B2 (en) 2007-11-29 2011-02-01 Tdk Corporation Feedthrough capacitor mounted structure
JP4501996B2 (ja) * 2007-11-29 2010-07-14 Ｔｄｋ株式会社 貫通コンデンサの実装構造
US8031480B2 (en) 2007-12-07 2011-10-04 Tdk Corporation Structure for mounting feedthrough capacitors
JP4492690B2 (ja) * 2007-12-07 2010-06-30 Ｔｄｋ株式会社 貫通コンデンサの実装構造
JP2009141217A (ja) * 2007-12-07 2009-06-25 Tdk Corp 貫通コンデンサの実装構造
JP2014187860A (ja) * 2013-02-21 2014-10-02 Denso Corp 電力変換装置
JP2015119519A (ja) * 2013-12-17 2015-06-25 株式会社デンソー 電力変換装置
US9998084B2 (en) 2014-01-17 2018-06-12 Murata Manufacturing Co., Ltd. Noise filter
JP2016208642A (ja) * 2015-04-21 2016-12-08 株式会社デンソー 電力変換装置
KR20180138242A (ko) * 2017-06-19 2018-12-31 삼성전자주식회사 반도체 패키지
KR102494655B1 (ko) 2017-06-19 2023-02-03 삼성전자주식회사 반도체 패키지
US11889616B2 (en) 2021-03-09 2024-01-30 Mitsubishi Electric Corporation Circuit board

Also Published As

Publication number Publication date
JP3948321B2 (ja) 2007-07-25
CN1294601C (zh) 2007-01-10
CN100547706C (zh) 2009-10-07
KR100515818B1 (ko) 2005-09-21
US20040008470A1 (en) 2004-01-15
KR20030077399A (ko) 2003-10-01
CN1447358A (zh) 2003-10-08
US6754064B2 (en) 2004-06-22
CN1917102A (zh) 2007-02-21

Similar Documents

Publication Publication Date Title
JP2003282348A (ja) ２端子コンデンサおよび３端子コンデンサの実装構造
JP3127792B2 (ja) Ｌｃ共振器およびｌｃフィルタ
KR100364967B1 (ko) 적층 커패시터, 배선 기판, 및 고주파 회로
US6215647B1 (en) Multilayer capacitor
US6266229B1 (en) Multilayer capacitor
US6292350B1 (en) Multilayer capacitor
KR950011634B1 (ko) 적층형 다층구조의 복합전기부품
JP4983874B2 (ja) 積層コンデンサアレイの実装構造
US6266228B1 (en) Multilayer capacitor
JP4911036B2 (ja) 積層コンデンサおよびその実装構造
US6762654B1 (en) Delay line
US20020175002A1 (en) Laminated electronic component
JP4293561B2 (ja) 積層型貫通コンデンサアレイの実装構造
JP2002164245A (ja) 電子部品の実装構造
JP4085665B2 (ja) コンデンサの実装構造
JP3511569B2 (ja) 積層コンデンサ
JP3455096B2 (ja) ノイズフィルタ
JPH03151605A (ja) ノイズ対策用ネットワーク電子部品
JP2000151327A (ja) 積層型ノイズフィルタ
JPH0338813A (ja) Ｌｃ複合部品
JPS62247516A (ja) チツプ型ｌｃ複合部品
JPH11162740A (ja) 積層型ｌｃ複合部品
JPH07220927A (ja) インダクタおよびこれを用いた誘電体共振器
JPH11163657A (ja) 多連型ノイズフィルタ
JPH03201511A (ja) 平面インダクタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3948321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

EXPY Cancellation because of completion of term