JPS62247516A - チツプ型ｌｃ複合部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はチップ型ＬＣ複合部品に関し、たとえば、ノイ
ズフィルタとして用いるのに適したチップ型ｆ、ＩＣ複
合部品に関する。

（従来伎術） 従来のこの種のＬＣ複合部品、たとえば、ノイズフィル
タは、たとえば、第１６図に示す様に、誘電体基板１０
表裏面に形成された１吋のコンデンサ電極２，３の夫々
に、大略Ｕ字形状に形成された入出力リード線４および
アースリード線５を半田等により取り付け、前記入出力
リード線４０両脚部の夫々にフェライトビーズ６．７を
挿通してなるものである。８は、前記誘電ｆ＊基板１お
よびフェライトビーズ６．７の外周に、必要によυ形成
される絶縁性樹脂である。

この様な構成よシなる従来のＬＣ複合部品は、第５図に
示す様な等順回路を形成し、前記各リード線４．５を取
シ付は基板に設けた穴に挿通しＣ１この基板の裏面に形
成された導電パターンと半田等によシ接続して用いられ
る。

（発明が解決しようとする問題点） ところが、この様な構成よシなる従来のＬＣ複合部品は
、別体の誘電体基板１とフェライトビーズ６．７をリー
ド線４を用いて組み合わせ°Ｃなるものであるので、製
造が煩雑となるとともに、部品点数が増加しＣコストア
ップとなる。また、各リード線４，５を介して４１シ付
は基板等に取シ付けるものであるので、これらのリード
線４．５のうち、特にアースリード線５に発生する不要
なインダクタンス成分によつＣ優れたフィルタ特性が得
られないという不都合を有する。

本発明は、この様な点に鑑み〔なされたもので、製造が
容易で、部品点数が減少しＣコストダウンがＯｆｆ目と
なるとともに、優れたフィルタ特性を有するチップ型Ｌ
Ｃ複合部品を・提哄することを目的とするものである。

（問題点を解決するだめの手段つ 本発明のチップ型ＩＩＣ複合部品は、磁性体部と誘電体
部とからなる積層体の少なくとも一方の主表面側に前記
誘電体部を配・置するとともに、前記積層体の両端面に
夫々外部端子１匝を形成してなるチップ型ＬＣ複合部品
であって１前記積＋ｉ体の前記誘電体部が配（された側
の−し表面に形成された第１の容ｌ形成用’ｔｔｉと、
前記績４体内部に、間に前記誘電体部を挟んで前記第１
の容量形成用電極と対向する様に形成された第２の容量
形成用電極と、前記積層体の少なくとも前記磁性体部を
貫通し、前記第１および第２のいずれか一方の容盪形成
用１礪と前記積］一体の他方の主表面とを連通ずる第１
および第２のスルーホールと、少なくとも前記積層体の
他方の主表面および前記第１および第２のスルーホール
の夫々の内周面に形成され・Ｃ１その一端が前記夫々の
外部端子電極と、他端が、前記積層体の他方の主表面と
前記第１および第２のスルーホールを介し°Ｃ連通する
前記第１および第２のいずれか一方の容量形成用電極と
、夫々接続する第１および第２の接続鑞、１と、からな
ることを特徴とするものである。

（作　　用） 本儀明のチッグｆｉＩ、Ｃ複合部品は、積層体の磁性体
部をｊｔＪｌするスルーホールの内周面に形成された接
続電極にインダクタが形成されるとともに。

誘電体部を間に挾んで対向する第１および第２の！極間
に容量を形成し〔コンデンサが形成される。

従つ゛Ｃ，接続電極と前記第１または第２の容量形成用
電極とに二つＣ接続される両外部端子電極間に、インダ
クタとコンデンサが形成される。

（実施例） 以下に本発明の実施例を図面を参照し°Ｃ詳細に説明す
る。

第１図は、第１実施列のチップ型ＬＣ複合部品の表側斜
視図、ｇ２１ｆｆｌは、その裏側斜視図、第３図は、そ
の人−ＡＩ線断面図である。

これらの図において、２１は、Ｌ士社薔磁性体部２２と
誘電体部２５とからなる積層体である。

この様な積層体２１は、複数枚の、たとえば（ＮｉＺｎ
　）ｒｅ！０４を主成分とする磁性体グリーンシートを
積層しＣ磁性体部２２を形成するとともに、この磁性体
部２２の上面あるいは下面に複数枚へたとえばＢａＴｉ
Ｏｓを主成分とする誘電体グリーンシートを積層しＣ誘
電体部２３を形成した後、これらの磁性体部２２と誘電
体部２６を一体焼結し・でなるものである。２４．２５
は、この積層体２１０両端面に形成された、第１および
第２の外部端子電極である。

２６は、前記積層体２１の前記誘電体部２６が形成され
た側の、一方の主表面に形成された瀉１の容量形成用電
極である。２７は、前記積層体２１内部の前記誘電体部
２５の主表面に形成された第２の容量形成用′１極で、
間に前記誘電体部２３を挾んで前記第１の容量形成用電
極ｚ６と対向するとともに、たとえば、第４図に示す様
に、積層体２１０両側面に引き出されＣいる。２８．２
９は前記第１の容量形成用１玉２６の形成された部分を
含んで、前記積層体２１の両主表面間を貫通するスルー
ホールである。従つ〔、前記第１の容量形成用１玉２６
と前記積）１体２１の磁性体部２２が配電された側の他
方のし表面とが連通しＣいる。

３０．５１は、前記積ｌＪ体２１の磁性体部２２側の主
長面と前記スルーホール２８．２９の内周面に連続し〔
形成された第１および第２の接続電極で、その一端が夫
々前記第１および第２の外部端子成極２４．２５と、他
端が前記第１の容量形成用ｆ１４”ｌｌ、　２６と夫々
電気的に接続され′Ｃ（へる。

３２．３３は、前記積ｊ得体２１０両側面に前記第２の
容盪形成用？！ｌｔ橿２７と電気的に接続し”で形成さ
れた第１および第２のアース電極である。

この様な構成よシなるｙＪｃ１実施列のチップ型ＬＣ複
合部品は、第５図に示す様な等価回路を形成し、たとえ
ば、第６図に示す様に、−面側に入出カバターン４１．
４２およびアースパターン４５の形成された取り付は基
板４４に、前記第１および第２の外部端子電極２４．２
５を夫々前記人出カバターン４１．４２に、前記第１お
よび第２のアース電極５２．３３を前記アースパターン
４３ａ。

４３　電極Ｖｃ、夫々半田等（図示せず）にょシミ気的
に接続して取シ付けられる。この時、前記第１の容量形
成用電極２６は、各アースパターン４３ａ、４３ｂと電
気的に接続しないようにする。

この場合、前記入出カバターン４１を信号の入力側とす
ると、この入出カバターン４１から第１の外部端子電極
２４へと流れる信号は、第１の接続電極３０、＠１の容
量形成用電画２６、第２の接続電極５１、第２の外部端
子電極２５を介して入出カバターン４２へと流れる。同
時に、この信号に重畳した不要ノイズ成分は、前記スル
ーホール２８．２９の磁性体部２２を貫通しＣいる部分
に形成されるインダクタによシ減衰°されるとともに、
前記第１および第２の容量形成弔電＠２６゜２７間で形
成されるコンデンサにより“ｃ１前記アース電極３２．
３３を介して前記アースパターン４３へとアースされる
。この時、第１実施例のチップ型ＬＣ複合部品はノイズ
フィルタとし−Ｃ機能し°Ｃいる。

第７図は、第２実施例のチップ型ＬＣ複合部品の表側斜
視図、第８図は、その裏側斜視図、第９図は、そのＢ−
Ｂ’線断面図である。

なお、基本的な構成は、ｔＩｃ１図ないしｇ５図に示す
第１実施例のものと同様であるので、同一部材についで
は同一番号を用ｂＣその説明を省略し、相異点についＣ
のみ説明する。

すなわち、この第２実施例におい〔は、スルーホール２
８．２９は、第１０図に示す様な形状に形成された第２
の容量形成用電極２７と、積層体２１の磁性体部２２＃
の他方の主表面とを連通する様に形成され′Ｃいる。従
つＣ１第１および第２の接続電極３０．３１の他端は、
前記第２の容量形成用電画２７と電気的に接続しＣいる
。また、第１の容量形成弔電１は、たとえば、ＩＸ６図
に示す、アースパターン４３と半田等にょυ電気的に接
続されるアースｔｌｉとしＣも機能するので、別体の第
１および！２のアース電極３２．３３は設けない。この
ため、第２実施列においＣは、第１の容量形成用電極２
６を取シ付は基板等に形成されたアースパターンに半田
等によシ取υ付けＣ用いられる。

この第２実施例においＣは、スルーホール２８゜２９は
、積層体２１の両主表面間を貫通する様に形成しＣもよ
いが、その場合には、これらのスルーホール２８．２９
内周面に形成される第１および第２の接続電極３０．３
１と、第１の容量形成弔電・匝２６とが電気的に接続し
ない様にする。

第電極図は、第３実施例のチップ型ＬＣ複合部品の表側
斜視図、第１２図は、その裏側斜視図、第１３図は、そ
のＣ−Ｃ’ｍｆｒ面図である。

なお、基本的な構成は、第１図ないし第５図に示す第１
実施例のものと同様であるので、同一部材についＣは同
一番号を用いＣその説明を省略し、相異点についてのみ
説明する。

すなわち、これらの図においＣ１５１は、第１実施例に
おける誘電体部２５と同様の誘電体部で、第１実施例に
おける積層体２１の磁性体部２２側の他方の主表面上に
配電されＣ電極対の誘電体部２３．５１と、これらの間
に配・遺される磁性体部２２とからなる積層体５２を形
成しＣいる。この積層体５２は、第１実施列の積層体２
１と同様の手段によつＣ形成されＣいる。５３は、前記
積層体５２の一方の主表面に、５４．５５は、北方の主
表面に夫々形成された第１の容量形成用４．！である。

５６は、前記誘電体部５１を挾んで、前記第１の容量形
成用＠Ｊ、５５と対向する第２の容量形成用１極５７は
、前記誘電体部２５を挾んで、前記第１の容量形成用電
４５４．５５と共通し゛Ｃ対向する第２の容量形成用電
極で、夫々第４図に示す様な形状に形成され、前記積層
体５２の両開面に引き出されＣ、アース電ｉ５２．５５
と電気的に接続しＣいる。５８．５９は、前記第１の容
量形成用電極５４．５５の形成された部分を含んで、前
記積層体５２の両主表面間を貫通する第１および１ｌｃ
２のスルーホール、６０．６１は、夫々前記第１の容量
形成用１極５５および５４．５５の形成された部分を含
んで前記積層体５２の両主表面間を貫通する第３および
第４のスルーホールである。

６２．６５は、前記積ノ１体５２の第１の容量形成用１
甑５３の形成された主長面と前記第１および第２のスル
ーホール５８．５９内周面に形成された第１および第２
の接続１甑で、その一端が、前記積層体５２の両端面に
形成された第１および第２の外部端子１玉２４．２５と
、他端が前記８１ｇ１の容な形成用ｄ１．４５４．５５
と夫々接続しＣいる。

６４．６５は、前記第３および第４のスルーホール６０
．６１内周面に形成された＄３および第４の接続電画で
、夫々前記第１の容量形成用１極５５と第１の容量形成
用４［５４および５５とを１気的に接続しＣいる。

この様な構成よシなる第５実施例のチップ４ＬＣ複合部
品は、第１４図に示す鍼な等価回路を形成し、たとえば
、第１５図に示す様を（、プリント基板等の取ρ付は基
板４４上に形成された入出カバターン４１．４２に前記
第１および第２の外部端子ｄ（ｉ２４．２５を、前記取
υ付は基板４４上に形成されたアースパターン４３ａ、
４３　ｂに前記アース電極３２．３３を、夫々半田等（
１示せず）によシミ気的に接続し電極ｂ付けられる。こ
の時、前記第１の容量形成用電極５４．５５が前記各ア
ースパターン４３ａ、４３ｂと電気的に接続しないよう
にする。

この場合、前記入出カバターン４１を信号の入力側とす
ると、この入出カバターン４１から第１の外部端予電・
極２４へと流れる信号は、第１の接続１玉６２、第１の
容量形成用電＋！ｉ５４、第５の接続電・甑６４、第１
の容量形成用Ｉ！＠５３、第４の接続電・：翫６５、第
１の容量形成ｉ函５５、第２の接続電極６３、第２の外
部端子ａ極２５を介して入出カバターン４２へと流れる
。同時に、この信号に重畳した不要ノイズ成分は、前記
各スルーホール５８．５９．６０．６１の磁性体部２２
を貫通しＣいる部分に形成されるインダクタにより減衰
されるとともに、前記第１の容量形成用４１ｉ５３と前
記第２の８貴形成用ば極５６との間および、前記第１の
容盪形成用〆区蝋５４，５５と前記第２の容量形成用電
極５７との間で夫々形成されるコンデンサによつＣ１前
記アース電極３２．３３を介し゛Ｃ前記アースパターン
４３ａ、４３１）へとアースされる。この時、第３実施
例のチップ型ＬＣ複合部品はノイズフィルタとしＣ機能
しＣいる０なお、本発明のチップ型ＬＣ複合部品は、上
記各実施例のものに限定されるものではなく、要旨を変
更しない範囲で適宜変更し得ることは言うまでもない。

たとえば、各積層体２１および５２は、焼、債済電極′ のフエライトゾコック等からなる磁性体部２２と、焼結
済の誘電体シート等からなる誘電体部２６および５１と
を接着剤等によシ貼す合わせＣなるものであつＣもよい
。

また、各積層体２１および５２を、一本焼績によシ形成
する場合においＣ％磁性本シートおよび誘１体シートの
材質および数、形状等は任意である。

本発明のチップｍＴ−ｒ０４１合部品は、ノイズフィル
タに限定するものではない。

（発明の効４） 本発明のチップ型ＬＣ複合部品は、以上の、峠な構成に
したので、製造が容易で、部品点数が減少しＣコストダ
ウンが可能となるとともに、優れたフィルタ特性を有す
る等の優れた効果を奏する。

【図面の簡単な説明】

第１図は、第１実施例のチップ型ＬＣ複合部品の表側斜
視図、第２図は、その裏側斜視図、第３図は、そのＡ−
Ａ’線断面図、第４図は、その誘電本部の表側斜視図、
第５図は、その等両回略図、第６図は、その取シ付は状
態の一例を示す斜視図、第７図は、第２実施例のチップ
型ＬＣ４Ｉ合部品の表側斜視図、第８図は、その裏側針
視図、第９図は、そのＢ−Ｂ’線断面１、第１０図はそ
の誘電体部の表側斜視図、第電極図は、第３実施例のチ
ップ型ＬＣ複合部品の表側斜視図、４１２図は、その裏
側斜視図、第１３図は、そのＣ−Ｃ’線断面図、第１４
図は、その４両回路図、第１５図は、その取り付は状態
の一例を示す斜視図、第１６図は、従来のＬＣｄ合部品
の正面図である。 ２１．５２・・・・・・積層体、２２・・・・・・磁性
体部、２５゜５１・・・・・・誘電体部、２４．２５・
・・・・・外部端予電、甑、２６．５３，５４．５５・
・・・・第１の容量形成用１匝、２７．５６．５７・・
・・・・第２の容盪形成用Ｔｊｌ甑、２８゜５８・１・
・・・第１のスルーホール、２９．５９・・・・・・第
２のスルーホール、６０・・・・・・第１の接続′１甑
、５１・・・・・・第２の接続を甑、３２．５５・・・
・・・アース４甑、６０・・・・・・第６のスルーホー
ル、６１・・・・・・４４のスルーホール、６２・・・
・・・第３の接続１蝋、６４・・・・・・第４の接続を
甑。

Claims (1)

1. 【特許請求の範囲】 １、磁性体部と誘電体部とからなる積層体の少なくとも
   一方の主表面側に前記誘電体部を配電するとともに、前
   記積層体の両端面に夫々外部端子電極を形成してなるチ
   ップ型ＬＣ複合部品であって前記積層体の前記誘電体部
   が配電された側の主表面に形成された第１の容量形成用
   電極と、前記積層体内部に、間に前記誘電体部を挾んで
   前記第１の容量形成用電極と対向する様に形成された第
   ２の容量形成用電極と、 前記積層体の少なくとも前記磁性体部を貫通し、前記第
   １および第２のいずれか一方の容量形成用電極と前記積
   層体の他方の主表面とを連通する第１および第２のスル
   ーホールと、 少なくとも前記積層体の他方の主表面および前記第１お
   よび第２のスルーホールの夫々の内周面に形成されて、
   その一端が前記夫々の外部端子電極と、他端が前記積層
   体の他方の主表面と前記第１および第２のスルーホール
   を介して連通する前記第１および第２のいずれか一方の
   容量形成用電極と、夫々接続する第１および第２の接続
   電極と、からなることを特徴とするチップ型ＬＣ複合部
   品。