JP4046296B2

JP4046296B2 - 積層型電子部品

Info

Publication number: JP4046296B2
Application number: JP2006103697A
Authority: JP
Inventors: 正明富樫
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2006-04-05
Filing date: 2006-04-05
Publication date: 2008-02-13
Anticipated expiration: 2020-11-22
Also published as: JP2006222446A

Description

本発明は、より一層の低ＥＳＬ化を図るだけでなくＥＳＲを増加させて電源電圧の振動を抑制した積層型電子部品に係り、特にデカップリングコンデンサに好適なものである。

近年、デジタル電子機器に搭載されている中央処理装置（ＣＰＵ）に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になった為、図５に示すように、デカップリングコンデンサと呼ばれる積層セラミックコンデンサ１００が電源１０２に接続されるようになった。そして、負荷電流の過渡的な変動時にこの積層セラミックコンデンサ１００からＣＰＵ１０４に電流を供給して、電源電圧の変動を抑えるようにしている。

ここで、この従来のコンデンサの外観を図７に示すと共に内部構造を図８に示し、これらの図を基にして以下に従来の積層セラミックコンデンサ１００を説明する。つまり、静電容量が得られるように２つの内部電極１１４、１１６がセラミック素地を介して重なり合う構造とされている。

そして、この内部電極１１４は積層体１１２が有する４つの側面の内の何れかの側面に引き出されており、また、内部電極１１４が引き出される側面と対向する側面に内部電極１１６が引き出されている。さらに、内部電極１１４に接続される端子電極１１８及び、内部電極１１６に接続される端子電極１２０が、図７に示す積層セラミックコンデンサ１００の相互に対向する側面にそれぞれ設置されている。
特開平１１−１４４９９６号公報米国特許公報ＵＳＰ５８８０９２５号

しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、負荷電流は高速でより大きなものとなっており、図５に示す積層セラミックコンデンサ１００自身が有している等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）が、電源電圧の変動に大きく影響するようになった。

つまり、従来の積層セラミックコンデンサ１００ではＥＳＬが高いだけでなくＥＳＲが低いことから、図６に示す負荷電流ｉの変動に伴って、上記と同様に電源電圧Ｖの変動が大きくなり易かった。従って、静電容量を増加させつつＥＳＬを低減する為に、複数のコンデンサを並列した形で使用する傾向にあった。

具体的には、ＥＳＬを低減すべく多端子化した構造が採用され、この低ＥＳＬ化された多端子型コンデンサ１１０の外観を図９に示す。そして、この図を基にして以下に従来の多端子型コンデンサ１１０を説明する。

図９に示す多端子型コンデンサ１１０の本体部分は、直方体形状の積層体１１２により構成され、この積層体１１２を形成するセラミック素地によって静電容量が得られるようになっている。

この多端子型コンデンサ１１０の第１の内部構造としては図１０に示すものが考えられる。つまり、静電容量が得られるように４つの内部電極１１４と４つの内部電極１１６がセラミック素地を介して交互に重なり合う構造とされている。さらに、これらの内部電極１１４は、相互に位置をずらしつつ積層体１１２の側面にそれぞれ一つづつ引き出される引出部１１４Ａを有し、また、内部電極１１６は、引出部１１４Ａが引き出されたのと同じ側面にそれぞれ一つづつ引き出される引出部１１６Ａを有している。つまり、内部電極１１４、１１６が４つづつ相互に位置を異ならせて設けられているので、引出部１１４Ａ及び引出部１１６Ａはそれぞれ計４つづつ存在することになる。

他方、この多端子型コンデンサ１１０の第２の内部構造としては図１１に示すものが考えられる。つまり、静電容量が得られるように２つの内部電極１１４、１１６がセラミック素地を介して重なり合う構造とされている。さらに、この内部電極１１４は、積層体１１２が有する４つの側面の内の相互に対向する２つの側面にそれぞれ２つづつ引き出される引出部１１４Ａを有し、また、内部電極１１６は、引出部１１４Ａが引き出されたのと同じ２つの側面にそれぞれ２つづつ引き出される引出部１１６Ａを有している。つまり、第１の内部構造と同様に、引出部１１４Ａ及び引出部１１６Ａはそれぞれ計４つづつ存在することになる。

そして、これらの内部構造による例では、引出部１１４Ａ及び引出部１１６Ａに接続される端子電極１１８が、極性を交互に逆とされつつ図９に示す多端子型コンデンサ１１０の２つの側面１１２Ａにそれぞれ隣り合って、設置されている。

以上の結果として、隣り合う引出部１１４Ａ、１１６Ａの極性が異なるようになることから、端子電極１１８から流れ込む高周波電流によって発生する磁束が、これら隣り合う引出部１１４Ａ、１１６Ａ同士で互いに打ち消し合わされて、ＥＳＬが低減されるようになっている。尚、これらの多端子型積層コンデンサに関する技術を開示した公報として、特開平１１−１４４９９６号公報及び米国特許公報ＵＳＰ５８８０９２５号等が知られている。

しかし、複数のコンデンサを並列した形の図９から図１１に示す多端子型コンデンサ１１０であっても、引出部が複数存在するのに伴ってＥＳＲがさらに減少する結果、電源電圧の振動を十分に抑制できなかった。
本発明は上記事実を考慮し、より一層の低ＥＳＬ化を図るだけでなくＥＳＲを増加させて電源電圧の振動を抑制し得る積層型電子部品を提供することを目的とする。

請求項１による積層型電子部品は、誘電体層を積層して形成された誘電体素体と、
誘電体層で隔てられつつそれぞれ誘電体素体内に配置される少なくとも一対の内部電極と、
誘電体素体の側面に設けられて少なくとも一対の内部電極の何れかにそれぞれ接続される端子電極と、
を有した積層型電子部品であって、
これら内部電極にそれぞれ切込部が複数形成されるのに伴って、内部電極にこれら切込部をそれぞれ挟んで複数の流路部が形成され、
切込部を介して隣り合う流路部同士で相互に逆向きに電流が流れ得るように、隣り合う流路部同士が一部分で繋がる形とされ、
一側面内に端子電極を複数設けた側面を誘電体素体が相互に対向して二つ有すると共に、各内部電極が、誘電体素体のこれら二側面に向かってそれぞれ複数引き出される引出部を有し、
同一の側面内で隣り合う端子電極の極性が相互に異なる形で、引出部を介して相互に異なる内部電極に各端子電極が接続されることを特徴とする。

請求項１に係る積層型電子部品によれば、誘電体層を積層して形成された誘電体素体内に、誘電体層を介して隔てられつつ少なくとも一対の内部電極がそれぞれ配置されるだけでなく、一対の内部電極の何れかにそれぞれ接続される端子電極が誘電体素体の側面に設けられている。

また、これら少なくとも一対の内部電極にそれぞれ切込部が複数形成されるのに伴って、内部電極にこれら切込部をそれぞれ挟んで複数の流路部が形成されている。さらに、隣り合う流路部同士が一部分で繋がる形で、切込部を介して隣り合う流路部同士で相互に逆向きに電流が流れ得るようにされている。そして、上記少なくとも一対の内部電極が、例えば相互に対向しつつ並列に配置されるコンデンサの電極とされている。

他方、一側面内に端子電極を複数設けた側面を誘電体素体が相互に対向して二つ有するだけでなく、誘電体素体のこれら二側面に向かってそれぞれ複数引き出される引出部を各内部電極が有していて、同一の側面内で隣り合う端子電極の極性が相互に異なる形で、引出部を介して相互に異なる内部電極に各端子電極が接続されている。

つまり、本請求項に係る積層型電子部品の各切込部を挟んだ内部電極の部分は、例えば一端同士が繋がった構造の一対の流路部により構成されている。この為、この積層型電子部品への通電の際に、各切込部を挟んで位置するこれらの流路部間で電流が相互に逆方向に流れるようになる。これに伴って、内部電極に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層型電子部品自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンスが低減される。

さらに、一側面内に端子電極を複数設けた側面を誘電体素体が相互に対向して二つ有し、誘電体素体の同一の側面内で隣り合う端子電極の極性が相互に異なる形で、相互に異なる内部電極に各端子電極が前述の引出部を介して接続されているので、隣り合う端子電極の極性が相互に異なって交互に正負極に順次なる形で、電流が流される。この結果、二側面に向かってそれぞれ複数引き出される引出部でそれぞれ発生する磁束が相互に逆向きに引出部内に流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が一層確実に生じるようになる。

この一方、本請求項では、複数の内部電極にそれぞれ切込部が形成されて内部電極内の電流の流れる路である複数の流路部が細長く繋がることで、等価直列抵抗が増加する。
以上より、本請求項に係る積層型電子部品は、デカップリングコンデンサとして好適なように、より一層の低ＥＳＬ化が図られるだけでなくＥＳＲが増加されて、電源電圧の振動を抑制できるようになる。

請求項２に係る積層型電子部品によれば、請求項１の積層型電子部品と同様の構成の他に、内部電極が、誘電体層で隔てられつつそれぞれ誘電体素体内に配置される第１の内部電極から第４の内部電極までの４種類の内部電極からなり、第１の内部電極の引出部及び第２の内部電極の引出部が、相互に同一とされる二方向にそれぞれ引き出され、第３の内部電極の引出部及び第４の内部電極の引出部が、相互に同一とされる二方向であって、第１の内部電極の引出部及び第２の内部電極の引出部の引き出し方向と異なる方向に、それぞれ引き出されるという構成を有している。

従って、本請求項でも請求項１と同様に、等価直列インダクタンスが低減されると共に等価直列抵抗が増加するようになるだけでなく、本請求項では、例えば直方体である六面体形状とされる誘電体素体の４つの側面の全てに端子電極がそれぞれ複数づつ配置されて、省スペース化が図られることになる。

本発明によれば、より一層の低ＥＳＬ化を図るだけでなく、ＥＳＲを増加させて電源電圧の振動を抑制した積層型電子部品を提供することが可能となる。

以下、本発明に係る積層型電子部品の実施の形態を図面に基づき説明する。
本発明の第１の実施の形態に係る積層型電子部品であるアレイ型の多端子型積層コンデンサ１０を図１及び図２に示す。これらの図に示すように、セラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、多端子型積層コンデンサ１０が構成されている。

この誘電体素体１２内の所定の高さ位置には、面状の第１の内部電極５２が配置されており、誘電体素体１２内において誘電体層とされるセラミック層１２Ａを隔てた第１の内部電極５２の下方には、同じく面状の第２の内部電極５４が配置されている。

この為、これら第１の内部電極５２及び第２の内部電極５４が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。そして、これら第１の内部電極５２及び第２の内部電極５４の中心は、誘電体素体１２の中心とほぼ同位置に配置されており、また、第１の内部電極５２及び第２の内部電極５４までの縦横寸法は、対応する誘電体素体１２の辺の長さより小さくされている。

以上より、本実施の形態では、図２に示すように第１の内部電極５２及び第２の内部電極５４の２枚の内部電極を有しているが、この内の第１の内部電極５２の手前側及び奥側からそれぞれ誘電体素体１２の側面１２Ｂに向かって電極が２箇所づつ引き出されることで、第１の内部電極５２に４つの引出部５２Ａが形成されている。

また、第２の内部電極５４の手前側及び奥側からそれぞれ誘電体素体１２の側面１２Ｂに向かって電極が２箇所づつ引き出されることで、第２の内部電極５４に４つの引出部５４Ａが形成されている。但し、これら第２の内部電極５４の引出部５４Ａは、第１の内部電極５２の引出部５２Ａと等間隔に配置されているものの、引出し位置がずれていて、同一側面に向かって引き出される引出部同士は相互に重ならずに位置している。

そして、図１に示すように、誘電体素体１２の手前側及び奥側の側面１２Ｂには、第１の内部電極５２の４つの引出部５２Ａにそれぞれ接続される４つの端子電極５６及び、第２の内部電極５４の４つの引出部５４Ａにそれぞれ接続される４つの端子電極５８が、それぞれ配置されている。従って、これら端子電極５６、５８は、誘電体素体１２の同一の側面１２Ｂ内に複数設けられているものの、同一の側面１２Ｂ内で隣り合う端子電極５６、５８同士が相互に異なる内部電極に接続されることになる。

以上より、本実施の形態では、多端子型積層コンデンサ１０の手前側の側面１２Ｂに端子電極５６、５８がそれぞれ配置され、奥側の側面１２Ｂにも同様に端子電極５６、５８がそれぞれ配置されることで、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の２つの側面１２Ｂに端子電極５６、５８がそれぞれ配置されることになる。

そして、各内部電極５２、５４がコンデンサの電極となるように、側面１２Ｂに配置された端子電極５６、５８の内の一つおきの端子電極５６が例えばＣＰＵの電極に接続されると共に、一つおきの端子電極５８が例えば接地側に接続されるようになっていて、これら隣り合う端子電極５６、５８同士が相互に逆の極性で使用される形となっている。

この一方、これら第１の内部電極５２及び第２の内部電極５４には、切込部３９がそれぞれ形成されているが、本実施の形態では、一つの内部電極に切込部３９が複数である３つづつそれぞれ手前側と奥側との間で延びるように設けられ、これに伴って流路部４０が４つ形成されている。

次に、本実施の形態に係る多端子型積層コンデンサ１０の作用を説明する。
セラミック等の誘電体層を積層して形成された誘電体素体１２内に、セラミック層１２Ａを介して隔てられつつ一対とされる２枚の内部電極５２、５４がそれぞれ配置されており、これら２枚の内部電極５２、５４が、相互に対向しつつ並列に配置されるコンデンサの電極とされる。

また、これら２枚の内部電極５２、５４がそれぞれ切込部３９を複数である３つずつ有していて、これに伴い、各切込部３９を挟んだ内部電極５２、５４内のそれぞれの部分が、複数である４つの流路部４０を構成している。さらに、切込部３９を介して隣り合う流路部４０同士が、一部分とされる相互の端部間を繋げた形とされて、この切込部３９を介して隣り合う流路部４０同士で、相互に逆向きに電流が流れ得るようにされている。

他方、一側面１２Ｂ内に端子電極５６、５８をそれぞれ複数ずつ設けた側面１２Ｂを誘電体素体１２が相互に対向して二つ有していて、これら端子電極５６、５８が、一対の内部電極５２、５４の何れかにそれぞれ接続されている。

すなわち、誘電体素体１２のこれら二側面１２Ｂに向かって各側面にそれぞれ複数である二つずつ引き出される引出部５２Ａ、５４Ａを各内部電極５２、５４が有していて、同一の側面１２Ｂ内で隣り合う端子電極５６と端子電極５８の極性が相互に異なる形で、引出部５２Ａ、５４Ａを介して相互に異なる内部電極５２、５４に各端子電極５６、５８が接続されている。具体的には、各引出部５２Ａを介して第１の内部電極５２に各端子電極５６が接続されると共に、各引出部５４Ａを介して第２の内部電極５４に各端子電極５８が接続される構造とされた構造になっている。

以上より、本実施の形態に係る多端子型積層コンデンサ１０の各切込部３９を挟んだ内部電極５２、５４の部分は、一端同士が繋がった構造の一対の流路部４０により構成される形で、４つの流路部４０が繋がっている。この為、この多端子型積層コンデンサ１０への通電の際に、切込部３９を挟んで位置するこれら各流路部４０間で電流が相互に逆方向に流れるようになる。これに伴って、内部電極５２、５４に流れる高周波電流により発生する磁束が互いに打ち消し合わされるように相殺されて、多端子型積層コンデンサ１０自体が持つ寄生インダクタンスが少なくなることで、等価直列インダクタンスが低減されることになる。

この一方、本実施の形態では、誘電体素体１２の二つの側面１２Ｂ内でそれぞれ隣り合う端子電極５６、５８の極性が相互に異なる形で、相互に異なる内部電極５２、５４に引出部５２Ａ、５４Ａを介して各端子電極５６、５８が接続されている。この為、本実施の形態に係る多端子型積層コンデンサ１０への通電の際に、隣り合う端子電極５６、５８の極性が相互に異なって交互に正負極に順次なるように、電流が流される。

この結果、二側面１２Ｂに向かってそれぞれ複数引き出される引出部５２Ａ、５４Ａでそれぞれ発生する磁束が相互に逆向きに引出部５２Ａ、５４Ａ内に流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が一層確実に生じるようになる。

他方、本実施の形態では、内部電極５２、５４にそれぞれ切込部３９が形成されて内部電極５２、５４内の電流の流れる路である複数の流路部４０が細長く繋がることで、等価直列抵抗が増加する。
以上より、本実施の形態に係る多端子型積層コンデンサ１０は、デカップリングコンデンサとして好適なように、より一層の低ＥＳＬ化が図られるだけでなくＥＳＲが増加されて、電源電圧の振動を抑制できるようになった。

次に、本発明に係る積層型電子部品の第２の実施の形態を図３及び図４に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図４に示すように本実施の形態では、上から順に第１の内部電極６２、第２の内部電極６４、第３の内部電極６６及び第４の内部電極６８の４枚の内部電極を有しているが、この内の第１の内部電極６２の左右からそれぞれ誘電体素体１２の側面１２Ｃに向かって電極が２箇所づつ引き出されることで、第１の内部電極６２に４つの引出部６２Ａが形成されている。また、第２の内部電極６４の左右からそれぞれ誘電体素体１２の側面１２Ｃに向かって電極が２箇所づつ引き出されることで、第２の内部電極６４に４つの引出部６４Ａが形成されている。

但し、これら第２の内部電極６４の引出部６４Ａは、第１の内部電極６２の引出部６２Ａと等間隔に配置されているが、引出し位置がずれていて、同一側面に向かって引き出される引出部６２Ａ、６４Ａ同士は第１の実施の形態と同様に相互に重ならずに位置している。

そして、図３に示すように、誘電体素体１２の左右の側面１２Ｃには、第１の内部電極６２の引出部６２Ａに接続される端子電極７２及び、第２の内部電極６４の引出部６４Ａに接続される端子電極７４が、それぞれ配置されている。従って、これら端子電極７２、７４は、誘電体素体１２の同一の側面１２Ｃ内に複数設けられているものの、同一の側面１２Ｃ内で隣り合う端子電極７２、７４同士が相互に異なる内部電極６２、６４に接続されることになる。

この一方、これら第１の内部電極６２及び第２の内部電極６４にも切込部３９が形成されているが、本実施の形態では、一つの内部電極に切込部３９が複数である３つづつそれぞれ左右方向に延びるように設けられ、これに伴って流路部４０が４つ形成されている。

さらに、第３の内部電極６６及び第４の内部電極６８は、第１の実施の形態の第１の内部電極５２及び第２の内部電極５４と同様の構造になっていて、図３に示すように第３の内部電極６６が引出部６６Ａを介して端子電極７６と接続されると共に、第４の内部電極６８が引出部６８Ａを介して端子電極７８と接続されている。従って、本実施の形態では、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃの全てに端子電極７２、７４、７６、７８がそれぞれ４個づつ配置されて、省スペース化が図られることになる。

以上より、本実施の形態も第１の実施の形態と同様に等価直列インダクタンスが低減される等の作用を奏する。さらに、一つの内部電極に切込部３９が３つ設けられるのに伴って流路部４０が４つ形成されることになると共に、誘電体素体１２の同一の側面１２Ｂ、１２Ｃ内で隣り合う端子電極同士が相互に異なる内部電極に接続されている。この為、磁束を相殺する効果が高まり、等価直列インダクタンスを低減する効果が一層増大すると共に、等価直列抵抗が増加する効果が一層増大するようになる。

次に、実施の形態に係る多端子型積層コンデンサ１０と他のコンデンサとの間での等価直列インダクタンス値を比較する試験を行った結果を下記に示す。
尚、ここで比較される他のコンデンサとして、低ＥＳＬ化された多端子型積層コンデンサである図１０に内部構造を示す第１の従来例のコンデンサ及び図１１に内部構造を示す第２の従来例のコンデンサを試験した。これに対して、実施の形態に係る多端子型積層コンデンサ１０として、第１の実施の形態のものを試験した。尚、試験に用いた各コンデンサは３２１６タイプで静電容量が１μＦとされるものである。ここで３２１６タイプとは、縦が３．２ｍｍで横が１．６ｍｍの大きさのものを言う。

この試験の結果、第１の従来例の等価直列インダクタンスは１１２ｐＨであり、第２の従来例の等価直列インダクタンスは１０５ｐＨであった。これに対して、第１の実施の形態に係る多端子型積層コンデンサ１０の等価直列インダクタンスは８３ｐＨであった。つまり、実施の形態の多端子型積層コンデンサ１０の等価直列インダクタンスが従来例のコンデンサに比較して明らかに小さくなったことが確認された。

尚、上記実施の形態に係る多端子型積層コンデンサ１０は、２枚或いは４枚の内部電極を有する構造とされているものの、内部電極の枚数はこれらの枚数に限定されず、さらに多くの枚数としても良い。また、切込部の数も上記実施の形態で説明したものに限定されず、例えば２個或いは４個以上の数としても良い。

本発明の第１の実施の形態に係る多端子型積層コンデンサを示す斜視図である。第１の実施の形態の多端子型積層コンデンサの分解斜視図である。本発明の第２の実施の形態に係る多端子型積層コンデンサを示す斜視図である。第２の実施の形態の多端子型積層コンデンサの分解斜視図である。従来例の積層セラミックコンデンサを採用した回路図である。従来例の積層セラミックコンデンサを採用した回路における負荷電流と電源電圧との関係を表すグラフを示した図である。従来例の積層セラミックコンデンサを示す斜視図である。従来例の積層セラミックコンデンサの分解斜視図である。従来例の多端子型積層コンデンサを示す斜視図である。第１の従来例の多端子型積層コンデンサの分解斜視図である。第２の従来例の多端子型積層コンデンサの分解斜視図である。

符号の説明

１０多端子型積層コンデンサ
１２誘電体素体
１２Ａセラミック層
５２、５４、６２、６４、６６、６８内部電極
５６、５８、７２、７４、７６、７８端子電極
３９切込部
４０流路部

Claims

誘電体層を積層して形成された誘電体素体と、
誘電体層で隔てられつつそれぞれ誘電体素体内に配置される少なくとも一対の内部電極と、
誘電体素体の側面に設けられて少なくとも一対の内部電極の何れかにそれぞれ接続される端子電極と、
を有した積層型電子部品であって、
これら内部電極にそれぞれ切込部が複数形成されるのに伴って、内部電極にこれら切込部をそれぞれ挟んで複数の流路部が形成され、
切込部を介して隣り合う流路部同士で相互に逆向きに電流が流れ得るように、隣り合う流路部同士が一部分で繋がる形とされ、
一側面内に端子電極を複数設けた側面を誘電体素体が相互に対向して二つ有すると共に、各内部電極が、誘電体素体のこれら二側面に向かってそれぞれ複数引き出される引出部を有し、
同一の側面内で隣り合う端子電極の極性が相互に異なる形で、引出部を介して相互に異なる内部電極に各端子電極が接続されることを特徴とする積層型電子部品。
内部電極が、誘電体層で隔てられつつそれぞれ誘電体素体内に配置される第１の内部電極から第４の内部電極までの４種類の内部電極からなり、
第１の内部電極の引出部及び第２の内部電極の引出部が、相互に同一とされる二方向にそれぞれ引き出され、
第３の内部電極の引出部及び第４の内部電極の引出部が、相互に同一とされる二方向であって、第１の内部電極の引出部及び第２の内部電極の引出部の引き出し方向と異なる方向に、それぞれ引き出されることを特徴とする請求項１記載の積層型電子部品。