CN1289443A - 具有用于中断异常电流的薄膜电极的叠层式电子器件 - Google Patents

具有用于中断异常电流的薄膜电极的叠层式电子器件 Download PDF

Info

Publication number
CN1289443A
CN1289443A CN99802610A CN99802610A CN1289443A CN 1289443 A CN1289443 A CN 1289443A CN 99802610 A CN99802610 A CN 99802610A CN 99802610 A CN99802610 A CN 99802610A CN 1289443 A CN1289443 A CN 1289443A
Authority
CN
China
Prior art keywords
electrode
stacked
electronic device
type electronic
membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99802610A
Other languages
English (en)
Inventor
西宫幸雄
相泽周二
伊藤伸二
鞍野正行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
NEC Tokin Hyogo Ltd
Original Assignee
Tokin Corp
Tokin Ceramics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp, Tokin Ceramics Corp filed Critical Tokin Corp
Publication of CN1289443A publication Critical patent/CN1289443A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14Protection against electric or thermal overload
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • H10N30/878Conductive materials the principal material being non-metallic, e.g. oxide or carbon based

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种具有熔断功能的叠层式电容器,用于中断异常电流,其中,相同极性的内电极叠置于陶瓷基体中并且通过引出电极引出至陶瓷基体的外表面。引出电极具有在陶瓷基体的外表面中暴露的端面。用于熔断功能的薄膜电极形成于外表面上,以覆盖引出电极的端面并且被连接至形成于陶瓷基体上的外电极。薄膜电极是由金属粉末和/或金属有机化合物浆料制备的。浆料可以包含玻璃形成元素的粉末。

Description

具有用于中断异常电流的薄膜电极的叠层式电子器件
技术领域
本发明涉及叠层式电子器件,诸如叠层式陶瓷电容器、叠层式压电陶瓷致动器(actuator)等,这类电子器件具有一个陶瓷基体,陶瓷基体带有多个内电极和一个外电极,外电极形成在陶瓷基体上并且作为引线端子连接至内电极,更具体地讲,本发明涉及具有用于中断异常电流的熔断元件的这类叠层式电子器件。
背景技术
一种典型的叠层式电子器件是陶瓷电容器,它包括一个陶瓷材料制成的陶瓷基体,陶瓷基体带有第一和第二组内电极以及形成在陶瓷基体上不同位置处的第一和第二外电极。第一组内电极和第二组内电极交替设置在陶瓷基体中并且相互间由陶瓷材料隔开。第一和第二组内电极连接至第一和第二外电极。第一和第二外电极用作引线端子,用于将电容器连接至外部电路。
在以下的描述中,常常将第一组内电极和第二组内电极分别称为第一内电极和第二内电极。
在制造陶瓷电容器时,通过丝网印刷方法,分别在陶瓷坯片上形成第一和第二内电极。随后,具有第一内电极的坯片和具有第二内电极的坯片交替地叠置,从而形成一个陶瓷基体。陶瓷基体被焙烧或烘烤,形成具有第一和第二内电极的硬的陶瓷基体。然后,在陶瓷基体上形成外电极。
在叠层式电容器中,当相邻的第一和第二内电极因任何故障而短路时,例如因陶瓷基体中存在的针孔,异常电流会在第一和第二内电极之间通过短路的内电极流动,从而导致外部电路以及电容器本身的损坏。这是一个严重的问题。
叠层式压电陶瓷致动器具有与上述的电容器相似的结构。陶瓷材料是压电材料,并且在相邻的第一和第二内电极之间极化。叠层式压电陶瓷致动器也具有相似的问题。
总体上讲,具有一个陶瓷基体并且陶瓷基体带有连接至一个外电极的多个内电极的电子器件也都会遇到相似的问题。
为了解决这个问题,JP-A 63-305506(参考文献Ⅰ)公开了在每个内电极中靠近于外电极形成一个窄的部分的技术方案。窄的部分被称为熔断电极。熔断电极能够被流过其中的异常电流产生的焦耳热熔化并产生破裂。
不过,这里存在另外一个问题:焦耳热可能导致陶瓷基体本身破裂。
JP-A 3-1514(参考文献Ⅱ)公开了采用线状熔断元件连接内电极和外(external)电极的技术方案。一个外部(outer)电极形成在陶瓷基体的外表面上并且连接至内电极。外部电极通过线状熔断元件连接至外电极。
线状熔断元件在陶瓷基体的外表面上延伸是容易出故障的。另外,当仅仅一对相邻的内电极短路时,熔断元件就破裂。这意味着电容器不能再用了。
发明目的
因此,本发明的一个目的是要提供一种叠层式陶瓷电子器件,它具有多个内电极,多个内电极连接至一个外电极,并且它具有熔断功能,用于防止异常电流,其中,通过这种熔断功能,只是有异常电流流过的那些内电极从内电极和外电极之间的连接结构中被去除或分开,而在陶瓷基体中不会导致任何破裂,因此该器件仍可以工作,同时维持其电子特性。
本发明的另一目的是要提供一种表面贴装型的带有熔断功能的叠层式陶瓷电子器件。
本发明的再一目的是要提供一种具有提高的等效串联电阻的带有熔断功能的叠层式电子器件。
发明公开
根据本发明获得了一种叠层式电子器件,它包括:
一个陶瓷基体,它由陶瓷材料制成,具有包括侧表面的外表面;
一组内电极,它们设置在陶瓷基体中并且相互间由陶瓷材料隔开,内电极相互平行地延伸,内电极具有其独立的引出电极,引出电极从内电极延伸至其在侧表面中暴露的端面;
一个外电极,它安装在陶瓷基体上,用于连接至外部电路;
一个薄膜电极,它连接至外电极,薄膜电极淀积于侧表面上并且共同地覆盖着各独立引出电极的端面,从而被直接连接至引出电极。
由于从外电极到一个特定内电极流动的异常电流产生的热量,薄膜元件至少局部熔断,从而中断流入这个特定内电极的异常电流。
根据一个方面,薄膜电极包括金属材料,金属材料的熔点低于内电极的熔点。
在一个实施例中,薄膜电极具有0.5-50微米(μm)的厚度。每个引出电极具有50-800微米(μm)的宽度。
在一个例子中,薄膜元件的金属材料可以采用从下列材料组中选择的金属或合金:Ag、Pd、Cu、Ni、Sn、Zn、Bi、Pb和Cd。
在一个优选实施例中,薄膜电极是通过将电极金属浆料涂敷在侧表面上并进行烘烤形成的薄膜。
优选的方案是,电极金属浆料为包含电极金属粉末和用于在其中悬浮粉末的载体溶剂的金属粉末浆料。
更优选的方案是,金属粉末浆料还包含从下列玻璃形成成分中选择的至少一种:SiO2、Al2O3和B2O3
另一种方案是,电极金属浆料为金属有机化合物浆料,它包含金属有机化合物/有机金属化合物的树脂酸盐和用于在其中溶解树脂酸盐的有机溶剂。金属有机化合物/有机金属化合物的树脂酸盐包括金属有机化合物/有机金属化合物和混入金属有机化合物/有机金属化合物中的树脂。
金属有机化合物优选包含以下至少一种玻璃形成元素:Si、Al和B。
电极金属浆料可以是一种混合浆料,它包括一种金属粉末浆料和一种与金属粉末浆料混合的金属有机化合物浆料。优选方案是,金属粉末浆料还包含下列至少一种玻璃形成成分:SiO2、Al2O3和B2O3,或者金属有机化合物可以包含以下至少一种玻璃形成元素:Si、Al和B。
在根据本发明的叠层式电子器件的一个实施例中,外电极覆盖薄膜电极。外电极和薄膜电极可以由相同材料制备。
另一种方案是,外电极和薄膜电极由在它们之间形成的一个空心空间相互隔开,或者可以在外电极和薄膜电极之间部分地夹置一个绝缘玻璃层。
在另一实施例中,外电极形成在外表面上的与薄膜电极总体不同的位置处。
在此实施例中,外电极和薄膜电极设置在外表面上的分开的位置处,并且在外表面上的分开的位置之间淀积有一个连接电极,连接电极连接外电极和薄膜电极。
另一种方案是,外电极和薄膜电极相互间局部稍微重叠。薄膜电极由一保护性玻璃层覆盖。保护性玻璃层的熔点低于薄膜电极的熔点,但高于用于将外电极焊接至外部电路的焊接温度。
在如上所述的本发明的叠层式电子器件中,侧表面、内电极组、引出电极、外电极和薄膜电极分别为第一侧表面、第一组内电极、第一引出电极、第一外电极和第一薄膜电极。该电子器件还可以包括设置在陶瓷基体中的第二组内电极和形成于陶瓷基体上的第二外电极,第二组内电极具有其独立的第二引出电极,第二引出电极具有在外表面中在与第一引出电极和第一外电极分开的位置处暴露的端部,第二外电极与第一引出电极和第一外电极分开。但各第二外电极共同地电连接至第二组内电极。
该叠层式电子器件还可以包括连接至第二外电极的第二薄膜电极。第二薄膜电极淀积于外表面上并且共同地覆盖各独立的第二引出电极的端部,从而被直接连接至第二引出电极。由于从第二外电极到第二组内电极中一个特定内电极流动的异常电流产生的热量,第二薄膜电极至少局部熔断,从而中断流入第二组内电极中这个特定内电极的异常电流。
外表面可以包括第一侧表面和位于第一侧表面两端的两个相反的端面,并且第一和第二外电极形成在第一和第二端面上。
第二引出电极暴露于第一侧表面中。第二引出电极和第二外电极之间的距离与第一引出电极和第一外电极之间的距离相同。
另一种方案是,外表面还包括第二侧表面,第二侧表面位于第一侧表面的相反侧以及第一和第二端面之间。第二引出电极暴露于第二侧表面中。
另外,可以在相互反向的第二和第一侧表面上并且在与第一和第二薄膜电极相反的位置处分别设置第一和第二虚设(dummy)薄膜电极。
根据本发明的叠层式电子器件的一个例子是叠层式电容器,其中,第一组内电极中的每一个内电极和第二组内电极中的每一个内电极交替地设置在陶瓷基体中。
根据本发明的叠层式电子器件的另一个例子是压电陶瓷致动器,其中,第一组内电极中的每一个内电极和第二组内电极中的每一个内电极交替地设置在陶瓷基体中,并且陶瓷基体沿叠置方向上在相邻电极之间是极化的。
附图简述
图1是显示内电极和薄膜电极之间的连接的立体图,用于描绘本发明的叠层式陶瓷电容器中的熔断功能;
图2是根据本发明的一个实施例的叠层式电容器的立体图;
图3是图2的电容器中的带有内电极的陶瓷基体处于预装配状态的立体图,用于显示内部结构;
图4是图3的陶瓷基体装配后的立体图;
图5是图2的叠层式电容器的一种改进形式的立体图;
图6是一个曲线图,它显示出破裂电流随内电极的引出电极的宽度变化的测试数据,内电极连接至薄膜电极,后者用于图2所示叠层式电容器中的熔断;
图7是一个曲线图,它显示出破裂时间随破裂电流变化的测试数据;
图8是根据另一实施例的叠层式电容器的立体图;
图9是图8的叠层式电容器中的陶瓷基体的立体图,此图与图3相似;
图10A-10E显示出在具有薄膜电极的陶瓷基体上形成外电极的不同步骤;
图11是具有按图10A-10E的步骤形成的外电极的叠层式陶瓷电容器的局部剖视图;
图12是根据另一实施例的叠层式电容器的立体图,
图13是沿图12中的线ⅩⅢ-ⅩⅢ截取的剖视图;
图14是图12和13的电容器中的陶瓷基体的立体图,此图与图3相似;
图15是从图14的状态装配后的陶瓷基体的立体图;
图16是一个内电极的测试件的立体图,此测试件用于在两个外电极之间形成短路;
图17是根据另一实施例的叠层式电容器的剖视图;
图18是图17的电容器中的陶瓷基体的立体图,此图与图3相似;
图19是从图18的状态装配后的陶瓷基体的立体图;
图20是图17的电容器的一种改进形式的剖视图;
图21是根据另一实施例的叠层式电容器的立体图;
图22是图21的电容器中的陶瓷基体的立体图,此图与图3相似;
图23是从图22的状态装配后的陶瓷基体的立体图;
图24是图22中第一内电极的一种改进形式的立体图;
图25是根据另一实施例的叠层式电容器的立体图;
图26是图25的电容器中的陶瓷基体的立体图,此图与图3相似;
图27是从图26的状态装配后的陶瓷基体的立体图;以及
图28显示出图21和图25的叠层式电容器的频率-阻抗特性,并且与没有熔断功能的公知叠层式电容器作了比较。
实施本发明的最佳方式
参照图1,下面将首先描述本发明的叠层式陶瓷电子器件的熔断功能。如此图中所示,一个内电极30具有一个引出电极30a,引出电极30a从内电极30延伸至一个陶瓷基体的一侧,陶瓷基体没有示出但将在后面进行说明。引出电极30a的由虚线示出的一个端面将与一个薄膜电极40的一个表面接触和连接,如阴影线所示。薄膜电极40的连接至引出电极30a的部分以符号40a示出。
当异常电流流过引出电极30a和连接部分40a之间的连接区域时,连接部分40a会熔化,以致于内电极30和薄膜电极40之间的连接被破坏。由此,异常电流中断。
使薄膜电极40的连接部分40a熔化或破裂的电流将被称为“破裂电流”,这个电流是由引出电极30a的宽度、薄膜电极40的材料厚度决定的。这些参数要根据被中断的异常电流的值进行适当的选择,应当考虑的是,内电极40通常设计成具有1-2微米的厚度。
引出电极30a的宽度优选50-800微米。如果它小于50微米,不能充分地建立内电极与一个外电极的电连接。如果它大于800微米,就会产生异常电流不能被中断的问题。
薄膜电极40的厚度优选0.5-50微米。如果它大于50微米,破裂电流会变高,例如10安培或更高。如果它小于0.5微米,就难以选择比较高的破裂电流值。另外,电容器最终会具有增大的等效串联电阻(ESR)。
为了获得例如几毫欧(mΩ)至100毫欧的ESR值,这个值大致等于没有熔断元件的公知叠层式陶瓷电容器的ESR值,引出电极30a的宽度和薄膜电极40的厚度优选300-800微米和2-50微米。另一方面,为了获得例如100毫欧至1欧的较高ESR值,引出电极30a的宽度和薄膜电极40的厚度优选100-300微米和0.5-2微米。
采用通过以下方式形成电极的方法可以容易地控制薄膜电极40的厚度:涂敷金属粉末浆料并随后烘烤所涂敷的浆料。
不过,对于厚度控制而言,更优选的方法是采用金属有机化合物浆料替代金属粉末浆料或者与之联用。
通常,内电极30是由Ni、Ni合金、Pd或Ag-Pd合金制备的。内电极是由上述的丝网印刷方法形成的。在陶瓷基体被烘烤之后,内电极的厚度通常为1-2微米。薄膜电极40可以是由Ag、Pd、Cu、Ni、Sn、Zn、B、Pb、Cd或从这些金属中选择的金属的合金制备的。
当采用Ag-Pd合金作为内电极30时,为了形成薄膜电极40,优选涂敷Ag粉末浆料并对其进行烘烤。当采用70%Ag-30%Pd(按重量计)作为内电极40时,采用80%Ag-20%Pd作为薄膜电极40。另一方面,当采用Ni、Ni合金或Pd作为内电极30时,为了形成薄膜电极40,可以涂敷Cu粉末浆料并对其进行烘烤。由此,薄膜电极40的熔点低于内电极30的熔点,于是,当异常电流流过时,薄膜电极先于内电极被熔化。
参照图2-4,下面将对根据一个实施例的叠层式陶瓷电容器进行说明。如图2中所示,该电容器包括:一个矩形的陶瓷基体50,它具有相反的第一和第二侧表面50A和50B以及相反的端部;第一和第二薄膜电极401和402,它们分别淀积在第一和第二侧表面50A和50B上;以及第一和第二外电极601和602,它们淀积在陶瓷基体50的相反的端部上。第一和第二薄膜电极401和402与第一和第二外电极601和602部分重叠并连接。该电容器的尺寸为例如3.2mm×1.6mm×1.6mm-5.7mm×5.0mm×5.0mm。
参照图3,分别采用第一内电极30(仅示出了301和302)和第二内电极32(仅示出了321和322)制备多个陶瓷坯片521-52n。
将复合钙钛矿化合物粉末的绝缘粉末与粘结剂材料在有机溶剂中混合,以形成陶瓷浆料,并且采用刮刀方法由陶瓷浆料形成陶瓷坯片。每个陶瓷坯片具有30微米的厚度并且呈矩形。通过在陶瓷坯片上丝网印刷70%Ag-30%Pd浆料,在陶瓷坯片上分别形成第一和第二内电极30和32。
第一和第二内电极30和32具有第一引出电极30a(仅示出了301a和302a)和第二引出电极32a(仅示出了321a),第一引出电极30a和第二引出电极32a延伸至陶瓷坯片的相反侧。每个第一和第二引出电极30a和32a均被调整为具有500微米的宽度。
具有第一内电极30的陶瓷坯片52(仅示出了522和524)与具有第二内电极32的陶瓷坯片52(仅示出了521和523)交替地叠置在顶部陶瓷坯片541和底部陶瓷坯片542之间,形成一个陶瓷坯基体。对陶瓷坯基体进行焙烧、烘烤或烧结,以形成如图4中所示的陶瓷基体50。陶瓷基体50具有第一引出电极30a和第二引出电极32a,第一引出电极30a从第一内电极延伸至陶瓷基体50的第一侧表面50A,第二引出电极32a从第二内电极延伸至陶瓷基体50的第二侧表面50B。由此,第一和第二引出电极30a和32a分别在第一和第二侧表面50A和50B中在其端部是暴露的。
随后,通过涂敷和烘烤Ag浆料,在相反的第一和第二端部50C和50D上形成第一和第二外电极601和602。每个第一和第二外电极601和602都形成为从第一和第二端面50C和50D延伸至顶部、底部以及第一和第二侧表面50A和50B,如图2中所示。
从第一外电极601到第一引出电极30a的距离被确定为等于从第二外电极602到第二引出电极32a的距离。
然后,通过在第一和第二侧表面50A和50B上涂敷Ag浆料并进行烘烤,形成第一和第二薄膜电极401和402,第一和第二薄膜电极401和402分别覆盖第一和第二引出电极30a和32a并且部分地覆盖第一和第二外电极601和602。涂敷是通过丝网印刷实现的。
由此就制成了图2中所示的电容器。
薄膜电极401和402可以优选包含一种玻璃形成成分,诸如SiO2、Al2O3或B2O3,这是通过将玻璃形成成分混合到金属浆料中实现的。当电容器的第一和第二外电极焊接至诸如印刷电路板之类的外部电路时,这样形成的薄膜电极可以防止热焊。
除了金属粉末的浆料之外,还可以采用金属有机化合物浆料来形成第一和第二薄膜电极401和402。金属有机化合物浆料包括金属有机化合物和均可以溶解(有机金属)盐的有机溶剂及树脂。金属有机化合物包括有机金属成分和溶解它的有机溶剂。有机金属盐中的金属与金属粉末浆料中的金属相同。
金属有机化合物可以优选包含Si、Al和B中的至少一种玻璃形成元素,以防止薄膜电极被焊接。
参照图5,通过在陶瓷基体50的第二和第一侧表面50B和50A上分别设置第一和第二虚设薄膜电极403和404,对图2的电容器进行了改进。第一和第二虚设薄膜电极403和404分别与第一和第二薄膜电极401和402对称地设置。第一和第二虚设薄膜电极403和404连接至第一和第二外电极601和602,但不连接至内电极。虽然从电学角度讲第一和第二虚设薄膜电极403和404没有太多意义,但采用虚设电极使电容器容易制造,因为不需要为形成薄膜电极401和402而调整陶瓷基体50的方向。
采用Ag粉末浆料制备了图2的电容器的样品,这些样品具有厚度不同的熔断电极40。引出电极30a和32a的宽度为固定值500微米。
采用金属有机化合物浆料制备了另一些样品,其中形成了5微米厚的电极40,但这些样品的引出电极30a和32a具有不同的宽度。
采用按1∶1的比例混合的Ag粉末浆料和金属有机化合物浆料的混合物还制备了其它一些样品,其中形成了5微米厚的薄膜电极40。引出电极30a和32a的宽度为500微米。
对于全部样品,测量了破裂电流、破裂时间、电容和ESR。测量数据显示在表1中。
表1
Figure 9980261000151
○:好 ×:不好
为了进行比较,制备了一个公知的叠层式陶瓷电容器并进行了测量,该电容器不具有薄膜电极但与上述样品具有相同的结构和相同的各部分尺寸。在表1中,那些样品的电容和ESR是由相对于公知电容器的变化率表示的。
图6显示出引出电极30a的宽度和破裂电流之间的关系。
从测量结果可以看出,样品2-6、9-11、13和14具有好的特性。因此,薄膜电极40的厚度优选0.5-50微米,而引出电极30a和32a的宽度优选50-800微米。
图7显示出对于分别采用80Ag-20Pd粉末浆料(曲线A)和Ag-Pd有机金属(80Ag-20Pd)盐浆料(曲线B)形成的薄膜电极40时,破裂电流和破裂时间之间的关系。从此结果可以看出,在破裂时间方面,采用有机金属化合物浆料优于采用金属粉末浆料。
参照图8和9,其中示出了一种叠层式陶瓷电容器,除了第一引出电极30a和第二引出电极32a形成在同一侧表面50A上之外,这个电容器与图2-4中所示的电容器是相似的。相似的部分以与图2-4中相同的参考数字示出,并且不再详细描述。
虽然已经结合图2和图8的实施例描述了在形成薄膜电极30和32之前形成外电极60的情况,但也可以在形成薄膜电极30和32之后形成外电极60。
参照图10A-10E,将多个陶瓷基体50承载于一个承载部件70上,如图10A中所示,同时,准备一个工作台72,即采用一个压浆刀76在工作台72的上表面上涂敷一层浆料74,例如有机金属浆料,如图10B中所示。使承载部件70移动,将陶瓷基体50的一端推至浆料层74上,如图10C中所示。结果,附着的浆料74覆盖了陶瓷基体50的下端面和下部两侧表面。此后,将承载部件70传送到另一工作台76,这个工作台具有一个没有浆料的平坦的表面,如图10D中所示。将陶瓷基体50推至工作台76的平坦表面上,随后使其横向移动,如图10D中所示。由此,从陶瓷基体50的下端面去除了浆料74,但在陶瓷基体50的下部两侧表面仍附着有浆料74。在使浆料74固化之后,对陶瓷基体50的另一端进行相似的操作。由此,在陶瓷基体50上形成了薄膜电极401和402以及虚设薄膜电极403和404。然后,在陶瓷基体的相反端形成外电极601和602,并且随后进行烘烤,从而制成了电容器,如图11中所示。
参照图12-15,其中示出了根据另一实施例的一种电容器,除了第一内电极30和第二内电极32具有两个相反方向的引出电极30a、30b、32a和32b以及薄膜电极与外电极一起形成为一体之外,这个实施例与图2和图8a的实施例是相似的。相似的部分以相同的参考数字示出,并且不再详细描述。
正如图14中清楚地示出的,第一内电极30形成于一个坯片522上,并且具有两个引出电极30a和30b,这两个引出电极在坯片的一端附近延伸至坯片的相反侧。第二内电极32也形成于另一坯片521上,并且具有两个引出电极32a和32b,这两个引出电极在坯片的另一端附近延伸至坯片的相反侧。具有第一内电极30和第二内电极32的多个坯片(仅示出了两个坯片521和522)交替地重叠设置,从而形成如图15中所示的陶瓷基体50。在此实施例中,没有电极的坯片544和545被夹置在相邻的具有电极的坯片之间,用以调整电容。不过,如果不必要的话,没有电极的那些坯片544和545也可以省去,如图3中所示。另外,图中未示出顶部和底部坯片(图3中的541和542),但这些坯片是要使用的。
参照图15,在第一端50C附近,引出电极30a和30b分别在陶瓷基体50的第一和第二侧表面50A和50B中是暴露的。在第二端50D附近,引出电极32a和32b分别在陶瓷基体50的第二和第一侧表面50B和50A中也是暴露的。
随后,采用上述的用于形成薄膜电极的浆料,分别在第一和第二端50C和50D附近的部分上形成第一和第二外电极801和802,如图12和13中所示。为了防止当电容器安装在印刷电路板的外电路上时外电极801和802被焊接,所采用的金属粉末浆料应当包含玻璃形成成分,诸如SiO2、Al2O3或B2O3。同时,所采用的金属有机化合物浆料也应当包含诸如玻璃形成元素Si、Al或B。
第一内电极801的形成于陶瓷基体50之第一和第二侧表面50A和50B上的部分801a和801b分别覆盖并连接至引出电极30a和30b,并且起到用于中断异常电流的薄膜电极40的作用。另一方面,第二内电极802的形成于陶瓷基体50之第二和第一侧表面50B和50A上的部分802a和802b分别覆盖并连接至引出电极32a和32b,并且起到用于中断异常电流的薄膜电极40的作用。
参照图16,为了确认薄膜电极的熔断功能,制作了一个测试件100。该测试件100包括一个陶瓷坯片56和一个形成于陶瓷坯片56上的内电极33。内电极33具有两个相反方向的引出电极33a和33b以及另两个相反方向的引出电极33c和33d,引出电极33a和33b在坯片56一端附近延伸至其各相反侧,引出电极33c和33d在坯片56的另一端附近延伸至其各相反侧。
该测试件100与具有第一和第二内电极的多个坯片521和522(参见图14)叠置在一起,形成如图15中所示的但包括测试件的陶瓷基体50。随后,形成如图12和13中所示的外电极801和802。由此,两个引出电极33a和33b连接至外电极801,而另外两个引出电极33c和33d连接至第二外电极802。因此,第一和第二外电极801和802通过测试件100短路。这种模拟试验就好象相邻的第一和第二内电极发生短路一样。
在外电极801和802间跨接一个DC(直流)电源,使外电极801和802之间流过一个DC电流。当DC电流增大到3安时,它迅速变为零。此后,不可能再使电流流过电容器。采用LCR测量仪测量电容器的电容、介电损耗和绝缘电阻。结果确认它们都具有正常值。这意味着:电流被中断,测试件100的内电极33与外电极的连接被断开。
参照图17-19,其中示出了根据另一实施例的一种电容器,除了引出电极30a和32a不在侧表面50A和50B中暴露而是分别在端面50C和50D中暴露之外,这个实施例与图2的实施例也是相似的。因此,薄膜电极401和402也分别形成在端面50C和50D上。外电极601和602分别形成在薄膜电极401和402上,但在薄膜电极和外电极401-601、402和602之间分别具有局部空心空间621和622。空心空间621和622允许薄膜电极被异常电流熔化并用来接纳熔化的金属。
参照图20,此图示出了图17-19的电容器的改进,其中内电极30和32具有相反方向的引出电极,这些引出电极引出至陶瓷基体50的相反端50C和50D。内电极30的相反方向的引出电极之一和内电极32的相反方向的引出电极之一分别在端面50C和50D上由绝缘物58覆盖。
参照图21-23,其中示出了根据另一实施例的一种电容器,除了第二内电极32的引出电极32a和32b分别在陶瓷基体50的侧表面50A和50B中并且在陶瓷基体50的相反端50C和50D之间的中间位置处引出之外,这种电容器与图12-15的电容器也是相似的。同时,第一内电极30没有引出电板,但其一端在陶瓷基体50之一端50C中的30e处是暴露的,如图22和23中所示。
外电极601和602分别形成在相反端50C和50D的部分上。因此,外电极601直接连接至第一内电极30,如图21中所示。薄膜电极401和402形成在陶瓷基体50之侧表面50A和50B上的其中引出电极32a和32b暴露的位置处。另外,连接电极421和422也分别形成在侧表面50A和50B上,用以将薄膜电极401和402与外电极602相连接。由此,第二内电极通过薄膜电极401和402以及连接电极421和422连接至外电极602,如图21中所示。
连接电极421和422可以由与薄膜电极401和402相同的浆料制备,或者由与薄膜电极401和402不同的浆料制备。
参照图24,此图示出了第二内电极的改进,这种改进的第二内电极仅仅具有引出电极32a,没有形成另一引出电极(图22中的32b)。因此,图21中的薄膜电极402和连接电极422可以省去,但也可以用作虚设电极。
参照图25-27,其中所示的电容器是图2的电容器的改进。相似的部分以相同的参考数字示出。第一和第二内电极30和32的引出电极30a和32a在陶瓷基体50的侧表面50A和50B中并且在陶瓷基体50之相反端50C和50D之间的中间位置处是暴露的。因此,薄膜电极401和402也形成在侧表面50A和50B上的中间位置处,并且连接电极423和424分别形成在侧表面50A和50B上。连接电极423和424分别将薄膜电极401和402与形成在陶瓷基体50之相反端上的外电极601和602相连接。
制备了图21-23和图25-27所示电容器的两个样品(例1和例2)。形成的引出电极30a、30b、32a和32b具有400微米的宽度,并且薄膜电极401和402是通过涂敷包含SiO2-B2O3玻璃粉末的Ag粉末浆料并进行烘烤制备的,烘烤后的厚度为5微米。连接电极423和424是通过涂敷Ag粉末浆料并进行烘烤制备的。
对样品的阻抗-频率特性进行了测量。测量结果显示在图28中。为便于比较,此图还示出了具有相同尺寸和相同电容量但不具有用于熔断功能的薄膜电极的公知电容器的阻抗-频率特性。
在图28中,ESR对应于特性曲线下部的阻抗。可以看出,根据本发明的例1和例2具有与公知电容器大致相同的ESR,虽然前者稍高于后者。
在上述的实施例中,虽然仅采用了一种陶瓷材料,但应当指出的是,已有技术中公知的各种陶瓷材料都可以用于本发明。
虽然已就叠层式陶瓷电容器的实施例对本发明进行了描述,但本领域的普通技术人员将能理解,本发明还可以应用于其它叠层式陶瓷电子器件,诸如叠层式陶瓷致动器、变阻器等。
工业适用性
根据本发明,可以获得具有熔断功能的叠层式电子器件,这种电子器件尺寸小,结构简单,制造容易,并且成本低。

Claims (29)

1.一种叠层式电子器件,包括:
一个陶瓷基体,它由陶瓷材料制成,具有包括侧表面的外表面;
一组内电极,它们设置在所述陶瓷基体中、相互平行地延伸并且由所述陶瓷材料隔开,所述内电极具有其独立的引出电极,引出电极从内电极延伸至在所述侧表面中暴露出的相应端部;
一个外电极,它安装在所述陶瓷基体上,用于连接至外部电路;
一个薄膜电极,它连接至所述外电极,所述薄膜电极被淀积于所述侧表面上并且共同地覆盖所述各独立的引出电极的端面,从而被直接连接至所述引出电极。
2.根据权利要求1的叠层式电子器件,其特征在于,所述薄膜电极包括金属材料,金属材料的熔点低于所述内电极的熔点。
3.根据权利要求1或2的叠层式电子器件,其特征在于,所述薄膜电极具有0.5-50微米(μm)的厚度。
4.根据权利要求1-3中任一权利要求的叠层式电子器件,其特征在于,每个所述引出电极具有50-800微米(μm)的宽度。
5.根据权利要求1-4中任一权利要求的叠层式电子器件,其特征在于,所述金属材料为从下列材料组中选择的至少一种:Ag、Pd、Cu、Ni、Sn、Zn、Bi和Cd。
6.根据权利要求1-5中任一权利要求的叠层式电子器件,其特征在于,所述薄膜电极是通过将电极金属浆料涂敷在所述侧表面上并进行烘烤形成的薄膜。
7.根据权利要求6的叠层式电子器件,其特征在于,所述电极金属浆料是包含电极金属粉末和用于在其中悬浮所述粉末的载体溶剂的金属粉末浆料。
8.根据权利要求7的叠层式电子器件,其特征在于,所述金属粉末浆料还包含下列至少一种玻璃形成成分:SiO2、Al2O3或B2O3
9.根据权利要求6的叠层式电子器件,其特征在于,所述电极金属浆料是金属有机化合物浆料,它包含金属有机化合物/有机金属化合物的树脂酸盐和用于在其中溶解树脂酸盐的有机溶剂,所述金属有机化合物/有机金属化合物的树脂酸盐包括金属有机化合物/有机金属化合物和添加至该金属有机化合物/有机金属化合物中的树脂。
10.根据权利要求9的叠层式电子器件,其特征在于,所述金属有机化合物/有机金属化合物包含以下至少一种玻璃形成元素:Si、Al和B。
11.根据权利要求6的叠层式电子器件,其特征在于,所述电极金属浆料是一种混合浆料,它包括一种金属粉末浆料和一种与所述金属粉末浆料混合的金属有机化合物浆料,所述金属粉末浆料包含电极金属粉末和用于在其中悬浮所述粉末的载体溶剂,所述金属有机化合物浆料包含金属有机化合物/有机金属化合物的树脂酸盐和用于在其中溶解树脂酸盐的有机溶剂,所述金属有机化合物/有机金属化合物的树脂酸盐包括金属有机化合物/有机金属化合物和添加至该金属有机化合物/有机金属化合物中的树脂。
12.根据权利要求11的叠层式电子器件,其特征在于,所述金属粉末浆料还包含下列至少一种玻璃形成成分:SiO2、Al2O3和B2O3
13.根据权利要求11的叠层式电子器件,其特征在于,所述金属有机化合物包含以下至少一种玻璃形成元素:Si、Al和B。
14.根据权利要求1-13中任一权利要求的叠层式电子器件,其特征在于,所述外电极覆盖所述薄膜电极。
15.根据权利要求14的叠层式电子器件,其特征在于,所述外电极和所述薄膜电极是由相同材料制备的。
16.根据权利要求14的叠层式电子器件,其特征在于,所述外电极和所述薄膜电极由在它们之间形成的一个空心空间相互隔开。
17.根据权利要求14的叠层式电子器件,还包括一个绝缘玻璃层,所述绝缘玻璃层被部分地夹置在所述外电极和所述薄膜电极之间。
18.根据权利要求1-13中任一权利要求的叠层式电子器件,其特征在于,所述外电极形成在所述外表面上的与所述薄膜电极总体不同的位置处。
19.根据权利要求18的叠层式电子器件,其特征在于,所述外电极和所述薄膜电极设置在所述外表面上的分开的位置处,并且在所述外表面上的所述分开的位置之间淀积有一个连接电极,所述连接电极连接所述外电极和所述薄膜电极。
20.根据权利要求18的叠层式电子器件,其特征在于,所述外电极和所述薄膜电极相互间局部地稍微重叠。
21.根据权利要求20的叠层式电子器件,其特征在于,所述薄膜电极由一保护性玻璃层覆盖,所述保护性玻璃层的熔点低于所述薄膜电极的熔点,但高于用于将所述外电极焊接至所述外部电路的焊接温度。
22.根据权利要求1-21中任一权利要求的叠层式电子器件,其特征在于,所述侧表面、所述内电极组、所述引出电极、所述外电极和所述薄膜电极分别为第一侧表面、第一组内电极、第一引出电极、第一外电极和第一薄膜电极,该电子器件还包括设置在所述陶瓷基体中的第二组内电极和形成于所述陶瓷基体上的第二外电极,所述第二组内电极具有其独立的第二引出电极,所述第二引出电极具有在所述外表面中在与所述第一引出电极和所述第一外电极分开的位置处暴露的延伸端部,所述第二外电极与所述第一引出电极和所述第一外电极分开,但所述第二外电极共同地电连接至所述第二组内电极。
23.根据权利要求22的叠层式电子器件,还包括连接至所述第二外电极的第二薄膜电极,所述第二薄膜电极淀积于所述外表面上并且共同地覆盖所述独立的第二引出电极的端面,从而被直接连接至所述第二引出电极。
24.根据权利要求23的叠层式电子器件,其特征在于,所述外表面包括所述第一侧表面和位于所述第一侧表面两端的两个相反的端面,并且所述第一和第二外电极形成在所述第一和第二端面上。
25.根据权利要求24的叠层式电子器件,其特征在于,所述第二引出电极暴露于所述第一侧表面中,并且所述第二引出电极和所述第二外电极之间的距离与所述第一引出电极和所述第一外电极之间的距离相同。
26.根据权利要求24的叠层式电子器件,其特征在于,所述外表面还包括第二侧表面,所述第二侧表面位于所述第一侧表面的相反侧并且位于所述第一和第二端面之间,并且所述第二引出电极暴露于所述第二侧表面中。
27.根据权利要求26的叠层式电子器件,还包括第一和第二虚设薄膜电极,所述第一和第二虚设薄膜电极分别设置在相反方向的所述第二和第一侧表面上,并且处在与所述第一和第二薄膜电极相反的位置处。
28.根据权利要求22-27中任一权利要求的叠层式电子器件,其特征在于,该电子器件是一个叠层式电容器,所述第一组内电极中的每一个内电极和所述第二组内电极中的每一个内电极交替地设置在所述陶瓷基体中。
29.根据权利要求22-27中任一权利要求的叠层式电子器件,其特征在于,该电子器件是一个压电陶瓷致动器,所述第一组内电极中的每一个内电极和所述第二组内电极中的每一个内电极交替地设置在所述陶瓷基体中,并且所述陶瓷基体沿叠置方向上在相邻电极之间是极化的。
CN99802610A 1998-12-03 1999-12-03 具有用于中断异常电流的薄膜电极的叠层式电子器件 Pending CN1289443A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP344337/1998 1998-12-03
JP34433798 1998-12-03
JP34539998 1998-12-04
JP345399/1998 1998-12-04
JP171086/1999 1999-06-17
JP17108699 1999-06-17

Publications (1)

Publication Number Publication Date
CN1289443A true CN1289443A (zh) 2001-03-28

Family

ID=27323427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99802610A Pending CN1289443A (zh) 1998-12-03 1999-12-03 具有用于中断异常电流的薄膜电极的叠层式电子器件

Country Status (6)

Country Link
US (1) US6577486B1 (zh)
JP (1) JP2002531939A (zh)
CN (1) CN1289443A (zh)
DE (1) DE19982793T1 (zh)
TW (1) TW457501B (zh)
WO (1) WO2000033334A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356816C (zh) * 2002-12-27 2007-12-19 株式会社村田制作所 压电隔膜和使用压电隔膜的压电电声变换器
CN104240945A (zh) * 2013-06-14 2014-12-24 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411012B2 (en) * 1999-12-08 2002-06-25 Tdk Corporation Multilayer piezoelectric element and method of producing the same
JP3794292B2 (ja) * 2001-07-03 2006-07-05 株式会社村田製作所 圧電型電気音響変換器およびその製造方法
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7180718B2 (en) * 2003-01-31 2007-02-20 X2Y Attenuators, Llc Shielded energy conditioner
JP4097268B2 (ja) * 2004-02-26 2008-06-11 Tdk株式会社 積層コンデンサ
DE102006025955B4 (de) * 2005-06-09 2010-09-30 Epcos Ag Piezoelektrischer Aktor mit Isolationsabsicherung
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7164573B1 (en) * 2005-08-31 2007-01-16 Kemet Electronic Corporation High ESR or fused ceramic chip capacitor
US8717777B2 (en) * 2005-11-17 2014-05-06 Avx Corporation Electrolytic capacitor with a thin film fuse
DE102007004874A1 (de) * 2006-10-02 2008-04-03 Robert Bosch Gmbh Piezoaktor, bestehend aus übereinander gestapelten, elektrisch kontaktierten Piezoelementen
US7532457B2 (en) * 2007-01-15 2009-05-12 Avx Corporation Fused electrolytic capacitor assembly
US8154376B2 (en) * 2007-09-17 2012-04-10 Littelfuse, Inc. Fuses with slotted fuse bodies
JP4687757B2 (ja) * 2008-07-22 2011-05-25 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5880648B2 (ja) * 2010-09-06 2016-03-09 株式会社村田製作所 電子部品
JP5810706B2 (ja) * 2010-09-06 2015-11-11 株式会社村田製作所 電子部品
JP2012059911A (ja) * 2010-09-09 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
CN103460315B (zh) * 2011-03-28 2016-12-14 株式会社村田制作所 电子部件
JP5810956B2 (ja) * 2012-02-13 2015-11-11 株式会社村田製作所 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP6263849B2 (ja) * 2013-03-25 2018-01-24 株式会社村田製作所 積層セラミックコンデンサ
KR101489816B1 (ko) * 2013-07-22 2015-02-04 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102076151B1 (ko) * 2013-08-26 2020-02-11 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9877393B2 (en) * 2013-12-24 2018-01-23 Kyocera Corporation Laminated electronic component and laminated electronic component mounting structure
JP6160572B2 (ja) 2014-07-24 2017-07-12 株式会社村田製作所 コンデンサ素子およびその製造方法
JP6672786B2 (ja) * 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
KR102467337B1 (ko) * 2020-05-22 2022-11-14 최항 금속필러가 포함된 유리페이스트를 이용한 단락저항기제조와 단락신뢰성

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136206B (en) 1983-03-02 1986-10-08 Standard Telephones Cables Ltd Fused ceramic capacitor
US4680670A (en) * 1986-09-29 1987-07-14 Avx Corporation Fail safe ceramic capacitor
JPS63305506A (ja) 1987-06-06 1988-12-13 Murata Mfg Co Ltd 積層形コンデンサ
JPH0267707A (ja) * 1988-09-01 1990-03-07 Nec Corp 積層セラミックコンデンサおよびその製造方法
JPH0831393B2 (ja) 1989-05-29 1996-03-27 株式会社村田製作所 ヒューズ付積層セラミックコンデンサ
JPH08148029A (ja) * 1994-11-24 1996-06-07 Murata Mfg Co Ltd 導電性ペースト及び該導電性ペーストを用いて形成された電子部品の外部電極
JPH08180731A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
JPH11329073A (ja) * 1998-05-19 1999-11-30 Murata Mfg Co Ltd 導電ペースト及びそれを用いたセラミック電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356816C (zh) * 2002-12-27 2007-12-19 株式会社村田制作所 压电隔膜和使用压电隔膜的压电电声变换器
CN104240945A (zh) * 2013-06-14 2014-12-24 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板

Also Published As

Publication number Publication date
WO2000033334A1 (en) 2000-06-08
JP2002531939A (ja) 2002-09-24
DE19982793T1 (de) 2001-03-22
US6577486B1 (en) 2003-06-10
TW457501B (en) 2001-10-01

Similar Documents

Publication Publication Date Title
CN1289443A (zh) 具有用于中断异常电流的薄膜电极的叠层式电子器件
CN1172871C (zh) 玻璃-陶瓷组合物,陶瓷电子部件和制造多层陶瓷电子部件的方法
CN102394174B (zh) 陶瓷电子部件
TWI425536B (zh) A method of manufacturing a ceramic electronic component and a ceramic electronic part
US7813104B2 (en) Ceramic element
CN1723514A (zh) 具有外部电极的电子部件
US5963416A (en) Electronic device with outer electrodes and a circuit module having the electronic device
CN1898813A (zh) 厚膜电极和多层陶瓷电子器件
JP3497840B2 (ja) ガラスコーティング膜を有するチップバリスタの製造方法
CN115050576A (zh) 陶瓷电子部件
JP4431052B2 (ja) 抵抗器の製造方法
US20210166854A1 (en) Coil component
CN103889144A (zh) 陶瓷基板及其制造方法
CN103889146B (zh) 陶瓷基板及其制造方法
CN102969102B (zh) 片状压敏电阻
JP2010223849A (ja) プローブカード用配線基板およびこれを用いたプローブカード
TWI396206B (zh) Laminated Chip Rheostat
CN1404354A (zh) 电子元件组装检查方法
JP2000100653A (ja) チップ型積層電子部品
CN1799112A (zh) 电镀端头
JP7196831B2 (ja) 積層コイル部品
JP4715000B2 (ja) チップ型電子部品の製造方法
US6738251B2 (en) Conductive pattern incorporated in a multilayered substrate, multilayered substrate incorporating a conductive pattern, and a method of fabricating a multilayered substrate
JP3686687B2 (ja) 低温焼成セラミック回路基板
JPH06224556A (ja) 低温焼成多層基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Sendai City, Miyagi Prefecture, Japan

Applicant after: NEC Tokin Corp.

Co-applicant after: NEC Tokin Ceramics Co., Ltd.

Address before: Sendai City, Miyagi Prefecture, Japan

Applicant before: NEC Tokin Corp.

Co-applicant before: Tokin Ceramics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication