CN110880471A - 陶瓷基板及静电卡盘 - Google Patents

陶瓷基板及静电卡盘 Download PDF

Info

Publication number
CN110880471A
CN110880471A CN201910837265.XA CN201910837265A CN110880471A CN 110880471 A CN110880471 A CN 110880471A CN 201910837265 A CN201910837265 A CN 201910837265A CN 110880471 A CN110880471 A CN 110880471A
Authority
CN
China
Prior art keywords
substrate
ceramic
alumina
tungsten
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910837265.XA
Other languages
English (en)
Inventor
峰村知刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019147509A external-priority patent/JP7306915B2/ja
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN110880471A publication Critical patent/CN110880471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5133—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal with a composition mainly composed of one or more of the refractory metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C04B41/88—Metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/89—Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • C04B41/90—Coating or impregnation for obtaining at least two superposed coatings having different compositions at least one coating being a metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明公开了一种陶瓷基板、静电卡盘以及制造静电卡盘的方法，陶瓷基板包括基板主体以及设置在基板主体中的导电体图案。基板主体由包含氧化铝的陶瓷制成。导电体图案是包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅的烧结体。

Description

陶瓷基板及静电卡盘
技术领域
本发明涉及陶瓷基板及静电卡盘。
背景技术
在背景技术中，用于处理例如半导体晶圆等基板的半导体制造设备具有用于保持半导体晶圆的静电卡盘。半导体制造设备例如是例如CVD设备或PVD设备等成膜设备、等离子体蚀刻设备等。静电卡盘具有陶瓷基板的安装台以及布置在安装台内部的导电体图案。利用这种构造，静电卡盘可以以导电体图案作为静电电极来将基板保持在安装台上。例如，导电体图案以这样的方式形成：使用包含例如钨等高熔点材料的导电浆料，并与陶瓷基板同时烧制(例如参见PTL 1和PTL 2)。顺便提及，也以类似方式或相同方式形成用于半导体器件的陶瓷基板(参见例如JP-A-H4-331779和JP-A-H6-290635)。
上述静电卡盘以这样的方式形成：在生片上印刷导电浆料，同时烧结生片和导电浆料。例如，假设生片由包含作为主要成分的氧化铝(矾土)的陶瓷(氧化铝陶瓷)制成，并且导电浆料由钨制成。在这种情况下，通常在氧化铝陶瓷中包含烧结剂(例如二氧化硅、氧化镁、氧化钙、氧化钇等)。以这种方式含有烧结剂的陶瓷具有绝缘电阻值：当使用环境的温度升高时，其绝缘电阻值易于下降。因此，期望使用具有较低的绝缘电阻温度依赖性的无烧结剂的氧化铝陶瓷。然而，由于不存在在烧制期间可以变成液相的烧结剂，因此可能无法获得陶瓷与用作导体的钨之间的粘合强度。
发明内容
一些实施例提供一种陶瓷基板。
该陶瓷基板包括：
基板主体；以及
导电体图案，其设置在所述基板主体中。
基板主体由含有氧化铝的陶瓷制成。
所述导电体图案是包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅的烧结体。
附图说明
图1是根据第一实施例的静电卡盘的示意性剖视图；
图2是静电卡盘的示意性平面图；
图3是示出了静电卡盘的制造过程的透视图；
图4是示出了静电卡盘的制造过程的透视图；
图5是示出了静电卡盘的制造过程的透视图；
图6是示出了静电卡盘的制造过程的透视图；
图7A是示出了划痕测试的透视图；
图7B是示出了剥离测试的透视图；
图8是示出了各个样品的添加量、电阻率以及烧结性和粘接性的评价结果的说明图；
图9A和图9B是示出了样品的陶瓷和电极的截面图像；
图10是所分析样品的二次电子图像；
图11是表示样品的氧分析结果的截面图像；
图12是表示样品的钨分析结果的截面图像；
图13是表示样品的镍分析结果的截面图像；
图14是表示样品的铝分析结果的截面图像；
图15是表示样品的硅分析结果的截面图像；
图16是示出了测试结果的说明图；
图17是示出了温度与陶瓷的电阻值之间的关系的说明图；
图18是根据第二实施例的半导体器件封装件的示意性剖视图；以及
图19是半导体器件封装件的示意性平面图。
具体实施方式
下面将描述各个实施例。
顺便提及，一些附图以放大的方式示出了组成元件，以便易于理解组成元件。一些附图中的组成元件的尺寸比与真实的尺寸比或者在另一附图或其他附图中的尺寸比不同。另外，在剖视图中，为了使组成元件易于理解，应具有阴影线的一些构成元件没有绘制阴影线。
(第一实施例)
图1示出了根据第一实施例的静电卡盘的示意性剖视图。如图1所示，静电卡盘1具有底板10以及布置在底板10上的安装台20。安装台20例如通过硅树脂等粘合剂被固定到底板10的上表面。顺便提及，安装台20可以被螺钉固定到底板10。
底板10的材料例如是铝或硬质合金等金属材料或者是包含金属材料和陶瓷材料的复合材料。例如，在可用性、易加工性、优异的导热性等方面，使用以如下方式形成的材料：使用铝或铝合金，并且使材料的表面受到氧化铝膜处理(alumite treatment)(用于形成绝缘层)。例如，还可以在底板10中设置用于对安装在安装台20的上表面上的基板W进行冷却的制冷剂(气体、冷却水等)的供给路径。基板W例如是半导体晶圆。
安装台20具有基板主体21以及设置在基板主体21内部的静电电极22和加热元件23。
基板主体21根据基板W的形状形成为盘状。基板主体21由包含氧化铝(Al2O3)的陶瓷制成。“包含氧化铝的陶瓷”是指除了添加氧化铝之外不添加任何其他无机组分的陶瓷。用于由陶瓷制成的基板主体21的氧化铝的纯度优选地为99.5％以上。99.5％以上的纯度意味着在不添加任何烧结剂的情况下形成基板主体21。另外，99.5％以上的纯度也意味着基板主体21在制造过程期间等可能含有不期望的杂质。基板主体21的相对密度优选地为98％以上。具体而言，基板主体21相对于仅包含氧化铝的陶瓷的相对密度优选地为98％以上。用于基板主体21的氧化铝的平均粒度优选地不小于1.0μm且不大于3.0μm。
作为用于制造安装台20的方法，使得用于静电电极22的金属材料和用于加热元件23的电加热材料中的每一者介于生片之间，并且烧结所得的分层体。因此，可以获得如下安装台20：在基板主体21中设置有静电电极22和加热元件23。
静电电极22是形成为膜状的导电体。根据本实施例的静电电极22是双极型的，并具有第一静电电极22a和第二静电电极22b。顺便提及，可以使用由一个静电电极组成的单极型静电电极作为静电电极22。可以使用包含作为主要成分的钨(W)且添加有氧化镍(NiO)、氧化铝和二氧化硅(SiO2)的导电浆料作为静电电极22的材料。
加热元件23布置在第一静电电极22a和第二静电电极22b下方。加热元件23是形成为膜状的导电体。加热元件23设置为多个加热电极，多个加热电极可以独立地对基板主体21的多个平面区域(加热区域)进行加热控制。顺便提及，加热元件23可以设置为一个加热电极。可以使用包含作为主要成分的钨(W)且添加有氧化镍(NiO)、氧化铝和二氧化硅(SiO2)的导电浆料作为加热电极23的材料。
如图2所示，在静电卡盘1中，安装台20布置在盘状底板10上，使得底板10的外周部围绕安装台20露出。在底板10的外周部中，沿着外周部排列有用于将静电卡盘1连接到半导体制造设备的腔室的安装孔11。另外，安装台20和底板10中的每一者的中部具有多个(图1中为三个)升降销开口部分12。用于使基板W沿上下方向移动的升降销被插入到升降销开口部分12中。当利用升降销将基板从安装台升起时，基板W可以由输送设备自动输送。
如图1所示，基板W被安装在根据本实施例的静电卡盘1中的安装台20上。正(+)电压被施加到第一静电电极22a，而负(-)电压被施加到第二静电电极22b。因此，正(+)电荷在第一静电电极22a中累积，而负(-)电荷在第二静电电极22b中累积。因此，在基板W的对应于第一静电电极22a的部分Wa中感应出负(-)电荷，并且在基板W的对应于第二静电电极22b的部分Wb中感应出正(+)电荷。
当基板W、静电电极22以及安装台20(基板主体21)的布置在基板W与静电电极22之间的陶瓷部分24被视为电容器时，陶瓷部分24对应于介电层。利用在静电电极22与基板W之间经由陶瓷部分24产生的库仑力来使基板W被静电吸附在安装台20上。将预定电压施加到加热元件23上，使得安装台20可以被加热元件23加热。利用安装台20的温度将基板W控制为预定温度。静电卡盘1的加热温度被设定在50℃至200℃的范围内，例如被设定为150℃。
(制造方法)
接下来，将描述前述安装台20的制造方法。首先，如图3所示，制备由陶瓷材料和有机材料制成的生片51至53。生片51至53中的每一个生片形成为矩形板。生片51至53的陶瓷材料包含氧化铝，并且不含任何烧结剂。
在生片51中，去除有机成分，并且烧结陶瓷材料以致密化。因此，把所得生片51用作基板主体21的将安装图1所示的基板的部分。烧制生片52以形成基板主体21的在静电电极22与加热元件23之间的部分，使得可以在生片52上形成图1中所示的静电电极22。烧制生片53以形成基板主体21的将被粘合到底板10的部分，使得可以在生片53上形成图1中所示的加热元件23。
接下来，例如通过使用导电浆料的印刷方法(丝网印刷)在生片52的上表面上形成导电体图案54。导电浆料包含作为主要成分的钨，并且还包含氧化镍、氧化铝、二氧化硅和有机材料的混合物。在稍后描述的步骤中，烧制导电体图案54以形成图1所示的静电电极22。顺便提及，导电体图案54可以形成在上述生片51的下表面上。
用于形成导电体图案54的导电浆料包含作为主要成分的钨，并且还包含氧化镍、氧化铝、二氧化硅和有机材料的混合物。氧化镍相对于钨的添加量优选地为0.2重量百分比以上且1.0重量百分比以下。为了提高钨的烧结性，优选地添加0.2重量百分比以上的氧化镍。另一方面，当添加5重量百分比以上的氧化镍时，钨的晶体变得太大而不能在静电电极22与基板主体21之间获得足够的粘合性。在同时地燃烧导电浆料和生片之后，钨的平均粒径可以是0.5μm以上且3.0μm以下，而氧化镍的平均粒径可以是5.0μm以上且15.0μm以下。
氧化铝相对于钨的添加量优选地为0.2重量百分比以上且3.0重量百分比以下。为了提高静电电极22与由含有氧化铝的陶瓷制成的基板主体21之间的粘合性，优选地添加0.2重量百分比以上的氧化铝。另一方面，当添加超过3.0重量百分比的氧化铝时，烧结性降低。此外，电阻率增大。在同时地燃烧导电浆料和生片之后，氧化铝的平均粒径可以是1.0μm以上且4.0μm以下。
二氧化硅相对于钨的添加量优选地为0.2重量百分比以上且3.0重量百分比以下。二氧化硅在烧制期间变为液相。为了提高钨的烧结性以及静电电极22与基板主体21之间的粘合性，优选地添加0.2重量百分比以上的二氧化硅。另一方面，当添加超过3.0重量百分比的二氧化硅时，烧结性和粘合性降低。此外，电阻率增大。在同时燃烧地导电浆料和生片之后，二氧化硅的平均粒径可以是1.0μm以上且12.0μm以下。
接下来，例如通过使用导电浆料的印刷方法(丝网印刷)在生片53的上表面上形成导电体图案55。用于形成导电体图案55的导电浆料可以使用与用于形成上述导电体图案54的导电浆料相同的材料。在稍后描述的步骤中，烧制导电体图案55以形成加热元件23。顺便提及，导电体图案55可以形成在上述生片52的下表面上。
接下来，如图4所示，将生片51至53彼此层叠，从而形成结构体71a。在加热的同时对生片51至53加压，使得生片51至53彼此粘合。
接下来，如图5所示，切割结构体71a的外周，从而形成盘状结构体71b。接下来，对结构体71b进行烧制，从而得到图6所示的陶瓷基板72a。烧制期间的温度为例如1600℃。通过烧结图3和图4所示的导电体图案54和55而获得的静电电极22和加热元件23(参见图1)被内置在陶瓷基板72a中。可以以多种方式机加工这种陶瓷基板72a。
例如，对陶瓷基板72a的相反的上表面和下表面进行抛光，从而形成安装表面和粘合表面。另外，也可以在陶瓷基板72a中形成图1中所示的升降销开口部分12。
通过上述过程，获得安装台20。
(效果)
(样品的制造)
制造图7A中所示的样品80。样品80具有陶瓷基板81以及设置在陶瓷基板81的上表面上的导电体图案82。陶瓷基板81由包含氧化铝的陶瓷制成。另外，陶瓷基板81具有不含任何烧结剂的原料组合物。陶瓷基板81中的氧化铝的纯度为99.5％以上。导电体图案82由含有钨的导电浆料形成或由含有作为主要成分的钨且已调节了氧化镍、氧化铝和二氧化硅的添加量的导电浆料形成。导电浆料被印刷在生片上，并然后一体且同时地进行烧制。结果，形成样品80。在烧结的陶瓷基板81中，氧化铝的平均粒度在1.0μm至3.0μm的范围内。
在剥离测试期间，如图7B所示，加热由可伐合金(kovar)制成的环形物83，并借助于含铜的银焊料将环形物83粘合到样品80的导电体图案82的上表面。将拉伸测试设备固定到陶瓷基板81，拉起环形物83的一端，并记录如下测试力：利用该测试力可以使导电体图案82从陶瓷基板81剥离。
图8示出了在形成由本发明的发明人制造的每个样品80的导电体图案82的导电浆料中添加的氧化镍(NiO)、氧化铝(Al2O3)和二氧化硅(SiO2)的添加量[重量百分比]，导电体图案82的电阻率[Ωm]，以及导电体图案82的烧结性和粘合性的评价结果。对于制成的样品80的导电体图案82而言，通过刮擦测试(划痕测试)评价烧结性，并且通过剥离测试评价粘合性。顺便提及，在以下描述中，样品No.1至样品No.20将被描述为样品1至20。
样品1包括导电体图案82，该导电体图案82通过使用包含钨但没有添加(即不存在)氧化镍、氧化铝和二氧化硅中的任一者的导电材料形成。在样品1中，导电体图案82的电阻率为2.85×10-7[Ωm]。顺便提及，钨的电阻率为5.29×10-8[Ωm]。
通过在生片上印刷导电浆料并烧制生片和导电浆料来获得样品1。生片由氧化铝制成，且不含任何烧结剂。导电浆料仅由钨制成。在样品1中，生片和导电浆料中不含液相组分。因此，不进行对导电浆料中所包含的钨的烧制，从而不能获得导电体图案82的强度。另外，不能获得陶瓷基板81与导电体图案82之间的粘合。
样品2至样品20中的每一个样品包括通过使用导电浆料形成的导电体图案。导电浆料包含作为主要成分的钨且添加有氧化镍、氧化铝和二氧化硅。样品3至样品12和样品14至样品20是如下样品：每个样品均包括使用具有上述合适组成(含量)的导电浆料的导电体图案82。在样品3至样品12和样品14至样品20中的每一个样品中，导电体图案82的可烧结性以及陶瓷基板81与导电体图案82之间的粘合性被评价为优异。
对于样品2而言，使用如下导电浆料：在该导电浆料中氧化镍、氧化铝和二氧化硅的添加量各自为0.1重量百分比。对于样品13而言，使用如下导电浆料：在该导电浆料中氧化镍的添加量为0.1重量百分比，并且氧化铝和二氧化硅的添加量各自为1重量百分比。由于氧化镍的添加量(0.1重量百分比)较小，因此钨的烧结性较低，其评价为不良。
顺便提及，在烧结性为不良的每个导电体图案82(对于评价为不良的样品1、样品2和样品13中的每一个样品)中，用于剥离测试的测试件不能连接到导电体图案82。因此，不能通过拉伸测试来评价导电体图案82的粘合性。
图9A示出了样品的SEM图像，其中导电浆料被印刷在生片的正面上，并被一体且同时地烧制。导电浆料包含作为主要成分的钨且添加有0.5重量百分比的氧化镍、2.0重量百分比的氧化铝和2.0重量百分比的二氧化硅。生片形成上述陶瓷基板81。在图9A中，导电体图案82布置在中间部分，并且陶瓷基板81布置在导电体图案82的下侧。在该样品中，可以确认导电体图案82具有优异烧结性。
图9B示出了样品的SEM图像，其中通过使用由钨制成的无添加剂的导电材料来形成导电体图案82。在该样品中，导电体图案82的烧结性较低，并且强度也较低。
利用EPMA(电子探针微型分析器)分析图9A中所示的样品。图10是所分析样品的二次电子图像。
图11是表示样品的氧分析结果的截面图像。氧存在于陶瓷基板81和导电体图案82这两者中。氧存在于与铝或硅几乎相同的位置(稍后描述)，因此发现铝和硅即使在燃烧后也作为氧化物存在。图12是表示样品的钨分析结果的截面图像。钨位于导电体图案82中，并且不扩散到陶瓷基板81。为了获得导电体图案82的良好烧结特性和陶瓷基板81的良好电气特性，优选的是，钨仅存在于导电体图案82中。
图13是表示样品的镍分析结果的截面图像。镍位于导电体图案82中，并且不扩散到陶瓷基板81。为了获得导电体图案82的良好烧结特性和陶瓷基板81的良好电气特性，优选的是，镍仅存在于导电体图案82中。
图14是表示样品的铝分析结果的截面图像。铝存在于导电体图案82和陶瓷基板81这两者中。应认为的是，导电体图案82和陶瓷基板81之间的粘合强度得到改善。
图15是表示样品的硅分析结果的截面图像。硅存在于导电体图案82和陶瓷基板81这两者中。关于这点，已证实的是，陶瓷基板81中的硅仅存在于与导电体图案82和陶瓷基板81之间的界面相距10μm的范围内，并且不会超出该范围。因此，应认为的是，导电体图案82与陶瓷基板81之间的粘合强度得到改善，而不会使陶瓷基板81的电气特性劣化。
同时，已确认的是，当使用氧化镁代替二氧化硅时，获得了接近上述分布的分布，但是镁朝向陶瓷基板81的扩散量较大，并且导电体图案82与陶瓷基板81之间的粘合强度比使用氧化硅的情况下的粘合强度弱。
图16中所示的条柱B1、B2和B3示出了在通过剥离测试确认了下面将描述的样品的导电体图案的粘合强度时的测试力[N]的范围。条柱B1示出了通过使用无添加剂的导电浆料形成的导电体图案的测试结果。条柱B2示出了通过使用添加有0.5重量百分比的氧化镍、1.0重量百分比的氧化铝和1.0重量百分比的二氧化硅的导电浆料形成的导电体图案的测试结果。条柱B3示出了通过使用添加有0.5重量百分比的氧化镍、2.0重量百分比的氧化铝和2.0重量百分比的二氧化硅的导电浆料形成的导电体图案的测试结果。由于添加氧化铝和二氧化硅，因此可以提高导电体图案的粘合强度。此外，当增加氧化铝和二氧化硅的含量时，可以更大地提高导电体图案的粘合强度。
在图17中，实线表示温度与不含任何烧结剂的氧化铝的生片得到了烧制的陶瓷(在下文中被称为无添加剂陶瓷)的电阻值之间的关系，并且单点划线表示温度与具有含烧结剂的组合物的生片得到了烧制的陶瓷(在下文中被称为含添加剂陶瓷)的电阻值之间的关系。无添加剂陶瓷的电阻值随温度变化的变化小，但含添加剂陶瓷的电阻值与无添加剂陶瓷相比，相对于温度变化的变化较大。也就是说，无添加剂陶瓷具有低的绝缘电阻温度依赖性。作为用于静电卡盘的陶瓷所要求的特性，期望即使在使用环境的温度升高时绝缘电阻也不会降低太多。具有这种特性的无添加剂陶瓷作为包括静电电极22的基板主体21是有效的。
(其他比较例)
·烧结性的确认
以这样的方式制造样品：在无烧结剂的生片上印刷含有5重量百分比的氧化镍的导电浆料，并一体且同时地进行烧制。获得基于SEM(扫描电子显微镜)和EDX(能量分散X射线光谱法)的样品的截面图像。在截面图像中，在烧制后电极中的钨晶体变得太大。这种钨的晶体易于从陶瓷基板上剥离。
·导电体图案的电阻率的确认
以这样的方式制造样品：在无烧结剂的生片上印刷不添加氧化镍、氧化铝和二氧化硅的导电浆料，并一体且同时地进行烧制。在该样品中，导电体图案的电阻率为2.85×10-7[Ωm]。
以这样的方式制造样品：在无烧结剂的生片上印刷包含1重量百分比的氧化镍、3重量百分比的氧化铝和3重量百分比的二氧化硅的导电浆料，并一体且同时地进行烧制。在该样品中，导电体图案的电阻率为2.84×10-7[Ωm]，使得可以获得具有与上述样品相同水平的电阻率。
以这样的方式制造样品：在无烧结剂的生片上印刷包含1重量百分比的氧化镍和10重量百分比的氧化铝但不添加二氧化硅的导电浆料，并一体且同时地进行烧制。在该样品中，导电体图案的电阻率为1.24×10-6[Ωm]，使得电阻率增大。
根据本实施例，如上所述，可以获得以下效果。
(1)静电卡盘1的安装台20包括基板主体21以及设置在基板主体21中的静电电极22。基板主体21由包含氧化铝(Al2O3)的陶瓷制成。静电电极22是包含作为主要成分的钨(W)且还包含氧化镍(NiO)、氧化铝(Al2O3)和二氧化硅(SiO2)的烧结体。当静电电极22形成为具有这样的构造时，可以在不降低基板主体21的陶瓷的任何特性的情况下获得包括静电电极22的安装台20。
(2)由于氧化镍，钨的烧结性得到改善。由于氧化铝和二氧化硅，陶瓷与钨之间的粘合性得到改善。因此，不需要使用任何烧结剂。因此，可以在不降低陶瓷的任何特性的情况下获得包括静电电极22的安装台20。
(3)基板主体21的陶瓷的纯度为99.5％以上。这样的基板主体21具有较低的绝缘电阻温度依赖性，并且可以抑制绝缘电阻随着温度的升高而降低。
(4)基板主体21的陶瓷的相对密度为98％以上。这种基板主体21在其前表面和内部具有少量的孔。孔影响基板主体21的吸附。因此，相对密度高的基板主体21在特征上优选作为静电卡盘1。
(第二实施例)
图18是根据第二实施例的半导体器件封装件的示意性剖视图。图19是半导体器件封装件的示意性平面图。
如图18所示，半导体器件封装件100具有陶瓷基板110、散热件150和外部连接端子160。散热件150被钎焊到陶瓷基板110。
陶瓷基板110具有多个(在本实施例中为四个)层状陶瓷基材111、112、113和114，由钨制成的布线图案121、122、123和124，以及穿透陶瓷基材112、113和114的通孔132、133和134。通孔132将布线图案121和122彼此连接在一起。通孔133将布线图案122和123彼此连接在一起。通孔134将布线图案123和124彼此连接在一起。陶瓷基板110具有由陶瓷基材111至114构成的基板主体以及由钨制成的布线图案121至124。
如图18和图19所示，腔体170设置在陶瓷基板110中，以穿透陶瓷基材112、113和114的中心部分，使得半导体元件200可以被安装在腔体170中。布线图案121被布置在陶瓷基材112的上表面上，以围绕腔体170。在陶瓷基材111中形成露出布线图案121的开口部分111X。
陶瓷基材111至114由包含氧化铝的陶瓷制成。布线图案121至124和通孔132至134是如下烧结体，该烧结体包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅。陶瓷基板110可以通过与第一实施例中的安装台20类似或相同的制造方法制造。
在半导体器件封装件100中，半导体元件200被安装在散热件150上。半导体元件200的焊盘通过键合线等与陶瓷基板110的布线图案121电连接。因此，半导体元件200通过布线图案121至124和通孔132和134连接到外部连接端子160。
在这样的半导体器件封装件100中，可以以与第一种实施例类似或相同的方式获得包括布线图案121至124的陶瓷基板110，而且不会降低形成基板主体的陶瓷基材111至114的特性。在陶瓷基板110中，可以提高陶瓷基材111至114与陶瓷基板110中的布线图案121至124之间的粘合性。
(其他实施例)
顺便提及，前述实施例可以实施为以下任何实施例。可以适当地改变包括在上述第一实施例中的静电卡盘或其构造中的任何一个构件或多个构件。
上述第一实施例中的散热件23可以设置在安装台20与底板10之间。另外，散热件23可以设置在底板10的内部。另外，散热件23可以从外部附接到静电卡盘的下侧。
根据第一实施例和变型例中的任一者的静电卡盘可以应用于半导体制造设备，例如干式蚀刻设备(例如平行板型反应离子蚀刻(RIE)设备)。
虽然已经详细描述了优选实施例等，但是本发明的概念不限于上述实施例等，并且在不脱离权利要求书的范围的情况下可以对上述实施例等进行各种修改和替换。
本申请要求2018年9月5日提交的日本专利申请No.2018-165830以及2019年8月9日提交的日本专利申请No.2019-147509的优先权，该两件申请的全部内容在此通过引用并入本文。

Claims (13)

1.一种陶瓷基板，包括：
基板主体；以及
导电体图案，其设置在所述基板主体中，
其中，
所述基板主体由含有氧化铝的陶瓷制成，并且
所述导电体图案是包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅的烧结体。
2.根据权利要求1所述的陶瓷基板，其中，镍位于所述导电体图案中。
3.根据权利要求1所述的陶瓷基板，其中，所述陶瓷基板用于半导体器件封装。
4.一种静电卡盘，包括：
基板主体；以及
静电电极，其设置在所述基板主体中，
其中，
所述基板主体由含有氧化铝的陶瓷制成，并且
所述静电电极是包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅的烧结体。
5.根据权利要求4所述的静电卡盘，其中，镍位于所述静电电极中。
6.根据权利要求4所述的静电卡盘，其中，
所述静电电极是由包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅的导电浆料制成的烧结体，并且
在所述导电浆料中，氧化镍相对于钨的添加量在0.2重量百分比至1.0重量百分比的范围内。
7.根据权利要求4至6中任一项所述的静电卡盘，其中，
所述静电电极是由包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅的导电浆料制成的烧结体，并且
在所述导电浆料中，氧化铝相对于钨的添加量在0.2重量百分比至3.0重量百分比的范围内，并且二氧化硅相对于钨的添加量在0.2重量百分比至3.0重量百分比的范围内。
8.根据权利要求4至6中任一项所述的静电卡盘，其中，
所述陶瓷中所含的氧化铝的纯度为99.5％以上。
9.根据权利要求4至6中任一项所述的静电卡盘，其中，
所述基板主体相对于仅含有氧化铝的陶瓷的相对密度为98％以上。
10.根据权利要求4至6中任一项所述的静电卡盘，其中，
所述陶瓷中所含的氧化铝的平均粒度在1.0μm至3.0μm的范围内。
11.一种制造静电卡盘的方法，所述静电卡盘包括基板主体以及设置在所述基板主体中的静电电极，所述方法包括：
制备由氧化铝和有机材料制成的无烧结剂的生片；
在所述生片上使导电浆料图案化，从而在所述生片上形成导电体图案，其中，所述导电浆料包含作为主要成分的钨且还包含氧化镍、氧化铝和二氧化硅；以及
烧制所述生片和所述导电体图案，从而形成所述基板主体和所述静电电极。
12.根据权利要求11所述的方法，氧化镍相对于钨的添加量在0.2重量百分比至1.0重量百分比的范围内。
13.根据权利要求11或12所述的方法，氧化铝相对于钨的添加量在0.2重量百分比至3.0重量百分比的范围内，并且二氧化硅相对于钨的添加量在0.2重量百分比至3.0重量百分比的范围内。
CN201910837265.XA 2018-09-05 2019-09-05 陶瓷基板及静电卡盘 Pending CN110880471A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-165830 2018-09-05
JP2018165830 2018-09-05
JP2019147509A JP7306915B2 (ja) 2018-09-05 2019-08-09 セラミックス基板、静電チャック、静電チャックの製造方法
JP2019-147509 2019-08-09

Publications (1)

Publication Number Publication Date
CN110880471A true CN110880471A (zh) 2020-03-13

Family

ID=69639099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910837265.XA Pending CN110880471A (zh) 2018-09-05 2019-09-05 陶瓷基板及静电卡盘

Country Status (2)

Country Link
US (1) US11177152B2 (zh)
CN (1) CN110880471A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935572B2 (en) * 2020-07-03 2024-03-19 Ceramic Data Solutions GmbH Increased storage capacity for a method for long-term storage of information and storage medium therefor
US11881423B2 (en) 2021-02-09 2024-01-23 Applied Materials, Inc. Electrostatic chuck with metal bond
US11410869B1 (en) 2021-02-22 2022-08-09 Applied Materials, Inc. Electrostatic chuck with differentiated ceramics

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015230A (en) * 1975-02-03 1977-03-29 Matsushita Electric Industrial Co., Ltd. Humidity sensitive ceramic resistor
JPH04331779A (ja) 1991-05-08 1992-11-19 Nippon Steel Corp 酸化物系セラミックスのメタライズ法
JPH06290635A (ja) 1993-04-01 1994-10-18 Toray Ind Inc 感光性導電ペースト
US10707110B2 (en) * 2015-11-23 2020-07-07 Lam Research Corporation Matched TCR joule heater designs for electrostatic chucks
JP7378210B2 (ja) * 2019-01-17 2023-11-13 新光電気工業株式会社 セラミック部材の製造方法

Also Published As

Publication number Publication date
US11177152B2 (en) 2021-11-16
US20200075383A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US6507006B1 (en) Ceramic substrate and process for producing the same
US6891263B2 (en) Ceramic substrate for a semiconductor production/inspection device
KR102659507B1 (ko) 세라믹 기판 및 정전 척
EP1286390A1 (en) Ceramic substrate for semiconductor fabricating device
US7011874B2 (en) Ceramic substrate for semiconductor production and inspection devices
US6884972B2 (en) Ceramic plate for a semiconductor producing/inspecting apparatus
CN110880471A (zh) 陶瓷基板及静电卡盘
JP2002160974A (ja) 窒化アルミニウム焼結体、窒化アルミニウム焼結体の製造方法、セラミック基板およびセラミック基板の製造方法
KR20210131246A (ko) 세라믹스 기판, 그 제조 방법, 정전 척, 기판 고정 장치 및 반도체 장치 패키지
JP2000332090A (ja) 静電チャックおよびその製造方法
JP2001077185A (ja) 静電チャック及びその製造方法
US20210246071A1 (en) Ceramic substrate and electrostatic chuck
JP2001319967A (ja) セラミック基板の製造方法
JP2004214690A (ja) 半導体製造・検査装置用セラミック基板
JP2002170870A (ja) 半導体製造・検査装置用セラミック基板および静電チャック
JP2001237304A (ja) 半導体製造・検査装置用セラミック基板
JP2001308168A (ja) 半導体製造・検査装置用セラミック基板
JP2001319966A (ja) 静電チャック
JP2002134600A (ja) 静電チャック
JP2001298074A (ja) 半導体製造・検査装置用セラミック基板
JP2001313330A (ja) 半導体製造・検査装置用セラミック基板
JP2003249545A (ja) 半導体製造・検査装置用セラミック基板
JP2002255652A (ja) セラミック基板
JP2004111982A (ja) ウエハプローバ

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination