CN102969102B - 片状压敏电阻 - Google Patents
片状压敏电阻 Download PDFInfo
- Publication number
- CN102969102B CN102969102B CN201210313585.3A CN201210313585A CN102969102B CN 102969102 B CN102969102 B CN 102969102B CN 201210313585 A CN201210313585 A CN 201210313585A CN 102969102 B CN102969102 B CN 102969102B
- Authority
- CN
- China
- Prior art keywords
- conductive part
- electrode
- sensitive resistor
- interarea
- varistor section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1006—Thick film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
本发明提供一种片状压敏电阻,其具备压敏电阻部、多个导电部和多个端子电极。压敏电阻部由以ZnO为主成分的烧结体构成,呈现电压非线性特性。多个导电部,由以ZnO作为主成分的烧结体构成并且夹着压敏电阻部而配置,分别具备与压敏电阻部连接的第一主面和与第一主面相对的第二主面。多个端子电极,分别与对应的导电部连接。各端子电极具有与第二主面连接的第一电极部分和与第一电极部分连接的第二电极部分。
Description
技术领域
本发明涉及一种片状压敏电阻(chip varistor)。
背景技术
一种已知的片状压敏电阻是多层片状压敏电阻(chip varistor),该多层片状压敏电阻设置有压敏电阻素体,该压敏电阻素体具有压敏电阻层和将压敏电阻层设置在中间的内部电极,并且还设置有端子电极,该端子电极设置在压敏电阻素体的端部以连接于相应的内部电极(例如,日本特开2002-246207)。在多层片状压敏电阻中,压敏电阻层中的内部电极间的区域起到作为呈现非线性电压-电流特性(以下也称为“压敏电阻特性”)的区域的功能。
发明内容
在最近的高速接口中,为了实现高速化,IC自身的构造相对于ESD(Electrostatic Discharge:静电放电)变得脆弱。因此,高速传送类IC的ESD应对要求提高,上述层叠片状压敏电阻被用作ESD应对部件。作为高速传送类用的ESD应对部件所要求的特性,静电电容的降低是必须的。若呈现的静电电容大,则信号完整性(品位)产生问题,最坏的情况是有可能不能通信。
作为降低层叠片状压敏电阻的静电电容的方法,可以考虑减少与压敏电阻层相接配置的内部电极相互重叠的部分的面积。通过减少内部电极相互重叠的部分的面积,使呈现静电电容的区域减少,静电电容降低。然而,若内部电极相互重叠的部分的面积(以下,称为“重叠面积”)少,则会产生对ESD的耐受量(以下,称为“ESD耐受量”)降低这样的新问题。在施加ESD那样的浪涌电压的情况下,在内部电极相互重叠的部分的电场分布集中于内部电极相互重叠的部分的端部。若内部电极相互重叠的部分的电场分布集中于端部,则重叠面积越减少,ESD耐受量越急剧降低。
层叠片状压敏电阻,如上述那样,具备与压敏电阻层相接配置的内部电极。因此,难以良好地维持ESD耐受量。
本发明的目的在于,提供一种不具备上述的内部电极而可以良好地维持ESD耐受量的片状压敏电阻。
本发明是片状压敏电阻,具备:压敏电阻部,由以ZnO作为主成分的烧结体构成,呈现电压非线性特性;多个导电部,由以ZnO作为主成分的烧结体构成并且夹着压敏电阻部而配置,分别具备与压敏电阻部连接的第一主面和与第一主面相对的第二主面;以及多个端子电极,与多个导电部连接;各端子电极具有与第二主面连接的第一电极部分和与第一电极部分连接的第二电极部分。
在本发明中,呈现压敏电阻特性的压敏电阻部被各导电部夹着且与各导电部连接,并且与导电部连接的端子电极具有第一电极部分和第二电极部分。本发明的片状压敏电阻与上述层叠片状压敏电阻不同,不具备与压敏电阻层相接配置的内部电极,并呈现压敏电阻特性。因此,即使在施加ESD那样的浪涌电压的情况下,在压敏电阻部也不会产生电场分布集中的地方,不会降低ESD耐受量。
压敏电阻部包含存在选自碱金属、Ag和Cu中的至少一种元素的第一区域和遍及多个导电部的第一主面间进行延伸且不存在选自碱金属、Ag和Cu中的元素的第二区域,各导电部包含存在选自碱金属、Ag和Cu中的至少一种元素的第一区域和遍及第一主面与第二主面之间进行延伸且不存在选自碱金属、Ag和Cu中的元素的第二区域,第一电极部分可以与导电部所包含的第二区域连接。
由以ZnO为主成分的烧结体构成的压敏电阻部和导电部分别包含存在选自碱金属、Ag和Cu中的至少一种元素的第一区域。在压敏电阻部和导电部的各个中,上述第一区域与不存在选自碱金属、Ag和Cu中的元素的第二区域相比,电导率低,相对介电常数低。片状压敏电阻的静电电容可以用位于端子电极间的压敏电阻部与导电部各自的静电电容之和来表示。因此,通过压敏电阻部和导电部包含上述第一区域,压敏电阻部和导电部各自的静电电容低,能够谋求片状压敏电阻的低静电电容化。
电子部件的端子电极一般通过将含有金属和玻璃成分的导电性膏体赋予构成电子部件的素体之后进行烧结而形成。在这种情况下,由于端子电极含有玻璃成分,因此,端子电极所包含的金属相对于素体的覆盖率有可能产生偏差。在片状压敏电阻的端子电极中,若金属的覆盖率产生偏差,则片状压敏电阻的静电电容产生偏差。
在使用上述那样的导电性膏体形成端子电极的情况下,赋予导电性膏体,以使导电性膏体迂回至素体的端面和与该端面相邻的侧面的一部分。端子电极一般具有以迂回至侧面的方式形成的部分,在该部分的尺寸产生偏差的情况下,由端子电极所包含的金属覆盖的面积产生偏差。即使在这种情况下,金属的覆盖率也产生偏差,从而使片状压敏电阻的静电电容产生偏差。
在存在选自碱金属、Ag和Cu中的至少一种元素的第一区域通过从形成有端子电极的导电部的外表面使上述元素扩散而形成的情况下,由于迂回至端子电极的侧面的部分的尺寸偏差,因此第一区域的大小也有偏差。如此,即使在导电部的第一区域的大小产生偏差的情况下,片状压敏电阻的静电电容也会产生偏差。
如以上所述,在片状压敏电阻中,由于各种原因,静电电容有可能产生偏差。对此,由于第一电极部分与导电部所包含的第二区域连接,因此能够抑制静电电容产生偏差。
第一电极部分可以配置成覆盖第二主面。在这种情况下,能够可靠地抑制静电电容产生偏差。
第一电极部分通过包含金属并且不含玻璃成分的导电性膏体与压敏电阻部和多个导电部同时烧成而形成。在这种情况下,能够可靠地抑制静电电容的偏差。
压敏电阻部含有作为副成分的选自稀土类金属和Bi中的至少一种元素,导电部可以由实质上不含有作为副成分的稀土类金属和Bi的烧结体构成。在这种情况下,由于构成导电部的烧结体实质上不含稀土类金属和Bi,因此难以呈现压敏电阻特性,并具有比较高的导电性。因此,在上述导电部中,不会妨碍作为电极的功能。由于压敏电阻部和导电部由以ZnO作为主成分的烧结体构成,因此,压敏电阻部与导电部的界面的连接强度变得牢固。其结果,压敏电阻部与导电部的连接变得良好,能够抑制在压敏电阻部与导电部之间的剥离的发生。
导电部可以由金属与金属氧化物的复合材料构成。在这种情况下,由于容易通过导电部而对片状压敏电阻中的热进行散热,因此能够获得散热性优良的片状压敏电阻。由于压敏电阻部和导电部包含金属氧化物,因此压敏电阻部与导电部的界面的连接强度变得牢固。其结果,压敏电阻部与导电部的连接变得良好,能够抑制在压敏电阻部与导电部之间的剥离的发生。
从导电部夹着压敏电阻部的方向看,压敏电阻部的第一区域可以位于压敏电阻部的外表面侧,以包围压敏电阻部的第二区域的外周。在这种情况下,由于压敏电阻部的外表面侧的电导率低,因此表面电流难以在压敏电阻部的外表面流动。其结果,能够抑制漏电流的产生。
还可以进一步具备配置成与导电部夹着第一电极部分的导电部。在这种情况下,即使在存在选自碱金属、Ag和Cu中的至少一种元素的第一区域通过从未形成有端子电极的导电部的外表面使上述元素扩散而形成的情况下,第一电极部分也可靠地与导电部所包含的第二区域连接。
本发明通过以下给出的详细说明和参照附图将会变得更加清楚,但是,这些说明和附图仅仅是为了说明本发明而举出的例子,不能被认为是对本发明的限定。
以下给出的详细说明将会更加清楚地表述本发明的应用范围。但是,这些详细说明和特殊实例、以及优选实施方案,只是为了举例说明而举出的,本领域的技术人员显然能够理解本发明的各种变化和修改都在本发明的宗旨和范围内。
附图说明
图1是表示根据本发明的实施方式的片状压敏电阻的立体图。
图2是用于说明根据本实施方式的片状压敏电阻的截面结构的图。
图3是用于说明根据本实施方式的片状压敏电阻的第一电极部分的截面结构的图。
图4是用于说明根据本实施方式的片状压敏电阻的压敏电阻部的截面结构的图。
图5是用于说明根据本实施方式的片状压敏电阻的第一导电部的截面结构的图。
图6是用于说明根据本实施方式的片状压敏电阻的第二导电部的截面结构的图。
图7是用于说明根据本实施方式的片状压敏电阻的制造工序的图。
图8是用于说明根据本实施方式的片状压敏电阻的制造工序的图。
图9是用于说明根据本实施方式的变形例的片状压敏电阻的截面结构的图。
具体实施方式
以下,参考附图,详细地描述本发明的优选实施方式。在描述中,相同的元件或具有相同功能的元件用相同的符号表示,省略多余的描述。
首先,参考图1~6描述根据本发明的实施方式的片状压敏电阻1的结构。图1是表示根据本发明的实施方式的片状压敏电阻的立体图。图2是用于说明根据本实施方式的片状压敏电阻的截面结构的图。图3是用于说明根据本实施方式的片状压敏电阻的第一电极部分的截面结构的图。图4是用于说明根据本实施方式的片状压敏电阻的压敏电阻部的截面结构的图。图5是用于说明根据本实施方式的片状压敏电阻的第一导电部的截面结构的图。图6是用于说明根据本实施方式的片状压敏电阻的第二导电部的截面结构的图。
如图1所示,片状压敏电阻1设置有大致长方体形状的素体(element body)3和一对端子电极5。片状压敏电阻1例如是图中具有Y方向长度0.4mm、Z方向高度0.2mm和X方向宽度0.2mm的尺寸(所谓的0402尺寸)极其小的片状压敏电阻。
素体3具有压敏电阻部7、多个第一导电部(本实施方式中是两个第一导电部)9和多个第二导电部(本实施方式中是两个第二导电部)11。素体3具有彼此相对的正方形形状的端面3a、3b,以及与端面3a、3b垂直的4个侧面3c~3f来作为其外表面。4个侧面3c~3f延伸以连接端面3a、3b。
如图1和2所示,压敏电阻部7是位于素体3的大致中央的长方体形状的部分,由呈现压敏电阻特性的烧结体(半导体陶瓷)构成。压敏电阻部7包括在厚度方向(或者图中的Y方向)上彼此相对的一对主面7a、7b。压敏电阻部7的厚度被设定为例如约5至200μm的范围内。
压敏电阻部7含有ZnO(氧化锌)作为主成分,还包含副成分:金属例如Co、稀土金属、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属(K、Rb、Cs)和碱土金属(Mg、Ca、Sr、Ba),或者它们的氧化物。在本实施方式中,压敏电阻部7含有Co、Pr、Cr、Ca、K和Al作为副成分。压敏电阻部7中的ZnO含量没有特别限定,但在构成压敏电阻部7的全部材料的总含量为100质量%的情况下,通常为99.8至69.0质量%。
稀土金属(例如Pr)起到作为呈现压敏电阻特性的物质的功能。压敏电阻部7中的稀土金属的含量例如设定为约0.01至10原子%的范围内。
如图1和图2所示,第一导电部9是大致长方体形状的部分。第一导电部9设置在压敏电阻部7的两侧,压敏电阻部7在其之间。第一导电部9具有与压敏电阻部7(主面7a或7b)连接的各主面9a和与相应的主面9a相对的各主面9b。在本实施方式中,压敏电阻部7的主面7a、7b几乎完全接触第一导电部9的主面9a而与其连接。第一导电部9的主面9a具有与压敏电阻部7的主面7a、7b大致相同的形状。第一导电部9的主面9a起到作为面向压敏电阻部7的电极的功能。
如图1和2所示,第二导电部11是位于靠近素体3的两端的区域的大致长方体形状的部分。第二导电部11具有构成素体3的端面3a、3b的各主面11a、以及与相应的主面11a相对的各主面11b。
第一和第二导电部9、11由含有ZnO作为主成分的烧结体构成。ZnO的电阻率是1至10Ω·cm,因而ZnO具有比较高的电导率。因此,第一导电部9起到作为电极的功能。第一和第二导电部9、11可以含有金属例如Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属(K、Rb、Cs)和碱土金属(Mg、Ca、Sr、Ba),或者它们的氧化物来作为副成分,用于电阻率的调整。第一和第二导电部9、11中的ZnO的含量没有特别限制,但在构成第一和第二导电部9、11的材料的总含量为100质量%的情况下,例如为100至69.0质量%。
假如第一导电部9实质上含有稀土金属,则第一导电部9会呈现压敏电阻特性。因此,第一导电部9优选实质上不含稀土金属。当第一导电部9实质上不含稀土金属时,它们不大可能呈现压敏电阻特性。因此,第一导电部9具有低的电阻和比较高的电导率。“导电部实质上不含稀土金属”的状态是指,在制备构成第一导电部9的材料中没有人为地在原料中添加任何稀土金属的状态。例如,由于从压敏电阻部7至第一导电部9的扩散而非人为地含有一种以上的稀土金属的情形对应于“第一导电部9实质上不含稀土金属”的状态。在本实施方式中,第二导电部11实质上不含稀土金属。
各端子电极5具有第一电极部分5a和第二电极部分5b。第一电极部分5a分别配置在第一导电部9与第二导电部11之间。各第二电极部分5b与第一电极部分5a连接,并且配置在素体3的两端。
第一电极部分5a与第一导电部9的主面9b直接连接,并且与第二导电部11的主面11b直接连接。即,第一电极部分5a位于被第一导电部9与第二导电部11夹着的位置。第一电极部分5a形成为覆盖第一导电部9的主面9b的整体和第二导电部11的主面11b的整体。即,如图3所示,第一电极部分5a呈大致矩形形状。第一电极部分5a的端部露出于素体3的4个侧面3c~3f。第一电极部分5a由金属(例如,Pd、Ag或Ag-Pd合金等)构成。第一电极部分5a构成为含有由上述金属构成的粉末、有机粘合剂和有机溶剂的导电性膏体的烧结体。用于形成第一电极部分5a的导电性膏体不含玻璃成分(例如,玻璃料等)。
第二电极部分5b形成为多层,以覆盖素体3的各端面3a、3b(第二导电部11的主面11a)和4个侧面3c~3f的靠近各端面3a、3b的部分。第二电极部分5b形成为覆盖露出于素体3的4个侧面3c~3f的第一电极部分5a的端部,并与第一电极部分5a直接连接。第二电极部分5b包含第一电极层6a和第二电极层6b。
第一电极层6a通过将导电性膏体赋予素体3的表面并进行烧结而形成。即,第一电极层6a是烧结电极层。使用在由金属(例如,Pd、Cu、Ag、或Ag-Pd合金等)构成的粉末中混合了玻璃成分、有机粘合剂和有机溶剂的导电性膏体。第二电极层6b通过电镀法在第一电极层6a上形成。在本实施方式中,第二电极层6b包含通过Ni电镀在第一电极层6a上形成的Ni电镀层、以及通过Sn电镀在该Ni电镀层上形成的Sn电镀层。
如图4-6所示,各个压敏电阻部7、第一导电部9和第二导电部11分别包括第一区域8a、10a、12a和第二区域8b、10b、12b。第一区域8a、10a、12a包含选自碱金属、Ag和Cu中的至少一种元素。在第一区域8a、10a、12a中,该选自碱金属、Ag和Cu中的至少一种元素在ZnO的晶粒中以固溶体的形式存在,或者存在于ZnO的晶粒边界。在第二区域8b、10b、12b中,没有选自碱金属、Ag和Cu中的元素。在本实施方式中,上述所使用的元素是碱金属,特别是Li。Li具有比较小的离子半径,容易在ZnO的晶粒中形成固溶体,而且还具有高扩散速率。在第一区域8a、10a、12a中,可以有选自碱金属、Ag和Cu中的两种以上的元素。
在压敏电阻部7中,如图4所示,当从一对主面7a、7b的相对方向看时,第二区域8b位于压敏电阻部7的大致中央。当从与一对主面7a、7b的相对方向垂直的方向看时,第二区域8b在主面7a与主面7b之间延伸。即,第二区域8b在第一导电部9的主面9a之间延伸而连接于第一导电部9(主面9a)。当从一对主面7a、7b的相对方向看时,第一区域8a位于压敏电阻部7的外表面侧,以包围第二区域8b的外周。
在各个第一导电部9中,如图5所示,当从一对主面9a、9b的相对方向看时,第二区域10b位于第一导电部9的大致中央。当从与一对主面9a、9b的相对方向垂直的方向看时,第二区域10b在主面9a与主面9b之间延伸。即,第二区域10b连接于压敏电阻部7的第二区域8b并连接于第一电极部分5a。当从一对主面9a、9b的相对方向看时,第一区域10a位于第一导电部9的外表面侧,以包围第二区域10b的外周。
在第二导电部11中,如图6所示,从与主面11b垂直的方向看主面11b,第二区域12b位于第二导电部11的大致中央。从与一对主面11a、11b的相对方向垂直的方向看时,第二区域12b未到达主面11a。第二区域12b与第一电极部分5a连接。第一区域12a位于第二导电部11的外表面侧,以包围第二区域12b的外侧。
当选自碱金属、Ag和Cu中的元素在ZnO的晶粒中以固溶体的形式存在时,该元素减少ZnO中的施主而表现出作为n型半导体的性质。因此,ZnO会具有更低的电导率并变得更不大可能呈现压敏电阻特性。也可以认为当上述元素存在于ZnO的晶粒边界时,电导率会降低。因此,第一区域8a、10a、12a具有比第二区域8b、10b、12b更低的电导率和更低的电容。
在压敏电阻部7中,第二区域8b主要起到作为呈现压敏电阻特性的区域的功能。在第一导电部9中,第二区域10b主要起到作为电极(导体)的功能。第一电极部分5a与起到作为电极的功能的上述第二区域10b直接连接。由此,第一导电部9的第二区域10b经由第一电极部分5a而与第二电极部分5b电连接。
下面,将参考图7和图8描述具有上述结构的片状压敏电阻1的制造工序的实施例。图7和图8是用于说明根据本实施方式的片状压敏电阻的制造工序的图。
首先,按规定比例分别称量作为压敏电阻部7的主成分的ZnO、以及微量添加物例如Co、Pr、Cr、Ca、K和Al金属或氧化物,然后混合这些成分,来制备压敏电阻材料。其后,再将添加物例如有机粘合剂、有机溶剂和有机增塑剂添加至该压敏电阻材料中,利用球磨机等将它们混合并粉碎,从而获得浆料(slurry)。通过已知的方法例如刮刀法将该浆料涂覆在例如聚对苯二甲酸乙二酯的薄膜上,并进行干燥,形成规定厚度(例如约30μm)的膜。将如上所述得到的膜从薄膜剥离,获得第一生片。
此外,将添加物例如有机粘合剂、有机溶剂和有机增塑剂添加至第一和第二导电部9、11的ZnO成分中,利用球磨机等将它们混合并粉碎,获得浆料。当第一和第二导电部9、11被制成除了ZnO以外还包含上述的副成分时,按规定比例称量ZnO和构成副成分的添加物,然后混合这些成分,制备用于第一和第二导电部9、11的材料。再将添加物例如有机粘合剂、有机溶剂和有机增塑剂添加至用于第一和第二导电部9、11的材料中,利用球磨机等将它们混合并粉碎,获得浆料。通过已知的方法例如刮刀法将该浆料涂覆在例如聚对苯二甲酸乙二酯的薄膜上,并进行干燥,形成规定厚度(例如约30μm)的膜。将如上所述得到的膜从薄膜剥离,获得第二生片。
接着,在第二生片上形成与第一电极部分5a对应的电极图案。通过丝网印刷等的印刷法印刷混合了由上述金属构成的粉末、有机粘合剂和有机溶剂的导电性膏体并进行干燥而形成与第一电极部分5a对应的电极图案。在由金属构成的粉末中,例如Pd、Ag或Ag-Pd合金等是主成分。
接着,按每规定的个数重叠第一生片、形成有上述电极图案的第二生片和未形成有上述电极图案的第二生片。这里,由多个第一生片构成的压敏电阻坯料层与由多个未形成有上述电极图案的第二生片构成的导体坯料层以压敏电阻坯料层被夹在导体坯料层之间的方式进行层叠。形成有电极图案的第二生片以被夹在导体坯料层之间的方式进行层叠。其后,对所层叠的生片施加压力,使各生片相互压接。压敏电阻坯料层的厚度通过第一生片的个数来进行调整。导体坯料层的厚度通过第二生片的个数来进行调整。第一生片的个数可以为至少1个。形成有上述电极图案的第二生片的个数也可以为至少1个。
上述工序的结果是,如图7所示,制造了压敏电阻坯料层L1、导体坯料层L2和电极图案EL层叠在一起的层叠体LB。
接着,层叠体LB进行干燥,其后,如图8所示,切成片状单元,从而获得多个坯料素体GC(烧成前的素体3)。例如利用切割锯等进行层叠体LB的切割。
接着,对多个坯料素体GC施以规定条件下(例如180~400℃和0.5~24小时)的热处理而进行脱粘合剂,其后在规定条件下(例如1000~1400℃和0.5~8小时)进一步烧成。该烧成工序的结果是,第一生片的压敏电阻坯料层L1成为压敏电阻部7,第二生片的导体坯料层L2成为第一和第二导电部9、11,电极图案EL成为第一电极部分5a,从而获得多个素体3,在各素体3中,压敏电阻部7被夹在第一导电部9之间,第一电极部分5a被夹在第一导电部9与第二导电部11之间。将压敏电阻坯料层L1、导体坯料层L2和电极图案EL一起烧成。在烧成工序后,根据需要可以利用滚筒抛光对素体3进行抛光。滚筒抛光可以在烧成之前即层叠体LB的切割之后进行。
接着,从素体3的外表面(一对端面3a、3b和4个侧面3c~3f)扩散选自碱金属(例如Li、Na等)、Ag和Cu中的至少一种元素。这里,说明扩散碱金属元素的例子。
首先,使碱金属化合物附着在素体3的外表面。对于碱金属化合物的附着而言,可以使用密闭旋转容器(pot)。作为碱金属化合物,没有特别的限定,但是,是通过热处理能够使碱金属从素体3的表面扩散的化合物,可以使用碱金属的氧化物、氢氧化物、氯化物、硝酸盐、硼酸盐、碳酸盐和草酸盐等。
然后,在电炉中以规定的温度和时间对附着了该碱金属化合物的素体3进行热处理。其结果,来自碱金属化合物的碱金属从素体3的外表面扩散至内部。优选的热处理温度是700℃~1000℃,热处理气氛是大气。热处理时间(保持时间)优选为10分钟~4小时。
素体3(压敏电阻部7以及第一和第二导电部9、11)中的扩散了碱金属元素的部分,即存在碱金属元素的第一区域8a、10a、12a,如上所述可以谋求高电阻化和低静电电容化。在本实施方式中,虽然碱金属元素从端面3a、3b扩散,但由于存在第二导电部11,因此对端子电极5与第一导电部9(第二区域10b)的电连接不产生阻碍。
接着,涂覆导电性膏体以覆盖各素体3的两个端面3a、3b,并进行热处理以煅烧素体3上的导电性膏体,形成第二电极部分5b的第一电极层6a。其后,进行电镀处理例如Ni电镀和Sn电镀以覆盖第一电极层6a,从而形成第二电极层6b。其结果,在素体3的两端侧上形成端子电极5。端子电极5形成在压敏电阻部7在素体3中被夹在第一导电部9之间的方向上的两端侧。用于第一电极层6a的形成的导电性膏体可以是例如在金属粉末中混合了玻璃料和有机载体的膏体。金属粉末可以是例如含有Cu、Ag、或Ag-Pd合金作为主成分的粉末。
片状压敏电阻1通过这些工序获得。
在本实施方式中,压敏电阻部7被各第一导电部9夹着且与各第一导电部9连接,压敏电阻部7,特别是压敏电阻部7的第二区域8b主要起到作为呈现压敏电阻特性的区域的功能。片状压敏电阻1与所谓的层叠片状压敏电阻不同,不具备与压敏电阻层相接配置的内部电极,而呈现压敏电阻特性。因此,即使施加了ESD那样的浪涌电压的情况下,也不会在压敏电阻部7产生电场分布集中的地方,不会降低ESD耐受量。
在本实施方式中,压敏电阻部7和第一导电部9分别含有第一区域8a、10a。第一区域8a、10a与第二区域8b、10b相比,电导率低,相对介电常数低。片状压敏电阻1的静电电容可以用位于端子电极5的第一电极部分5a间的压敏电阻部7与第一导电部9各自的静电电容之和来表示。因此,通过压敏电阻部7和第一导电部9包含第一区域8a、10a,降低了压敏电阻部7和第一导电部9各自的静电电容,能够谋求片状压敏电阻1的低静电电容化。
在层叠片状压敏电阻中,由于对压敏电阻生片的电极图案的形成精度、压敏电阻生片的层叠偏差、或者层叠体的切割偏差等的原因,内部电极相互重叠的部分的面积有可能产生偏差。若内部电极相互重叠的部分的面积产生偏差,则内部电极相互重叠的部分所呈现的静电电容会产生偏差。对此,如上述那样,片状压敏电阻1由于不具备内部电极,因此不产生内部电极所引起的静电电容的偏差。
电子部件的端子电极一般通过将含有金属和玻璃成分的导电性膏体赋予素体后进行烧结而形成。在这种情况下,由于端子电极含有玻璃成分,因此端子电极所包含的金属相对于素体的覆盖率有可能产生偏差。若在片状压敏电阻的端子电极中,金属的覆盖率产生偏差,则片状压敏电阻的静电电容会产生偏差。
在使用导电性膏体形成端子电极的情况下,赋予导电性膏体以使导电性膏体迂回至素体的端面和与该端面相邻的侧面的一部分。端子电极具有以迂回至侧面的方式形成的部分,在该部分的尺寸产生偏差的情况下,金属的覆盖面积也会产生偏差。在这种情况下,金属的覆盖率也会产生偏差,从而使片状压敏电阻的静电电容产生偏差。
如以上所述,在片状压敏电阻中,由于各种原因,静电电容有可能产生偏差。然而,在本实施方式中,由于第一电极部分5a与第一导电部9所包含的第二区域10b连接,因此能够抑制片状压敏电阻1的静电电容产生偏差。
第一电极部分5a配置成覆盖第一导电部9的主面9b整体。由此,能够可靠地抑制片状压敏电阻1的静电电容产生偏差。
第一电极部分5a通过包含金属并且不含玻璃成分的导电性膏体与压敏电阻部7和导电部9、11同时烧成而形成。由于第一电极部分5a不含玻璃成分,因此第一电极部分5a中的金属的覆盖率难以产生偏差。由此,能够可靠地抑制片状压敏电阻1的静电电容产生偏差。
第一电极部分5a通过含有由金属构成的粉末并且不含玻璃成分的导电性膏体与压敏电阻部7以及第一和第二导电部9、11同时烧成而形成。由此,也能够可靠地抑制片状压敏电阻1的静电电容产生偏差。
在本实施方式中,从一对主面7a、7b的相对方向看时,压敏电阻部7的第一区域8a位于压敏电阻部7的外表面侧,以包围第二区域8b的外周。由于压敏电阻部7的外表面侧的电导率低,表面电流难以在压敏电阻部7的外表面流动。其结果,片状压敏电阻1中,能够抑制漏电流的产生。
在本实施方式中,由于压敏电阻部7和第一导电部9由以ZnO作为主成分的烧结体构成,因此,压敏电阻部7与第一导电部9的界面的连接强度变得牢固。其结果,压敏电阻部7与第一导电部9的连接变得良好,能够抑制在压敏电阻部7与第一导电部9之间的剥离的产生。
在本实施方式中,第一导电部9以ZnO为主成分,并且压敏电阻部7由实质上不含作为副成分而含有的稀土类金属的烧结体构成。由于第一导电部9(烧结体)实质上不含稀土类金属,因此,难以呈现压敏电阻特性,具有比较高的导电性。因此,在第一导电部9中,不妨碍作为电极的功能。
在本实施方式中,从素体3的外表面(端面3a、3b和侧面3c~3f)扩散选自碱金属、Ag和Cu中的至少一种元素。因此,能够容易地控制选自碱金属、Ag和Cu中的至少一种元素扩散的范围。
在本实施方式中,第二导电部11配置成与第一导电部9夹着第一电极部分5a。由此,存在选自碱金属、Ag和Cu中的至少一种元素的第一区域12a,即使在从素体3的端面3a、3b扩散上述元素而形成的情况下,也难以从端面3a、3b到达第一电极部分5a。其结果,第一电极部分5a可靠地与第一导电部9所包含的第二区域10b连接。
接着,参照图9,说明本实施方式的变形例所涉及的片状压敏电阻1的结构。图9是说明本实施方式的变形例所涉及的片状压敏电阻的截面结构的图。
本变形例所涉及的片状压敏电阻1也具备大致长方体形状的素体3和一对端子电极5。本变形例所涉及的片状压敏电阻1,关于第二导电部11的第一和第二区域12a、12b的大小,与上述的本实施方式所涉及的片状压敏电阻1不同。
在第二导电部11中,与第一导电部9的第二区域10b同样地,从一对主面11a、11b的相对方向看时,第二区域12b位于第二导电部11的大致中央。从与一对主面11a、11b的相对方向垂直的方向看时,第二区域12b遍及主面11a与主面11b之间进行延伸。第二区域12b与第一电极部分5a和第二电极部分5b(第一电极层6a)连接。从一对主面11a、11b的相对方向看时,第一区域12a位于第二导电部11的外表面侧以包围第二区域12b的外周。
接着,说明图9所示的本变形例所涉及的片状压敏电阻1的制造过程的一个例子。得到多个素体3为止的过程与上述的本实施方式所涉及的片状压敏电阻1的制造过程相同而省略说明。
获得多个素体3后,赋予导电性膏体,以覆盖素体3的两个端面3a、3b,通过实施热处理而将导电性膏体烧结于素体3,形成第二电极部分5b的第一电极层6a。其后,通过实施Ni电镀和Sn电镀等的电镀处理而形成第二电极层6b,以覆盖第一电极层6a。
接着,从素体3的露出表面(4个侧面3c~3f)扩散选自碱金属(例如Li、Na等)、Ag和Cu中的至少一种元素。扩散选自碱金属、Ag和Cu中的至少一种元素的方法与上述实施方式中的方法相同。
通过这些过程,获得本变形例所涉及的片状压敏电阻1。
在本变形例中,也与上述实施方式同样地,能够良好地维持ESD耐受量,并谋求低静电电容化,并且能够可靠地抑制静电电容产生偏差。
本实施方式和变形例所涉及的片状压敏电阻1通过焊接而被安装成,第一导电部9的相对方向与外部基板等的安装面平行。从第一导电部9的相对方向看时,压敏电阻部7位于素体3的大致中央,因此在焊接时,焊料难以到达压敏电阻部7。其结果,片状压敏电阻1在焊接安装时,能够防止焊料附着于压敏电阻部7而妨碍压敏电阻部7的功能。
上面描述了本发明的优选实施方式,但应该注意到,本发明不必限于上述实施方式,相反,在不偏离本发明的范围和实质的情况下,可以进行各种修改。
第一和第二导电部9、11可以由金属(例如Ag-Pd合金、Ag、Au、Pd、或Pt等)与金属氧化物(例如,ZnO、CoO、NiO、或者TiO2等)的复合材料构成。在这种情况下,金属处于分散在金属氧化物中的状态,通过金属而形成连结第一电极部分5a与压敏电阻部7之间的导通路。在构成各导电部9、11的全部材料为100质量%的情况下,金属氧化物的含量例如为10~80质量%。在构成各导电部9、11的全部的材料为100质量%的情况下,各导电部9、11中的金属的含量例如为20~90质量%。金属氧化物,优选与压敏电阻部7所含有的金属氧化物相同的ZnO。
第一电极部分5a不必形成为覆盖第一导电部9的主面9a整体。但是,为了抑制片状压敏电阻1的静电电容的偏差,第一电极部分5a优选至少覆盖主面9a中的与第二区域10b相对应的区域。当然,为了与第二电极部分5b的连接,第一电极部分5a的至少一部分有必要露出于素体3的4个侧面3c~3f。第一电极部分5a也可以分割成多个而形成。
素体3可以不具备第二导电部11。在这种情况下,第一电极部分5a与第二电极部分5b直接连接。在素体3不具备第二导电部11的情况下,在素体3形成第二电极部分5b之后,优选扩散选自碱金属、Ag和Cu中的至少一种元素。由此,第一电极部分5a经由第一导电部9的第二区域10b而可靠地与压敏电阻部7的第二区域8b连接。
压敏电阻部7也可以含有Bi来替代稀土类金属。在这种情况下,如上述那样,第一导电部9优选不含Bi。压敏电阻部7也可以含有稀土类金属和Bi。在这种情况下,第一导电部9优选不含稀土类金属和Bi。
在本实施方式和本变形例中,从一对端面3a、3b的相对方向看时,第一区域8a、10a、12a位于素体3的外表面侧,以包围第二区域8b、10b、12b的外周,但不限于此。例如,也可以位于4个侧面3c~3f中的一个侧面侧或4个侧面3c~3f中的两个侧面侧等。
在素体3中,也可以不扩散选自碱金属(例如,Li、Na等)、Ag和Cu中的至少一种元素。
从本发明的详细说明可知,本发明可作多种方式的变化。这些变化不能被视为超出了本发明的宗旨和范围,并且,这些对于本领域的技术人员来说是很显然的修改都被包含在本发明权利要求的范围内。
Claims (10)
1.一种片状压敏电阻,其特征在于,
具备:
压敏电阻部,由以ZnO为主成分的烧结体构成,呈现电压非线性特性;
多个导电部,由以ZnO作为主成分的烧结体构成,并且夹着所述压敏电阻部而配置,分别具有与所述压敏电阻部连接的第一主面和与所述第一主面相对的第二主面;以及
多个端子电极,与所述多个导电部连接,
各所述端子电极具有与所述第二主面连接的第一电极部分和与所述第一电极部分连接的第二电极部分,
所述压敏电阻部包含存在选自碱金属、Ag和Cu中的至少一种元素的第一区域、以及遍及所述多个导电部的第一主面间进行延伸且不存在选自碱金属、Ag和Cu中的元素的第二区域,
各所述导电部包含存在选自碱金属、Ag和Cu中的至少一种元素的第一区域、以及遍及第一主面与第二主面之间进行延伸且不存在选自碱金属、Ag和Cu中的元素的第二区域,
所述第一电极部分与所述导电部所包含的所述第二区域连接。
2.根据权利要求1所述的片状压敏电阻,其特征在于,
所述第一电极部分配置成覆盖所述第二主面。
3.根据权利要求1或2所述的片状压敏电阻,其特征在于,
所述第一电极部分通过包含金属并且不含玻璃成分的导电性膏体与所述压敏电阻部和所述多个导电部同时烧成而形成。
4.根据权利要求1或2所述的片状压敏电阻,其特征在于,
所述压敏电阻部含有作为副成分的选自稀土类金属和Bi中的至少一种元素,
所述导电部由实质上不含有作为副成分的稀土类金属和Bi的烧结体构成。
5.根据权利要求1或2所述的片状压敏电阻,其特征在于,
所述导电部由金属与金属氧化物的复合材料构成。
6.根据权利要求1所述的片状压敏电阻,其特征在于,
从所述导电部夹着所述压敏电阻部的方向看时,所述压敏电阻部的所述第一区域位于所述压敏电阻部的外表面侧,以包围所述压敏电阻部的所述第二区域的外周。
7.根据权利要求1或2所述的片状压敏电阻,其特征在于,
还具备配置成与所述导电部夹着所述第一电极部分的导电部。
8.根据权利要求3所述的片状压敏电阻,其特征在于,
所述压敏电阻部含有作为副成分的选自稀土类金属和Bi中的至少一种元素,
所述导电部由实质上不含有作为副成分的稀土类金属和Bi的烧结体构成。
9.根据权利要求3所述的片状压敏电阻,其特征在于,
所述导电部由金属与金属氧化物的复合材料构成。
10.根据权利要求4所述的片状压敏电阻,其特征在于,
所述导电部由金属与金属氧化物的复合材料构成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011186176A JP5696623B2 (ja) | 2011-08-29 | 2011-08-29 | チップバリスタ |
JP2011-186176 | 2011-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102969102A CN102969102A (zh) | 2013-03-13 |
CN102969102B true CN102969102B (zh) | 2015-09-16 |
Family
ID=47742841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210313585.3A Active CN102969102B (zh) | 2011-08-29 | 2012-08-29 | 片状压敏电阻 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8525634B2 (zh) |
JP (1) | JP5696623B2 (zh) |
CN (1) | CN102969102B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101471829B1 (ko) * | 2010-06-24 | 2014-12-24 | 티디케이가부시기가이샤 | 칩 서미스터 및 그 제조 방법 |
US10020415B2 (en) * | 2016-01-12 | 2018-07-10 | National University Of Singapore | Device incorporating an oxide film and method of fabricating the same |
JP7235492B2 (ja) * | 2018-12-12 | 2023-03-08 | Tdk株式会社 | チップバリスタ |
JP7235028B2 (ja) * | 2020-11-26 | 2023-03-08 | Tdk株式会社 | 積層チップバリスタ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1637961A (zh) * | 2003-12-26 | 2005-07-13 | Tdk株式会社 | 层叠型片状压敏电阻 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0351922Y2 (zh) * | 1985-10-31 | 1991-11-08 | ||
JPH0193704A (ja) * | 1987-10-06 | 1989-04-12 | Sumitomo Electric Ind Ltd | リボン状多心光ファイバの被覆除去器 |
JPH0193704U (zh) * | 1987-12-14 | 1989-06-20 | ||
JP2983096B2 (ja) * | 1991-10-29 | 1999-11-29 | マルコン電子株式会社 | 積層形電圧非直線抵抗器の製造方法 |
JPH09205005A (ja) * | 1996-01-24 | 1997-08-05 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
JP3555563B2 (ja) * | 1999-08-27 | 2004-08-18 | 株式会社村田製作所 | 積層チップバリスタの製造方法および積層チップバリスタ |
JP3822798B2 (ja) | 2001-02-16 | 2006-09-20 | 太陽誘電株式会社 | 電圧非直線抵抗体及び磁器組成物 |
JP4123957B2 (ja) * | 2003-02-10 | 2008-07-23 | 株式会社村田製作所 | 電圧依存性抵抗器 |
JP2005183593A (ja) * | 2003-12-18 | 2005-07-07 | Murata Mfg Co Ltd | 接合型電圧依存性抵抗器およびその製造方法 |
JP4432586B2 (ja) * | 2004-04-02 | 2010-03-17 | パナソニック株式会社 | 静電気対策部品 |
JP4082696B2 (ja) * | 2004-04-09 | 2008-04-30 | Tdk株式会社 | 積層型電子部品及びその製造方法 |
JP2006245367A (ja) * | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | バリスタおよびその製造方法 |
WO2006106717A1 (ja) | 2005-04-01 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | バリスタおよびそれを用いた電子部品モジュール |
JP4074299B2 (ja) | 2005-04-14 | 2008-04-09 | Tdk株式会社 | 積層型チップバリスタ |
JP3981125B2 (ja) * | 2005-06-08 | 2007-09-26 | Tdk株式会社 | 積層型チップバリスタ及びその製造方法 |
DE102005050638B4 (de) * | 2005-10-20 | 2020-07-16 | Tdk Electronics Ag | Elektrisches Bauelement |
JP2007165639A (ja) | 2005-12-14 | 2007-06-28 | Tdk Corp | バリスタ及びバリスタの製造方法 |
JP5233400B2 (ja) * | 2008-05-13 | 2013-07-10 | Tdk株式会社 | バリスタ |
US8508325B2 (en) * | 2010-12-06 | 2013-08-13 | Tdk Corporation | Chip varistor and chip varistor manufacturing method |
-
2011
- 2011-08-29 JP JP2011186176A patent/JP5696623B2/ja active Active
-
2012
- 2012-08-16 US US13/587,326 patent/US8525634B2/en active Active
- 2012-08-29 CN CN201210313585.3A patent/CN102969102B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1637961A (zh) * | 2003-12-26 | 2005-07-13 | Tdk株式会社 | 层叠型片状压敏电阻 |
Also Published As
Publication number | Publication date |
---|---|
US20130049923A1 (en) | 2013-02-28 |
US8525634B2 (en) | 2013-09-03 |
JP5696623B2 (ja) | 2015-04-08 |
CN102969102A (zh) | 2013-03-13 |
JP2013048174A (ja) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101883040B1 (ko) | 칩 저항 소자 | |
CN105765671B (zh) | 电阻元件及其制造方法 | |
CN102969102B (zh) | 片状压敏电阻 | |
US20130222106A1 (en) | Chip thermistor and thermistor assembly board | |
CN101325095B (zh) | 陶瓷电子部件 | |
CN103871700B (zh) | 片式可变电阻 | |
CN100472673C (zh) | 积层型片状变阻器 | |
CN1983468B (zh) | 可变电阻和可变电阻的制造方法 | |
US9337355B2 (en) | Voltage nonlinear resistor and multilayer varistor using same | |
US8508325B2 (en) | Chip varistor and chip varistor manufacturing method | |
CN102890990A (zh) | 可变电阻以及可变电阻的制造方法 | |
CN102969101B (zh) | 片状压敏电阻 | |
US6190790B1 (en) | Resistor material, resistive paste and resistor using the resistor material, and multi-layered ceramic substrate | |
JP4539671B2 (ja) | 電子部品及びその製造方法 | |
JP4012915B2 (ja) | バリスタシート用ペーストの製造方法、積層型チップバリスタの製造方法、及び積層型チップバリスタ | |
CN1841577B (zh) | 可变电阻及其制造方法 | |
US20220189665A1 (en) | Method for producing chip varistor and chip varistor | |
KR101148259B1 (ko) | 칩 저항기 및 그 제조방법 | |
JPS6092692A (ja) | バリスタを含む複合回路とその製法 | |
JP5375810B2 (ja) | チップバリスタ | |
JPH0613206A (ja) | 積層型バリスタ | |
TW202147353A (zh) | 厚膜電阻糊、厚膜電阻體、及電子元件 | |
WO2002056654A1 (en) | Terminal for chip and fabricating method thereof | |
JPH11307306A (ja) | 抵抗材料、これを用いた抵抗ペ―ストおよび抵抗体、ならびにセラミック多層基板 | |
JPH11307305A (ja) | 抵抗材料、これを用いた抵抗ペ―ストおよび抵抗体、ならびにセラミック多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |