JP7235492B2 - チップバリスタ - Google Patents
チップバリスタ Download PDFInfo
- Publication number
- JP7235492B2 JP7235492B2 JP2018232715A JP2018232715A JP7235492B2 JP 7235492 B2 JP7235492 B2 JP 7235492B2 JP 2018232715 A JP2018232715 A JP 2018232715A JP 2018232715 A JP2018232715 A JP 2018232715A JP 7235492 B2 JP7235492 B2 JP 7235492B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electrode
- functional
- length
- alkali metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
Description
Claims (14)
- 互いに対向する第一面と第二面とを有し、積層構造を有する素体と、
前記素体の所定の層内おいて第一面と第二面との対向方向に沿って延在する第一導体と、
前記素体の前記第一導体とは異なる層内において第一面と第二面との対向方向に沿って延在し、前記第一導体と前記素体の積層方向において重なる重畳部を形成する第二導体と、
前記素体の前記第一導体と前記第二導体との中間に位置する層内において、前記第一導体および前記第二導体と交差する方向に沿って延在し、前記重畳部と前記素体の積層方向において重なる機能部を有し、前記機能部と前記第一導体との間に第一機能層を形成するとともに前記機能部と前記第二導体との間に第二機能層を形成する第三導体と、
前記素体の前記第一面側に設けられ、前記第一導体に接続された第一電極と、
前記素体の前記第二面側に設けられ、前記第二導体に接続された第二電極と、
前記素体の表面に設けられ、前記第三導体に接続された第三電極と、
アルカリ金属を含有させることにより電気抵抗が高められた前記素体の部分であって、前記素体の表面を構成するとともに、前記第一導体、前記第二導体および前記第三導体と前記素体との界面に沿って前記素体の表面から内部に延びるアルカリ金属含有部と
を備え、
前記アルカリ金属含有部が前記第一機能層および前記第二機能層に達しておらず、
前記第一導体と前記素体との界面に沿って前記アルカリ金属含有部が達する位置から前記重畳部までの距離、および、前記第二導体と前記素体との界面に沿って前記アルカリ金属含有部が達する位置から前記重畳部までの距離が、前記第三導体と前記素体との界面に沿って前記アルカリ金属含有部が達する位置から前記重畳部までの距離より長い、チップバリスタ。 - 前記積層方向および前記第一面と前記第二面との対向方向に直交する方向に関し、前記素体の長さに対する前記第一導体の長さおよび前記第二導体の長さの割合が0.1~0.6の範囲である、請求項1に記載のチップバリスタ。
- 前記第一面と前記第二面との対向方向に関し、前記第三電極の長さに対する前記第三導体の長さの割合が0.2~0.6の範囲である、請求項1または2に記載のチップバリスタ。
- 前記第一面と前記第二面との対向方向に関し、前記第三導体の機能部の長さが前記重畳部の長さより短い、請求項1~3のいずれか一項に記載のチップバリスタ。
- 請求項1~4のいずれか一項に記載のチップバリスタを備え、
前記チップバリスタの前記第一電極が一方のチャネルに接続されるとともに前記第二電極が他方のチャネルに接続され、前記第三電極が接地されている、差動伝送用送受信装置。 - 互いに対向する第一面と第二面とを有し、積層構造を有する素体と、
前記素体の所定の層内おいて第一面と第二面との対向方向に沿って延在する第一導体と、
前記素体の前記第一導体とは異なる層内において第一面と第二面との対向方向に沿って延在し、前記第一導体と前記素体の積層方向において重なる重畳部を形成する第二導体と、
前記素体の前記第一導体と前記第二導体との中間に位置する層内において、前記第一導体および前記第二導体と交差する方向に沿って延在し、前記重畳部と前記素体の積層方向において重なる機能部を有し、前記機能部と前記第一導体との間に第一機能層を形成するとともに前記機能部と前記第二導体との間に第二機能層を形成する第三導体と、
前記素体の前記第一面側に設けられ、前記第一導体に接続された第一電極と、
前記素体の前記第二面側に設けられ、前記第二導体に接続された第二電極と、
前記素体の表面に設けられ、前記第三導体に接続された第三電極と、
アルカリ金属を含有させることにより電気抵抗が高められた前記素体の部分であって、前記素体の表面を構成するとともに、前記第一導体、前記第二導体および前記第三導体と前記素体との界面に沿って前記素体の表面から内部に延びるアルカリ金属含有部と
を備え、
前記アルカリ金属含有部が前記第一機能層および前記第二機能層に達しておらず、
前記積層方向および前記第一面と前記第二面との対向方向に直交する方向に関し、前記素体の長さに対する前記第一導体の長さおよび前記第二導体の長さの割合が0.1~0.6の範囲である、チップバリスタ。 - 前記第一面と前記第二面との対向方向に関し、前記第三電極の長さに対する前記第三導体の長さの割合が0.2~0.6の範囲である、請求項6に記載のチップバリスタ。
- 前記第一面と前記第二面との対向方向に関し、前記第三導体の機能部の長さが前記重畳部の長さより短い、請求項6または7に記載のチップバリスタ。
- 請求項6~8のいずれか一項に記載のチップバリスタを備え、
前記チップバリスタの前記第一電極が一方のチャネルに接続されるとともに前記第二電極が他方のチャネルに接続され、前記第三電極が接地されている、差動伝送用送受信装置。 - 互いに対向する第一面と第二面とを有し、積層構造を有する素体と、
前記素体の所定の層内おいて第一面と第二面との対向方向に沿って延在する第一導体と、
前記素体の前記第一導体とは異なる層内において第一面と第二面との対向方向に沿って延在し、前記第一導体と前記素体の積層方向において重なる重畳部を形成する第二導体と、
前記素体の前記第一導体と前記第二導体との中間に位置する層内において、前記第一導体および前記第二導体と交差する方向に沿って延在し、前記重畳部と前記素体の積層方向において重なる機能部を有し、前記機能部と前記第一導体との間に第一機能層を形成するとともに前記機能部と前記第二導体との間に第二機能層を形成する第三導体と、
前記素体の前記第一面側に設けられ、前記第一導体に接続された第一電極と、
前記素体の前記第二面側に設けられ、前記第二導体に接続された第二電極と、
前記素体の表面に設けられ、前記第三導体に接続された第三電極と、
アルカリ金属を含有させることにより電気抵抗が高められた前記素体の部分であって、前記素体の表面を構成するとともに、前記第一導体、前記第二導体および前記第三導体と前記素体との界面に沿って前記素体の表面から内部に延びるアルカリ金属含有部と
を備え、
前記アルカリ金属含有部が前記第一機能層および前記第二機能層に達しておらず、
前記第一面と前記第二面との対向方向に関し、前記第三電極の長さに対する前記第三導体の長さの割合が0.2~0.6の範囲である、チップバリスタ。 - 前記第一面と前記第二面との対向方向に関し、前記第三導体の機能部の長さが前記重畳部の長さより短い、請求項10に記載のチップバリスタ。
- 請求項10または11に記載のチップバリスタを備え、
前記チップバリスタの前記第一電極が一方のチャネルに接続されるとともに前記第二電極が他方のチャネルに接続され、前記第三電極が接地されている、差動伝送用送受信装置。 - 互いに対向する第一面と第二面とを有し、積層構造を有する素体と、
前記素体の所定の層内おいて第一面と第二面との対向方向に沿って延在する第一導体と、
前記素体の前記第一導体とは異なる層内において第一面と第二面との対向方向に沿って延在し、前記第一導体と前記素体の積層方向において重なる重畳部を形成する第二導体と、
前記素体の前記第一導体と前記第二導体との中間に位置する層内において、前記第一導体および前記第二導体と交差する方向に沿って延在し、前記重畳部と前記素体の積層方向において重なる機能部を有し、前記機能部と前記第一導体との間に第一機能層を形成するとともに前記機能部と前記第二導体との間に第二機能層を形成する第三導体と、
前記素体の前記第一面側に設けられ、前記第一導体に接続された第一電極と、
前記素体の前記第二面側に設けられ、前記第二導体に接続された第二電極と、
前記素体の表面に設けられ、前記第三導体に接続された第三電極と、
アルカリ金属を含有させることにより電気抵抗が高められた前記素体の部分であって、前記素体の表面を構成するとともに、前記第一導体、前記第二導体および前記第三導体と前記素体との界面に沿って前記素体の表面から内部に延びるアルカリ金属含有部と
を備え、
前記アルカリ金属含有部が前記第一機能層および前記第二機能層に達していないチップバリスタを備え、
前記チップバリスタの前記第一電極が一方のチャネルに接続されるとともに前記第二電極が他方のチャネルに接続され、前記第三電極が接地されている、差動伝送用送受信装置。 - 前記第一面と前記第二面との対向方向に関し、前記第三導体の機能部の長さが前記重畳部の長さより短い、請求項13に記載の差動伝送用送受信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018232715A JP7235492B2 (ja) | 2018-12-12 | 2018-12-12 | チップバリスタ |
CN201911266002.4A CN111312460B (zh) | 2018-12-12 | 2019-12-11 | 片状压敏电阻 |
US16/710,194 US10706995B1 (en) | 2018-12-12 | 2019-12-11 | Chip varistor |
JP2023027147A JP2023054304A (ja) | 2018-12-12 | 2023-02-24 | チップバリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018232715A JP7235492B2 (ja) | 2018-12-12 | 2018-12-12 | チップバリスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023027147A Division JP2023054304A (ja) | 2018-12-12 | 2023-02-24 | チップバリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020096075A JP2020096075A (ja) | 2020-06-18 |
JP7235492B2 true JP7235492B2 (ja) | 2023-03-08 |
Family
ID=71071795
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018232715A Active JP7235492B2 (ja) | 2018-12-12 | 2018-12-12 | チップバリスタ |
JP2023027147A Pending JP2023054304A (ja) | 2018-12-12 | 2023-02-24 | チップバリスタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023027147A Pending JP2023054304A (ja) | 2018-12-12 | 2023-02-24 | チップバリスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US10706995B1 (ja) |
JP (2) | JP7235492B2 (ja) |
CN (1) | CN111312460B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021095368A1 (ja) * | 2019-11-12 | 2021-05-20 | ||
JP7347376B2 (ja) | 2020-08-31 | 2023-09-20 | Tdk株式会社 | チップバリスタ |
WO2022138515A1 (ja) * | 2020-12-24 | 2022-06-30 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
WO2022196501A1 (ja) * | 2021-03-16 | 2022-09-22 | パナソニックIpマネジメント株式会社 | 積層セラミック部品 |
WO2023120477A1 (ja) * | 2021-12-21 | 2023-06-29 | パナソニックIpマネジメント株式会社 | バリスタ部品および差動通信装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303763A (ja) | 2003-03-28 | 2004-10-28 | Tdk Corp | チップ状電子部品およびその製造方法 |
JP2007299777A (ja) | 2006-04-27 | 2007-11-15 | Tdk Corp | 積層型半導体セラミクス |
JP2013026447A (ja) | 2011-07-21 | 2013-02-04 | Tdk Corp | バリスタ及びバリスタの製造方法 |
JP2014120605A (ja) | 2012-12-17 | 2014-06-30 | Tdk Corp | チップバリスタ |
JP2017204547A (ja) | 2016-05-11 | 2017-11-16 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205019A (ja) * | 1996-01-25 | 1997-08-05 | Murata Mfg Co Ltd | 複合機能素子及びその製造方法 |
JP2002184608A (ja) | 2000-12-14 | 2002-06-28 | Murata Mfg Co Ltd | 積層型バリスタ |
TWI240933B (en) * | 2002-10-29 | 2005-10-01 | Tdk Corp | Chip-shaped electronic component and manufacturing method thereof |
JP4262141B2 (ja) * | 2004-06-10 | 2009-05-13 | Tdk株式会社 | 積層型チップバリスタ及びその製造方法 |
JP4715248B2 (ja) * | 2005-03-11 | 2011-07-06 | パナソニック株式会社 | 積層セラミック電子部品 |
JP2007115931A (ja) * | 2005-10-21 | 2007-05-10 | Taiyo Yuden Co Ltd | バリスタ |
JP4893371B2 (ja) * | 2007-03-02 | 2012-03-07 | Tdk株式会社 | バリスタ素子 |
US7683753B2 (en) * | 2007-03-30 | 2010-03-23 | Tdk Corporation | Voltage non-linear resistance ceramic composition and voltage non-linear resistance element |
JP5088029B2 (ja) * | 2007-07-19 | 2012-12-05 | Tdk株式会社 | バリスタ |
DE102009007316A1 (de) * | 2009-02-03 | 2010-08-05 | Epcos Ag | Elektrisches Vielschichtbauelement |
JP5696623B2 (ja) * | 2011-08-29 | 2015-04-08 | Tdk株式会社 | チップバリスタ |
WO2016098556A1 (ja) * | 2014-12-15 | 2016-06-23 | 株式会社村田製作所 | 電子部品の製造方法および電子部品 |
JP6890940B2 (ja) * | 2016-09-16 | 2021-06-18 | Tdk株式会社 | 電子部品 |
CN106782956B (zh) * | 2016-09-29 | 2019-01-22 | 立昌先进科技股份有限公司 | 一种制备多层片式压敏电阻的方法及由其制得的压敏电阻 |
-
2018
- 2018-12-12 JP JP2018232715A patent/JP7235492B2/ja active Active
-
2019
- 2019-12-11 US US16/710,194 patent/US10706995B1/en active Active
- 2019-12-11 CN CN201911266002.4A patent/CN111312460B/zh active Active
-
2023
- 2023-02-24 JP JP2023027147A patent/JP2023054304A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004303763A (ja) | 2003-03-28 | 2004-10-28 | Tdk Corp | チップ状電子部品およびその製造方法 |
JP2007299777A (ja) | 2006-04-27 | 2007-11-15 | Tdk Corp | 積層型半導体セラミクス |
JP2013026447A (ja) | 2011-07-21 | 2013-02-04 | Tdk Corp | バリスタ及びバリスタの製造方法 |
JP2014120605A (ja) | 2012-12-17 | 2014-06-30 | Tdk Corp | チップバリスタ |
JP2017204547A (ja) | 2016-05-11 | 2017-11-16 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
Also Published As
Publication number | Publication date |
---|---|
CN111312460A (zh) | 2020-06-19 |
CN111312460B (zh) | 2022-05-17 |
US20200194150A1 (en) | 2020-06-18 |
JP2023054304A (ja) | 2023-04-13 |
JP2020096075A (ja) | 2020-06-18 |
US10706995B1 (en) | 2020-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7235492B2 (ja) | チップバリスタ | |
US7502213B2 (en) | Surge absorber | |
KR101663510B1 (ko) | 정전기 보호 부품 | |
CN109585105B (zh) | 电子部件 | |
US7277003B2 (en) | Electrostatic discharge protection component | |
US9142340B2 (en) | Chip varistor | |
JP2023169178A (ja) | 集積コンデンサフィルタおよびバリスタ機能を有する集積コンデンサフィルタ | |
US8508325B2 (en) | Chip varistor and chip varistor manufacturing method | |
US8525634B2 (en) | Chip varistor | |
KR101699705B1 (ko) | 정전기 보호 부품 | |
JP2007214509A (ja) | 積層型電子部品 | |
JP7342802B2 (ja) | 半導体セラミック電子部品の実装構造 | |
JP6252020B2 (ja) | 静電気保護部品及び静電気保護部品の製造方法 | |
KR20080087655A (ko) | 적층형 필터 | |
JP2023098547A (ja) | チップバリスタ | |
JP5799672B2 (ja) | チップバリスタ | |
CN114521274A (zh) | 多层压敏电阻和用于制造多层压敏电阻的方法 | |
JP6187001B2 (ja) | 静電気保護部品 | |
JP4952175B2 (ja) | バリスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220623 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7235492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |