JP7347376B2 - チップバリスタ - Google Patents

チップバリスタ Download PDF

Info

Publication number
JP7347376B2
JP7347376B2 JP2020146007A JP2020146007A JP7347376B2 JP 7347376 B2 JP7347376 B2 JP 7347376B2 JP 2020146007 A JP2020146007 A JP 2020146007A JP 2020146007 A JP2020146007 A JP 2020146007A JP 7347376 B2 JP7347376 B2 JP 7347376B2
Authority
JP
Japan
Prior art keywords
internal electrode
exposed
electrode
conductor portion
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020146007A
Other languages
English (en)
Other versions
JP2022041010A (ja
Inventor
雅幸 内田
要 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2020146007A priority Critical patent/JP7347376B2/ja
Publication of JP2022041010A publication Critical patent/JP2022041010A/ja
Application granted granted Critical
Publication of JP7347376B2 publication Critical patent/JP7347376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Thermistors And Varistors (AREA)

Description

本発明は、チップバリスタに関する。
バリスタ特性を発現する素体と、素体に配置されている第一~第三外部電極と、を備えたチップバリスタが知られている(たとえば、特許文献1参照)。たとえば、第一及び第二外部電極は、入力端子電極として機能し、第三外部電極は、グラウンド端子電極として機能する。
特開2020-96075号公報
本発明の一つの態様は、第一~第三外部電極の剥がれを抑制し、信頼性を向上するチップバリスタを提供することを目的とする。本発明の別の態様は、入力端子電極及びグラウンド端子電極の剥がれを抑制し、信頼性を向上するチップバリスタを提供することを目的とする。
一つの態様に係るチップバリスタは、主面と、主面と隣り合うと共に互いに対向している第一及び第二側面と、主面と隣り合うと共に互いに対向している第一及び第二端面とを有している直方体形状の半導体セラミック素体を備えている。チップバリスタは、主面と第一側面と第一端面との間の第一角部を覆うように主面と第一側面と第一端面とに連続して配置されている第一外部電極と、主面と第二側面と第一端面との間の第二角部を覆うように主面と第二側面と第一端面とに連続して配置されている第二外部電極と、主面と第一側面と第二端面との間の第三角部を覆うように主面と第一側面と第二端面とに連続して配置されていると共に、主面と第二側面と第二端面との間の第四角部を覆うように主面と第二側面と第二端面とに連続して配置されている第三外部電極を備えている。チップバリスタは、素体内に配置されており、第一外部電極と接続されている第一内部電極と、素体内に配置されており、第二外部電極と接続されている第二内部電極と、第一内部電極と第二内部電極とに対向するように素体内に配置されており、第三外部電極と接続されている第三内部電極と、を備えている。
上記一つの態様によれば、第一外部電極は、第一角部を覆うように、主面と第一側面と第一端面との三つの面上に連続して配置されている。第二外部電極は、第二角部を覆うように、主面と第二側面と第一端面との三つの面上に連続して配置されている。第三外部電極は、第三角部を覆うように、主面と第一側面と第二端面との三つの面上に連続して配置されている共に、第四角部を覆うように、主面と第二側面と第二端面との三つの面上に連続して配置されている。すなわち、第一~第三外部電極それぞれは、対応する角部を覆うように、少なくとも三つの面上に連続して配置されている。この場合、外部電極が、角部を覆うことなく、素体が有する複数の面のうち互いに隣り合う二つの面の間の稜部を覆うように当該二つの面上に連続して配置されている場合に比べて、第一~第三外部電極と素体との接続強度が確保され易く、第一~第三外部電極が素体から剥がれ難い。上記一つの態様は、第一~第三外部電極の剥がれを抑制するので、上記一つの態様は、チップバリスタの信頼性を向上する。
上記一つの態様では、第一内部電極は、第一端面と第一側面との間の第一稜部に露出していると共に第一外部電極に覆われている第一端を有し、第一端で第一外部電極に接続されていてもよい。第二内部電極は、第一端面と第二側面との間の第二稜部に露出していると共に第二外部電極に覆われている第二端を有し、第二端で第二外部電極に接続されていてもよい。第三内部電極は、第二端面に露出していると共に第三外部電極に覆われている第三端を有し、第三端で第三外部電極に接続されていてもよい。
この場合、第一内部電極の第一端は、第一稜部で第一外部電極に確実に覆われる。第一内部電極は、第一外部電極と確実に接続される。第二内部電極の第二端は、第二稜部で第二外部電極に確実に覆われる。第二内部電極は、第二外部電極と確実に接続される。第三内部電極の第三端は、第二端面で第三外部電極に確実に覆われる。第三内部電極は、第三外部電極と確実に接続される。
上記一つの態様では、第一内部電極は、第一側面と第一端面とに平行な方向で第三内部電極と対向していると共に、第一及び第二端面が対向している方向に延在している第一導体部分と、第一導体部分から延在し、第一側面と第一端面とに更に露出している第一端を含んでいる第二導体部分と、を有していてもよい。第二内部電極は、第二側面と第一端面とに平行な方向で第三内部電極と対向していると共に、第一及び第二端面が対向している方向に延在している第三導体部分と、第三導体部分から延在し、第二側面と第一端面とに更に露出している第二端を含んでいる第四導体部分と、を有していてもよい。
この場合、第一内部電極の第一端は、第一稜部、第一側面及び第一端面で第一外部電極に確実に覆われる。第二内部電極の第一端は、第一稜部、第二側面及び第一端面で第二外部電極に確実に覆われる。
上記一つの態様では、第二導体部分は、主面に平行で、かつ、第一側面と第一端面とに交差する方向に延在していてもよい。第四導体部分は、主面に平行で、かつ、第二側面と第一端面とに交差する方向に延在していてもよい。
この場合、第一内部電極は、第一外部電極とより確実に接続され、第二内部電極は、第二外部電極とより確実に接続される。
上記一つの態様では、第二導体部分と第四導体部分とは、第一端面に平行な方向に延在していてもよい。
この場合、第一導体部分は、第二導体部分で第一端に接続されて、第一内部電極は、第一外部電極とより確実に接続される。第三導体部分は、第四導体部分で第一端に接続される。第二内部電極は、第二外部電極とより確実に接続される。
上記一つの態様では、第二導体部分の、第二導体部分が延在している方向に直交する方向での幅は、第一導体部分寄りの位置より第一端寄りの位置で大きくてもよい。第四導体部分の、第四導体部分が延在している方向に直交する方向での幅は、第三導体部分寄りの位置より第二端寄りの位置で大きくてもよい。
この場合、第一端の幅が広くなるので、第一内部電極は、第一外部電極とより確実に接続される。第二端の幅が広くなるので、第二内部電極は、第二外部電極とより確実に接続される。
上記一つの態様では、第一内部電極は、第一側面と第一端面とに平行な方向で第三内部電極と対向していると共に、第一及び第二端面が対向している方向に延在している第一導体部分と、主面と第一端面とに平行な方向で第一導体部分から延在し、第一側面に露出している第一端を含んでいる第二導体部分と、を有していてもよい。第二内部電極は、第二側面と第一端面とに平行な方向で第三内部電極と対向していると共に、第一及び第二端面が対向している方向に延在している第三導体部分と、主面と第一端面とに平行な方向で第二導体部分から延在し、第二側面に露出している第二端を含んでいる第四導体部分と、を有していてもよい。
たとえば、第一側面上の第一外部電極の厚さが第一端面上の第一外部電極の厚さより大きくなるように第一外部電極が形成される場合、第一内部電極の第一端は、第一側面で第一外部電極に確実に覆われる。たとえば、第二側面上の第二外部電極の厚さが第一端面上の第二外部電極の厚さより大きくなるように第二外部電極が形成される場合、第二内部電極の第二端は、第二側面で第二外部電極に確実に覆われる。
上記一つの態様では、第一内部電極は、第一端面に露出していると共に第一外部電極に覆われている第一端を有し、第一端で第一外部電極に接続されていてもよい。第二内部電極は、第一端面に露出していると共に第二外部電極に覆われている第二端を有し、第二端で第二外部電極に接続されていてもよい。第三内部電極は、第二端面に露出していると共に第三外部電極に覆われている第三端を有し、第三端で第三外部電極に接続されていてもよい。第一内部電極と第二内部電極とは、第一及び第二側面が対向している方向で第三内部電極と対向していてもよい。
この場合、第一内部電極の第一端は、第一端面で第一外部電極に確実に覆われる。第二内部電極の第二端は、第一端面で第二外部電極に確実に覆われる。第三内部電極の第三端は、第二端面で第三外部電極に確実に覆われる。
上記一つの態様では、第一内部電極は、主面と第一端面との間の第三稜部に露出していると共に第一外部電極に覆われている第一端を有し、第一端で第一外部電極に接続されていてもよい。第二内部電極は、第三稜部に露出していると共に第二外部電極に覆われている第二端を有し、第二端で第二外部電極に接続されていてもよい。第三内部電極は、第二端面に露出していると共に第三外部電極に覆われている第三端を有し、第三端で第三外部電極に接続されていてもよい。第一内部電極と第二内部電極とは、第一及び第二側面が対向している方向で第三内部電極と対向してもよい。
この場合、第一内部電極の第一端は、第三稜部で第一外部電極に確実に覆われる。第一内部電極は、第一外部電極と確実に接続される。第二内部電極の第二端は、第三稜部で第二外部電極に確実に覆われる。第二内部電極は、第二外部電極と確実に接続される。第三内部電極の第三端は、第二端面で第三外部電極に確実に覆われる。第三内部電極は、第三外部電極と確実に接続される。
上記一つの態様では、第一内部電極は、第一及び第二側面が対向している方向で第三内部電極と対向していると共に、第一及び第二端面が対向している方向に延在している第一導体部分と、第一側面に平行で、かつ、主面と第一端面とに交差する方向に第一導体部分から延在し、第一端を有している第二導体部分と、を有していてもよい。第二内部電極は、第一及び第二側面が対向している方向で第三内部電極と対向していると共に、第一及び第二端面が対向している方向に延在している第三導体部分と、第二側面に平行で、かつ、主面と第一端面とに交差する方向に第三導体部分から延在し、第二端を有している第四導体部分と、を有していてもよい。
この場合、第一内部電極の第一端は、第三稜部、主面及び第一端面で第一外部電極に確実に覆われる。第二内部電極の第二端は、第三稜部、主面及び第一端面で第二外部電極に確実に覆われる。
別の一つの態様に係るチップバリスタは、差動伝送路に接続されるチップバリスタであって、主面と、主面と隣り合うと共に互いに対向している第一及び第二側面と、主面と隣り合うと共に互いに対向している第一及び第二端面とを有している直方体形状の素体を備えている。チップバリスタは、主面と第一側面と第一端面との間の第一角部を覆うように主面と第一側面と第一端面とに連続して配置されている第一入力端子電極と、主面と第二側面と第一端面との間の第二角部を覆うように主面と第二側面と第一端面とに連続して配置されている第二入力端子電極と、少なくとも主面と第一側面と第二端面との間の第三角部を覆うように主面と第一側面と第二端面とに連続して配置されているグラウンド端子電極と、を備えている。
上記別の一つの態様によれば、第一入力端子電極は、第一角部を覆うように主面と第一側面と第一端面との三つの面上に連続して配置されている。第二入力端子電極は、第二角部を覆うように主面と第二側面と第一端面との三つの面上に連続して配置されている。グラウンド端子電極は、第三角部を覆うように主面と第一側面と第二端面との三つの面上に連続して配置されている。すなわち、第一及び第二入力端子電極、並びにグラウンド端子電極それぞれは、対応する角部を覆うように、少なくとも三つの面上に連続して配置されている。この場合、端子電極が、角部を覆うことなく、素体が有する複数の面のうち互いに隣り合う二つの面の間の稜部を覆うように当該二つの面上に連続して配置されている場合に比べて、第一及び第二入力端子電極、並びにグラウンド端子電極と素体との接続強度が確保され易く、第一及び第二入力端子電極、並びにグラウンド端子電極が素体から剥がれ難い。上記別の一つの態様は、第一及び第二入力端子電極、並びにグラウンド端子電極の剥がれを抑制するので、上記別の一つの態様は、チップバリスタの信頼性を向上する。
本発明の一つの態様によれば、第一~第三外部電極の剥がれを抑制し、信頼性を向上するチップバリスタが提供される。本発明の別の態様によれば、入力端子電極及びグラウンド端子電極の剥がれを抑制し、信頼性を向上するチップバリスタが提供される。
図1は、第1実施形態に係るチップバリスタの斜視図である。 図2は、第1実施形態に係るチップバリスタの断面構成を示す図である。 図3は、第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。 図4は、第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。 図5は、第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。 図6は、第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。 図7は、第2実施形態に係るチップバリスタの断面構成を示す図である。 図8は、第3実施形態に係るチップバリスタの断面構成を示す図である。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
初めに、図1~図3を参照して、第1実施形態に係るチップバリスタ1の構成を説明する。図1は、第1実施形態に係る素体の斜視図である。図2は、第1実施形態に係る素体の断面構成を示す図である。図3は、第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。図3では、説明のため、第一方向から見て第二内部電極と第三内部電極とを第一内部電極から意図的にずらして図示している。実際には、第一方向から見て、第二内部電極と第三内部電極との外縁は、第一内部電極の外縁と重なり合う部分を有している。
図1に示されるように、チップバリスタ1は、素体10と、素体10の表面に配置される第一外部電極21、第二外部電極22、及び第三外部電極23を備えている。本実施形態では、素体10は、バリスタ特性(電圧非直線特性)を発現する。素体10は、半導体セラミック素体であり、半導体セラミックにて構成されるバリスタ層が複数積層されて構成されている。複数のバリスタ層は、実際には互いの境界が視認できない程度に一体化されている。複数のバリスタ層は、第一方向D1に積層されている。
素体10は、直方体形状を呈している。本明細書での「直方体形状」は、角部及び稜部が面取りされている直方体の形状、及び、角部及び稜部が丸められている直方体の形状を含む。素体10は、主面10aと、第一側面10c及び第二側面10dと、第一端面10e及び第二端面10fとを有している。素体10は、主面10bを更に備え、本実施形態では、主面10aと主面10bとは、第一方向D1で互いに対向している。第一方向D1は、第一側面10cと第一端面10eとに平行な方向である。第一側面10c及び第二側面10dは、主面10aと隣り合うと共に互いに対向している。本実施形態では、第一側面10c及び第二側面10dは、第一方向D1に交差する第二方向D2で互いに対向している。第一端面10e及び第二端面10fは、主面10aと隣り合うと共に互いに対向している。第二方向D2は、第一側面10c及び第二側面10dが対向している方向である。本実施形態では、第一端面10e及び第二端面10fは、第一方向D1及び第二方向D2に交差する第三方向D3で互いに対向している。第三方向D3は、第一端面10e及び第二端面10fが対向している方向である。本実施形態では、第一方向D1、第二方向D2、及び第三方向D3は、互いに直交している。
チップバリスタ1において、素体10は、第一角部12aと第二角部12bとを有している。第一角部12aは、主面10aと第一側面10cと第一端面10eとの間に位置しており、主面10aと第一側面10cと第一端面10eとを接続している。第二角部12bは、主面10aと第二側面10dと第一端面10eとの間に位置しており、主面10aと第二側面10dと第一端面10eとを接続している。素体10は、第三角部12cと第四角部12dとを更に有している。第三角部12cは、主面10aと第一側面10cと第二端面10fとの間に位置しており、主面10aと第一側面10cと第二端面10fとを接続している。第四角部12dは、主面10aと第二側面10dと第二端面10fとの間に位置しており、主面10aと第二側面10dと第二端面10fとを接続している。
チップバリスタ1において、素体10は、第五角部12eと第六角部12fとを更に有している。第五角部12eは、主面10bと第一側面10cと第一端面10eとの間に位置しており、主面10bと第一側面10cと第一端面10eとを接続している。第六角部12fは、主面10bと第二側面10dと第一端面10eとの間に位置しており、主面10bと第二側面10dと第一端面10eとを接続している。素体10は、第七角部12gと第八角部12hとを更に有している。第七角部12gは、主面10bと第一側面10cと第二端面10fとの間に位置しており、主面10bと第一側面10cと第二端面10fとを接続している。第八角部12hは、主面10bと第二側面10dと第二端面10fとの間に位置しており、主面10bと第二側面10dと第二端面10fとを接続している。
チップバリスタ1において、素体10は、第一稜部14aと第二稜部14bとを有している。第一稜部14aは、第一側面10cと第一端面10eとの間に位置している。第一稜部14aは、第一端面10eと第一側面10cとを接続していると共に、第一角部12aと第五角部12eとに繋がっている。第二稜部14bは、第一端面10eと第二側面10dとの間に位置している。第二稜部14bは、第一端面10eと第二側面10dとを接続していると共に、第二角部12bと第六角部12fとに繋がっている。素体10は、第三稜部14cと第四稜部14dとを有している。第三稜部14cは、主面10aと第一端面10eとの間に位置している。第三稜部14cは、主面10aと第一端面10eとを接続していると共に、第一角部12aと第二角部12bとに繋がっている。第四稜部14dは、主面10aと第二端面10fとの間に位置している。第四稜部14dは、主面10aと第二端面10fとを接続していると共に、第三角部12cと第四角部12dとに繋がっている。
素体10は、第五稜部14eと第六稜部14fと第七稜部14gとを更に有している。第五稜部14eは、第一側面10cと第二端面10fとの間に位置している。第五稜部14eは、第一側面10cと第二端面10fとを接続していると共に、第三角部12cと第七角部12gとに繋がっている。第六稜部14fは、第二側面10dと第二端面10fとの間に位置している。第六稜部14fは、第二側面10dと第二端面10fとを接続していると共に、第四角部12dと第八角部12hとに繋がっている。第七稜部14gは、主面10bと第二端面10fとを接続していると共に、第七角部12gと第八角部12hとに繋がっている。
本実施形態では、素体10の第一方向D1の長さは、約0.5mmであり、素体10の第二方向D2の長さは、約0.5mmであり、素体10の第三方向D3の長さは、約1.0mmである。チップバリスタ1は、いわゆる1005タイプのチップバリスタである。チップバリスタ1は、1005タイプのサイズに限られない。チップバリスタ1は、いわゆる1608サイズ(0.8mm×0.8mm×1.6mm)であってもよい。
バリスタ層は、たとえば、ZnOを主成分として含み、副成分としてCo、希土類金属元素、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体、及びこれらの酸化物を含む。バリスタ層は、副成分として、たとえば、Co、Pr、Cr、Ca、K、Si、及びAlを含む。
第一外部電極21は、第一角部12aを覆うように主面10aと第一側面10cと第一端面10eとに連続して配置されている。第二外部電極22は、第二角部12bを覆うように主面10aと第二側面10dと第一端面10eとに連続して配置されている。第三外部電極23は、第三角部12cを覆うように主面10aと第一側面10cと第二端面10fとに連続して配置されていると共に、第四角部12dを覆うように主面10aと第二側面10dと第二端面10fとに連続して配置されている。第三外部電極23は、第三角部12cと第四角部12dとに繋がっている第四稜部14dを覆っている。
本実施形態では、第一外部電極21は、第一角部12aと第五角部12eとを覆うように主面10a,10bと第一側面10cと第一端面10eとに連続して配置されていてもよい。この場合、第一外部電極21は、第一稜部14aを覆うように主面10a,10bと第一側面10cと第一端面10eとに連続して配置されている。第二外部電極22は、第二角部12bと第六角部12fとを覆うように主面10a,10bと第二側面10dと第一端面10eとに連続して配置されていてもよい。この場合、第二外部電極22は、第二稜部14bを覆うように主面10a,10bと第二側面10dと第一端面10eとに連続して配置されている。
第三外部電極23は、第三角部12cと第七角部12gとを覆うように主面10a,10bと第一側面10cと第二端面10fとに連続して配置されていてもよく、第四角部12dと第八角部12hとを覆うように主面10a,10bと第二側面10dと第二端面10fとに連続して配置されていてもよい。第三外部電極23は、第七角部12gと第八角部12hとを覆うように主面10bと第一側面10cと第二側面10dと第二端面10fとに更に連続して配置されていてもよい。この場合、第三外部電極23は、第五稜部14eを覆うように主面10a,10bと第一側面10cと第二端面10fとに連続して配置されていると共に、第六稜部14fを覆うように主面10a,10bと第二側面10dと第二端面10fとに連続して配置されている。第三外部電極23は、第七稜部14gを覆うように主面10bと第一側面10cと第二側面10dと第二端面10fとに更に連続して配置されている。本実施形態では、第三外部電極23は、第二端面10fの全てを覆っていてもよい。
第一外部電極21、第二外部電極22、及び第三外部電極23は、焼付電極層を有している。焼付電極層は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体10の外表面に付与し、焼き付けることによって形成される。導電ペーストは、Ag粒子又はAg-Pd合金粒子といった金属粉末に、たとえば、ガラス成分、アルカリ金属、有機バインダ、及び有機溶剤を混合した混合物である。第一、第二及び第三外部電極23は、焼付電極層上に形成されるめっき層を有していてもよい。たとえば、Niめっき層及びSnめっき層がこの順に焼付導体層上に形成されていてもよい。めっき層は、Niめっき層及びSnめっき層に加えて更に別の層を有していてもよい。
図2及び図3に示されるように、チップバリスタ1は、素体10内に配置される第一内部電極30、第二内部電極40、及び第三内部電極50を更に備えている。第一内部電極30は、第一外部電極21と接続されている。第二内部電極40は、第二外部電極22と接続されている。第三内部電極50は、第三外部電極23と接続されている。第三外部電極23は、第一内部電極30と第二内部電極40とに対向するように素体10内に配置されている。本実施形態では、第三内部電極50は、第一方向D1で第一内部電極30と第二内部電極40とに対向している。
第一内部電極30は、第一稜部14aに露出している。第一内部電極30は、第一端31を有し、第一端31で第一外部電極21に接続されている。第一端31は、第一稜部14aに露出した露出部分32を含んでいる。第一稜部14aに露出した露出部分32は、第一外部電極21に覆われている。第一端31は、第一側面10cと第一端面10eとに更に露出しており、第一側面10cに露出した露出部分33と、第一端面10eに露出した露出部分34とは、第一外部電極21に覆われている。第一内部電極30は、第三方向D3において第一端31の反対側に、他端35を有している。他端35は、第二端面10fから離間しており、第二端面10fに露出していない。
本実施形態では、第一内部電極30は、第一導体部分E1と、第二導体部分E2と、を有している。第一導体部分E1は、第一方向D1で第三内部電極50と対向していると共に、第三方向D3に延在している。第二導体部分E2は、第一導体部分E1から延在し、第一側面10cと第一端面10eとに更に露出している第一端31を含んでいる。第一端31は、露出部分32,33,34を含んでいる。
第一内部電極30は、第一辺36、第二辺37、第三辺38、及び第四辺39を有している。第一辺36及び第二辺37は、第三方向D3に延びている。第一辺36は、第二辺37より第一側面10cの近くに位置している。第一辺36は、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第二辺37は、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第一辺36は、他端35によって第二辺37に連結されている。第一辺36、第二辺37、及び他端35は、第一導体部分E1の外縁を画成している。第三辺38は、第一端31のうち第一側面10cに露出した露出部分33と第一辺36とを連結している。第四辺39は、第一端31のうち第一端面10eに露出した露出部分34と第二辺37とを連結している。第一端31、第三辺38、及び第四辺39は、第二導体部分E2の外縁を画成している。本実施形態では、第一導体部分E1と第二導体部分E2とは連続的に繋がっている。
図3に示されるように、第一内部電極30の第二導体部分E2は、方向D4に延在している。方向D4は、主面10aに平行で、かつ、第一側面10cと第一端面10eとに交差する方向である。本実施形態において、方向D4は、第一方向D1に交差する方向であって第二方向D2及び第三方向D3に交差する方向である。第二導体部分E2では、第三辺38及び第四辺39は、方向D4に延びている。第三辺38は、方向D4に延びて、第一側面10cに露出した露出部分33と第一辺36とを連結している。第四辺39は、方向D4に延びて、第一端面10eに露出した露出部分34と第二辺37とを連結している。
第二内部電極40は、第二稜部14bに露出している。第二内部電極40は、第二端41を有し、第二端41で第二外部電極22に接続されている。第二端41は、第二稜部14bに露出した露出部分42を含んでいる。第二稜部14bに露出した露出部分41bは、第二外部電極22に覆われている。第二端41は、第二側面10dと第一端面10eとに更に露出している。第二側面10dと第一端面10eとに露出した露出部分43,44は、第二外部電極22に覆われている。第二内部電極40は、第三方向D3において第二端41の反対側に、他端45を有している。他端45は、第二端面10fから離間しており、第二端面10fに露出していない。
本実施形態では、第二内部電極40は、第三導体部分E3と第四導体部分E4とを有している。第三導体部分E3は、第一方向D1で第三内部電極50と対向していると共に、第三方向D3に延在している。第四導体部分E4は、第三導体部分E3から延在し、第二側面10dと第一端面10eとに更に露出している第二端41を含んでいる。第二端41は、露出部分42,43,44を含んでいる。
第二内部電極40は、第一辺46、第二辺47、第三辺48、及び第四辺49を有している。第一辺46及び第二辺47は、第三方向D3に延びている。第一辺46は、第二辺47より第二側面10dの近くに位置している。第一辺46は、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第二辺47は、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第一辺46は、他端45によって第二辺47に連結されている。第一辺46、第二辺47、及び他端45は、第三導体部分E3の外縁を画成している。第三辺48は、第二端41のうち第二側面10dに露出した露出部分43と第一辺46とを連結している。第四辺49は、第二端41のうち第一端面10eに露出した露出部分44と第二辺47とを連結している。第二端41、第三辺48、及び第四辺49は、第四導体部分E4の外縁を画成している。本実施形態では、第三導体部分E3と第四導体部分E4とは連続的に繋がっている。
図3に示されるように、第二内部電極40の第四導体部分E4は、方向D5に延在している。方向D5は、主面10aに平行で、かつ、第二側面10dと第一端面10eとに交差する方向である。本実施形態において、方向D5は、第一方向D1に交差する方向であって第二方向D2及び第三方向D3に交差する方向である。第四導体部分E4では、第三辺48及び第四辺49は、方向D5に延びている。第三辺48は、方向D5に延びて、第二側面10dに露出した露出部分43と第一辺46とを連結している。第四辺49は、方向D5に延びて、第一端面10eに露出した露出部分44と第二辺47とを連結している。
図2及び図3に示される例では、第一内部電極30において、第二導体部分E2の、第二導体部分E2が延在している方向D4に直交する方向D7での幅は、第一導体部分E1寄りの位置と、第一端31寄りの位置とにおいてほぼ等しくなっている。第二内部電極40において、第四導体部分E4の、第四導体部分E4が延在している方向D5に直交する方向D8での幅は、第三導体部分E3寄りの位置と、第二端41寄りの位置とにおいてほぼ等しくなっている。
第三内部電極50は、第二端面10fに露出している。本実施形態では、第三内部電極50は、第三端51を有し、第三端51で第三外部電極23に接続されている。第三端51は、第二端面10fに露出した露出部分52を含んでいる。本実施形態では、露出部分52は、第三端51に一致している。第二端面10fに露出した露出部分52は、第三外部電極23に覆われている。第三内部電極50は、第三方向D3において第三端51の反対側に、他端55を有している。他端55は、第一端面10eから離間しており、第一端面10eに露出していない。
第三内部電極50は、第一辺56及び第二辺57を更に有している。第一辺56及び第二辺57は、第三方向D3に延びている。第一辺56は、第二辺57より第一側面10cの近くに位置している。第一辺56は、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第二辺57は、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第一辺56は、第三端51及び他端55によって第二辺57に連結されている。
第一内部電極30、第二内部電極40、及び第三内部電極50は、導電性材料からなる。導電性材料は、たとえば、Ni、Ag、Pd、Ag-Pd又はCuである。導電性材料を含む導電性ペーストの焼結体が、第一、第二及び第三内部電極50を構成している。第一、第二及び第三内部電極50は、第一方向D1において異なる位置(層)に配置されている。本実施形態では、第一内部電極30と第三内部電極50との第一方向D1での間隔は、たとえば、0.1mmである。第二内部電極40と第三内部電極50との第一方向D1での間隔は、たとえば、0.1mmである。第一、第二及び第三内部電極50の第一方向D1での厚さは、共に、たとえば、5μmである。
本実施態様に係るチップバリスタ1は、主面10aと、主面10aと隣り合うと共に互いに対向している第一及び第二側面10c,10dと、主面10aと隣り合うと共に互いに対向している第一及び第二端面10e,10fとを有している直方体形状の半導体セラミック素体10を備えている。チップバリスタ1は、主面10aと第一側面10cと第一端面10eとの間の第一角部12aを覆うように主面10aと第一側面10cと第一端面10eとに連続して配置されている第一外部電極21と、主面10aと第二側面10dと第一端面10eとの間の第二角部12bを覆うように主面10aと第二側面10dと第一端面10eとに連続して配置されている第二外部電極22と、主面10aと第一側面10cと第二端面10fとの間の第三角部12cを覆うように主面10aと第一側面10cと第二端面10fとに連続して配置されていると共に、主面10aと第二側面10dと第二端面10fとの間の第四角部12dを覆うように主面10aと第二側面10dと第二端面10fとに連続して配置されている第三外部電極23を備えている。チップバリスタ1は、素体10内に配置されており、第一外部電極21と接続されている第一内部電極30と、素体10内に配置されており、第二外部電極22と接続されている第二内部電極40と、第一内部電極30と第二内部電極40とに対向するように素体10内に配置されており、第三外部電極23と接続されている第三内部電極50と、を備えている。
本実施形態では、第一外部電極21は、第一角部12aを覆うように主面10aと第一側面10cと第一端面10eとの三つの面上に連続して配置されている。第二外部電極22は、第二角部12bを覆うように主面10aと第二側面10dと第一端面10eとの三つの面上に連続して配置されている。第三外部電極23は、第三角部12cを覆うように主面10aと第一側面10cと第二端面10fとの三つの面上に連続して配置されている共に、第四角部12dを覆うように主面10aと第二側面10dと第二端面10fとの三つの面上に連続して配置されている。すなわち、第一~第三外部電極21,22,23それぞれは、対応する角部12a,12b,12c,12dを覆うように、少なくとも三つの面上に連続して配置されている。この場合、外部電極が、角部を覆うことなく、素体10が有する複数の面のうち互いに隣り合う二つの面の間の稜部を覆うように当該二つの面上に連続して配置されている場合に比べて、第一~第三外部電極21,22,23と素体10との接続強度が確保され易く、第一~第三外部電極21,22,23が素体10から剥がれ難い。チップバリスタ1は、第一~第三外部電極21,22,23の剥がれを抑制するので、チップバリスタ1は、信頼性を向上する。
チップバリスタ1においては、第一~第三外部電極21,22,23が、少なくとも一の角部12a,12b,12cを覆うように配置されている。したがって、チップバリスタ1は、たとえば、一の外部電極が四つの角を覆うように配置されている場合と同程度の第一~第三外部電極21,22,23と素体10との接続強度を確保している。
本実施形態では、第三内部電極50が第一内部電極30と第二内部電極40とに対向するように素体10内に配置されている形態として、第一内部電極30、第三内部電極50、及び第二内部電極40がこの順に第一方向D1で並んでいる形態を例示している。この形態のほかに、チップバリスタ1においては、たとえば、第一内部電極30と第二内部電極40とが、一の層で第二方向D2に配列し、第三内部電極50が、第一方向D1で当該一の層と異なる層に配列されてもよい。この場合、一の層の第一内部電極30と第二内部電極40とは、異なる層の第三内部電極50と第一方向D1で対向している。
本実施形態では、第一内部電極30は、第一端面10eと第一側面10cとの間の第一稜部14aに露出していると共に第一外部電極21に覆われている第一端31を有し、第一端31で第一外部電極21に接続されている。第二内部電極40は、第一端面10eと第二側面10dとの間の第二稜部14bに露出していると共に第二外部電極22に覆われている第二端41を有し、第二端41で第二外部電極22に接続されている。第三内部電極50は、第二端面10fに露出していると共に第三外部電極23に覆われている第三端51を有し、第三端51で第三外部電極23に接続されている。
この場合、第一内部電極30の第一端31は、第一稜部14aで第一外部電極21に確実に覆われる。第一内部電極30は、第一外部電極21と確実に接続される。第二内部電極40の第二端41は、第二稜部14bで第二外部電極22に確実に覆われる。第二内部電極40は、第二外部電極22と確実に接続される。第三内部電極50の第三端51は、第二端面10fで第三外部電極23に確実に覆われる。第三内部電極50は、第三外部電極23と確実に接続される。
本実施形態では、第一内部電極30は、第一側面10cと第一端面10eとに平行な方向で第三内部電極50と対向していると共に、第一及び第二端面10e、10fが対向している方向に延在している第一導体部分E1と、第一導体部分E1から延在し、第一側面10cと第一端面10eとに更に露出している第一端31を含んでいる第二導体部分E2と、を有している。第二内部電極40は、第二側面10dと第一端面10eとに平行な方向で第三内部電極50と対向していると共に、第一及び第二端面10e、10fが対向している方向に延在している第三導体部分E3と、第三導体部分E3から延在し、第二側面10dと第一端面10eとに更に露出している第二端41を含んでいる第四導体部分E4と、を有している。
この場合、第一内部電極30の第一端31は、第一稜部14a、第一側面10c及び第一端面10eで第一外部電極21に確実に覆われる。第二内部電極40の第二端41は、第二稜部14b、第二側面10d及び第一端面10eで第二外部電極22に確実に覆われる。
本実施形態では、第二導体部分E2は、主面10aに平行で、かつ、第一側面10cと第一端面10eとに交差する方向D4に延在している。第四導体部分E4は、主面10aに平行で、かつ、第二側面10dと第一端面10eとに交差する方向D5に延在している。
この場合、第一導体部分は、第二導体部分で第一端に接続されて、第一内部電極は、第一外部電極とより確実に接続される。第三導体部分は、第四導体部分で第一端に接続される。第二内部電極は、第二外部電極とより確実に接続される。
チップバリスタ1は、差動伝送路に接続され得る。差動伝送路では、送信側と受信側との間に二つの伝送路を備える。チップバリスタ1は、外部電極としての二つの入力端子電極を備え、二つの入力端子電極のうちの一つの入力端子電極が、二つの伝送路のうち一つの伝送路に接続され得る。二つの入力端子電極のうちの別の一つの入力端子電極が、二つの伝送路のうち別の一つの伝送路に接続され得る。
本実施形態に係るチップバリスタ1は、差動伝送路に接続されるチップバリスタであって、主面10aと、主面10aと隣り合うと共に互いに対向している第一及び第二側面10c,10dと、主面10aと隣り合うと共に互いに対向している第一及び第二端面10e,10fとを有している直方体形状の素体10を備えている。チップバリスタ1は、主面10aと第一側面10cと第一端面10eとの間の第一角部12aを覆うように主面10aと第一側面10cと第一端面10eとに連続して配置されている第一入力端子電極と、主面10aと第二側面10dと第一端面10eとの間の第二角部12bを覆うように主面10aと第二側面10dと第一端面10eとに連続して配置されている第二入力端子電極と、少なくとも主面10aと第一側面10cと第二端面10fとの間の第三角部12cを覆うように主面10aと第一側面10cと第二端面10fとに連続して配置されているグラウンド端子電極と、を備えている。
本実施形態では、第一入力端子電極は、第一外部電極21に対応し、第二入力端子電極は、第二外部電極22に対応する。グラウンド端子電極は、第三外部電極23に対応し、接地されていてよい。第一入力端子電極は、第一角部12aを覆うように主面10aと第一側面10cと第一端面10eとの三つの面上に連続して配置されている。第二入力端子電極は、第二角部12bを覆うように主面10aと第二側面10dと第一端面10eとの三つの面上に連続して配置されている。グラウンド端子電極は、第三角部12cを覆うように主面10aと第一側面10cと第二端面10fとの三つの面上に連続して配置されている。すなわち、第一及び第二入力端子電極、並びにグラウンド端子電極それぞれは、対応する角部12a,12b,12cを覆うように、少なくとも三つの面上に連続して配置されている。この場合、端子電極が、角部を覆うことなく、素体10が有する複数の面のうち互いに隣り合う二つの面の間の稜部を覆うように当該二つの面上に連続して配置されている場合に比べて、第一及び第二入力端子電極、並びにグラウンド端子電極と素体との接続強度が確保され易く、第一及び第二入力端子電極、並びにグラウンド端子電極が素体10から剥がれ難い。チップバリスタ1は、第一及び第二入力端子電極、並びにグラウンド端子電極の剥がれを抑制するので、チップバリスタ1は、信頼性を向上する。
図4は、第一方向D1から見た第1実施形態の第1変形例に係るチップバリスタの第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。第三内部電極50pは、第一方向D1で第一内部電極30pと第二内部電極40pとに対向している。第一内部電極30pは、第一稜部14aに露出している。第一内部電極30pは、第一端31pを有し、第一端31pで第一外部電極21pに接続されている。第一端31pは、第一稜部14aに露出した露出部分32pを含んでいる。第一稜部14aに露出した露出部分32pは、第一外部電極21に覆われている。第一端31pは、第一側面10cと第一端面10eとに更に露出しており、第一側面10cに露出した露出部分33pと、第一端面10eに露出した露出部分34pとは、第一外部電極21pに覆われている。第一内部電極30pは、第三方向D3において第一端31pの反対側に、他端35pを有している。他端35pは、第二端面10fから離間しており、第二端面10fに露出していない。
本変形例では、第一内部電極30pは、第一導体部分E1pと第二導体部分E2pとを有している。第一導体部分E1pは、第一方向D1で第三内部電極50pと対向していると共に、第三方向D3に延在している。第二導体部分E2pは、第一導体部分E1pから延在し、第一側面10cと第一端面10eとに更に露出している第一端31pを含んでいる。第一端31pは、露出部分32p,33p,34pを含んでいる。
第一内部電極30pは、第一辺36p、第二辺37p、第三辺38p、及び第四辺39pを有している。第一辺36p及び第二辺37pは、第三方向D3に延びている。第一辺36pは、第二辺37pより第一側面10cの近くに位置している。第一辺36pは、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第二辺37pは、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第一辺36pは、他端35pによって第二辺37pに連結されている。第一辺36p、第二辺37p、及び他端35pは、第一導体部分E1pの外縁を画成している。第三辺38pは、第一端31pのうち第一側面10cに露出した露出部分33pと第一辺36pとを連結している。第四辺39pは、第一端31pのうち第一端面10eに露出した露出部分34pと第二辺37pとを連結している。第一端31p、第三辺38p、及び第四辺39pは、第二導体部分E2pの外縁を画成している。本変形例では、第一導体部分E1pと第二導体部分E2pとは連続的に繋がっている。
図4に示されるように、第一内部電極30pの第二導体部分E2は、方向D4pに延在している。方向D4pは、主面10aに平行で、かつ、第一側面10cと第一端面10eとに交差する方向である。本変形例において、方向D4pは、第一方向D1に交差する方向であって第二方向D2及び第三方向D3に交差する方向である。第二導体部分E2pでは、第三辺38pは、第一部分61pと第二部分62pとを有している。第一部分61pと第二部分62pとは、第一部分61pと第二部分62pとの境界66pで互いに連結されている。第一部分61pは、第一側面10cに露出した露出部分33pと、第一部分61pと第二部分62pとの境界66pとを連結するように、第二方向D2に延びている。第二部分62pは、第一部分61pと第二部分62pとの境界66pと第一辺36pとを連結するように、方向D4pに延びている。第四辺39pは、第三部分63pと第四部分64pとを有している。第三部分63pと第四部分64pとは、第三部分63pと第四部分64pとの境界67pで互いに連結されている。第三部分63pは、第一端面10eに露出した露出部分34pと、第三部分63pと第四部分64pとの境界67pとを連結するように第三方向D3に延びている。第四部分64pは、第三部分63pと第四部分との境界67pと第二辺37とを連結するように、方向D4pに延びている。
第二内部電極40pは、第二稜部14bに露出している。第二内部電極40pは、第二端41pを有し、第二端41pで第二外部電極22pに接続されている。第二端41pは、第二稜部14bに露出した露出部分42pを含んでいる。第二稜部14bに露出した露出部分42pは、第二外部電極22pに覆われている。第二端41pは、第二側面10dと第一端面10eとに更に露出しており、第二側面10dに露出した露出部分43pと、第一端面10eに露出した露出部分44pとは、第二外部電極22pに覆われている。第二内部電極40pは、第三方向D3において第二端41pの反対側に、他端45pを有している。他端45pは、第二端面10fから離間しており、第二端面10fに露出していない。
本変形例では、第二内部電極40pは、第三導体部分E3pと、第四導体部分E4pと、を有している。第三導体部分E3pは、第一方向D1で第三内部電極50pと対向していると共に、第三方向D3に延在している。第四導体部分E4pは、第三導体部分E3pから延在し、第二側面10dと第一端面10eとに更に露出している第二端41pを含んでいる。第二端41pは、露出部分42p,43p,44pを含んでいる。
第二内部電極40pは、第一辺46p、第二辺47p、第三辺48p、及び第四辺49pを有している。第一辺46p及び第二辺47pは、第三方向D3に延びている。第一辺46pは、第二辺47pより第二側面10dの近くに位置している。第一辺46pは、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第二辺47pは、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第一辺46pは、他端45pによって第二辺47pに連結されている。第一辺46p、第二辺47p、及び他端45pは、第三導体部分E3pの外縁を画成している。第三辺48pは、第二端41pのうち第二側面10dに露出した露出部分43pと第一辺46pとを連結している。第四辺49pは、第二端41pのうち第一端面10eに露出した露出部分44pと第二辺47pとを連結している。第二端41p、第三辺48p、及び第四辺49pは、第四導体部分E4pの外縁を画成している。
図4に示されるように、第二内部電極40pの第四導体部分E4は、主面10aに平行で、かつ、第二側面10dと第一端面10eとに交差する方向D5pに延在している。本変形例において、方向D5pは、第一方向D1に交差する方向であって第二方向D2及び第三方向D3に交差する方向である。第二導体部分E2pでは、第三辺48pは、第一部分71pと第二部分72pとを有している。第一部分71pと第二部分72pとは、第一部分71pと第二部分72pとの境界76pで互いに連結されている。第一部分71pは、第二側面10dに露出した露出部分43pと、第一部分71pと第二部分72pとの境界75pとを連結するように、第二方向D2に延びている。第二部分72pは、第一部分71pと第二部分72pとの境界76pと第一辺46pとを連結するように、方向D5pに延びている。第四辺49pは、第三部分73pと第四部分74pとを有している。第三部分73pと第四部分74pとは、第三部分73pと第四部分74pとの境界77pで互いに連結されている。第三部分73pは、第一端面10eに露出した露出部分34pと、第三部分73pと第四部分74pとの境界77pとを連結するように第三方向D3に延びている。第四部分74pは、第三部分73pと第四部分との境界77pと第二辺37pとを連結するように、方向D5pに延びている。
第二導体部分E2の、第二導体部分E2が延在している方向D4pに直交する方向D7pでの幅は、第一導体部分E1寄りの位置より第一端31寄りの位置で大きい。第四導体部分E4の、第四導体部分E4が延在している方向D5pに直交する方向D8pでの幅は、第三導体部分E3寄りの位置より第二端41寄りの位置で大きい。
この場合、第一端31pの幅が広くなるので、第一内部電極30pは、第一外部電極21pとより確実に接続される。第二端41pの幅が広くなるので、第二内部電極40pは、第二外部電極22pとより確実に接続される。
第三内部電極50pは、第二端面10fに露出している。本変形例では、第三内部電極50pは、第三端51pを有し、第三端51pは、第二端面10fに露出した露出部分52pを含んでいる。本変形例では、露出部分52pは、第三端51pに一致している。第二端面10fに露出した露出部分52pは、第三外部電極23に覆われている。第三内部電極50は、第三方向D3において第三端51pの反対側に、他端55pを有している。他端55pは、第一端面10eから離間しており、第一端面10eに露出していない。第三内部電極50pは、第一辺56p及び第二辺57pを更に有している。第一辺56p及び第二辺57pは、第三方向D3に延びている。第一辺56pは、第二方向D2において第一側面10cから離間している。第二辺57pは、第二方向D2において第二側面10dから離間している。第一辺56pは、第三端51p及び他端55pによって第二辺57pに連結されている。
図5は、第一方向D1から見た第1実施形態の第2変形例に係るチップバリスタの第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。第三内部電極50qは、第一方向D1で第一内部電極30qと第二内部電極40qとに対向している。第一内部電極30qは、第一稜部14aに露出している。第一内部電極30qは、第一端31qを有し、第一端31qで第一外部電極21qに接続されている。第一端31qは、第一稜部14aに露出した露出部分32qを含んでいる。第一稜部14aに露出した露出部分32qは、第一外部電極21qに覆われている。第一端31qは、第一側面10cと第一端面10eとに更に露出している。第一側面10cと第一端面10eとに露出した露出部分33q,34qは、第一外部電極21qに覆われている。第一内部電極30qは、第三方向D3において第一端31qの反対側に、他端35qを有している。他端35qは、第二端面10fから離間しており、第二端面10fに露出していない。
本変形例では、第一内部電極30qは、第一導体部分E1qと、第二導体部分E2qと、を有している。第一導体部分E1qは、第一方向D1で第三内部電極50qと対向していると共に、第三方向D3に延在している。第二導体部分E2qは、第一導体部分E1qから延在し、第一側面10cと第一端面10eとに更に露出している第一端31qを含んでいる。第一端31qは、露出部分32q,33q,34qを含んでいる。
第一内部電極30qは、第一辺36q、第二辺37q、第三辺38q、及び第四辺39qを有している。第一辺36q及び第二辺37qは、第三方向D3に延びている。第一辺36qは、第二辺37qより第一側面10cの近くに位置している。第一辺36qは、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第二辺37qは、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第一辺36qは、他端35qによって第二辺37qに連結されている。第一辺36q、第二辺37q、及び他端35qは、第一導体部分E1qの外縁を画成している。第三辺38qは、第一端31qのうち第一側面10cに露出した露出部分33qと第一辺36qとを連結している。第四辺39qは、第一端31qのうち第一端面10eに露出した露出部分34qと第二辺37qとを連結している。第一端31q、第三辺38q、及び第四辺39qは、第二導体部分E2qの外縁を画成している。
第一内部電極30qの第一導体部分E1は、主面10aと第一端面10eとに平行な方向、本変形例では、第二方向D2に延在している。第一内部電極30qでは、第三辺38qは、第一側面10cに露出した露出部分33qと、第一辺36qとを連結するように、第二方向D2に延びている。第四辺39qは、第三部分63qと第四部分64qと第五部分65qとをこの順に有している。第三部分63qと第四部分64qとは、第三部分63qと第四部分64qとの境界67qで互いに連結されている。第四部分64qと第五部分65qとは、第四部分64qと第五部分65qとの境界68qで互いに連結されている。第三部分63qは、第一端面10eに露出した露出部分34qと、第三部分63qと第四部分64qとの境界67qとを連結するように、第三方向D3に延びている。第四部分64qは、第三部分63qと第四部分64qとの境界67qと、第四部分64qと第五部分65qとの境界68qとを連結するように、第二方向D2に延びている。第五部分65qは、第四部分64qと第五部分65qとの境界68qと、第二辺37qとを連結するように、第三方向D3に延びている。
第二内部電極40qは、第二稜部14bに露出している。第二内部電極40qは、第二端41qを有し、第二端41pで第二外部電極22pに接続されている。第二端41qは、第二稜部14bに露出した露出部分42qを含んでいる。第二稜部14bに露出した露出部分42qは、第二外部電極22qに覆われている。第二端41qは、第二側面10dと第一端面10eとに更に露出しており、第二側面10dに露出した露出部分43qと、第一端面10eに露出した露出部分44qとは、第二外部電極22qに覆われている。第二内部電極40qは、第三方向D3において第二端41qの反対側に、他端45qを有している。他端45qは、第二端面10fから離間しており、第二端面10fに露出していない。
本変形例では、第二内部電極40qは、第三導体部分E3qと、第四導体部分E4qと、を有している。第三導体部分E3qは、第一方向D1で第三内部電極50qと対向していると共に、第三方向D3に延在している。第四導体部分E4qは、第三導体部分E3から延在し、第二側面10dと第一端面10eとに更に露出している第二端41qを含んでいる。第二端41qは、露出部分42q,43q,44qを含んでいる。
第二内部電極40qは、第一辺46q、第二辺47q、第三辺48q、及び第四辺49qを有している。第一辺46q及び第二辺47qは、第三方向D3に延びている。第一辺46qは、第二辺47qより第二側面10dの近くに位置している。第一辺46qは、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第二辺47qは、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第一辺46qは、他端45qによって第二辺47qに連結されている。第一辺46q、第二辺47q、及び他端45qは、第三導体部分E3qの外縁を画成している。第三辺48qは、第二端41qのうち第二側面10dに露出した露出部分43qと第一辺46qとを連結している。第四辺49qは、第二端41qのうち第一端面10eに露出した露出部分44qと第二辺47qとを連結している。第二端41q、第三辺48q、及び第四辺49qは、第四導体部分E4qの外縁を画成している。
第二内部電極40qの第三導体部分E3は、主面10aと第一端面10eとに平行な方向、本変形例では、第二方向D2に延在している。第二内部電極40qでは、第三辺48qは、第二側面10dに露出した露出部分43qと、第一辺46qとを連結するように、第二方向D2に延びている。第四辺49qは、第三部分73qと第四部分74qと第五部分75qとをこの順に有している。第三部分73qと第四部分74qとは、第三部分73qと第四部分74qとの境界77qで互いに連結されている。第四部分74qと第五部分75qとは、第四部分74qと第五部分75qとの境界78qで互いに連結されている。第三部分73qは、第一端面10eに露出した露出部分44qと、第三部分73qと第四部分74qとの境界77qとを連結するように、第三方向D3に延びている。第四部分74qは、第三部分73qと第四部分74qとの境界77qと、第四部分74qと第五部分75qとの境界78qとを連結するように、第二方向D2に延びている。第五部分75qは、第四部分74qと第五部分75qとの境界78qと、第二辺47qとを連結するように、第三方向D3に延びている。
本変形例では、第二導体部分E2qの、第二導体部分E2qが延在している方向、本変形例では、第二方向D2に直交する方向D7qでの幅は、第一導体部分E1寄りの位置より第一端31寄りの位置で大きい。第四導体部分E4qの、第四導体部分E4qが延在している方向、本変形例では、第二方向D2に直交する方向D8qでの幅は、第三導体部分E3q寄りの位置より第二端41q寄りの位置で大きい。
この場合、第一端31qの幅が広くなるので、第一内部電極30qは、第一外部電極21qとより確実に接続される。第二端41qの幅が広くなるので、第二内部電極40qは、第二外部電極22qとより確実に接続される。
第三内部電極50qは、第二端面10fに露出している。本変形例では、第三内部電極50qは、第三端51qを有し、第三端51qは、第二端面10fに露出した露出部分52qを含んでいる。本変形例では、露出部分52qは、第三端51qに一致している。第二端面10fに露出した露出部分52qは、第三外部電極23qに覆われている。第三内部電極50qは、第三方向D3において第三端51qの反対側に、他端55qを有している。他端55qは、第一端面10eから離間しており、第一端面10eに露出していない。第三内部電極50qは、第一辺56q及び第二辺57qを更に有している。第一辺56q及び第二辺57qは、第三方向D3に延びている。第一辺56qは、第二方向D2において第一側面10cから離間している。第二辺57qは、第二方向D2において第二側面10dから離間している。第一辺56qは、第三端51q及び他端55qによって第二辺57qに連結されている。
図6は、第一方向D1から見た第1実施形態の第3変形例に係るチップバリスタの第一~第三内部電極と第一~第三外部電極との構成を示す模式図である。第三内部電極50rは、第一方向D1で第一内部電極30rと第二内部電極40rとに対向している。第一内部電極30rは、第一側面10cに露出している。第一内部電極30rは、第一端31rを有し、第一端31qで第一外部電極21qに接続されている。第一端31rは、第一側面10cに露出している。第一端31rは、第一外部電極21rに覆われている。第一内部電極30rは、第三方向D3において第一端31rの反対側に、他端35rを有している。他端35rは、第二端面10fから離間しており、第二端面10fに露出していない。
本変形例では、第一内部電極30rは、第一導体部分E1rと、第二導体部分E2rと、を有している。第一導体部分E1rは、第一方向D1で第三内部電極50rと対向していると共に、第三方向D3に延在している。第二導体部分E2rは、第一導体部分E1rから延在し、第一側面10cと第一端面10eとに更に露出している第一端31rを含んでいる。
第一内部電極30rは、第一辺36r、第二辺37r、第三辺38r、及び第四辺39rを有している。第一辺36r及び第二辺37rは、第三方向D3に延びている。第一辺36rは、第二辺37rより第一側面10cの近くに位置している。第一辺36rは、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第二辺37rは、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第一辺36rは、他端35rによって第二辺37rに連結されている。第一辺36r、第二辺37r、及び他端35rは、第一導体部分E1rの外縁を画成している。
第一内部電極30rの第二導体部分E2rは、主面10aと第一端面10eとに平行な方向、本変形例では、第二方向D2に延在している。第一端31r、第三辺38r、及び第四辺39rは、第二導体部分E2rの外縁を画成している。第三辺38rは、第一端31rと第一辺36rとを連結するように第二方向D2に延びている。第四辺39rは、第三部分63rと第四部分64rとを有している。第三部分63rと第四部分64rとは、第三部分63rと第四部分64rとの境界67rで互いに連結されている。第三部分63rは、第一端31rと、第三部分63rと第四部分64rとの境界67rとを連結するように第二方向D2に延びている。第四部分64rは、第三部分63rと第四部分64rとの境界67rと第二辺37rとを連結するように、第三方向D3に延びている。
第二内部電極40rは、第二側面10dに露出している。第二内部電極40rは、第二端41rを有し、第二端41rで第二外部電極22qに接続されている。第二端41rは、第二側面10dに露出している。第二端41rは、第二外部電極22rに覆われている。第二内部電極40rは、第三方向D3において第二端41rの反対側に、他端45rを有している。他端45rは、第二端面10fから離間しており、第二端面10fに露出していない。
本変形例では、第二内部電極40rは、第三導体部分E3rと、第四導体部分E4rと、を有している。第三導体部分E3rは、第一方向D1で第三内部電極50rと対向していると共に、第三方向D3に延在している。第四導体部分E4rは、第三導体部分E3rから延在し、第二側面10cと第一端面10eとに更に露出している第二端41rを含んでいる。
第二内部電極40rは、第一辺46r、第二辺47r、第三辺48r、及び第四辺49rを有している。第一辺46r及び第二辺47rは、第三方向D3に延びている。第一辺46rは、第二辺47rより第二側面10dの近くに位置している。第一辺46rは、第二方向D2において第二側面10dから離間しており、第二側面10dに露出していない。第二辺47rは、第二方向D2において第一側面10cから離間しており、第一側面10cに露出していない。第一辺46rは、他端45rによって第二辺47rに連結されている。第三導体部分E3は、第一辺46r、第二辺47r、及び他端45rによって画成されている。
第二内部電極40rの第四導体部分E4rは、主面10aと第一端面10eとに平行な方向、本変形例では、第二方向D2に延在している。第二端41q、第三辺48q、及び第四辺49qは、第四導体部分E4rの外縁を画成している。第三辺48rは、第二端41rと第一辺46rとを連結するように第二方向D2に延びている。第四辺49rは、第三部分73rと第四部分74rとを有している。第三部分73rと第四部分74rとは、第三部分73rと第四部分74rとの境界77rで互いに連結されている。第三部分73rは、第二端41rと、第三部分73rと第四部分74rとの境界77rとを連結するように第二方向D2に延びている。第四部分64rは、第三部分73rと第四部分74rとの境界77rと第二辺47rとを連結するように、第三方向D3に延びている。
本変形例では、第二導体部分E2rの、第二導体部分E2rが延在している第二方向D2に直交する方向D7rでの幅は、第一導体部分E1r寄りの位置と、第一端31r寄りの位置とにおいてほぼ等しくなっている。第四導体部分E4rの、第四導体部分E4rが延在している第二方向D2に直交する方向D8rでの幅は、第三導体部分E3r寄りの位置と、第二端41r寄りの位置とにおいてほぼ等しくなっている。
第三内部電極50rは、第二端面10fに露出している。本変形例では、第三内部電極50rは、第三端51rを有し、第三端51rで第三外部電極23rに接続されている。第三端51rは、第二端面10fに露出した露出部分52rを含んでいる。本変形例では、露出部分52rは、第三端51rに一致している。第二端面10fに露出した露出部分52rは、第三外部電極23に覆われている。第三内部電極50は、第三方向D3において第三端51rの反対側に、他端55rを有している。他端55rは、第一端面10eから離間しており、第一端面10eに露出していない。第三内部電極50rは、第一辺56r及び第二辺57rを更に有している。第一辺56r及び第二辺57rは、第三方向D3に延びている。第一辺56rは、第二方向D2において第一側面10cから離間している。第二辺57rは、第二方向D2において第二側面10dから離間している。第一辺56rは、第三端51r及び他端55rによって第二辺57rに連結されている。
第一内部電極30rは、第一側面10cと第一端面10eとに平行な方向、本変形例では、第一方向D1で第三内部電極50rと対向していると共に、第一及び第二端面10e,10fが対向している方向に延在している第一導体部分E1rと、主面10aと第一端面10eとに平行な方向で第一導体部分E1rから延在し、第一側面10cに露出している第一端31rを含んでいる第二導体部分E2rと、を有している。第二内部電極40rは、第二側面10dと第一端面10eとに平行な方向で第三内部電極50rと対向していると共に、第一及び第二端面10e,10fが対向している方向に延在している第三導体部分E3rと、主面10aと第一端面10eとに平行な方向で第二導体部分E2rから延在し、第二側面10dに露出している第二端41rを含んでいる第四導体部分E4rと、を有している。
たとえば、第一側面10c上の第一外部電極21rの厚さが第一端面10e上の第一外部電極21rの厚さより大きくなるように第一外部電極21rが形成される場合、第一内部電極30rの第一端31rは、第一側面10cで第一外部電極21rに確実に覆われる。たとえば、第二側面10d上の第二外部電極22rの厚さが第一端面10e上の第二外部電極22rの厚さより大きくなるように第二外部電極22rが形成される場合、第二内部電極40rの第二端41rは、第二側面10dで第二外部電極22rに確実に覆われる。
(第2実施形態)
続いて、図7を参照して、第2実施形態に係るチップバリスタ1sの構成を説明する。図7は、第2実施形態に係るチップバリスタ1sの断面構成を示す図である。チップバリスタ1sは、直方体形状の素体10sと、素体10sの表面に配置される第一外部電極21s、第二外部電極22s、及び第三外部電極23sと、素体10s内に配置される第一内部電極30s、第二内部電極40s、及び第三内部電極50sを備えている。第一内部電極30sは、第一外部電極21sと接続されている。第二内部電極40sは、第二外部電極22sと接続されている。第三内部電極50sは、第三外部電極23sと接続されている。
本実施形態のチップバリスタ1sは、素体10s内において、複数のバリスタ層が第二方向D2に積層されている。第三内部電極50sは、第二方向D2で第一内部電極30sと第二内部電極40sとに対向している。素体10sでは、主面10bと主面10aとは、第一方向D1で互いに対向している。第一側面10c及び第二側面10dは、第二方向D2で互いに対向している。第一端面10e及び第二端面10fは、第三方向D3で互いに対向している。
本実施形態では、第一外部電極21sは、第一角部12aと第五角部12eとを覆うように主面10a,10bと第一側面10cと第一端面10eとに連続して配置されている。第二外部電極22sは、第二角部12bと第六角部12fとを覆うように主面10a,10bと第二側面10dと第一端面10eとに連続して配置されている。第三外部電極23sは、第三角部12cと第七角部12gとを覆うように主面10a,10bと第一側面10cと第二端面10fとに連続して配置されていると共に、第四角部12dと第八角部12hとを覆うように主面10a,10bと第二側面10dと第二端面10fとに連続して配置されている。本実施形態では、第三外部電極23sは、第二端面10fの全てを覆っている。
チップバリスタ1sでは、第一内部電極30sは、第一端面10eに露出している。第一内部電極30sは、第一端31sを有し、第一端31sで第一外部電極21sに接続されている。第一端31sは、第一端面10eに露出すると共に第一外部電極21sに覆われている。第一内部電極30sは、第三方向D3において第一端31sの反対側に、他端35sを有している。他端35sは、第二端面10fから離間しており、第二端面10fに露出していない。第一内部電極30sは、第一辺36s及び第二辺37sを有している。第一辺36s及び第二辺37sは、第三方向D3に延びている。第一辺36sは、第二辺37sより主面10aの近くに位置している。第一辺36sは、第一方向D1において主面10aから離間しており、主面10aに露出していない。第二辺37sは、第一方向D1において主面10bから離間しており、主面10bに露出していない。第一辺36sは、他端35sによって第二辺37sに連結されている。
第二内部電極40sは、第一端面10eに露出している。第二内部電極40sは、第二端41sを有し、第二端41sで第二外部電極22sに接続されている。第二端41sは、第一端面10eに露出すると共に第二外部電極22sに覆われている。第二内部電極40sは、第三方向D3において第二端41sの反対側に、他端45sを有している。他端45sは、第二端面10fから離間しており、第二端面10fに露出していない。第二内部電極40sは、第一辺46s及び第二辺47sを有している。第一辺46s及び第二辺47sは、第三方向D3に延びている。第一辺46sは、第二辺47sより主面10aの近くに位置している。第一辺46sは、第一方向D1において主面10aから離間しており、主面10aに露出していない。第二辺47sは、第一方向D1において主面10bから離間しており、主面10bに露出していない。第一辺46sは、他端45sによって第二辺47sに連結されている。
第三内部電極50sは、第二端面10fに露出している。第三内部電極50sは、第三端51sを有し、第三端51sで第三外部電極23sに接続されている。第三端51sは、第二端面10fに露出し、第三外部電極23sに覆われている。第三内部電極50sは、第三方向D3において第三端51sの反対側に、他端55sを有している。他端55sは、第一端面10eから離間しており、第一端面10eに露出していない。第三内部電極50sは、第一辺56s及び第二辺57sを更に有している。第一辺56s及び第二辺57sは、第三方向D3に延びている。第一辺56sは、第二方向D2において主面10aから離間している。第二辺57sは、第二方向D2において主面10bから離間している。第一辺56sは、第三端51s及び他端55sによって第二辺57sに連結されている。
本実施形態では、第一内部電極30sは、第一端面10eに露出していると共に第一外部電極21sに覆われている第一端31sを有し、第一端31sで第一外部電極21sに接続されている。第二内部電極40sは、第一端面10eに露出していると共に第二外部電極22sに覆われている第二端41sを有し、第二端41sで第二外部電極22sに接続されている。第三内部電極50sは、第二端面10fに露出していると共に第三外部電極23sに覆われている第三端51sを有し、第三端51sで第三外部電極23sに接続されていてもよい。第一内部電極30sと第二内部電極40sとは、第一及び第二側面10c,10dが対向している方向で第三内部電極50sと対向している。
この場合、第一内部電極30sの第一端31sは、第一端面10eで第一外部電極21sに確実に覆われる。第二内部電極40sの第二端41sは、第一端面10eで第二外部電極22sに確実に覆われる。第三内部電極50sの第三端51sは、第二端面10fで第三外部電極23sに確実に覆われる。
(第3実施形態)
続いて、図8を参照して、第3実施形態に係るチップバリスタ1tの構成を説明する。図8は、第3実施形態に係るチップバリスタ1tの断面構成を示す図である。図8に示されるように、チップバリスタ1tは、直方体形状の素体10tと、素体10tの表面に配置される第一外部電極21t、第二外部電極22t、及び第三外部電極23tと、素体10内に配置される第一内部電極30t、第二内部電極40t、及び第三内部電極50tを備えている。
チップバリスタ1tは、素体10t内において、複数のバリスタ層が第二方向D2に積層されており、第三内部電極50tは、第二方向D2で第一内部電極30tと第二内部電極40tとに対向している。素体10tでは、主面10aと主面10bとは、第一方向D1で互いに対向している。第一側面10c及び第二側面10dは、第二方向D2で互いに対向している。第一端面10e及び第二端面10fは、第三方向D3で互いに対向している。
第一外部電極21tは、第一角部12aを覆うように主面10aと第一側面10cと第一端面10eとに連続して配置されている。第二外部電極22tは、第二角部12bを覆うように主面10aと第二側面10dと第一端面10eとに連続して配置されている。第三外部電極23tは、第三角部12cを覆うように主面10aと第一側面10cと第二端面10fとに連続して配置されていると共に、第四角部12dを覆うように主面10aと第二側面10dと第二端面10fとに連続して配置されている。第三外部電極23tは、第三角部12cと第四角部12dとに繋がっている第四稜部14dを覆っている。
第一内部電極30tは、第一外部電極21tと接続されている。第二内部電極40tは、第二外部電極22tと接続されている。第三内部電極50tは、第一内部電極30tと第二内部電極40tとに対向するように素体10t内に配置されており、第三外部電極23tと接続されている。本実施形態では、第三内部電極50tは、第二方向D2で第一内部電極30tと第二内部電極40tとに対向している。
第一内部電極30tは、第三稜部14cに露出している。第一内部電極30tは、第一端31tを有し、第一端31tで第一外部電極21tに接続されている。第一端31tは、第三稜部14cに露出した露出部分32tを含んでいる。第三稜部14cに露出した露出部分32tは、第一外部電極21tに覆われている。第一端31tは、主面10aと第一端面10eとに更に露出している。主面10aと第一端面10eとに露出した露出部分33t、34tは、第一外部電極21tに覆われている。第一内部電極30tは、第三方向D3において第一端31の反対側に、他端35tを有している。他端35tは、第二端面10fから離間しており、第二端面10fに露出していない。
本実施形態では、第一内部電極30tは、第一導体部分E1tと第二導体部分E2tとを有している。第一導体部分E1tは、第二方向D2で第三内部電極50tと対向していると共に、第三方向D3に延在している。第二導体部分E2tは、第一導体部分E1tから延在し、主面10aと第一端面10eとに更に露出している第一端31tを含んでいる。第一端31tは、露出部分32t,33t,34tを含んでいる。
第一内部電極30tは、第一辺36t、第二辺37t、第三辺38t、及び第四辺39tを有している。第一辺36t及び第二辺37tは、第三方向D3に延びている。第一辺36tは、第二辺37tより主面10aの近くに位置している。第一辺36tは、第一方向D1において主面10aから離間しており、主面10aに露出していない。第二辺37tは、第一方向D1において主面10bから離間しており、主面10bに露出していない。第一辺36tは、他端35tによって第二辺37tに連結されている。第一辺36t、第二辺37t、及び他端35tは、第一導体部分E1rの外縁を画成している。第三辺38tは、第一端31tのうち主面10aに露出した露出部分33tと第一辺36tとを連結している。第四辺39tは、第一端31tのうち第一端面10eに露出した露出部分34tと第二辺37tとを連結している。第一端31t、第三辺38t、及び第四辺39tは、第二導体部分E2rの外縁を画成している。
図8に示されるように、第一内部電極30の第二導体部分E2は、方向D6tに延在している。方向D6tは、第一側面10cに平行で、かつ、主面10aと第一端面10eとに交差する方向である。本実施形態において、方向D6tは、第二方向D2に交差する方向であって第一方向D1及び第三方向D3に交差する方向である。第二導体部分E2では、第三辺38t及び第四辺39tは、方向D6tに延びている。第三辺38は、方向D6tに延びて、主面10aに露出した露出部分33tと第一辺36tとを連結している。第四辺39tは、方向D6tに延びて、第一端面10eに露出した露出部分34tと第二辺37tとを連結している。
第二内部電極40tは、第三稜部14cに露出している。第二内部電極40tは、第二端41tを有し、第二端41tで第二外部電極22tに接続されている。第二端41tは、第三稜部14cに露出した露出部分42tを含んでいる。第三稜部14cに露出した露出部分42tは、第一外部電極21tに覆われている。第二端41tは、主面10aと第一端面10eとに更に露出しており、主面10aに露出した露出部分43tと、第一端面10eとに露出した露出部分44tとは、第一外部電極21tに覆われている。第二内部電極40tは、第三方向D3において第二端41tの反対側に、他端45tを有している。他端45tは、第二端面10fから離間しており、第二端面10fに露出していない。
本実施形態では、第二内部電極40tは、第三導体部分E3tと、第四導体部分E4tと、を有している。第三導体部分E3tは、第二方向D2で第三内部電極50tと対向していると共に、第三方向D3に延在している。第四導体部分E4tは、第三導体部分E3tから延在し、主面10aと第一端面10eとに更に露出している第二端41tを含んでいる。第二端41tは、露出部分42t,43t,44tを含んでいる。
第二内部電極40tは、第一辺46t、第二辺47t、第三辺48t、及び第四辺49tを有している。第一辺46t及び第二辺47tは、第三方向D3に延びている。第一辺46tは、第二辺47tより主面10aの近くに位置している。第一辺46tは、第一方向D1において主面10aから離間しており、主面10aに露出していない。第二辺47tは、第一方向D1において主面10bから離間しており、主面10bに露出していない。第一辺46tは、他端45tによって第二辺47tに連結されている。第一辺46t、第二辺47t、及び他端45tは、第三導体部分E3rの外縁を画成している。第三辺48tは、第二端41tのうち主面10aに露出した露出部分43tと第一辺46tとを連結している。第四辺49tは、第二端41tのうち第一端面10eに露出した露出部分44tと第二辺47tとを連結している。第二端41t、第三辺48t、及び第四辺49tは、第四導体部分E4rの外縁を画成している。
図8に示されるように、第二内部電極40tの第四導体部分E4は、方向D6tに延在している。方向D6tは、第一側面10cに平行で、かつ、主面10aと第一端面10eとに交差する方向である。本実施形態において、方向D6tは、第二方向D2に交差する方向であって第一方向D1及び第三方向D3に交差する方向である。第二導体部分E2では、第三辺48t及び第四辺49tは、共に、方向D6tに延びている。第三辺48は、方向D6tに延びて、主面10aに露出した露出部分43tと第一辺46tとを連結している。第四辺49tは、方向D6tに延びて、第一端面10eに露出した露出部分44tと第二辺47tとを連結している。
本実施形態では、第二導体部分E2tの、第二導体部分E2tが延在している方向D6tに直交する方向D7tでの幅は、第一導体部分E1t寄りの位置と、第一端31寄りの位置とにおいてほぼ等しくなっている。第四導体部分E4tの、第四導体部分E4tが延在している方向D6tに直交する方向D8tでの幅は、第三導体部分E3t寄りの位置と、第二端41t寄りの位置とにおいてほぼ等しくなっている。
第三内部電極50tは、第二端面10fに露出している。第三内部電極50tは、第三端51tを有し、第三端51tは、第二端面10fに露出し、第三外部電極23tに覆われている。第三内部電極50tは、第三方向D3において第三端51tの反対側に、他端55tを有している。他端55tは、第一端面10eから離間しており、第一端面10eに露出していない。第三内部電極50tは、第一辺56t及び第二辺57tを更に有している。第一辺56t及び第二辺57tは、第三方向D3に延びている。第一辺56tは、第二方向D2において主面10aから離間している。第二辺57tは、第二方向D2において主面10bから離間している。第一辺56tは、第三端51t及び他端55tによって第二辺57tに連結されている。
本実施形態では、第一内部電極30tは、主面10aと第一端面10eとの間の第三稜部14cに露出していると共に第一外部電極21tに覆われている第一端31tを有し、第一端31tで第一外部電極21tに接続されている。第二内部電極40sは、第三稜部14cに露出していると共に第二外部電極22sに覆われている第二端41tを有し、第二端41tで第二外部電極22tに接続されている。第三内部電極50tは、第二端面10fに露出していると共に第三外部電極23tに覆われている第三端51tを有し、第三端51tで第三外部電極23tに接続されている。第一内部電極30tと第二内部電極40tとは、第一及び第二側面10c,10dが対向している方向で第三内部電極50tと対向している。
この場合、第一内部電極30tの第一端31tは、第三稜部14cで第一外部電極21tに確実に覆われる。第一内部電極30tは、第一外部電極21tと確実に接続される。第二内部電極40tの第二端41tは、第三稜部14cで第二外部電極22tに確実に覆われる。第二内部電極40tは、第二外部電極22tと確実に接続される。第三内部電極50tの第三端51tは、第二端面10fで第三外部電極23tに確実に覆われる。第三内部電極50tは、第三外部電極23tと確実に接続される。
本実施形態では、第一内部電極30tは、第一及び第二側面10c,10dが対向している方向で第三内部電極50tと対向していると共に、第一及び第二端面10e,10fが対向している方向に延在している第一導体部分E1tと、第一側面10cに平行で、かつ、主面10aと第一端面10eとに交差する方向に第一導体部分E1tから延在し、第一端31tを有している第二導体部分E2tと、を有している。第二内部電極40tは、第一及び第二側面10c,10dが対向している方向で第三内部電極50tと対向していると共に、第一及び第二端面10e,10fが対向している方向に延在している第三導体部分E3tと、第二側面10dに平行で、かつ、主面10aと第一端面10eとに交差する方向に第三導体部分E3tから延在し、第二端41tを有している第四導体部分E4tと、を有している。
この場合、第一内部電極30tの第一端31tは、第三稜部14c、主面10a及び第一端面10eで第一外部電極21tに確実に覆われる。第二内部電極40tの第二端41tは、第三稜部14c、主面10a及び第一端面10eで第二外部電極22tに確実に覆われる。
本実施形態では、第三内部電極50tが第一内部電極30tと第二内部電極40tとに対向するように素体10t内に配置されている形態として、第一内部電極30t、第三内部電極50t、及び第二内部電極40tがこの順に第二方向D2で並んでいる形態を例示している。この形態のほかに、チップバリスタ1tにおいては、たとえば、第一内部電極30tと第二内部電極40tとが、一の層で第一方向D1に配列し、第三内部電極50tが、第二方向D2で当該一の層と異なる層に配列されてもよい。この場合、一の層の第一内部電極30tと第二内部電極40tとは、異なる層の第三内部電極50tと第二方向D2で対向している。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
実施形態及び変形例では、半導体セラミック素体を備えるチップバリスタを例に説明したが、適用可能な部品は、上述のチップバリスタに限られない。上述のチップバリスタ以外に適用可能なチップバリスタは、たとえば、インダクタを含むチップバリスタ、又はコンデンサを含むチップバリスタである。
1…チップバリスタ、10…素体、10a…主面、10c…第一側面、10d…第二側面、10e…第一端面、10f…第二端面、12a…第一角部、12b…第二角部、12c…第三角部、12d…第四角部、14a…第一稜部、14b…第二稜部、14c…第三稜部、14d…第四稜部、21…第一外部電極、22…第二外部電極、23…第三外部電極、30…第一内部電極、31…第一端、40…第二内部電極、41…第二端、50…第三内部電極、51…第三端、E1…第一導体部分、E2…第二導体部分、E3…第三導体部分、E4…第四導体部分。

Claims (11)

  1. 主面と、前記主面と隣り合うと共に互いに対向している第一及び第二側面と、前記主面と隣り合うと共に互いに対向している第一及び第二端面とを有している直方体形状の半導体セラミック素体と、
    前記主面と前記第一側面と前記第一端面との間の第一角部を覆うように前記主面と前記第一側面と前記第一端面とに連続して配置されている第一外部電極と、
    前記主面と前記第二側面と前記第一端面との間の第二角部を覆うように前記主面と前記第二側面と前記第一端面とに連続して配置されている第二外部電極と、
    前記主面と前記第一側面と前記第二端面との間の第三角部を覆うように前記主面と前記第一側面と前記第二端面とに連続して配置されていると共に、前記主面と前記第二側面と前記第二端面との間の第四角部を覆うように前記主面と前記第二側面と前記第二端面とに連続して配置されている第三外部電極と、
    前記素体内に配置されており、前記第一外部電極と接続されている第一内部電極と、
    前記素体内に配置されており、前記第二外部電極と接続されている第二内部電極と、
    前記第一内部電極と前記第二内部電極とに対向するように前記素体内に配置されており、前記第三外部電極と接続されている第三内部電極と、
    を備えている、チップバリスタ。
  2. 前記第一内部電極は、前記第一端面と前記第一側面との間の第一稜部に露出していると共に前記第一外部電極に覆われている第一端を有し、前記第一端で前記第一外部電極に接続され、
    前記第二内部電極は、前記第一端面と前記第二側面との間の第二稜部に露出していると共に前記第二外部電極に覆われている第二端を有し、前記第二端で前記第二外部電極に接続され、
    前記第三内部電極は、前記第二端面に露出していると共に前記第三外部電極に覆われている第三端を有し、前記第三端で前記第三外部電極に接続されている、請求項1に記載のチップバリスタ。
  3. 前記第一内部電極は、
    前記第一側面と前記第一端面とに平行な方向で前記第三内部電極と対向していると共に、前記第一及び第二端面が対向している方向に延在している第一導体部分と、
    前記第一導体部分から延在し、前記第一側面と前記第一端面とに更に露出している前記第一端を含んでいる第二導体部分と、を有し、
    前記第二内部電極は、
    前記第二側面と前記第一端面とに平行な方向で前記第三内部電極と対向していると共に、前記第一及び第二端面が対向している方向に延在している第三導体部分と、
    前記第三導体部分から延在し、前記第二側面と前記第一端面とに更に露出している前記第二端を含んでいる第四導体部分と、を有している、請求項2に記載のチップバリスタ。
  4. 前記第二導体部分は、前記主面に平行で、かつ、前記第一側面と前記第一端面とに交差する方向に延在し、
    前記第四導体部分は、前記主面に平行で、かつ、前記第二側面と前記第一端面とに交差する方向に延在している、請求項3に記載のチップバリスタ。
  5. 前記第二導体部分と前記第四導体部分とは、前記第一端面に平行な方向に延在している、請求項3に記載のチップバリスタ。
  6. 前記第二導体部分の、前記第二導体部分が延在している方向に直交する方向での幅は、前記第一導体部分寄りの位置より前記第一端寄りの位置で大きく、
    前記第四導体部分の、前記第四導体部分が延在している方向に直交する方向での幅は、前記第三導体部分寄りの位置より前記第二端寄りの位置で大きい、請求項4又は5に記載のチップバリスタ。
  7. 前記第一内部電極は、
    前記第一側面と前記第一端面とに平行な方向で前記第三内部電極と対向していると共に、前記第一及び第二端面が対向している方向に延在している第一導体部分と、
    前記主面と前記第一端面とに平行な方向で前記第一導体部分から延在し、前記第一側面に露出している第一端を含んでいる第二導体部分と、を有し、
    前記第二内部電極は、
    前記第二側面と前記第一端面とに平行な方向で前記第三内部電極と対向していると共に、前記第一及び第二端面が対向している方向に延在している第三導体部分と、
    前記主面と前記第一端面とに平行な方向で前記第二導体部分から延在し、前記第二側面に露出している第二端を含んでいる第四導体部分と、を有している、請求項1に記載のチップバリスタ。
  8. 前記第一内部電極は、前記第一端面に露出していると共に前記第一外部電極に覆われている第一端を有し、前記第一端で前記第一外部電極に接続され、
    前記第二内部電極は、前記第一端面に露出していると共に前記第二外部電極に覆われている第二端を有し、前記第二端で前記第二外部電極に接続され、
    前記第三内部電極は、前記第二端面に露出していると共に前記第三外部電極に覆われている第三端を有し、前記第三端で前記第三外部電極に接続されており、
    前記第一内部電極と前記第二内部電極とは、前記第一及び第二側面が対向している方向で前記第三内部電極と対向している、請求項1に記載のチップバリスタ。
  9. 前記第一内部電極は、前記主面と前記第一端面との間の第三稜部に露出していると共に前記第一外部電極に覆われている第一端を有し、前記第一端で前記第一外部電極に接続され、
    前記第二内部電極は、前記第三稜部に露出していると共に前記第二外部電極に覆われている第二端を有し、前記第二端で前記第二外部電極に接続され、
    前記第三内部電極は、前記第二端面に露出していると共に前記第三外部電極に覆われている第三端を有し、前記第三端で前記第三外部電極に接続されており、
    前記第一内部電極と前記第二内部電極とは、前記第一及び第二側面が対向している方向で前記第三内部電極と対向している、請求項1に記載のチップバリスタ。
  10. 前記第一内部電極は、
    前記第一及び第二側面が対向している方向で前記第三内部電極と対向していると共に、前記第一及び第二端面が対向している方向に延在している第一導体部分と、
    前記第一側面に平行で、かつ、前記主面と前記第一端面とに交差する方向に前記第一導体部分から延在し、前記第一端を有している第二導体部分と、を有し、
    前記第二内部電極は、
    前記第一及び第二側面が対向している方向で前記第三内部電極と対向していると共に、前記第一及び第二端面が対向している方向に延在している第三導体部分と、
    前記第二側面に平行で、かつ、前記主面と前記第一端面とに交差する方向に前記第三導体部分から延在し、前記第二端を有している第四導体部分と、を有している、請求項9に記載のチップバリスタ。
  11. 差動伝送路に接続されるチップバリスタであって、
    主面と、前記主面と隣り合うと共に互いに対向している第一及び第二側面と、前記主面と隣り合うと共に互いに対向している第一及び第二端面とを有している直方体形状の素体と、
    前記主面と前記第一側面と前記第一端面との間の第一角部を覆うように前記主面と前記第一側面と前記第一端面とに連続して配置されている第一入力端子電極と、
    前記主面と前記第二側面と前記第一端面との間の第二角部を覆うように前記主面と前記第二側面と前記第一端面とに連続して配置されている第二入力端子電極と、
    少なくとも前記主面と前記第一側面と前記第二端面との間の第三角部を覆うように前記主面と前記第一側面と前記第二端面とに連続して配置されているグラウンド端子電極と、
    を備えている、チップバリスタ。
JP2020146007A 2020-08-31 2020-08-31 チップバリスタ Active JP7347376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020146007A JP7347376B2 (ja) 2020-08-31 2020-08-31 チップバリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020146007A JP7347376B2 (ja) 2020-08-31 2020-08-31 チップバリスタ

Publications (2)

Publication Number Publication Date
JP2022041010A JP2022041010A (ja) 2022-03-11
JP7347376B2 true JP7347376B2 (ja) 2023-09-20

Family

ID=80500214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020146007A Active JP7347376B2 (ja) 2020-08-31 2020-08-31 チップバリスタ

Country Status (1)

Country Link
JP (1) JP7347376B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137379A1 (ja) 2009-05-26 2010-12-02 株式会社村田製作所 3端子コンデンサ及び3端子コンデンサ実装構造
JP2011054989A (ja) 2006-09-22 2011-03-17 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2018081996A (ja) 2016-11-15 2018-05-24 株式会社村田製作所 積層セラミック電子部品
JP2020096075A (ja) 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054989A (ja) 2006-09-22 2011-03-17 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
WO2010137379A1 (ja) 2009-05-26 2010-12-02 株式会社村田製作所 3端子コンデンサ及び3端子コンデンサ実装構造
JP2018081996A (ja) 2016-11-15 2018-05-24 株式会社村田製作所 積層セラミック電子部品
JP2020096075A (ja) 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ

Also Published As

Publication number Publication date
JP2022041010A (ja) 2022-03-11

Similar Documents

Publication Publication Date Title
US5610565A (en) Composite LC device with a ground electrode not formed on the inductor parts
JP3393524B2 (ja) Ntcサーミスタ素子
KR100799475B1 (ko) 서지 흡수 소자
JP7347376B2 (ja) チップバリスタ
KR100368023B1 (ko) 칩형 전자 부품
EP1679723B1 (en) Multilayer resistive element
JP5101655B2 (ja) 電池
JP2003109845A (ja) 積層型電子部品
JP2000243534A (ja) チップ型サージアブソーバ及びその製造方法
JPH0738359B2 (ja) ヒューズ付積層コンデンサ
JP7367607B2 (ja) 電子部品
WO2021235451A1 (ja) 固体電池および固体電池用の外装体
JP2001016005A (ja) 非可逆回路素子及びその製造方法
JP6459717B2 (ja) 積層セラミックコンデンサ
JP7363691B2 (ja) 電子部品
JPH01102884A (ja) チップ型アレスタ
CN107221397B (zh) 压电元件用热敏电阻及包括此的压电元件封装件
JP3254970B2 (ja) 積層型複合素子の製造方法及び積層型複合素子
JP2023159693A (ja) 電子部品
JP4336181B2 (ja) 積層型電子部品
JP3986023B2 (ja) 電子部品モジュール、非可逆回路素子及びその製造方法
JP2023098547A (ja) チップバリスタ
JP2024033860A (ja) 過渡電圧保護デバイス
JP2000340690A (ja) 絶縁パッケージおよびその製造方法
JP2949910B2 (ja) 積層バリスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230821

R150 Certificate of patent or registration of utility model

Ref document number: 7347376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150