JP2023159693A - 電子部品 - Google Patents

Abstract

【課題】端子電極の劣化が抑制された電子部品を提供する。【解決手段】電子部品の一種であるチップバリスタ１においては、その駆動時に、端子電極２０Ａ～２０Ｃ間における角部同士で電界集中が生じ得る。ただし、チップバリスタ１では、側面１０ｃ、１０ｄにおいて第三電極２０Ｃ、２０Ｄと第一電極２０Ａおよび第二電極２０Ｂとの距離が長くなるように設計されており、第三電極２０Ｃ、２０Ｄの第１部分２１と第一電極２０Ａおよび第二電極２０Ｂの第１部分２３との距離が素体１０の稜線において最大距離ｄ２となっているため、素体１０の稜線付近に位置する第三電極２０Ｃ、２０Ｄの角部と第一電極２０Ａのおよび第二電極２０Ｂの角部との間における電界集中が抑制されている。それにより、電界集中に起因する各端子電極２０Ａ～２０Ｃの劣化が抑制されている。【選択図】図８

Description

本発明は、電子部品に関する。

従来、素体の端面に設けられた一対の端子電極に加えて、素体の側面に端子電極が設けられた多端子の電子部品が知られている。たとえば、下記特許文献１には、素体の端面に設けられた一対の端子電極に加えて、素体の側面にも端子電極が設けられた電子部品（積層セラミック素子）が開示されている。

国際公開２０１８／１４４９８７号 特開２００７－２５１０１０号公報

上述した電子部品においては、その駆動時に、素体の端面に設けられた端子電極および側面に設けられた端子電極の特に角部において電界集中が生じ、これらの端子電極間における角部同士でも電界集中が生じ得る。このような電界集中は各端子電極の劣化の原因となり得る。

本発明は、端子電極の劣化が抑制された電子部品を提供することを目的とする。

本発明の一形態に係る電子部品は、第１の方向において互いに対向する第一面および第二面と、第１の方向に直交する第２の方向において互いに対向する第三面および第四面と、第１の方向および第２の方向に直交する第３の方向において互いに対向する第五面および第六面とを有する素体と、素体内に設けられた複数の導体と、素体の第一面に設けられ、かつ、第三面および第四面に回り込んで第三面および第四面における第一面側の縁を覆う第１部分を有する第一電極と、素体の第二面に設けられ、かつ、第三面および第四面に回り込んで第三面および第四面における第二面側の縁を覆う第１部分を有する第二電極と、素体の第三面および第四面の少なくとも一方に設けられ、第五面および第六面との稜線の間にわたって延びる第１部分を有する第三電極とを備え、第三電極の第１部分と第一電極および第二電極の第１部分との距離は、素体の第３の方向に関する中間位置における距離よりも第五面および第六面との稜線における距離のほうが長く、かつ、最大である。

上記電子部品においては、第三電極の第１部分と第一電極および第二電極の第１部分との距離が素体の稜線において最大となっているため、上記電界集中が抑制されており、第一電極、第二電極および第三電極の劣化が抑制されている。

他の形態に係る電子部品は、第三電極の第１部分の第１の方向に関する長さが、素体の第３の方向に関する中間位置において最大となり、第五面および第六面との稜線において最小となる。

他の形態に係る電子部品は、第三電極の第１部分が、第五面および第六面との稜線に向かって樽状に漸次幅狭となっている。

他の形態に係る電子部品は、第一電極および第二電極の第１の方向に関する長さが、素体の第３の方向に関する中間位置において最大となり、第五面および第六面との稜線において最小となる。

他の形態に係る電子部品は、第三電極が、第五面および第六面に回り込んで、第五面および第六面との稜線から離れる従って半円状に漸次幅狭となる第２部分をさらに有する。

他の形態に係る電子部品は、素体が、第３の方向において積層された積層構造を有し、複数の導体が、素体の所定の層内おいて、第１の方向に沿って第一面から延びるとともに第一電極と接続された第一導体と、素体の第一導体とは異なる層内において第１の方向に沿って第二面から延びるとともに第二電極と接続され、第一導体と第３の方向において重なる重畳部を形成する第二導体と、素体の第一導体と第二導体との間に位置する層内において、第三面から第四面に亘って延びるとともに第三電極と接続され、重畳部と第３の方向において重なる機能部を有する第三導体とを含み、チップバリスタである。

本発明によれば、端子電極の劣化が抑制された電子部品を提供することができる。

実施形態に係る電子部品を示す概略斜視図である。 図１に示した素体の内部の各導体を示した斜視図である。 図１に示した素体の内部の各導体を示した断面図である。 第一導体および第二導体のみを示した図である。 第三導体と第三電極との位置関係を示した図である。 各導体の位置関係を示した断面図である。 各導体の位置関係を示した断面図である。 素体の側面に設けられた第三電極を示した側面図である。 異なる形態の電子部品を示した図である。 異なる形態の電子部品を示した図である。 異なる形態の電子部品を示した図である。

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

まず、図１～図３を参照して、電子部品の一種であるチップバリスタ１の構成について説明する。

チップバリスタ１は、多端子型の積層チップバリスタであり、素体１０と４つの端子電極２０Ａ～２０Ｄとを備えて構成されている。チップバリスタ１は、略直方体形状の外形を有し、いわゆる２０１２サイズ（長手方向長さが２．０ｍｍ、短手方向長さが１．２５ｍｍ、高さが０．８ｍｍ）である。

素体１０は、略直方体形状の外形を有する積層構造体である。素体１０は、長手方向（第１の方向）において互いに対向する長方形状の端面１０ａ、１０ｂと、端面１０ａ、１０ｂに直交する長方形状の４つの側面１０ｃ～１０ｆとを有する。４つの側面１０ｃ～１０ｆは、端面１０ａ，１０ｂ間を連結するように延びている。端面１０ａ、１０ｂは、素体１０の積層方向に対して平行に延在している。４つの側面１０ｃ～１０ｆのうちの側面１０ｃ、１０ｄは、素体１０の積層方向に対して平行に延在しており、短手方向（第２の方向）において互いに対向している。４つの側面１０ｃ～１０ｆのうちの側面１０ｅ、１０ｆは、素体１０の積層方向に対して直交するように延在しており、素体１０の積層方向（第３の方向）において互いに対向している。

素体１０は、バリスタ特性を発現する焼結体（半導体セラミック）からなる。素体１０は、バリスタ特性を発現する焼結体からなる複数の層からなる積層構造体である。実際の素体１０では、構成する各層は、その間の境界が視認できない程度に一体化されている。素体１０は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分としてＣｏ、希土類金属元素、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）などの金属単体やこれらの酸化物を含む。本実施形態において、素体１０は、副成分としてＣｏ、Ｐｒ、Ｃｒ、Ｃａ、Ｋ、及びＡｌを含んでいる。素体１０におけるＺｎＯの含有量は、特に限定されないが、素体１０を構成する全体の材料を１００質量％とした場合に、通常、９９．８～６９．０質量％である。希土類金属元素（たとえば、Ｐｒ）は、バリスタ特性を発現させる物質として作用する。素体１０における希土類金属元素の含有量は、たとえば０．０１～１０原子％程度に設定される。

チップバリスタ１は、素体１０内に複数の導体を備えており、具体的には第一導体３０Ａ、第二導体３０Ｂおよび第三導体３０Ｃを備えている。第一導体３０Ａ、第二導体３０Ｂおよび第三導体３０Ｃは、導電材を含んでいる。各導体３０Ａ、３０Ｂ、３０Ｃに含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ－Ｐｄ合金からなることが好ましい。各導体３０Ａ、３０Ｂ、３０Ｃの厚み（積層方向長さ）は、たとえば０．１～１０μｍ程度である。

第一導体３０Ａは、均一幅を有する帯状の形状を有し、素体１０を構成する層内おいて、端面１０ａ、１０ｂの対向方向（すなわち、第１の方向）に沿って延在している。第一導体３０Ａは、一方の端部３０ａが端面１０ａ（第一面）に露出するとともに他方の端部３０ｂが素体１０内に位置している。第一導体３０Ａの幅は、たとえば０．４ｍｍである。

第二導体３０Ｂは、均一幅を有する帯状の形状を有し、第一導体３０Ａが形成された層とは異なる層内おいて、端面１０ａ、１０ｂの対向方向に沿って延在している。第二導体３０Ｂは、一方の端部３０ａが端面１０ｂ（第二面）に露出するとともに他方の端部３０ｂが素体１０内に位置している。第二導体３０Ｂの幅は、第一導体３０Ａの幅と同じになるように設計されており、たとえば０．４ｍｍである。

図３および図４に示すように、第一導体３０Ａと第二導体３０Ｂとは素体１０の積層方向から見て互いに位置合わせされており、素体１０内に位置する端部３０ｂ同士が積層方向において完全に重なっている。第一導体３０Ａの端部３０ｂと第二導体３０Ｂの端部３０ｂとが重なって形成された重畳部４０は、積層方向から見て、長辺方向が端面１０ａ、１０ｂの対向方向に平行な長方形状を呈する。

第三導体３０Ｃは、側面１０ｃ、１０ｄの対向方向（すなわち、第２の方向）に沿って延びる形状を有し、側面１０ｃ（第三面）から側面１０ｄ（第四面）に亘って延びている。図５に示すように、第三導体３０Ｃは、一対の端部３１、本体部３２および一対の拡幅部３３を有する。

第三導体３０Ｃの各端部３１は、側面１０ｃ、１０ｄの近傍に位置しており、側面１０ｃ、１０ｄから露出している。各端部３１は、均一な幅Ｗ１（端面１０ａ、１０ｂの対向方向に関する長さ）を有し、幅Ｗ１は一例として０．１ｍｍである。

第三導体３０Ｃの本体部３２は、両端部３１の間であって第三導体３０Ｃの中央に位置しており、第一導体３０Ａおよび第二導体３０Ｂと交差している（本実施形態においては直交している）。本体部３２は、第一導体３０Ａおよび第二導体３０Ｂの重畳部４０と素体１０の積層方向において重なる部分である機能部３４を有する。第三導体３０Ｃは、第一導体３０Ａとは重畳部４０においてのみ重なり、第二導体３０Ｂとも重畳部４０においてのみ重なる。そのため、機能部３４の面積は、第三導体３０Ｃと第一導体３０Ａとの重畳面積と一致し、かつ、第三導体３０Ｃと第二導体３０Ｂとの重畳面積とも一致する。本体部３２は、均一な幅Ｗ２を有し、本体部３２の幅Ｗ２は端部３１の幅Ｗ１より広くなるように設計されている（Ｗ２＞Ｗ１）。本体部３２の幅Ｗ２は一例として０．２ｍｍである。機能部３４の幅は、本体部３２の幅Ｗ２と一致しており、機能部３４の幅に応じて、ＥＳＤ耐量が調整される（たとえば高められる）。

両端部３１と本体部３２との間には、それぞれ拡幅部３３が介在している。拡幅部３３は、端部３１から本体部３２に向かって漸次幅が拡がる部分である。

図６および図７に示すように、第三導体３０Ｃは、第一導体３０Ａと第二導体３０Ｂとの中間に位置する層内に延在している。そのため、素体１０の積層方向に関し、第三導体３０Ｃと第一導体３０Ａとの離間距離は、第三導体３０Ｃと第二導体３０Ｂとの離間距離と実質的に同一である。機能部３４は、第一導体３０Ａの端部３０ｂとの間に第一機能層４２を形成する。第一機能層４２は、機能部３４と第一導体３０Ａの端部３０ｂとで挟まれた素体部分である。第一機能層４２は、たとえば２０～５０ｐＦ程度の静電容量を有する。また、機能部３４は、第二導体３０Ｂの端部３０ｂとの間に第二機能層４４を形成する。第二機能層４４は、機能部３４と第二導体３０Ｂの端部３０ｂとで挟まれた素体部分である。上述したとおり、第三導体３０Ｃは、第一導体３０Ａおよび第二導体３０Ｂと実質的に同じ距離だけ離間しており、かつ、第一導体３０Ａおよび第二導体３０Ｂと重畳面積が実質的に同じであるため、第二機能層４４は、第一機能層４２の静電容量と実質的に同じ静電容量を有する。

４つの端子電極２０Ａ～２０Ｄのうちの第三電極２０Ｃ、２０Ｄは、対をなしており、素体１０の側面１０ｃ側および側面１０ｄ側にそれぞれ配置されている。第三電極２０Ｃ、２０Ｄは、素体１０の側面１０ｃ、１０ｄに露出した第三導体３０Ｃの両端部３１をそれぞれ覆うように形成されており、第三電極２０Ｃ、２０Ｄは、第三導体３０Ｃと直接接続されている。一対の第三電極２０Ｃ、２０Ｄと第三導体３０Ｃとは対称的に配置されているため、均一な放電を実現することができる。本実施形態において、第三電極２０Ｃ、２０Ｄは略紡錘状の全体形状を有する。

第三電極２０Ｃは、積層方向に延びて側面１０ｅ（第五面）と側面１０ｆ（第六面）に回り込んでいる。本実施形態では、第三電極２０Ｃは、長方形状を有する側面１０ｃの長辺の中間位置において積層方向に延びて側面１０ｅと側面１０ｆに回り込んでいるが、長辺の中間位置からある程度ズレた態様であってもよい。第三電極２０Ｃは、より詳しくは、側面１０ｃと側面１０ｅおよび側面１０ｆとの稜線の間にわたって延びる第１部分２１と、第１部分２１から一体的に延びて素体１０の側面１０ｅ、１０ｆのそれぞれに回り込んだ第２部分２２とを含んで構成されている。素体１０の側面１０ｃに設けられた第三電極２０Ｃの第１部分２１は、素体１０の積層方向における中間位置において最大幅ｗ１となり、側面１０ｃと側面１０ｅ、１０ｆとの稜線（最小幅ｗ２）に向けてその側縁が樽状に湾曲するように漸次幅狭となっている。第三電極２０Ｃの第１部分２１は、側面１０ｃにおける積層方向に関する中間位置を基準に線対称（上下対称）の形状を呈する。そのため、側面１０ｃと側面１０ｅとの稜線における幅ｗ２と、側面１０ｃと側面１０ｆとの稜線における幅ｗ２とは同じである。素体１０の稜線付近に位置する第三電極２０Ｃの第１部分２１の四隅はいずれも鈍角となっている。素体１０の側面１０ｅ、１０ｆにそれぞれ設けられた第三電極２０Ｃの第２部分２２は、側面１０ｅ、１０ｆと側面１０ｃとの稜線にから離れる従ってその側縁が略半円状に湾曲するように漸次幅狭となっている。

同様に、第三電極２０Ｄも、積層方向に延びて側面１０ｅ、１０ｆに回り込んでいる。本実施形態では、第三電極２０Ｄは、長方形状を有する側面１０ｄの長辺の中間位置において積層方向に延びて側面１０ｅと側面１０ｆに回り込んでいるが、長辺の中間位置からある程度ズレた態様であってもよい。第三電極２０Ｄは、より詳しくは、側面１０ｄと側面１０ｅおよび側面１０ｆとの稜線の間にわたって延びる第１部分２１と、第１部分２１から一体的に延びて素体１０の側面１０ｅ、１０ｆのそれぞれに回り込んだ第２部分２２とを含んで構成されている。素体１０の側面１０ｄに設けられた第三電極２０Ｄの第１部分２１は、素体１０の積層方向における中間位置において最大幅ｗ１となり、側面１０ｄと側面１０ｅ、１０ｆとの稜線（最小幅ｗ２）に向けてその側縁が樽状に湾曲するように漸次幅狭となっている。第三電極２０Ｄの第１部分２１は、側面１０ｄにおける積層方向に関する中間位置を基準に線対称（上下対称）の形状を呈する。そのため、側面１０ｄと側面１０ｅとの稜線における幅ｗ２と、側面１０ｄと側面１０ｆとの稜線における幅ｗ２とは同じである。素体１０の稜線付近に位置する第三電極２０Ｄの第１部分２１の四隅はいずれも鈍角となっている。素体１０の側面１０ｅ、１０ｆにそれぞれ設けられた第三電極２０Ｄの第２部分２２は、側面１０ｅ、１０ｆと側面１０ｄとの稜線にから離れる従ってその側縁が略半円状に湾曲するように漸次幅狭となっている。

すなわち、第三電極２０Ｃ、２０Ｄの第１部分２１の幅（すなわち、第１の方向に関する長さ）は、素体１０の側面１０ｃ、１０ｄにおける積層方向に関する中間位置において最大幅であるｗ１となっている。素体１０の側面１０ｃ、１０ｄにおける積層方向に関する中間位置は、第三導体３０Ｃの各端部３１が露出する位置であり、第三電極２０Ｃ、２０Ｄの第１部分２１は第三導体３０Ｃの各端部３１が露出する位置において最大幅ｗ１となっている。また、第三電極２０Ｃ、２０Ｄの第１部分２１の幅は、側面１０ｃ、１０ｄと側面１０ｅ、１０ｆとの稜線において最小幅であるｗ２となっている。

図５に示すように、第三電極２０Ｃ、２０Ｄの第２部分２２は、素体１０の積層方向から見て、第三導体３０Ｃの拡幅部３３の少なくとも一部と重なっている。図５に示した形態では、第三電極２０Ｄの第２部分２２は、素体１０の積層方向から見て、第三導体３０Ｃの拡幅部３３の全部と重なっている。

４つの端子電極２０Ａ～２０Ｄの一つである第一電極２０Ａは、素体１０の端面１０ａ側に配置されている。第一電極２０Ａは、端面１０ａと、４つの側面１０ｃ～１０ｆの端面１０ａ寄りの部分と、を覆うように形成されている。第一電極２０Ａは、素体１０の端面１０ａに露出した第一導体３０Ａの一方の端部３０ａを覆うようにも形成されており、第一電極２０Ａは、第一導体３０Ａと直接接続されている。４つの端子電極２０Ａ～２０Ｄの一つである第二電極２０Ｂは、素体１０の端面１０ｂ側に配置されている。第二電極２０Ｂは、端面１０ｂと、４つの側面１０ｃ～１０ｆの端面１０ｂ寄りの部分と、を覆うように形成されている。第二電極２０Ｂは、素体１０の端面１０ｂに露出した第二導体３０Ｂの一方の端部３０ａを覆うようにも形成されており、第二電極２０Ｂは、第二導体３０Ｂと直接接続されている。

第一電極２０Ａおよび第二電極２０Ｂは、より詳しくは、素体１０の側面１０ｃ、１０ｄに回り込んで側面１０ｃ、１０ｄにおける端面１０ａ、１０ｂ側の縁を覆う第１部分２３と、素体１０の側面１０ｅ、１０ｆに回り込んで側面１０ｅ、１０ｆにおける端面１０ａ、１０ｂ側の縁を覆う第２部分２４とを含んで構成されている。本実施形態では、第１部分２３は側面１０ｃ、１０ｄにおける端面１０ａ、１０ｂ側の全縁を覆っており、第２部分２４は側面１０ｅ、１０ｆにおける端面１０ａ、１０ｂ側の全縁を覆っているが、第１部分２３および第２部分２４は縁の一部を覆う形態であってもよい。素体１０の側面１０ｃ、１０ｄに設けられた第１部分２３は、その幅（すなわち、第１の方向に関する長さ）が、素体１０の積層方向における中間位置において最大幅ｗ３となり、かつ、側面１０ｃ、１０ｄと側面１０ｅ、１０ｆとの稜線において最小幅ｗ４となり、素体１０の積層方向における中間位置から稜線に向けてその側縁がＤ字状に湾曲するように漸次幅狭となっている。第１部分２３および第２部分２４の形状は、たとえば、Ｄ字状、半円状、半楕円状であってもよい。第１部分２３は、側面１０ｃ、１０ｄにおける積層方向に関する中間位置を基準に線対称（上下対称）の形状を呈する。そのため、側面１０ｃ、１０ｄと側面１０ｅとの稜線における幅ｗ４と、側面１０ｃ、１０ｄと側面１０ｆとの稜線における幅ｗ４とは同じである。素体１０の稜線付近に位置し、かつ、第三電極２０Ｃ、２０Ｄと対向する第１部分２３の隅はいずれも鈍角となっている。側面１０ｅに設けられた第２部分２４と側面１０ｆに設けられた第２部分２４とは、同一形状であってもよく、異なる形状であってもよい。

ここで、図８に示すように、第三電極２０Ｃ、２０Ｄの第１部分２１と第一電極２０Ａおよび第二電極２０Ｂの第１部分２３との距離（より詳しくは、第１の方向に関する距離）は、素体１０の側面１０ｃ、１０ｄにおける積層方向（すなわち、第３の方向）に関する中間位置において、最小距離であるｄ１となっている。また、第三電極２０Ｃ、２０Ｄの第１部分２１と第一電極２０Ａおよび第二電極２０Ｂの第１部分２３との距離は、素体１０の側面１０ｃ、１０ｄと側面１０ｅ、１０ｆとの稜線において、最大距離であるｄ２となっている。素体１０の稜線における距離ｄ２は、側面１０ｃ、１０ｄにおける積層方向に関する中間位置における距離ｄ１より長い。第三電極２０Ｃ、２０Ｄの第１部分２１と第一電極２０Ａおよび第二電極２０Ｂの第１部分２３との距離は、側面１０ｃ、１０ｄにおける積層方向に関する中間位置から稜線へ向かうに従い、漸次長くなっている。

チップバリスタ１においては、その駆動時に、端子電極２０Ａ～２０Ｃ間における角部同士で電界集中が生じ得る。ただし、チップバリスタ１では、側面１０ｃ、１０ｄにおいて第三電極２０Ｃ、２０Ｄと第一電極２０Ａおよび第二電極２０Ｂとの距離が長くなるように設計されており、第三電極２０Ｃ、２０Ｄの第１部分２１と第一電極２０Ａおよび第二電極２０Ｂの第１部分２３との距離が素体１０の稜線において最大距離ｄ２となっているため、素体１０の稜線付近に位置する第三電極２０Ｃ、２０Ｄの角部と第一電極２０Ａのおよび第二電極２０Ｂの角部との間における電界集中が抑制されている。それにより、電界集中に起因する各端子電極２０Ａ～２０Ｃの劣化が抑制されている。

また、端子電極２０Ａ～２０Ｃは、素体１０の側面１０ｃ、１０ｄの稜線において幅狭（すなわち、最小幅ｗ２、ｗ４）となり、その隅が鈍角となっているため、端子電極２０Ａ～２０Ｃそれぞれにおいて角部の電界集中が抑制されている。

さらに、第三電極２０Ｃ、２０Ｄの幅Ｗ３は、第三導体３０Ｃの端部３１の幅Ｗ１より広くなるように設計されている（Ｗ３＞Ｗ１）。また、第三電極２０Ｃ、２０Ｄの幅Ｗ３は、第三導体３０Ｃの本体部３２の幅Ｗ２より広くなるように設計されている（Ｗ３＞Ｗ２）。第三電極２０Ｃ、２０Ｄの幅Ｗ３は一例として０．５ｍｍである。本実施形態において、第三電極２０Ｃの幅Ｗ３と第三電極２０Ｄの幅Ｗ３とは同一である。第三電極２０Ｃの幅Ｗ３と第三電極２０Ｄの幅Ｗ３とは異なっていてもよい。

各端子電極２０Ａ～２０Ｄは、単層構造であっても複数層構造であってもよい。各端子電極２０Ａ～２０Ｄは、たとえば焼付電極であり、導電性ペーストを素体１０の表面に付与して焼き付けることにより形成される。導電性ペーストには、金属（たとえば、Ｐｄ、Ｃｕ、Ａｇ、又はＡｇ－Ｐｄ合金など）からなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。このような焼付電極上に、めっき層を形成することもできる。めっき層は、Ｎｉめっき層と、当該Ｎｉめっき層上に形成されたＳｎめっき層とを含んでいてもよい。

チップバリスタ１においては、第三導体３０Ｃの機能部３４の幅Ｗ２を拡げることで、ＥＳＤ耐量が高められる。第三導体３０Ｃの端部３１の幅Ｗ１は、第三電極２０Ｃ、２０Ｄの幅Ｗ３より短く（Ｗ３＞Ｗ１）、かつ、第三導体３０Ｃの機能部３４の幅Ｗ２より短い（Ｗ２＞Ｗ１）。そのため、たとえば第三電極２０Ｃ、２０Ｄを形成する際、端面１０ａ、１０ｂの対向方向に関する第三電極２０Ｃ、２０Ｄと第三導体３０Ｃとの相対位置ズレがある場合でも、第三導体３０Ｃの一部が第三電極２０Ｃ、２０Ｄに覆われない事態が生じにくい。すなわち、第三導体３０Ｃと第三電極２０Ｃ、２０Ｄとの相対位置ズレが生じても、第三導体３０Ｃと第三電極２０Ｃ、２０Ｄとの接続領域の大きさが変わらず、良好な接続を実現することができる。

もし、第三導体３０Ｃの端部３１の幅Ｗ１が第三電極２０Ｃ、２０Ｄの幅Ｗ３以上である場合（Ｗ３≦Ｗ１）、端面１０ａ、１０ｂの対向方向に関する第三電極２０Ｃ、２０Ｄと第三導体３０Ｃとの相対位置ズレがあると、第三導体３０Ｃの一部が第三電極２０Ｃ、２０Ｄに覆われず、第三導体３０Ｃの端部３１が第三電極２０Ｃ、２０Ｄから露出する事態が生じ得る。第三導体３０Ｃの端部３１が第三電極２０Ｃ、２０Ｄから露出した場合、製品不良となり得る。または、第三導体３０Ｃと第三電極２０Ｃ、２０Ｄとの接続領域の大きさが製品ごとに変わって、製品ごとの特性ズレが生じ得る。

また、チップバリスタ１では、図５に示すとおり、第三電極２０Ｃ、２０Ｄの幅Ｗ３が、第三導体３０Ｃの本体部３２の幅Ｗ２より広い（Ｗ３＞Ｗ２）。このように、第三電極２０Ｃ、２０Ｄを幅広とすることで、上述の相対位置ズレが大きい場合であっても、第三導体３０Ｃと第三電極２０Ｃ、２０Ｄとの良好な接続を実現することができる。

第三電極２０Ｃ、２０Ｄの幅Ｗ３は、図９に示すように、第三導体３０Ｃの本体部３２の幅Ｗ２より狭くてもよい（Ｗ３＜Ｗ２）。第三導体３０Ｃの本体部３２における機能部３４の幅（すなわち、幅Ｗ２）を、第三電極２０Ｃ、２０Ｄの幅Ｗ３に比べて広くすることで、高いＥＳＤ耐量を実現することができる。第三電極２０Ｃの幅Ｗ３と第三電極２０Ｄの幅Ｗ３とは同一であってもよく異なっていてもよい。

また、上述したチップバリスタ１においては、第三導体３０Ｃが拡幅部３３を有するため、端部３１と本体部３２との幅が異なる場合であっても、端部３１と本体部３２との境界における応力集中が抑制され、クラック等の欠陥が生じる事態が抑制される。

さらに、第三電極２０Ｃ、２０Ｄの第２部分２２が、素体１０の積層方向から見て、第三導体３０Ｃの拡幅部３３の少なくとも一部と重なる程度まで素体１０の稜線から長く延びているため、素体１０内（たとえば第三導体３０Ｃ）において発生した熱を、第三電極２０Ｃ、２０Ｄの第２部分２２から外部に効率よく放出することができる。素体１０内において発生した熱は、素体１０内部を通って第２部分２２に直接的に伝わる場合や、第１部分２１を介して第２部分２２に間接的に伝わる場合が考えられる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

素体１０内に設けられた複数の導体は、上述した形態に限らず、様々な形態を態様することができる。

たとえば、素体１０内に設けられる複数の導体は、図１０、１１に示すような形態であってもよい。図１０、１１では、一対の第一導体３０Ａ、一対の第二導体３０Ｂおよび第三導体３０Ｃが素体１０内に設けられている。

一対の第一導体３０Ａはいずれも、均一幅を有する帯状の形状を有し、素体１０を構成する層内おいて、端面１０ａ、１０ｂの対向方向に沿って延在している。一対の第一導体３０Ａは、素体１０の異なる層内に位置している。各第一導体３０Ａは、一方の端部３０ａが端面１０ａに露出するとともに他方の端部３０ｂが素体１０内に位置している。一対の第一導体３０Ａは、素体１０の積層方向から見て、寸法および形状が同じであり、完全に一致している。

一対の第二導体３０Ｂはいずれも、均一幅を有する帯状の形状を有し、第一導体３０Ａが形成された層と同じ層内おいて、端面１０ａ、１０ｂの対向方向に沿って延在している。第二導体３０Ｂは、一方の端部３０ａが端面１０ｂ（第二面）に露出するとともに他方の端部３０ｂが素体１０内に位置している。一対の第二導体３０Ｂは、素体１０の積層方向から見て、寸法および形状が同じであり、完全に一致している。

第一導体３０Ａと第二導体３０Ｂとは、素体１０の積層方向から見て互いに位置合わせされており、端面１０ａ、１０ｂの対向方向に沿って互いに近づく向きに延びている。ただし、素体１０内に位置する第一導体３０Ａの端部３０ｂと第二導体３０Ｂの端部３０ｂとは、端面１０ａ、１０ｂの対向方向において離間しており、素体１０の積層方向において重なっていない。

第三導体３０Ｃは、側面１０ｃ、１０ｄの対向方向に沿って延びる形状を有し、側面１０ｃから側面１０ｄに亘って延びている。図１１に示すように、第三導体３０Ｃは、一対の端部３１および交差部３２を有する。

第三導体３０Ｃの各端部３１は、側面１０ｃ、１０ｄの近傍に位置しており、側面１０ｃ、１０ｄから露出している。各端部３１は、均一な幅（第１の方向に関する長さ）を有する。

第三導体３０Ｃの交差部３２は、両端部３１の間であって第三導体３０Ｃの中央に位置しており、側面１０ｃ、１０ｄの対向方向に対して交差する方向に延びている。本実施形態では、第三導体３０Ｃの交差部３２は、側面１０ｃ、１０ｄの対向方向に対して直交する方向に延びており、交差部３２の幅（第１の方向に関する長さ）は端部３１の幅より広くなるように設計されている。第三導体３０Ｃは全体として、素体１０の積層方向から見て十字状（クロス状）を呈する。本実施形態において、側面１０ｃ、１０ｄの対向方向に関する交差部３２の長さ（幅）は、第一導体３０Ａおよび第二導体３０Ｂの幅と同じになるように設計されている。

第三導体３０Ｃの交差部３２は、端面１０ａ側に延びた先端部において第一導体３０Ａの端部３０ｂと重なり、重畳部４０Ａを形成している。同様に、第三導体３０Ｃの交差部３２は、端面１０ｂ側に延びた先端部において第二導体３０Ｂの端部３０ｂと重なり、重畳部４０Ｂを形成している。第三導体３０Ｃは、一対の第一導体３０Ａとは重畳部４０Ａにおいてのみ重なり、一対の第二導体３０Ｂとも重畳部４０Ｂにおいてのみ重なる。

第三導体３０Ｃは、一対の第一導体３０Ａの中間に位置する層内に延在している。そのため、素体１０の積層方向に関し、第三導体３０Ｃと一方の第一導体３０Ａとの離間距離は、第三導体３０Ｃと他方の第一導体３０Ａとの離間距離と実質的に同一である。交差部３２は、一対の第一導体３０Ａの端部３０ｂそれぞれとの間に第一機能層４２を形成する。同様に、素体１０の積層方向に関し、第三導体３０Ｃと一方の第二導体３０Ｂとの離間距離は、第三導体３０Ｃと他方の第二導体３０Ｂとの離間距離と実質的に同一である。交差部３２は、一対の第二導体３０Ｂの端部３０ｂそれぞれとの間に第二機能層４４を形成する。本実施形態では、重畳部４０Ａと重畳部４０Ｂは同じ重畳面積を有し、そのため、第一機能層４２と第二機能層４４とは実質的に同じ静電容量を有する。

また、素体１０内に設けられた複数の導体は、バリスタ素子として機能する導体以外に、コンデンサ素子として機能する導体であってもよい。この場合、本発明に係る電子部品は、コンデンサとなる。

上述した電子部品において、第三電極は、１つであってもよく、２つ（一対）であってもよい。

上述の記載から把握されるとおり、本明細書は下記を開示している。
［付記１］
第１の方向において互いに対向する第一面および第二面と、前記第１の方向に直交する第２の方向において互いに対向する第三面および第四面と、前記第１の方向および前記第２の方向に直交する第３の方向において互いに対向する第五面および第六面とを有する素体と、
前記素体内に設けられた複数の導体と、
前記素体の前記第一面に設けられ、かつ、前記第三面および前記第四面に回り込んで前記第三面および前記第四面における前記第一面側の縁を覆う第１部分を有する第一電極と、
前記素体の前記第二面に設けられ、かつ、前記第三面および前記第四面に回り込んで前記第三面および前記第四面における前記第二面側の縁を覆う第１部分を有する第二電極と、
前記素体の前記第三面および前記第四面の少なくとも一方に設けられ、前記第五面および前記第六面との稜線の間にわたって延びる第１部分を有する第三電極と
を備え、
前記第三電極の第１部分と前記第一電極および前記第二電極の第１部分との距離は、前記素体の前記第３の方向に関する中間位置における距離よりも前記第五面および前記第六面との稜線における距離のほうが長く、かつ、最大である、電子部品。
［付記２］
前記第三電極の前記第１部分の前記第１の方向に関する長さが、前記素体の前記第３の方向に関する中間位置において最大となり、前記第五面および前記第六面との稜線において最小となる、付記１に記載の電子部品。
［付記３］
前記第三電極の第１部分が、前記第五面および前記第六面との稜線に向かって樽状に漸次幅狭となっている、付記２に記載の電子部品。
［付記４］
前記第一電極および前記第二電極の前記第１の方向に関する長さが、前記素体の前記第３の方向に関する中間位置において最大となり、前記第五面および前記第六面との稜線において最小となる、付記１に記載の電子部品。
［付記５］
前記第三電極が、前記第五面および前記第六面に回り込んで、前記第五面および前記第六面との稜線から離れる従って半円状に漸次幅狭となる第２部分をさらに有する、付記１に記載の電子部品。
［付記６］
前記素体が、前記第３の方向において積層された積層構造を有し、
前記複数の導体が、前記素体の所定の層内おいて、前記第１の方向に沿って前記第一面から延びるとともに前記第一電極と接続された第一導体と、前記素体の前記第一導体とは異なる層内において前記第１の方向に沿って前記第二面から延びるとともに前記第二電極と接続され、前記第一導体と前記第３の方向において重なる重畳部を形成する第二導体と、前記素体の前記第一導体と前記第二導体との間に位置する層内において、前記第三面から前記第四面に亘って延びるとともに前記第三電極と接続され、前記重畳部と前記第３の方向において重なる機能部を有する第三導体とを含み、
チップバリスタである、付記１に記載の電子部品。

１…チップバリスタ、１０…素体、２０Ａ…第一電極、２０Ｂ…第二電極、２０Ｃ、２０Ｄ…第三電極、３０Ａ…第一導体、３０Ｂ…第二導体、３０Ｃ…第三導体、３１…端部、３２…本体部、３３…拡幅部、３４…機能部、４０…重畳部、４２…第一機能層、４４…第二機能層。

Claims (6)

1. 第１の方向において互いに対向する第一面および第二面と、前記第１の方向に直交する第２の方向において互いに対向する第三面および第四面と、前記第１の方向および前記第２の方向に直交する第３の方向において互いに対向する第五面および第六面とを有する素体と、
   前記素体内に設けられた複数の導体と、
   前記素体の前記第一面に設けられ、かつ、前記第三面および前記第四面に回り込んで前記第三面および前記第四面における前記第一面側の縁を覆う第１部分を有する第一電極と、
   前記素体の前記第二面に設けられ、かつ、前記第三面および前記第四面に回り込んで前記第三面および前記第四面における前記第二面側の縁を覆う第１部分を有する第二電極と、
   前記素体の前記第三面および前記第四面の少なくとも一方に設けられ、前記第五面および前記第六面との稜線の間にわたって延びる第１部分を有する第三電極と
   を備え、
   前記第三電極の第１部分と前記第一電極および前記第二電極の第１部分との距離は、前記素体の前記第３の方向に関する中間位置における距離よりも前記第五面および前記第六面との稜線における距離のほうが長く、かつ、最大である、電子部品。
2. 前記第三電極の前記第１部分の前記第１の方向に関する長さが、前記素体の前記第３の方向に関する中間位置において最大となり、前記第五面および前記第六面との稜線において最小となる、請求項１に記載の電子部品。
3. 前記第三電極の第１部分が、前記第五面および前記第六面との稜線に向かって樽状に漸次幅狭となっている、請求項２に記載の電子部品。
4. 前記第一電極および前記第二電極の前記第１の方向に関する長さが、前記素体の前記第３の方向に関する中間位置において最大となり、前記第五面および前記第六面との稜線において最小となる、請求項１に記載の電子部品。
5. 前記第三電極が、前記第五面および前記第六面に回り込んで、前記第五面および前記第六面との稜線から離れる従って半円状に漸次幅狭となる第２部分をさらに有する、請求項１に記載の電子部品。
6. 前記素体が、前記第３の方向において積層された積層構造を有し、
   前記複数の導体が、前記素体の所定の層内おいて、前記第１の方向に沿って前記第一面から延びるとともに前記第一電極と接続された第一導体と、前記素体の前記第一導体とは異なる層内において前記第１の方向に沿って前記第二面から延びるとともに前記第二電極と接続され、前記第一導体と前記第３の方向において重なる重畳部を形成する第二導体と、前記素体の前記第一導体と前記第二導体との間に位置する層内において、前記第三面から前記第四面に亘って延びるとともに前記第三電極と接続され、前記重畳部と前記第３の方向において重なる機能部を有する第三導体とを含み、
   チップバリスタである、請求項１に記載の電子部品。
   
   

Images