CN111312460A - 片状压敏电阻 - Google Patents
片状压敏电阻 Download PDFInfo
- Publication number
- CN111312460A CN111312460A CN201911266002.4A CN201911266002A CN111312460A CN 111312460 A CN111312460 A CN 111312460A CN 201911266002 A CN201911266002 A CN 201911266002A CN 111312460 A CN111312460 A CN 111312460A
- Authority
- CN
- China
- Prior art keywords
- conductor
- element body
- alkali metal
- chip varistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
本发明提供一种片状压敏电阻,其在素体内包含两个功能层(即,第一功能层和第二功能层),两个功能层具有实质上相同的静电电容。在片状压敏电阻中,通过碱金属含有部,素体从外表面被高电阻化,但碱金属含有部未到达第一功能层和第二功能层。因此,碱金属含有部不会影响到第一功能层和第二功能层的静电电容,抑制片状压敏电阻的寄生电容。因此,片状压敏电阻包含抑制了电容偏差的两个功能层。
Description
技术领域
本发明涉及片状压敏电阻(CHIP VARISTOR)。
背景技术
作为片状压敏电阻,已知有具有压敏电阻素体和端子电极的层叠型片状压敏电阻,该压敏电阻素体具有功能层(压敏电阻层)和以夹着功能层的方式与功能层相接配置的内部电极;该端子电极以与对应于压敏电阻素体的端部的内部电极连接的方式配置(例如,参照日本特开2002-184608号公报)。
发明内容
发明所要解决的技术问题
本发明的发明人例如为了保护车载用的差分传输用收发装置以使其免受ESD(Electrostatic Discharge:静电放电)那样的浪涌电压的影响,对将片状压敏电阻应用在差分传输用收发装置上的技术进行了深入研究,其结果,得到了分别安装于两个信道的片状压敏电阻间的电容偏差成为通信错误的原因这样的见解。
本发明的发明人进行了深入研究以后,重新发现了通过抑制上述电容偏差,能够降低信号错误的技术。
根据本发明,提供一种能够实现高的信号精度的片状压敏电阻和差分传输用收发装置。
用于解决技术问题的技术方案
本发明的一个实施方式涉及的片状压敏电阻具有:素体,其具有相互相对的第一面和第二面,且具有层叠结构;第一导体,其在素体的规定的层内,沿着第一面和第二面的相对方向延伸;第二导体,其在素体的与第一导体不同的层内,沿着第一面和第二面的相对方向延伸,形成在素体的层叠方向上与第一导体重叠的重叠部;第三导体,其在素体的位于第一导体和第二导体的中间的层内,沿着与第一导体以及第二导体交叉的方向延伸,具有在素体的层叠方向上与重叠部重叠的功能部,在功能部与第一导体之间形成第一功能层,并且在功能部与第二导体之间形成第二功能层;第一电极,其设置于素体的第一面侧,与第一导体连接;第二电极,其设置于素体的第二面侧,与第二导体连接;第三电极,其设置于素体的表面,与第三导体连接;和碱金属含有部,其是通过含有碱金属而提高了电阻的素体的一部分,该碱金属含有部构成素体的表面,并且沿着第一导体、第二导体以及第三导体与素体的界面从素体的表面向内部延伸,碱金属含有部未到达第一功能层和第二功能层。
上述片状压敏电阻在素体内包含两个功能层(即,第一功能层和第二功能层)。第一功能层和第二功能层在第一导体和第二导体重叠的重叠部,通过使第三导体的功能部分别与第一导体和第二导体重叠而形成。因此,第三导体的功能部和第一导体的相对面积、与第三导体的功能部和第二导体的相对面积实现了相同化。进而,在上述片状压敏电阻中,通过碱金属含有部,除第一功能层和第二功能层以外的素体的一部分被高电阻化。因此,在第一导体、第二导体、第三导体、第一电极、第二电极和第三电极中的任两个间产生的寄生电容被抑制。因此,在上述片状压敏电阻中,包含抑制了电容偏差的两个功能层,通过将这两个功能层应用于差分传输用收发装置,能够实现高的信号精度。
关于其他方式涉及的片状压敏电阻,从碱金属含有部沿着第一导体与素体的界面所到达的位置到重叠部的距离、以及从碱金属含有部沿着第二导体与素体的界面所到达的位置到重叠部的距离比从碱金属含有部沿着第三导体与素体的界面所到达的位置到重叠部的距离长。
关于其他方式涉及的片状压敏电阻,在与层叠方向以及第一面和第二面的相对方向正交的方向上,第一导体的长度和第二导体的长度相对于素体的长度的比例为0.1~0.6的范围。在这种情况下,片状压敏电阻具有高的ESD耐性,并具有高的可靠性。
关于其他方式涉及的片状压敏电阻,在第一面和第二面的相对方向上,第三导体的长度相对于第三电极的长度的比例为0.2~0.6的范围。在这种情况下,片状压敏电阻具有高的ESD耐性,并具有高的可靠性。
关于其他方式涉及的片状压敏电阻,在第一面和第二面的相对方向上,第三导体的功能部的长度比重叠部的长度短。
本发明的一个方式涉及的差分传输用收发装置具有上述片状压敏电阻,片状压敏电阻的第一电极与一个信道连接,并且第二电极与另一个信道连接,第三电极接地。在上述差分传输用收发装置中,通过应用包含抑制了电容偏差的两个功能层的片状压敏电阻,能够实现高的信号精度。
附图说明
图1是表示一个实施方式涉及的片状压敏电阻的概略立体图。
图2是表示图1所示的片状压敏电阻的各导体和各端子电极的图。
图3是图1所示的片状压敏电阻的III-III线截面图。
图4是图1所示的片状压敏电阻的IV-IV线截面图。
图5是表示一个实施方式的差分传输用收发装置的图。
图6是表示现有技术的差分传输用收发装置的图。
图7是表示使用第一导体和第二导体的宽度不同的多个试样进行的实验的测定结果和判定结果的表。
图8是表示使用第三导体的宽度不同的多个试样进行的实验的测定结果和判定结果的表。
具体实施方式
下面,参照附图对本发明的实施方式进行详细说明。此外,在说明中,相同的要素或具有相同功能的要素使用同一符号,省略重复的说明。
首先,参照图1~图4对实施方式涉及的片状压敏电阻1的结构进行说明。
片状压敏电阻1是三端子型的层叠片状压敏电阻,具有素体10和端子电极20而构成。片状压敏电阻1具有大致长方体形状的外形,是所谓的2012尺寸(长度方向长度为2.0mm,宽度方向长度为1.25mm,高度为0.5mm)。
素体10是具有大致长方体形状的外形的层叠结构体。素体10具有在长度方向上相互相对的正方形状的端面10a、10b、与端面10a、10b正交的长方形状的4个侧面10c~10f。4个侧面10c~10f以连结端面10a、10b之间的方式延伸。
素体10由表现压敏电阻特性的烧结体(半导体陶瓷)构成。素体10是由多个层构成的层叠结构体,该多个层由表现压敏电阻特性的烧结体构成。在实际的素体10中,构成的各层被一体化至不能看到其间的边界的程度。素体10含有ZnO(氧化锌)作为主成分,并且含有Co、稀土金属元素、IIIA族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属元素(K、Rb、Cs)和碱土金属元素(Mg、Ca、Sr、Ba)等金属单体或它们的氧化物作为副成分。在本实施方式中,素体10含有Co、Pr、Cr、Ca、K和Al作为副成分。素体10中的ZnO的含量没有特别限定,在设构成素体10的整体材料为100质量%的情况下,通常为99.8~69.0质量%。稀土金属元素(例如,Pr)作为表现压敏电阻特性的物质发挥作用。素体10中的稀土金属元素的含量例如设定为0.01~10原子%左右。
片状压敏电阻1在素体10内具有第一导体32、第二导体34和第三导体36。第一导体32、第二导体34和第三导体36含有导电材料。作为各导体32、34、36所含的导电材料,没有特别限定,可以由Pd或Ag-Pd合金构成。各导体32、34、36的厚度(层叠方向长度)例如为0.1~10μm左右。
第一导体32具有宽度均匀的带状形状,在构成素体10的层内,沿着端面10a、10b的相对方向延伸。第一导体32的一个端部32a在端面10a(第一面)露出,并且另一个端部32b位于素体10内。第一导体32的宽度例如为0.4mm。
第二导体34具有宽度均匀的带状形状,在与形成有第一导体32的层不同的层内,沿着端面10a、10b的相对方向延伸。第二导体34的一个端部34a在端面10b(第二面)露出,并且另一个端部34b位于素体10内。第二导体34的宽度设计为与第一导体32的宽度相同,例如为0.4mm。
如图2所示,在从素体10的层叠方向(侧面10c和侧面10d的相对方向)观察时,第一导体32和第二导体34相互对齐,位于素体10内的端部32b、34b彼此在层叠方向上完全重叠。在从层叠方向观察时,由第一导体32的端部32b和第二导体34的端部34b重叠形成的重叠部40呈长边方向与端面10a、10b的相对方向平行的长方形状。
第三导体36具有宽度均匀的带状形状,在位于第一导体32与第二导体34的中间的层内延伸。因此,在素体10的层叠方向上,第三导体36和第一导体32的间隔距离与第三导体36和第二导体34的间隔距离实质上相同。另外,第三导体36沿着侧面10e、10f的相对方向延伸,在从素体10的层叠方向观察时,与第一导体32和第二导体34交叉(在本实施方式中,正交)。第三导体36的一个端部36a在侧面10e露出,第三导体36的另一个端部36b在侧面10f露出。第三导体36的宽度比重叠部40的长边长度窄,例如为0.12mm。
另外,第三导体36具有在素体的层叠方向上与重叠部40重叠的功能部36c。第三导体36仅在重叠部40与第一导体32重叠,也仅在重叠部40与第二导体34重叠。因此,功能部36c的面积与第三导体36和第一导体32的重叠面积一致,且也与第三导体36和第二导体34的重叠面积一致。
功能部36c在与第一导体32的端部32b之间形成第一功能层42。第一功能层42是由功能部36c和第一导体32的端部32b夹着的素体部分。第一功能层42例如具有20~50pF左右的静电电容。另外,功能部36c在与第二导体34的端部34b之间形成第二功能层44。即,第二功能层44是由功能部36c和第二导体34的端部34b夹着的素体部分。如上所述,第三导体36与第一导体32和第二导体34实质上隔开相同的距离,且与第一导体32和第二导体34的重叠面积实质上相同,所以第二功能层44具有与第一功能层42的静电电容实质上相同的静电电容。
端子电极20的第一电极20A配置在素体10的端面10a侧。第一电极20A以覆盖端面10a和4个侧面10c~10f的靠近端面10a的部分的方式形成。第一电极20A也以覆盖在素体10的端面10a露出的第一导体32的一个端部32a的方式形成,第一电极20A与第一导体32直接连接。
端子电极20的第二电极20B配置在素体10的端面10b侧。第二电极20B以覆盖端面10b和4个侧面10c~10f的靠近端面10b的部分的方式形成。第二电极20B也以覆盖在素体10的端面10b露出的第二导体34的一个端部34a的方式形成,第二电极20B与第二导体34直接连接。
端子电极20的第三电极20C、20D成对,分别配置在素体10的侧面10e侧和侧面10f侧。具体而言,第三电极20C在具有长方形状的侧面10e的长边的中间位置沿层叠方向延伸并扩展到侧面10c和侧面10d上,第三电极20D在具有长方形状的侧面10f的长边的中间位置沿层叠方向延伸并扩展到侧面10c和侧面10d上。第三电极20C、20D也以分别覆盖在素体10的侧面10e、10f露出的第三导体36的两端部36a、36b的方式形成,第三电极20C、20D与第三导体36直接连接。
各电极20A~20D可以是单层结构,也可以是多层结构。各电极20A~20D例如是烧结电极,通过将导电性膏赋予素体10的表面并对其进行烧结而形成。作为导电性膏,能够使用在由金属(例如,Pd、Cu、Ag或Ag-Pd合金等)构成的粉末中混合有玻璃成分、有机粘合剂和有机溶剂而成的导电性膏。在这种烧结电极上也可以形成镀层。镀层也可以包含Ni镀层和形成在该Ni镀层上的Sn镀层。
如图3和图4所示,素体10具有碱金属含有部12,该碱金属含有部12通过含有碱金属而提高了电阻。碱金属含有部12沿着外表面10a~10f整体而设置,构成素体10的外表面10a~10f。另外,碱金属含有部12也从素体10的外表面10a~10f沿着第一导体32、第二导体34以及第三导体36与素体10的界面向内部延伸。但是,碱金属含有部12以不到达第一功能层42和第二功能层44的方式设计。
在碱金属含有部12存在有碱金属,碱金属固溶在ZnO的晶粒内而存在,或者存在于ZnO的晶界。当碱金属固溶在ZnO的晶粒内时,呈现作为n型半导体的性质的ZnO由于碱金属减少了施主,导电率降低,难以表现压敏电阻特性。认为由于碱金属存在于ZnO的晶界,导电率也降低。因此,碱金属含有部12与素体10中的碱金属含有部12以外的部分相比,导电率低,静电电容也低。
碱金属含有部12可以如下那样形成。关于形成高电阻化后的碱金属含有部12的过程以外的片状压敏电阻1的制造方法,能够利用在层叠片状压敏电阻的制造方法中使用的已知的过程,所以这里的详细说明省略。
在得到了素体10之后,使碱金属(例如,Li、Na等)从素体10的外表面(一对端面10a、10b和4个侧面10c~10f)进行扩散。
首先,使碱金属化合物附着在素体10的外表面上。作为碱金属化合物的附着,能够使用密闭旋转罐。作为碱金属化合物,没有特别限定,可以使用通过热处理而碱金属能够从素体10的表面进行扩散的化合物,即碱金属的氧化物、氢氧化物、氯化物、硝酸盐、硼酸盐、碳酸盐和草酸盐等。
然后,在电炉内以规定的温度和时间对附着有该碱金属化合物的素体10进行热处理。该结果是,来自碱金属化合物的碱金属从素体10的外表面扩散到内部。作为一例,热处理温度为700~1000℃,热处理气氛为大气。热处理时间(保持时间)作为一例为10分钟~4小时。
如上所述,素体10中的扩散有碱金属元素的部分即碱金属含有部12能够实现高电阻化和低静电电容化。在本实施方式中,虽然碱金属元素从端面10a、10b和侧面10e、10f进行扩散,但因为各导体32、34、36在对应的端面10a、10b和侧面10e、10f露出,所以不会对各电极20A~20D与各导体32、34、36的电连接产生障碍。
如上所述,片状压敏电阻1在素体10内包括两个功能层(即,第一功能层42和第二功能层44)。而且,两个功能层42、44具有实质上相同的静电电容。进而,在片状压敏电阻1中,通过碱金属含有部12,素体10从外表面10a~10f被高电阻化,但碱金属含有部12未到达第一功能层42和第二功能层44。因此,碱金属含有部12不会影响到第一功能层42和第二功能层44的静电电容,抑制了片状压敏电阻1的寄生电容(即,在第一导体32、第二导体34、第三导体36、第一电极20A、第二电极20B和第三电极20C、20D中的任两个之间产生的、第一功能层42和第二功能层44以外的电容)。因此,片状压敏电阻1包含抑制了电容偏差的两个功能层42、44。
在图5所示的方式中,片状压敏电阻1能够应用于差分传输用收发装置50。差分传输用收发装置50在发送侧和接收侧之间具有两个信道CH1、CH2,片状压敏电阻1的第一电极20A与一个信道CH1连接,并且第二电极20B与另一个信道CH2连接,第三电极20C、20D都接地。在差分传输用收发装置50中,通过抑制片状压敏电阻1的两个功能层42、44的电容偏差,能够降低由电容偏差引起的通信错误,由此能够实现高的信号精度。
此外,如图6所示,在现有技术的差分传输用收发装置60中,分别在两个信道CH1、CH2上应用了不同的压敏电阻元件。因此,容易在两个压敏电阻元件间产生电容偏差,难以降低由电容偏差引起的通信错误。
如图3和图4所示,关于片状压敏电阻1,从碱金属含有部12沿着第一导体32与素体10的界面所到达的位置到重叠部40的距离A、以及从碱金属含有部12沿着第二导体34与素体10的界面所到达的位置到重叠部40的距离A比从碱金属含有部12沿着第三导体36与素体10的界面所到达的位置到重叠部40的距离B长。在片状压敏电阻1中,比较难以传递热量的碱金属含有部12沿着外表面10a~10f整体而设置。通过将上述距离B设计得比上述距离A短,能够促进素体10内部的热量经由第三导体36进行散热,由此能够抑制片状压敏电阻1的故障和劣化。
另外,关于片状压敏电阻1,在侧面10e、10f的相对方向,第一导体32和第二导体34的长度C相对于素体10的长度C’的比例(C/C’)为0.1~0.6的范围。因此,片状压敏电阻1具有高的ESD耐性,并具有高的可靠性。
本发明的发明人为了优化C/C’的比例,准备了第一导体32和第二导体34的宽度不同的多个试样,对各试样进行了测定压敏电阻电压VlmA[V]和ESD耐量[kV]的实验。ESD耐量是基于IEC(International Electrotechnica1 Commission)的标准IEC61000-4-2规定的静电放电抗扰度试验,测定改变放电电压(施加电压)时的压敏电阻电压VlmA的变化而得出的。其实验结果如图7的表所示。
如图7的表所示,在实验中,准备了8个试样(即,0.06mm宽度的试样1、0.1mm宽度的试样2、0.2mm宽度的试样3、0.4mm宽度的试样4、0.6mm宽度的试样5、0.7mm宽度的试样6、0.8mm宽度的试样7、0.9mm宽度的试样8)。关于压敏电阻电压VlmA,在试样1~6中,得到了充分低的值,在试样7、8中,得到了较高的值。关于ESD耐量,在试样2~6中,得到了充分高的值,在试样1、7、8中,得到了较低的值。由这些结果可知,在C/C’的比例为0.1~0.6的范围内的试样2~6中,能够得到高的ESD耐性和高的可靠性。
关于片状压敏电阻1,在端面10a、10b的相对方向上,第三导体36的长度D相对于第三电极20C、20D的长度D’的比例(D/D’)为0.2~0.6的范围。因此,片状压敏电阻1具有高的ESD耐性,并具有高的可靠性。
本发明的发明人为了优化D/D’的比例,准备了第三导体36的宽度不同的多个试样,对各试样进行了测定压敏电阻电压VlmA[V]和ESD耐量[kV]的实验。其实验结果如图8的表所示。
如图8的表所示,在实验中,准备了9个试样(即,0.03mm宽度的试样1、0.06mm宽度的试样2、0.1mm宽度的试样3、0.12mm宽度的试样4、0.16mm宽度的试样5、0.18mm宽度的试样6、0.2mm宽度的试样7、0.24mm宽度的试样8、0.3mm宽度的试样9)。关于压敏电阻电压VlmA,在试样1~7中,得到了充分低的值,在试样8、9中,得到了较低的值。关于ESD耐量,在试样3~9中,得到了充分高的值,在试样1、2中,得到了较低的值。由这些结果可知,在D/D’的比例为0.2~0.6的范围内的试样3~7中,能够得到高的ESD耐量和高的可靠性。
以上对本发明的实施方式进行了说明,但本发明并不限定于上述的实施方式,可以在不脱离其主旨的范围内进行各种变更。
例如,关于片状压敏电阻的外形尺寸、素体的外形尺寸等,能够适当增减。另外,关于各导体和各端子电极的尺寸,也能够适当增减。进一步而言,构成素体、各导体和各端子电极的材料能够适当变更为可应用于片状压敏电阻的公知的材料。
Claims (6)
1.一种片状压敏电阻,其特征在于,具有:
素体,其具有相互相对的第一面和第二面,且具有层叠结构;
第一导体,其在所述素体的规定的层内,沿着第一面和第二面的相对方向延伸;
第二导体,其在所述素体的与所述第一导体不同的层内,沿着第一面和第二面的相对方向延伸,形成在所述素体的层叠方向上与所述第一导体重叠的重叠部;
第三导体,其在所述素体的位于所述第一导体和所述第二导体的中间的层内,沿着与所述第一导体以及所述第二导体交叉的方向延伸,具有在所述素体的层叠方向上与所述重叠部重叠的功能部,在所述功能部与所述第一导体之间形成第一功能层,并且在所述功能部与所述第二导体之间形成第二功能层;
第一电极,其设置于所述素体的所述第一面侧,与所述第一导体连接;
第二电极,其设置于所述素体的所述第二面侧,与所述第二导体连接;
第三电极,其设置于所述素体的表面,与所述第三导体连接;和
碱金属含有部,其是通过含有碱金属而提高了电阻的所述素体的一部分,该碱金属含有部构成所述素体的表面,并且沿着所述第一导体、所述第二导体以及所述第三导体与所述素体的界面从所述素体的表面向内部延伸,
所述碱金属含有部未到达所述第一功能层和所述第二功能层。
2.如权利要求1所述的片状压敏电阻,其特征在于:
从所述碱金属含有部沿着所述第一导体与所述素体的界面所到达的位置到所述重叠部的距离、以及从所述碱金属含有部沿着所述第二导体与所述素体的界面所到达的位置到所述重叠部的距离比从所述碱金属含有部沿着所述第三导体与所述素体的界面所到达的位置到所述重叠部的距离长。
3.如权利要求1或2所述的片状压敏电阻,其特征在于:
在与所述层叠方向以及所述第一面和所述第二面的相对方向正交的方向上,所述第一导体的长度和所述第二导体的长度相对于所述素体的长度的比例为0.1~0.6的范围。
4.如权利要求1~3中任一项所述的片状压敏电阻,其特征在于:
在所述第一面和所述第二面的相对方向上,所述第三导体的长度相对于所述第三电极的长度的比例为0.2~0.6的范围。
5.如权利要求1~4中任一项所述的片状压敏电阻,其特征在于:
在所述第一面和所述第二面的相对方向上,所述第三导体的功能部的长度比所述重叠部的长度短。
6.一种差分传输用收发装置,其特征在于:
具有权利要求1~5中任一项所述的片状压敏电阻,
所述片状压敏电阻的所述第一电极与一个信道连接,并且所述第二电极与另一个信道连接,所述第三电极接地。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018232715A JP7235492B2 (ja) | 2018-12-12 | 2018-12-12 | チップバリスタ |
JP2018-232715 | 2018-12-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111312460A true CN111312460A (zh) | 2020-06-19 |
CN111312460B CN111312460B (zh) | 2022-05-17 |
Family
ID=71071795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911266002.4A Active CN111312460B (zh) | 2018-12-12 | 2019-12-11 | 片状压敏电阻 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10706995B1 (zh) |
JP (2) | JP7235492B2 (zh) |
CN (1) | CN111312460B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021095368A1 (ja) * | 2019-11-12 | 2021-05-20 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
JP7347376B2 (ja) | 2020-08-31 | 2023-09-20 | Tdk株式会社 | チップバリスタ |
WO2022138515A1 (ja) * | 2020-12-24 | 2022-06-30 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
CN116888692A (zh) * | 2021-03-16 | 2023-10-13 | 松下知识产权经营株式会社 | 层压陶瓷部件 |
WO2023120477A1 (ja) * | 2021-12-21 | 2023-06-29 | パナソニックIpマネジメント株式会社 | バリスタ部品および差動通信装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503278A (zh) * | 2002-10-29 | 2004-06-09 | Tdk��ʽ���� | 芯片状电子部件及其制造方法 |
JP2005353844A (ja) * | 2004-06-10 | 2005-12-22 | Tdk Corp | 積層型チップバリスタ及びその製造方法 |
CN102890990A (zh) * | 2011-07-21 | 2013-01-23 | Tdk株式会社 | 可变电阻以及可变电阻的制造方法 |
CN102969102A (zh) * | 2011-08-29 | 2013-03-13 | Tdk株式会社 | 片状压敏电阻 |
CN106782956A (zh) * | 2016-09-29 | 2017-05-31 | 立昌先进科技股份有限公司 | 一种制备多层片式压敏电阻的方法及由其制得的压敏电阻 |
US20180082792A1 (en) * | 2016-09-16 | 2018-03-22 | Tdk Corporation | Electronic Component |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205019A (ja) * | 1996-01-25 | 1997-08-05 | Murata Mfg Co Ltd | 複合機能素子及びその製造方法 |
JP2002184608A (ja) | 2000-12-14 | 2002-06-28 | Murata Mfg Co Ltd | 積層型バリスタ |
JP4020816B2 (ja) | 2003-03-28 | 2007-12-12 | Tdk株式会社 | チップ状電子部品およびその製造方法 |
JP4715248B2 (ja) * | 2005-03-11 | 2011-07-06 | パナソニック株式会社 | 積層セラミック電子部品 |
JP2007115931A (ja) * | 2005-10-21 | 2007-05-10 | Taiyo Yuden Co Ltd | バリスタ |
JP2007299777A (ja) | 2006-04-27 | 2007-11-15 | Tdk Corp | 積層型半導体セラミクス |
JP4893371B2 (ja) * | 2007-03-02 | 2012-03-07 | Tdk株式会社 | バリスタ素子 |
US7683753B2 (en) * | 2007-03-30 | 2010-03-23 | Tdk Corporation | Voltage non-linear resistance ceramic composition and voltage non-linear resistance element |
JP5088029B2 (ja) * | 2007-07-19 | 2012-12-05 | Tdk株式会社 | バリスタ |
DE102009007316A1 (de) * | 2009-02-03 | 2010-08-05 | Epcos Ag | Elektrisches Vielschichtbauelement |
JP5652465B2 (ja) | 2012-12-17 | 2015-01-14 | Tdk株式会社 | チップバリスタ |
WO2016098556A1 (ja) * | 2014-12-15 | 2016-06-23 | 株式会社村田製作所 | 電子部品の製造方法および電子部品 |
JP2017204547A (ja) | 2016-05-11 | 2017-11-16 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
-
2018
- 2018-12-12 JP JP2018232715A patent/JP7235492B2/ja active Active
-
2019
- 2019-12-11 CN CN201911266002.4A patent/CN111312460B/zh active Active
- 2019-12-11 US US16/710,194 patent/US10706995B1/en active Active
-
2023
- 2023-02-24 JP JP2023027147A patent/JP2023054304A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503278A (zh) * | 2002-10-29 | 2004-06-09 | Tdk��ʽ���� | 芯片状电子部件及其制造方法 |
JP2005353844A (ja) * | 2004-06-10 | 2005-12-22 | Tdk Corp | 積層型チップバリスタ及びその製造方法 |
CN102890990A (zh) * | 2011-07-21 | 2013-01-23 | Tdk株式会社 | 可变电阻以及可变电阻的制造方法 |
CN102969102A (zh) * | 2011-08-29 | 2013-03-13 | Tdk株式会社 | 片状压敏电阻 |
US20180082792A1 (en) * | 2016-09-16 | 2018-03-22 | Tdk Corporation | Electronic Component |
CN106782956A (zh) * | 2016-09-29 | 2017-05-31 | 立昌先进科技股份有限公司 | 一种制备多层片式压敏电阻的方法及由其制得的压敏电阻 |
Also Published As
Publication number | Publication date |
---|---|
JP2023054304A (ja) | 2023-04-13 |
JP2020096075A (ja) | 2020-06-18 |
JP7235492B2 (ja) | 2023-03-08 |
US10706995B1 (en) | 2020-07-07 |
CN111312460B (zh) | 2022-05-17 |
US20200194150A1 (en) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111312460B (zh) | 片状压敏电阻 | |
US7502213B2 (en) | Surge absorber | |
US7683753B2 (en) | Voltage non-linear resistance ceramic composition and voltage non-linear resistance element | |
CN110444394B (zh) | 多层电容器 | |
US9142340B2 (en) | Chip varistor | |
KR20060046265A (ko) | 적층형 칩 배리스터 | |
CN109585105B (zh) | 电子部件 | |
US20050195549A1 (en) | Electrostatic discharge protection component | |
JP2023169178A (ja) | 集積コンデンサフィルタおよびバリスタ機能を有する集積コンデンサフィルタ | |
US7400485B2 (en) | Surge absorber | |
TW202109578A (zh) | 具有電容及離散壓敏電阻之積體組件 | |
US8525634B2 (en) | Chip varistor | |
US8508325B2 (en) | Chip varistor and chip varistor manufacturing method | |
JP3008567B2 (ja) | チップ型バリスタ | |
US9795020B2 (en) | ESD protection component | |
KR20210146321A (ko) | 저 인덕턴스 컴포넌트 | |
US7719387B2 (en) | Multilayer filter composed of varistor section and inductor section | |
KR20180078190A (ko) | 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기 | |
US20230283253A1 (en) | Notch filter | |
CN113539592B (zh) | 片式压敏电阻的制造方法及片式压敏电阻 | |
EP3767647A1 (en) | Ceramic overvoltage protection device having low capacitance and improved durability | |
US20230245805A1 (en) | Multilayer varistor | |
JP5034640B2 (ja) | 積層バリスタとその製造方法 | |
CN114521274A (zh) | 多层压敏电阻和用于制造多层压敏电阻的方法 | |
US8552831B2 (en) | Chip varistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |