WO2021095368A1 - 積層バリスタ - Google Patents

積層バリスタ Download PDF

Info

Publication number
WO2021095368A1
WO2021095368A1 PCT/JP2020/036012 JP2020036012W WO2021095368A1 WO 2021095368 A1 WO2021095368 A1 WO 2021095368A1 JP 2020036012 W JP2020036012 W JP 2020036012W WO 2021095368 A1 WO2021095368 A1 WO 2021095368A1
Authority
WO
WIPO (PCT)
Prior art keywords
varistor
internal electrode
sintered body
electrode
laminated
Prior art date
Application number
PCT/JP2020/036012
Other languages
English (en)
French (fr)
Inventor
沙也佳 松本
剣 矢内
真史 高村
将也 服部
智光 村石
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN202080077035.9A priority Critical patent/CN114641837A/zh
Priority to JP2021555930A priority patent/JPWO2021095368A1/ja
Priority to US17/768,271 priority patent/US20230134880A1/en
Publication of WO2021095368A1 publication Critical patent/WO2021095368A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors

Definitions

  • This disclosure relates to a laminated varistor used in various electronic devices.
  • the stray capacitance varies depending on the thickness and shape of the external electrode, and as a result, the capacitance of the varistor tends to vary.
  • the stray capacitance refers to the capacitance generated between the internal electrode and the external electrode, between the external electrodes, and the like, in addition to the capacitance between the internal electrodes provided in the varistor.
  • This disclosure discloses the following laminated varistor for this problem.
  • the laminated varistor according to the present disclosure includes a sintered body, a first external electrode, a second external electrode, a third external electrode, a first internal electrode, a second internal electrode, and the like.
  • a third internal electrode is provided.
  • the sintered body has a rectangular parallelepiped shape in which a first end face, a first side surface, a second end face, and a second side surface are sequentially arranged in a counterclockwise direction when viewed from the upper surface, the lower surface, and the upper surface.
  • the sintered body is formed by laminating a plurality of varistor layers. Each of the plurality of varistor layers has a main surface, a back surface, and four end faces.
  • each of the four sides of the plurality of varistor layers becomes a first end face, a first side surface, a second end face and a second side surface of the sintered body.
  • one of the plurality of varistor layers has a third internal electrode.
  • the other at least one varistor layer among the plurality of varistor layers has at least one of a first internal electrode and a second internal electrode.
  • the first external electrode is provided on the first end face of the sintered body.
  • the second external electrode is provided on the second end face of the sintered body.
  • the third external electrode is provided on the first side surface of the sintered body.
  • the first internal electrode is electrically connected to the first external electrode.
  • the second internal electrode is electrically connected to the second external electrode.
  • the third internal electrode is electrically connected to the third external electrode.
  • the first internal electrode and the third internal electrode have a first overlap when viewed from the upper surface of the sintered body.
  • the first varistor region is formed by the first overlap.
  • the second internal electrode and the third internal electrode have a second overlap when viewed from the upper surface of the sintered body.
  • the second overlap forms a second varistor region.
  • the first varistor region and the second varistor region are arranged at positions closer to the second side surface than the first side surface.
  • the stray capacitance generated between the internal electrode and the external electrode can be reduced.
  • the variation in capacitance between the two laminated varistor can be reduced.
  • Perspective view of the laminated varistor according to the first embodiment of the present disclosure Perspective view of the laminated varistor in the first embodiment.
  • Cross-sectional view of the laminated varistor An exploded perspective view of each layer of the sintered body constituting the laminated varistor.
  • Cross-sectional view of the laminated varistor according to the second embodiment of the present disclosure Cross-sectional view of the laminated varistor according to the third embodiment of the present disclosure.
  • Perspective view of the laminated varistor according to the fourth embodiment of the present disclosure Perspective view of the laminated varistor in the fourth embodiment.
  • Perspective view of the laminated varistor according to the fifth embodiment of the present disclosure Perspective view of the laminated varistor in the fifth embodiment.
  • FIG. 1 is a perspective view of a laminated varistor according to the first embodiment of the present disclosure.
  • FIG. 2 is a perspective view of the laminated varistor from above.
  • FIG. 3 is a sectional view taken along line III-III of the laminated varistor according to FIG.
  • FIG. 4 is an exploded perspective view of each layer of the sintered body constituting the laminated varistor according to the first embodiment of the present disclosure.
  • the sintered body excluding the external electrodes of this laminated varistor has a rectangular parallelepiped shape having a length of 1.6 mm, a width of 0.8 mm, and a height of 0.6 mm.
  • This sintered body 11 contains ZnO as a main component and Bi 2 O 3 , Co 2 O 3 , MnO 2 , Sb 2 O 3, etc. or Pr 6 O 11 , Co 2 O 3, CaCO 3 , Cr 2 as subcomponents. include O 3, etc., ZnO is sintered, the other forms of secondary components is precipitated on the grain boundaries. Further, internal electrodes are formed on a plurality of varistor layers constituting the sintered body 11.
  • the sintered body 11 has a first end surface 13, a first side surface 19, a second end surface 16, and a second side surface 21 which are sequentially arranged counterclockwise with respect to the upper surface 28, the lower surface 29, and the upper surface 28. ing.
  • the direction perpendicular to the first end face 13 is defined as the X axis.
  • the direction from the first end face 13 to the second end face 16 is defined as the positive direction of the X-axis.
  • the direction perpendicular to the first side surface 19 is defined as the Y axis.
  • the direction from the first side surface 19 to the second side surface 21 is the positive direction of the Y axis.
  • the direction perpendicular to the lower surface 29 is defined as the Z axis.
  • the direction from the lower surface 29 to the upper surface 28 is the positive direction of the Z axis.
  • a first external electrode 12 is provided on the first end face 13 of the sintered body 11.
  • a second external electrode 15 is provided on the second end surface 16 of the sintered body 11.
  • a third external electrode 18 is provided on the first side surface 19 of the sintered body 11.
  • No external electrode is provided on the second side surface 21 of the sintered body 11.
  • the sintered body 11 is composed of a first varistor layer 11a, a second varistor layer 11b, and a third varistor layer 11c.
  • the first varistor layer 11a, the second varistor layer 11b, and the third varistor layer 11c each contain ZnO as a main component, and Bi 2 O 3 , Co 2 O 3 , MnO 2 , Sb 2 O 3, etc. as subcomponents.
  • it is composed of a layer containing Pr 6 O 11 , Co 2 O 3, CaCO 3 , Cr 2 O 3, and the like.
  • the first varistor layer 11a has a main surface 28a and a back surface 29a.
  • a third internal electrode 20 is formed on the main surface 28a.
  • the second varistor layer 11b has a main surface 28b and a back surface 29b.
  • a first internal electrode 14 and a second internal electrode 17 are formed on the main surface 28b.
  • the third varistor layer 11c has a main surface 28c and a back surface 29c.
  • the main surface 28a of the first varistor layer 11a and the back surface 29b of the second varistor layer 11b are in contact with each other, and the main surface 28b of the second varistor layer 11b and the back surface 29c of the third varistor layer 11c are in contact with each other.
  • the first varistor layer 11a, the second varistor layer 11b, and the third varistor layer 11c are superposed.
  • the first varistor layer 11a, the second varistor layer, and the third varistor layer 11c that are overlapped in this way are sintered to form the sintered body 11.
  • the first back surface 29a coincides with the lower surface 29 of the sintered body 11.
  • the third main surface 28c coincides with the upper surface 28 of the sintered body 11.
  • the four side surfaces of each of the first varistor layer 11a, the second varistor layer, and the third varistor layer 11c are the first end surface 13, the first side surface 19, and the second end surface of the sintered body 11, respectively. 16 and the second side surface 21.
  • the first external electrode 12 is electrically connected to the first internal electrode 14.
  • the second external electrode 15 is electrically connected to the second internal electrode 17.
  • the third external electrode 18 is electrically connected to the third internal electrode 20.
  • the first varistor region 22 is formed by overlapping a part of the first internal electrode 14 and a part of the third internal electrode 20 when viewed from the upper surface 28 of the sintered body 11. Further, when viewed from the upper surface 28 of the sintered body 11, a second varistor region 23 is formed by overlapping a part of the second internal electrode 17 and a part of the third internal electrode 20. With such a configuration, the laminated varistor can be efficiently produced.
  • the first internal electrode 14 is connected to the first external electrode 12 at a position closer to the second side surface 21 than the first side surface 19.
  • the first internal electrode 14 is stretched from the first end face 13 toward the second end face 16, bent at a substantially right angle, and stretched toward the first side surface 19.
  • the first internal electrode 14 is a portion that is bent and stretched toward the first side surface 19, and overlaps with the third internal electrode 20 when viewed from the upper surface 28 of the sintered body 11 to form a first varistor. Region 22 is formed.
  • the position where the first internal electrode 14 bends is closer to the second side surface 21 than the third internal electrode 20.
  • the second internal electrode 17 is connected to the second external electrode 15 at a position closer to the second side surface 21 than the first side surface 19.
  • the second internal electrode 17 is stretched from the second end face 16 toward the first end face 13, bent at a substantially right angle, and stretched toward the first side surface 19.
  • the second varistor region 23 is formed by overlapping with the third internal electrode 20 when viewed from the upper surface 28 of the sintered body 11 at the portion that is bent and stretched toward the first side surface 19. The position where the second internal electrode 17 bends is closer to the second side surface 21 than the third internal electrode 20.
  • the distance (thickness of the varistor region) between the first internal electrode 14 and the third internal electrode 20 in the stacking direction (Z-axis direction) is set to about 35 ⁇ m.
  • the first varistor region 22 and the second varistor region 23 are formed at positions closer to the second side surface 21 than the first side surface 19. By doing so, it is possible to make it possible to generate almost no stray capacitance between the third external electrode 18 and the first internal electrode 14 or the second internal electrode 17. As a result, the stray capacitance generated between the internal electrode and the external electrode of the laminated varistor can be reduced, and the variation in stray capacitance due to the variation in the shape and dimensions of the external electrode can also be reduced. Further, it is more desirable that the first varistor region 22 and the entire second varistor region 23 are provided at a position closer to the second side surface 21 than an intermediate position between the first side surface 19 and the second side surface 21.
  • the tip of the first internal electrode 14 projects about 50 ⁇ m from the first varistor region 22. Further, the tip of the second internal electrode 17 also protrudes about 50 ⁇ m from the second varistor region 23. Similarly, the tip of the third internal electrode 20 also protrudes about 50 ⁇ m from the first varistor region 22 and the second varistor region 23.
  • the protruding length is smaller than the thickness of the varistor region, the fluctuation of the capacitance cannot be sufficiently suppressed against the displacement of the internal electrodes, and if it is larger than 5 times, the stray capacitance tends to increase. is there.
  • FIG. 5 is a cross-sectional view of the laminated varistor according to the second embodiment of the present disclosure.
  • the appearance of the laminated varistor is the same as that in FIG.
  • the laminated varistor shown in FIG. 3 is provided in the same layer as the first internal electrode 14 and the second internal electrode 17.
  • a fourth varistor layer 11d is provided between the first varistor layer 11a and the second varistor layer 11b.
  • the first internal electrode 14 is formed on the main surface of the second varistor layer 11b.
  • the second internal electrode 17 is formed on the main surface of the first varistor layer 11a.
  • the third internal electrode 20 is formed on the main surface of the fourth varistor layer 11d.
  • the first varistor region 22 and the second varistor region 23 are provided so as not to overlap each other when viewed from the upper surface of the sintered body 11. With such a configuration, the interaction between the first internal electrode 14 and the second internal electrode 17 can be reduced.
  • FIG. 6 is a cross-sectional view of the laminated varistor according to the third embodiment of the present disclosure.
  • the appearance of the laminated varistor is the same as that in FIG.
  • a fourth varistor layer 11d and a fifth varistor layer 11e are provided in order between the first varistor layer 11a and the second varistor layer 11b.
  • the third internal electrodes 20a and 20b are electrically connected to the third external electrode.
  • the first internal electrode 14 is formed on the main surface of the second varistor layer 11b.
  • the second internal electrode 17 is formed on the main surface of the first varistor layer 11a.
  • One third internal electrode 20a is formed on the main surface of the fifth varistor layer 11e.
  • the other third internal electrode 20b is formed on the main surface of the fourth varistor layer 11d.
  • the first varistor region 22 is formed by overlapping the third internal electrode 20a with the first internal electrode 14 when viewed from the upper surface 28 of the first varistor layer 11a.
  • the second varistor region 23 is formed by overlapping the third internal electrode 20b with the second internal electrode 17 when viewed from the upper surface 28 of the first varistor layer 11a. Further, the first varistor region 22 and the second varistor region 23 are provided so as not to overlap with each other when viewed from the upper surface 28 of the first varistor layer 11a. With such a configuration, the interaction between the first internal electrode and the second internal electrode can be further reduced.
  • the relative permittivity of the layer that does not form the varistor region is made smaller than the relative permittivity of the layer that constitutes the varistor region.
  • FIG. 7 is a perspective view of yet another laminated varistor according to the fourth embodiment of the present disclosure.
  • FIG. 8 is a perspective view of the laminated varistor from above.
  • the laminated varistor of FIG. 7 is different from the laminated varistor of FIG. 1 in that a convex portion 24 is provided on the first side surface 19 and a third external electrode 18 is provided on the convex portion 24.
  • the convex portion 24 is provided in the central portion of the first side surface 19 from the bottom surface to the upper surface, and its height (height protruding from the first side surface) is about 50 to 200 ⁇ m.
  • a laminated varistor is obtained by laminating a green sheet of a varistor printed with an electrode pattern as an internal electrode, cutting it into individual pieces, and firing it to form an external electrode.
  • a convex portion can be formed on the first side surface by cutting with a blade having a shape that becomes a convex portion in a region to be a side surface when cutting into individual pieces.
  • the shape of the third external electrode 18 can be stabilized, and the variation in capacitance can be reduced.
  • the surface on which the third external electrode 18 is provided can be easily recognized.
  • the third external electrode 18 is formed by dipping only the convex portion 24 into the electrode paste. As a result, the shape of the third external electrode 18 can be stabilized. As a result, the variation in capacitance can be further reduced.
  • the height of the convex portion 24 is about 50 ⁇ m or more and 200 ⁇ m or less. When this height is small, the effect of suppressing variation is small, while when it is large, it becomes difficult to connect the terminal electrodes when the height is equal to or higher than the solder coating height.
  • FIG. 9 is a perspective view of the laminated varistor according to the fifth embodiment of the present disclosure.
  • FIG. 10 is a perspective view of the laminated varistor from above.
  • a recess 25 is provided on the first side surface 19, and a third external electrode 18 is provided inside the recess 25.
  • the recess 25 has an oval shape with a recess length of about 300 ⁇ m and a radius of about 50 ⁇ m when viewed from the upper surface.
  • the length of the recess 25 is preferably about 10 to 30% with respect to the total length, and the radius dimension is preferably about 50 to 200 ⁇ m.
  • the shape of the third external electrode 18 can be stabilized. As a result, a laminated varistor with little variation in stray capacitance and the like can be obtained.
  • the shape of the recess is not limited to an oval shape, but may be an elliptical shape, a semicircular shape, or the like.
  • the second side surface 21 is not provided with a recess. By doing so, the area of the internal electrode can be effectively used, and the directionality can be easily identified by the appearance, so that the manufacturing process can be simplified.
  • a method of providing the recess 25 only on the first side surface 19 there is the following method.
  • internal electrodes are configured so that the surfaces to be the first side surfaces face each other, and the varistor layer is laminated.
  • a through hole 26 is formed by punching or the like, an electrode paste serving as a third external electrode is applied to the through hole 26, and the through hole 26 is cut along a cutting line 27 to be separated into individual pieces. can do.
  • the laminated varistor according to the first aspect of the present disclosure includes a sintered body (11), a first external electrode (12), a second external electrode (15), and a third external electrode (18).
  • a first internal electrode (14), a second internal electrode (17), and a third internal electrode (20) are provided.
  • the sintered body (11) has a first end face (13), a first side surface (19), and a second end face (19) counterclockwise when viewed from the upper surface (28), the lower surface (29), and the upper surface (28). It has the shape of a rectangular parallelepiped in which 16) and the second side surface (21) are sequentially arranged. Further, the sintered body (11) is formed by laminating a plurality of varistor layers (11a, 11b, 11c).
  • Each of the plurality of varistor layers (11a, 11b, 11c) has a main surface (11a), a back surface (11b), and four side surfaces. Of the two adjacent varistor layers (11a, 11b), one main surface (28a, 28b) and the other back surface (29a, 29b) are joined. The four sides of each of the plurality of varistor layers (11a, 11b, 11c) are the first end face (13), the first side surface (19), the second end face (16) and the sintered body (11). This is the second aspect (21). Further, one varistor layer (11a) of the plurality of varistor layers (11a, 11b, 11c) has a third internal electrode (20).
  • At least one other varistor layer (11b) has at least one of a first internal electrode (14) and a second internal electrode (17). ..
  • the first external electrode (12) is provided on the first end face (13) of the sintered body (11).
  • the second external electrode (15) is provided on the second end face (16) of the sintered body (11).
  • the third external electrode (19) is provided on the first side surface (19) of the sintered body (11).
  • the first internal electrode (14) is electrically connected to the first external electrode (12).
  • the second internal electrode (17) is electrically connected to the second external electrode (15).
  • the third internal electrode (20) is electrically connected to the third external electrode (18).
  • the first internal electrode (14) and the third internal electrode (18) have a first overlap when viewed from the upper surface (28) of the sintered body (11).
  • the first varistor region (22) is formed by the first overlap.
  • the second internal electrode (17) and the third internal electrode (18) have a second overlap when viewed from the upper surface of the sintered body (11).
  • the second varistor region (23) is formed by the second overlap.
  • the first varistor region (22) and the second varistor region (23) are arranged at positions closer to the second side surface (21) than the first side surface (19).
  • the laminated varistor of the first aspect almost no stray capacitance is generated between the third external electrode (18) and the first internal electrode (14) or the second internal electrode (17). be able to. Thereby, the stray capacitance generated between the first internal electrode (14) or the second internal electrode (17) and the third external electrode (18) can be reduced. At the same time, the variation in stray capacitance due to the variation in the third external electrode (18) can be reduced.
  • the first internal electrode (14) is a second of the sintered body (11) rather than the third internal electrode (20). It is connected to the first external electrode (12) at a position close to the side surface (21) of the above. Further, the first internal electrode (14) extends toward the second end face (16) of the sintered body (11). The first internal electrode (14) is bent at another position closer to the second side surface (21) of the sintered body (11) than the third internal electrode (20) to the first side surface (19). It stretches towards and has a first overlap.
  • the laminated varistor according to the third aspect of the present disclosure is a varistor layer (11a, 11b) different from the first internal electrode (14) and the second internal electrode (17) in the laminated varistor of the first aspect. It is provided in.
  • the first varistor region (22) and the second varistor region (23) are arranged at different positions when viewed from the upper surface (28) of the sintered body (11).
  • the interaction between the first internal electrode (14) and the second internal electrode (17) can be reduced.
  • the third internal electrodes (20a, 20b) are provided on two different varistor layers (11d, 11e).
  • the third internal electrode (20a) in (11e) forms a first varistor region (22) by overlapping the first internal electrode (14) when viewed from the upper surface (28) of the sintered body (11).
  • the third internal electrode (20b) in the other varistor layer (11d) overlaps the second internal electrode (17) when viewed from the upper surface (28) of the sintered body (11) to form a second varistor region (20b). 23) is formed.
  • the first varistor region (22) and the second varistor region (23) are arranged at different positions when viewed from the upper surface of the sintered body (11).
  • the interaction between the first internal electrode (14) and the second internal electrode (17) can be further reduced.
  • the laminated varistor according to the fifth aspect of the present disclosure is provided with a convex portion (24) on the first side surface (19) in the laminated varistor of the first aspect.
  • a third external electrode (18) is provided on the convex portion (24).
  • the distance between the first internal electrode (14) and the second internal electrode (17) and the third external electrode (18) can be increased.
  • the stray capacitance can be reduced.
  • the third external electrode (18) on the convex portion (24) the shape of the third external electrode (18) can be stabilized, and the variation in the capacitance of the laminated varistor can be reduced. can do.
  • the convex portion (24) the surface on which the third external electrode 18 is provided can be easily recognized.
  • the laminated varistor according to the sixth aspect of the present disclosure is provided with a recess (25) on the first side surface (19) in the laminated varistor of the first aspect.
  • a third external electrode (18) is provided inside the recess (25).
  • a third external electrode (18) is provided by providing a recess (25) on the first side surface (19) and providing a third external electrode (18) inside the recess (25).
  • the shape of the external electrode (18) can be stabilized. As a result, a laminated varistor with little variation in stray capacitance and the like can be obtained.
  • the second side surface (21) is flat in the laminated varistor of the sixth aspect.
  • the area of the internal electrodes (14, 17, 18) can be effectively used, and the directionality can be easily identified by the appearance, so that the manufacturing process can be simplified. ..
  • the laminated varistor according to the present disclosure is industrially useful because it can reduce the stray capacitance generated between the internal electrode and the external electrode and also reduce the variation in stray capacitance due to the variation in the external electrode. ..

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

内部電極と外部電極との間に発生する浮遊容量を小さくするとともに、外部電極のばらつきによる浮遊容量のばらつきも小さくすることができる積層バリスタを提供することを目的とする。本開示の積層バリスタは、焼結体（１１）の第１の端面（１３）、第２の端面（１６）、第１の側面（１９）に外部電極（１２）、（１５）、（１８）を有する。第１の側面（１９）と対向する第２の側面（２０）には外部電極を設けない。内部電極（１４）、（１７）、（２０）どうしが積層方向に重なるバリスタ領域（２２）、（２３）を、第１の側面（１９）よりも第２の側面（２１）に近い位置に設けている。

Description

積層バリスタ
　本開示は、各種電子機器に用いられる積層バリスタに関するものである。
　近年、家電製品や車載電子機器において小型化が進んでいる。これら家電製品や車載電子機器の部品であるバリスタも小型化が求められている。また高周波化が進むとバリスタの静電容量が、家電製品や車載電子機器を駆動する回路の性能に影響を与える。そのため、所定のバリスタ電圧を確保しながら、静電容量が小さく、かつ静電容量のばらつきも小さいバリスタが求められている。また２つのバリスタをペアで使う場合、当該２つのバリスタの間の静電容量の差を小さくするために、２個のバリスタを組み合わせて１つの素子として形成することが提案されている。なお、この出願の発明に関連する先行技術文献情報としては、例として、特許文献１が知られている。
特開平０４－２７７６０１号公報
　しかしながら従来の積層バリスタでは、バリスタ性能を発揮する互いに対向する２つの内部電極間の静電容量だけではなく、内部電極と他の外部電極との間に浮遊容量が発生する。特に外部電極の厚さや形状のばらつきにより浮遊容量がばらつくことになり、結果としてバリスタの静電容量のばらつきが発生しやすくなる。なお、浮遊容量とは、バリスタが備える内部電極間の静電容量以外の、内部電極と外部電極との間、外部電極間等に発生する静電容量のことをいう。
　本開示はこの問題に対して、以下に示す積層バリスタを開示する。
　すなわち、本開示にかかる積層バリスタは、焼結体と、第１の外部電極と、第２の外部電極と、第３の外部電極と、第１の内部電極と、第２の内部電極と、第３の内部電極と、を備える。焼結体は、上面、下面、前記上面からみて反時計回りに第１の端面、第１の側面、第２の端面および第２の側面を順次配置した直方体の形状を有する。また、焼結体は、複数のバリスタ層が積層されて形成されている。複数のバリスタ層のそれぞれは、主面と裏面と４つの端面とを有する。隣接する２つのバリスタ層のうち一方の主面ともう一方の裏面とが接合している。複数のバリスタ層のそれぞれの４つの側面は、焼結体の第１の端面、第１の側面、第２の端面および第２の側面となる。また、複数のバリスタ層のうち１つのバリスタ層は、第３の内部電極を有する。複数のバリスタ層のうち他の少なくとも１層のバリスタ層は、第１の内部電極と第２の内部電極との少なくともいずれかを有する。第１の外部電極は焼結体の第１の端面に設けられる。第２の外部電極は焼結体の第２の端面に設けられる。第３の外部電極は焼結体の第１の側面に設けられる。第１の内部電極は第１の外部電極に電気的に接続される。第２の内部電極は第２の外部電極に電気的に接続される。第３の内部電極は第３の外部電極に電気的に接続される。焼結体の上面から見て第１の内部電極と第３の内部電極とは第１の重なりを有する。第１の重なりにより第１のバリスタ領域が形成される。焼結体の上面から見て第２の内部電極と第３の内部電極とは第２の重なりを有する。第２の重なりにより第２のバリスタ領域が形成される。第１のバリスタ領域および第２のバリスタ領域は第１の側面よりも第２の側面に近い位置に配置されている。
　以上のように構成することにより、内部電極と外部電極との間に発生する浮遊容量を小さくできる。それとともに、外部電極の面の幅や面形状のばらつきによる浮遊容量のばらつきも小さくすることができる。その結果、２つの積層バリスタをペアで用いた場合に２つの積層バリスタの間の静電容量のばらつきを小さくすることができる。
本開示の第一の実施形態における積層バリスタの斜視図 同第一の実施形態における積層バリスタの透視図 同積層バリスタの断面図 同積層バリスタを構成する焼結体の各層ごとの分解斜視図 本開示の第二の実施形態における積層バリスタの断面図 本開示の第三の実施形態における積層バリスタの断面図 本開示の第四の実施形態における積層バリスタの斜視図 同第四の実施形態における積層バリスタの透視図 本開示の第五の実施形態における積層バリスタの斜視図 同第五の実施形態における積層バリスタの透視図 同積層バリスタの切断前の透視図
　以下、本開示の実施の形態における積層バリスタについて、図面を参照しながら説明する。
　（第一の実施形態）
　図１は本開示の第一の実施形態における積層バリスタの斜視図である。図２はこの積層バリスタの上方からの透視図である。図３は図２にかかる積層バリスタのIII－III断面図である。図４は、本開示の第一の実施形態における積層バリスタを構成する焼結体の各層ごとの分解斜視図である。この積層バリスタの外部電極を除いた焼結体は長さ１.６ｍｍ、幅０.８ｍｍ、高さ０.６ｍｍの直方体の形状を有している。
　この焼結体１１はＺｎＯを主成分とし、副成分としてＢｉ２Ｏ３、Ｃｏ２Ｏ３、ＭｎＯ２、Ｓｂ２Ｏ３等または、Ｐｒ６Ｏ１１、Ｃｏ２Ｏ３、ＣａＣＯ３、Ｃｒ２Ｏ３等を含み、ＺｎＯが焼結し、その粒界にその他の副成分が析出した形になる。また、焼結体１１を構成する複数のバリスタ層に内部電極が形成されている。
　焼結体１１は、上面２８、下面２９、上面２８からみて反時計回りに順次配置された第１の端面１３、第１の側面１９、第２の端面１６および第２の側面２１を有している。
　なお、第１の端面１３に垂直な方向をＸ軸とする。第１の端面１３から第２の端面１６へ向かう方向をＸ軸の正の方向とする。第１の側面１９に垂直な方向をＹ軸とする。第１の側面１９から第２の側面２１へ向かう方向をＹ軸の正の方向とする。また、下面２９に垂直な方向をＺ軸とする。下面２９から上面２８へ向かう方向をＺ軸の正の方向とする。
　焼結体１１の第１の端面１３には第１の外部電極１２が設けられている。焼結体１１の第２の端面１６には第２の外部電極１５が設けられている。焼結体１１の第１の側面１９には第３の外部電極１８が設けられている。焼結体１１の第２の側面２１には外部電極を設けない。
　焼結体１１は、図３および図４に示すように第１のバリスタ層１１ａ、第２のバリスタ層１１ｂ、第３のバリスタ層１１ｃよりなる。第１のバリスタ層１１ａ、第２のバリスタ層１１ｂおよび第３のバリスタ層１１ｃは、それぞれＺｎＯを主成分とし、副成分としてＢｉ２Ｏ３，Ｃｏ２Ｏ３，ＭｎＯ２，Ｓｂ２Ｏ３等または、Ｐｒ６Ｏ１１、Ｃｏ２Ｏ３、ＣａＣＯ３、Ｃｒ２Ｏ３等を含む層よりなる。第１のバリスタ層１１ａは主面２８ａと裏面２９ａを有する。主面２８ａには第３の内部電極２０が形成されている。第２のバリスタ層１１ｂは主面２８ｂと裏面２９ｂを有する。主面２８ｂには第１の内部電極１４および第２の内部電極１７が形成されている。第３のバリスタ層１１ｃは主面２８ｃと裏面２９ｃとを有する。第１のバリスタ層１１ａの主面２８ａと第２のバリスタ層１１ｂの裏面２９ｂとが接するように、また第２のバリスタ層１１ｂの主面２８ｂと第３のバリスタ層１１ｃの裏面２９ｃとが接するように、第１のバリスタ層１１ａ、第２のバリスタ層１１ｂおよび第３のバリスタ層１１ｃを重ね合わせる。このようにして重ね合わせられた第１のバリスタ層１１ａ、第２のバリスタ層および第３のバリスタ層１１ｃを焼結して、焼結体１１が形成される。なお、第１の裏面２９ａは焼結体１１の下面２９と一致する。また、第３の主面２８ｃは焼結体１１の上面２８と一致する。第１のバリスタ層１１ａ、第２のバリスタ層および第３のバリスタ層１１ｃの各々が有する４つの側面は、それぞれ焼結体１１の第１の端面１３、第１の側面１９、第２の端面１６および第２の側面２１となる。
　第１の外部電極１２は、第１の内部電極１４と電気的に接続されている。第２の外部電極１５は、第２の内部電極１７と電気的に接続されている。第３の外部電極１８は、第３の内部電極２０と電気的に接続されている。
　焼結体１１の上面２８から見て、第１の内部電極１４の一部と第３の内部電極２０の一部とが重なることにより第１のバリスタ領域２２が形成される。また、焼結体１１の上面２８から見て、第２の内部電極１７の一部と第３の内部電極２０の一部とが重なることにより第２のバリスタ領域２３が形成される。このような構成により、積層バリスタを効率的に生産することができる。
　第１の内部電極１４は、第１の側面１９よりも第２の側面２１に近い位置で第１の外部電極１２に接続する。第１の内部電極１４は、第１の端面１３から第２の端面１６に向かって延伸され、ほぼ直角に屈曲されて第１の側面１９に向かって延伸される。第１の内部電極１４は、この屈曲されて第１の側面１９に向かって延伸された部分で、焼結体１１の上面２８から見て第３の内部電極２０と重なることにより第１のバリスタ領域２２が形成される。第１の内部電極１４が屈曲する位置は、第３の内部電極２０と比べて第２の側面２１に近い位置にある。
　同様に第２の内部電極１７は、第１の側面１９よりも第２の側面２１に近い位置で第２の外部電極１５に接続する。第２の内部電極１７は、第２の端面１６から第１の端面１３に向かって延伸され、ほぼ直角に屈曲されて第１の側面１９に向かって延伸される。この屈曲されて第１の側面１９に向かって延伸された部分で、焼結体１１の上面２８から見て第３の内部電極２０と重なることにより第２のバリスタ領域２３が形成される。第２の内部電極１７が屈曲する位置は、第３の内部電極２０と比べて第２の側面２１に近い位置にある。
　ここで第１の内部電極１４と第３の内部電極２０との積層方向（Ｚ軸方向）の間隔（バリスタ領域の厚み）を約３５μｍとしている。
　第１のバリスタ領域２２および第２のバリスタ領域２３は、第１の側面１９よりも第２の側面２１に近い位置に形成されている。このようにすることにより、第３の外部電極１８と第１の内部電極１４または第２の内部電極１７との間の浮遊容量をほとんど発生させないようにすることができる。それにより積層バリスタが有する内部電極と外部電極との間に発生する浮遊容量を小さくするとともに、外部電極の形状や寸法のばらつきによる浮遊容量のばらつきも小さくすることができる。さらに第１のバリスタ領域２２および第２のバリスタ領域２３全体を、第１の側面１９と第２の側面２１との中間位置よりも第２の側面２１に近い位置に設けることがより望ましい。
　また第１の内部電極１４の先端部は第１のバリスタ領域２２から約５０μｍ突出している。さらに第２の内部電極１７の先端部も第２のバリスタ領域２３から約５０μｍ突出している。同様に第３の内部電極２０の先端部も第１のバリスタ領域２２および第２のバリスタ領域２３から約５０μｍ突出している。このように内部電極の先端部を内部電極どうしが重なるバリスタ領域から突出させることにより、内部電極のずれに対して静電容量の変動を抑えることができる。突出させる長さは、バリスタ領域の厚み以上、５倍以下とすることが望ましい。突出させる長さがバリスタ領域の厚みよりも小さくなると内部電極のずれに対して静電容量の変動を十分に抑えることができず、５倍よりも大きくなると、浮遊容量が大きくなりやすくなるためである。
　（第二の実施形態）
　図５は本開示の第二の実施形態における積層バリスタの断面図である。積層バリスタの外観は、図１と同じである。図３に示す積層バリスタは第１の内部電極１４と第２の内部電極１７とは同じ層に設けられている。一方、図５に示す積層バリスタでは、第１のバリスタ層１１ａと第２のバリスタ層１１ｂとの間に第４のバリスタ層１１ｄが設けられている。第１の内部電極１４は第２のバリスタ層１１ｂの主面に形成されている。第２の内部電極１７は第１のバリスタ層１１ａの主面に形成されている。第３の内部電極２０は第４のバリスタ層１１ｄの主面に形成されている。第１のバリスタ領域２２と第２のバリスタ領域２３とは、焼結体１１の上面からみて重ならないように設けられている。このような構成により第１の内部電極１４と第２の内部電極１７との間の相互作用を低減することができる。
　（第三の実施形態）
　図６は本開示の第三の実施形態における積層バリスタの断面図である。積層バリスタの外観は、図１と同じである。この第三の実施形態における積層バリスタでは、第１のバリスタ層１１ａと第２のバリスタ層１１ｂとの間に第４のバリスタ層１１ｄと第５のバリスタ層１１ｅとが順に設けられている。また、第３の内部電極２０ａ、２０ｂが第３の外部電極に電気的に接続している。第１の内部電極１４は第２のバリスタ層１１ｂの主面に形成されている。第２の内部電極１７は第１のバリスタ層１１ａの主面に形成されている。一方の第３の内部電極２０ａは第５のバリスタ層１１ｅの主面に形成されている。他方の第３の内部電極２０ｂは第４のバリスタ層１１ｄの主面に形成されている。第１のバリスタ層１１ａの上面２８から見て第３の内部電極２０ａが第１の内部電極１４に重なることで第１のバリスタ領域２２を形成している。第１のバリスタ層１１ａの上面２８から見て第３の内部電極２０ｂが第２の内部電極１７に重なることで第２のバリスタ領域２３を形成している。また第１のバリスタ層１１ａの上面２８から見て第１のバリスタ領域２２と第２のバリスタ領域２３とは重ならないように設けられている。このように構成することにより第１の内部電極と第２の内部電極との間の相互作用をさらに低減することができる。
　なお、第１のバリスタ領域２２および第２のバリスタ領域２３を構成する層とそれ以外の層とで異なる材料を用いても良い。この場合バリスタ領域を構成しない層の比誘電率を、バリスタ領域を構成する層の比誘電率よりも小さくする。このようにすることにより、さらに浮遊容量を低減することができ、積層バリスタの静電容量のばらつきも低減することができる。
　（第四の実施形態）
　図７は本開示の第四の実施形態におけるさらに別の積層バリスタの斜視図である。図８はこの積層バリスタの上方からの透視図である。図７の積層バリスタが図１の積層バリスタと異なるのは、第１の側面１９に凸部２４が設けられ、凸部２４の上に第３の外部電極１８が設けられている点である。
　凸部２４は第１の側面１９の中央部に、底面から上面にわたって設けられ、その高さ（第１の側面から突出している高さ）を約５０から２００μｍとしている。
　通常積層バリスタは、内部電極となる電極パターンを印刷したバリスタのグリーンシートを積層した後、個片に切断して、焼成し、外部電極を形成して得られる。個片に切断するときに側面となる領域に凸部となる形状を設けた刃で切断することにより、第１の側面に凸部を形成することができる。このように第１の側面１９に凸部２４を設け、この凸部２４の上に第３の外部電極１８を設けることにより、第１の内部電極１４および第２の内部電極１７と第３の外部電極１８との距離を大きくすることができる。その結果、浮遊容量を低減することができる。
　また、凸部２４の上に第３の外部電極１８を設けることにより、第３の外部電極１８の形状を安定させることができ、静電容量のばらつきを低減することができる。
　また、凸部２４を設けることにより、第３の外部電極１８を設ける面が容易に認識できる。
　さらに凸部２４のみを電極ペーストにディップすることにより第３の外部電極１８を形成する。このことにより、第３の外部電極１８の形状を安定させることができる。その結果、静電容量のばらつきをさらに低減することができる。このように凸部２４のみを電極ペーストにディップすることにより第３の外部電極１８を形成するためには、凸部２４の高さを約５０μｍ以上２００μｍ以下とすることが望ましい。この高さが小さい場合、ばらつき抑制の効果が少なくなり、一方で大きい場合は、はんだ塗布高さ以上になると、端子電極の接続が困難になる。
　（第五の実施形態）
　図９は本開示の第五の実施形態における積層バリスタの斜視図である。図１０はこの積層バリスタの上方からの透視図である。この積層バリスタは、第１の側面１９に凹部２５が設けられ、凹部２５の内側に第３の外部電極１８が設けられている。凹部２５は上面から見たときに凹部長さ約３００μｍ、アール寸法約５０μｍの長円形状となっている。この時、凹部２５の長さは全長に対して１０～３０％程度が望ましく、アール寸法は５０～２００μｍ程度が望ましい。このように第１の側面１９に凹部２５を設け、凹部２５の内側に第３の外部電極１８を設けることで、第３の外部電極１８の形状を安定させることができる。その結果、浮遊容量等のばらつきの小さい積層バリスタを得ることができる。なお、凹部の形状は長円形状に限らず、楕円形状、半円形状等であっても良い。
　また第２の側面２１には凹部を設けないことがより望ましい。このようにすることにより、内部電極の面積を有効に使えるとともに、方向性が外観で識別しやすくなるため、製造工程の簡略化を図ることができる。
　第１の側面１９のみに凹部２５を設ける方法としては、以下の方法がある、まず、図１１のように第１の側面となる面どうしが向き合うように内部電極を構成してバリスタ層を積層する。後、パンチング等により貫通孔２６を形成し、貫通孔２６の中に第３の外部電極となる電極ペーストを塗布し、貫通孔２６を通る切断ライン２７で切断して個片化することによって実現することができる。
　（態様）
　上記実施形態から明らかなように、本開示は、以下の態様を含む。以下では、実施形態との対応関係を明示するために、符号を括弧付きで付している。
　本開示の第１の態様にかかる積層バリスタは、焼結体（１１）と、第１の外部電極（１２）と、第２の外部電極（１５）と、第３の外部電極（１８）と、第１の内部電極（１４）と、第２の内部電極（１７）と、第３の内部電極（２０）と、を備える。焼結体（１１）は、上面（２８）、下面（２９）、前記上面（２８）からみて反時計回りに第１の端面（１３）、第１の側面（１９）、第２の端面（１６）および第２の側面（２１）を順次配置した直方体の形状を有する。また、焼結体（１１）は、複数のバリスタ層（１１ａ、１１ｂ、１１ｃ）が積層されて形成されている。複数のバリスタ層（１１ａ、１１ｂ、１１ｃ）のそれぞれは、主面（１１ａ）と裏面（１１ｂ）と４つの側面とを有する。隣接する２つのバリスタ層（１１ａ、１１ｂ）のうち一方の主面（２８ａ、２８ｂ）ともう一方の裏面（２９ａ、２９ｂ）とが接合している。複数のバリスタ層（１１ａ、１１ｂ、１１ｃ）のそれぞれの４つの側面は、焼結体（１１）の第１の端面（１３）、第１の側面（１９）、第２の端面（１６）および第２の側面（２１）となる。また、複数のバリスタ層（１１ａ、１１ｂ、１１ｃ）のうち１つのバリスタ層（１１ａ）は、第３の内部電極（２０）を有する。複数のバリスタ層（１１ａ、１１ｂ、１１ｃ）のうち他の少なくとも１層のバリスタ層（１１ｂ）は、第１の内部電極（１４）と第２の内部電極（１７）との少なくともいずれかを有する。第１の外部電極（１２）は焼結体（１１）の第１の端面（１３）に設けられる。第２の外部電極（１５）は焼結体（１１）の第２の端面（１６）に設けられる。第３の外部電極（１９）は焼結体（１１）の第１の側面（１９）に設けられる。第１の内部電極（１４）は第１の外部電極（１２）に電気的に接続される。第２の内部電極（１７）は第２の外部電極（１５）に電気的に接続される。第３の内部電極（２０）は第３の外部電極（１８）に電気的に接続される。焼結体（１１）の上面（２８）から見て第１の内部電極（１４）と第３の内部電極（１８）とは第１の重なりを有する。第１の重なりにより第１のバリスタ領域（２２）が形成される。焼結体（１１）の上面から見て第２の内部電極（１７）と第３の内部電極（１８）とは第２の重なりを有する。第２の重なりにより第２のバリスタ領域（２３）が形成される。第１のバリスタ領域（２２）および第２のバリスタ領域（２３）は第１の側面（１９）よりも第２の側面（２１）に近い位置に配置されている。
　第１の態様の積層バリスタによれば、第３の外部電極（１８）と第１の内部電極（１４）または第２の内部電極（１７）との間の浮遊容量をほとんど発生させないようにすることができる。それにより第１の内部電極（１４）または第２の内部電極（１７）と第３の外部電極（１８）との間に発生する浮遊容量を小さくすることができる。それとともに、第３の外部電極（１８）のばらつきによる浮遊容量のばらつきも小さくすることができる。
　本開示の第２の態様にかかる積層バリスタは、第１の態様の積層バリスタにおいて、第１の内部電極（１４）は第３の内部電極（２０）よりも焼結体（１１）の第２の側面（２１）に近い位置で第１の外部電極（１２）と接続する。また、第１の内部電極（１４）は焼結体（１１）の第２の端面（１６）に向かって延伸する。第１の内部電極（１４）は第３の内部電極（２０）よりも焼結体（１１）の第２の側面（２１）に近い別の位置で屈曲して第１の側面（１９）に向かって延伸し、第１の重なりを有する。
　本開示の第３の態様にかかる積層バリスタは、第１の態様の積層バリスタにおいて、第１の内部電極（１４）と第２の内部電極（１７）とは、異なるバリスタ層（１１ａ、１１ｂ）に設けられる。焼結体（１１）の上面（２８）から見て第１のバリスタ領域（２２）と第２のバリスタ領域（２３）とは異なる位置に配置されている。
　第３の態様にかかる積層バリスタによれば、第１の内部電極（１４）と第２の内部電極（１７）との間の相互作用を低減することができる。
　本開示の第４の態様にかかる積層バリスタは、第１の態様の積層バリスタにおいて、第３の内部電極（２０ａ、２０ｂ）は２つの異なるバリスタ層（１１ｄ、１１ｅ）に設けられる一方のバリスタ層（１１ｅ）における第３の内部電極（２０ａ）は、焼結体（１１）の上面（２８）から見て第１の内部電極（１４）に重なることで第１のバリスタ領域（２２）を形成する。他方のバリスタ層（１１ｄ）における第３の内部電極（２０ｂ）は、焼結体（１１）の上面（２８）から見て第２の内部電極（１７）に重なることで第２のバリスタ領域（２３）を形成する。焼結体（１１）の上面から見て第１のバリスタ領域（２２）と第２のバリスタ領域（２３）とは異なる位置に配置されている。
　第４の態様にかかる積層バリスタによれば、第１の内部電極（１４）と第２の内部電極（１７）との間の相互作用をさらに低減することができる。
　本開示の第５の態様にかかる積層バリスタは、第１の態様の積層バリスタにおいて、第１の側面（１９）に凸部（２４）を設けている。この凸部（２４）に第３の外部電極（１８）を設けている。
　第５の態様にかかる積層バリスタによれば、第１の内部電極（１４）および第２の内部電極（１７）と第３の外部電極（１８）との距離を大きくすることができる。その結果、浮遊容量を低減することができる。また、凸部（２４）の上に第３の外部電極（１８）を設けることにより、第３の外部電極（１８）の形状を安定させることができ、積層バリスタの静電容量のばらつきを低減することができる。また、凸部（２４）を設けることにより、第３の外部電極１８を設ける面を容易に認識できる。
　本開示の第６の態様にかかる積層バリスタは、第１の態様の積層バリスタにおいて、第１の側面（１９）に凹部（２５）を設けている。この凹部（２５）の内側に第３の外部電極（１８）を設けている。
　第６の態様にかかる積層バリスタによれば、第１の側面（１９）に凹部（２５）を設け、凹部（２５）の内側に第３の外部電極（１８）を設けることで、第３の外部電極（１８）の形状を安定させることができる。その結果、浮遊容量等のばらつきの小さい積層バリスタを得ることができる。
　本開示の第７の態様にかかる積層バリスタは、第６の態様の積層バリスタにおいて、第２の側面（２１）は平坦である。
　第７の態様にかかる積層バリスタによれば、内部電極（１４、１７、１８）の面積を有効に使えるとともに、方向性が外観で識別しやすくなるため、製造工程の簡略化を図ることができる。
　本開示に係る積層バリスタは、内部電極と外部電極との間に発生する浮遊容量を小さくすることができるとともに、外部電極のばらつきによる浮遊容量のばらつきも小さくすることができ、産業上有用である。
　１１　焼結体
　１１ａ　第１のバリスタ層
　１１ｂ　第２のバリスタ層
　１１ｃ　第３のバリスタ層
　１１ｄ　第４のバリスタ層
　１１ｅ　第５のバリスタ層
　１２　第１の外部電極
　１３　第１の端面
　１４　第１の内部電極
　１５　第２の外部電極
　１６　第２の端面
　１７　第２の内部電極
　１８　第３の外部電極
　１９　第１の側面
　２０、２０ａ、２０ｂ　第３の内部電極
　２１　第２の側面
　２２　第１のバリスタ領域
　２３　第２のバリスタ領域
　２４　凸部
　２５　凹部
　２６　貫通孔
　２７　切断ライン
　２８　上面
　２８ａ、２８ｂ、２８ｃ　主面
　２９　下面
　２９ａ、２９ｂ、２９ｃ　裏面

Claims (7)

  1. 　上面、下面、前記上面からみて反時計回りに第１の端面、第１の側面、第２の端面および第２の側面を順次配置した直方体の形状を有する焼結体と、第１の外部電極と、第２の外部電極と、第３の外部電極と、第１の内部電極と、第２の内部電極と、第３の内部電極と、を備えた積層バリスタであって、
    　前記焼結体は、それぞれ主面と裏面と４つの側面とを有する複数のバリスタ層を、隣接する２つの前記バリスタ層のうち一方の前記主面ともう一方の前記裏面とが接合し、かつ前記複数のバリスタ層のそれぞれの前記４つの側面が前記焼結体の前記第１の端面、前記第１の側面、前記第２の端面および前記第２の側面となるように、積層して形成され、
    　前記複数のバリスタ層のうち１つのバリスタ層は、第３の内部電極を有し、前記複数のバリスタ層のうち他の少なくとも１層のバリスタ層は、前記第１の内部電極と前記第２の内部電極との少なくともいずれかを有し、
    　前記第１の外部電極は前記焼結体の前記第１の端面に設けられ、前記第２の外部電極は前記焼結体の前記第２の端面に設けられ、前記第３の外部電極は前記焼結体の前記第１の側面に設けられ、
    　前記第１の内部電極は前記第１の外部電極に電気的に接続され、前記第２の内部電極は前記第２の外部電極に電気的に接続され、前記第３の内部電極は前記第３の外部電極に電気的に接続され、
    　前記焼結体の前記上面から見て前記第１の内部電極と前記第３の内部電極とは第１の重なりを有し、前記第１の重なりにより第１のバリスタ領域が形成され、
    　前記焼結体の前記上面から見て前記第２の内部電極と前記第３の内部電極とは第２の重なりを有し、前記第２の重なりにより第２のバリスタ領域が形成され、
    　前記第１のバリスタ領域および前記第２のバリスタ領域は前記第１の側面よりも前記第２の側面に近い位置に配置されている、積層バリスタ。
  2. 　前記第１の内部電極は前記第３の内部電極よりも前記焼結体の前記第２の側面に近い位置で前記第１の外部電極と接続して前記焼結体の前記第２の端面に向かって延伸し、かつ前記第３の内部電極よりも前記焼結体の前記第２の側面に近い別の位置で屈曲して前記第１の側面に向かって延伸して前記第１の重なりを有する、請求項１記載の積層バリスタ。
  3. 　前記第１の内部電極と前記第２の内部電極とは、異なる前記バリスタ層に設けられ、前記焼結体の上面から見て前記第１のバリスタ領域と前記第２のバリスタ領域とは異なる位置に配置された、請求項１記載の積層バリスタ。
  4. 　前記第３の内部電極は２つの異なる前記バリスタ層に設けられ、
    　一方の前記バリスタ層における前記第３の内部電極は、前記焼結体の上面から見て前記第１の内部電極に重なることで前記第１のバリスタ領域を形成し、
    　他方の前記バリスタ層における前記第３の内部電極は、前記焼結体の上面から見て前記第２の内部電極に重なることで前記第２のバリスタ領域を形成し、
    　前記焼結体の上面から見て前記第１のバリスタ領域と前記第２のバリスタ領域とは異なる位置に配置された、請求項１記載の積層バリスタ。
  5. 　前記第１の側面に凸部を設け、前記凸部に前記第３の外部電極を設けた、請求項１記載の積層バリスタ。
  6. 　前記第１の側面に凹部を設け、前記凹部の内側に前記第３の外部電極を設けた、請求項１記載の積層バリスタ。
  7. 　前記第２の側面は平坦である、請求項６記載の積層バリスタ。
PCT/JP2020/036012 2019-11-12 2020-09-24 積層バリスタ WO2021095368A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080077035.9A CN114641837A (zh) 2019-11-12 2020-09-24 层叠可变电阻
JP2021555930A JPWO2021095368A1 (ja) 2019-11-12 2020-09-24
US17/768,271 US20230134880A1 (en) 2019-11-12 2020-09-24 Laminated varistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019204344 2019-11-12
JP2019-204344 2019-11-12
JP2020019475 2020-02-07
JP2020-019475 2020-02-07

Publications (1)

Publication Number Publication Date
WO2021095368A1 true WO2021095368A1 (ja) 2021-05-20

Family

ID=75912216

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/036012 WO2021095368A1 (ja) 2019-11-12 2020-09-24 積層バリスタ

Country Status (4)

Country Link
US (1) US20230134880A1 (ja)
JP (1) JPWO2021095368A1 (ja)
CN (1) CN114641837A (ja)
WO (1) WO2021095368A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029615A1 (ja) * 2005-09-07 2007-03-15 Matsushita Electric Industrial Co., Ltd. 複合電子部品
JP2007266072A (ja) * 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ及び積層型バリスタ
WO2011028551A2 (en) * 2009-08-24 2011-03-10 Kemet Electronics Corporation Externally fused and resistively loaded safety capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212648A1 (en) * 2004-03-23 2005-09-29 Inpaq Technology Co., Ltd. Low-capacitance laminate varistor
DE102018116221B4 (de) * 2018-07-04 2022-03-10 Tdk Electronics Ag Vielschichtvaristor mit feldoptimiertem Mikrogefüge und Modul aufweisend den Vielschichtvaristor
JP7235492B2 (ja) * 2018-12-12 2023-03-08 Tdk株式会社 チップバリスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029615A1 (ja) * 2005-09-07 2007-03-15 Matsushita Electric Industrial Co., Ltd. 複合電子部品
JP2007266072A (ja) * 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ及び積層型バリスタ
WO2011028551A2 (en) * 2009-08-24 2011-03-10 Kemet Electronics Corporation Externally fused and resistively loaded safety capacitor

Also Published As

Publication number Publication date
JPWO2021095368A1 (ja) 2021-05-20
US20230134880A1 (en) 2023-05-04
CN114641837A (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
US9424980B2 (en) Electronic component and method of producing same
US8315035B2 (en) Multilayer capacitor and method of manufacturing same
JP4396709B2 (ja) 積層コンデンサ
JP4475294B2 (ja) 積層コンデンサ
JPH10247601A (ja) Ｎｔｃサーミスタ素子
JP4513855B2 (ja) 積層コンデンサ
JP4479747B2 (ja) 積層コンデンサ
JP5929279B2 (ja) 積層コンデンサ
JP2018046229A (ja) 電子部品
US11437189B2 (en) Electronic component having plurality of internal electrodes
WO2021095368A1 (ja) 積層バリスタ
JP6343901B2 (ja) 貫通コンデンサ
JP2000357624A (ja) 積層セラミック電子部品
US6806626B2 (en) Electronic component
JP5429140B2 (ja) 圧電アクチュエータ
JP6955376B2 (ja) コイル部品及びコイル部品の製造方法
US11417465B2 (en) Electronic component having a plurality of internal electrodes
JP4600561B2 (ja) 積層コンデンサ
JP2010098254A (ja) 積層コンデンサ
WO2021235071A1 (ja) 積層バリスタ
JP2006245026A (ja) 積層型圧電素子
US20240177894A1 (en) Laminated varistor
JP5077180B2 (ja) 積層コンデンサ
CN112117103B (zh) 层叠线圈部件
US20240177895A1 (en) Laminated varistor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20888652

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021555930

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20888652

Country of ref document: EP

Kind code of ref document: A1