WO2023120477A1 - バリスタ部品および差動通信装置 - Google Patents

バリスタ部品および差動通信装置 Download PDF

Info

Publication number
WO2023120477A1
WO2023120477A1 PCT/JP2022/046678 JP2022046678W WO2023120477A1 WO 2023120477 A1 WO2023120477 A1 WO 2023120477A1 JP 2022046678 W JP2022046678 W JP 2022046678W WO 2023120477 A1 WO2023120477 A1 WO 2023120477A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
electrode
varistor
terminal
line
Prior art date
Application number
PCT/JP2022/046678
Other languages
English (en)
French (fr)
Inventor
健史 藤井
保彦 佐々木
義行 齊藤
智英 神山
将也 服部
剣 矢内
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2023569433A priority Critical patent/JPWO2023120477A1/ja
Priority to CN202280082657.XA priority patent/CN118402020A/zh
Publication of WO2023120477A1 publication Critical patent/WO2023120477A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Definitions

  • the present disclosure relates to a varistor component and a differential communication device including the varistor component.
  • a communication device using CAN which is an in-vehicle communication standard, is known.
  • CAN employs a differential transmission method in which data is transmitted by a voltage difference between two communication lines. Noise countermeasures and overvoltage protection countermeasures are required for safe data transmission.
  • Patent Literature 1 discloses a communication device equipped with a common mode filter and an ESD (Electro-Static Discharge) protection element for noise and overvoltage protection. Further, Patent Document 1 discloses that a varistor element is used as an ESD protection element.
  • ESD Electro-Static Discharge
  • Patent Document 2 discloses a laminated varistor component having two varistor elements.
  • This varistor component is composed of a sintered body of varistor material, a plurality of external terminals and a plurality of internal electrodes.
  • the varistor component described in Patent Document 2 when used as the ESD protection element of the differential communication device described in Patent Document 1, the communication quality such as the immunity resistance of the differential communication device may deteriorate. .
  • the present disclosure provides a varistor component capable of suppressing deterioration in communication quality of a differential communication device.
  • the present disclosure provides a differential communication device capable of suppressing deterioration of communication quality.
  • a varistor component includes a first varistor element and a second varistor element, and the capacitance of the first varistor element is different from the capacitance of the second varistor element. .
  • a varistor component is a varistor component including a first varistor element and a second varistor element, wherein the varistor component includes a sintered varistor material and an interior of the sintered varistor material.
  • a first internal electrode, a second internal electrode and a third internal electrode provided in the first internal electrode, a first external terminal connected to the first internal electrode, a second external terminal connected to the second internal electrode, and a third external terminal connected to the third internal electrode
  • the first internal electrode having a first main electrode and a first sub-electrode that are not connected to each other
  • the second internal electrode having a second main electrode and a second sub-electrode that are not connected to each other
  • the first external terminal has a first main terminal and a first sub-terminal that are not connected to each other
  • the second external terminal is , a second main terminal and a second sub-terminal that are not connected to each other, wherein the first main electrode is connected to the first main terminal and the first sub-electrode
  • the second main electrode is connected to the second main terminal; the second sub-electrode is connected to the second sub-terminal; and each of the first main electrode and the first sub-electrode is connected to the third terminal. At least a portion of each of the second main electrode and the second sub-electrode faces the third internal electrode, and at least a portion of each of the second main electrode and the second sub-electrode faces the third internal electrode.
  • the capacitance formed by the internal electrodes is the same as the capacitance formed by the second main electrode and the third internal electrode, and the capacitance formed by the first sub-electrode and the third internal electrode.
  • the capacitance is the same as the capacitance formed by the second sub-electrode and the third internal electrode.
  • a differential communication device includes a transceiver IC, a common mode filter connected to the transceiver IC, and the above varistor component connected to the common mode filter.
  • a differential communication device includes: a substrate provided with a differential line having a first line and a second line; a transceiver IC mounted on the board; A common mode filter connected to an IC, and the above varistor component mounted on the substrate and connected to the common mode filter.
  • a differential communication device includes: a substrate provided with a differential line having a first line and a second line; a transceiver IC mounted on the board; a common mode filter connected to an IC; and a varistor component mounted on the substrate and connected to the common mode filter; a first external terminal of the varistor component is connected to the first line; A second main terminal and a second sub-terminal of the second external terminal of the component are each connected to the second line.
  • a differential communication device includes: a substrate provided with a differential line having a first line and a second line; a transceiver IC mounted on the board; a common mode filter connected to an IC; and a varistor component mounted on the substrate and connected to the common mode filter, wherein a first main terminal of first external terminals of the varistor component is connected to the first line. and the first sub-terminal of the first external terminal of the varistor component is not connected to the first line, and the second main terminal and the second sub-terminal of the second external terminal of the varistor component are each: It is connected to the second line.
  • a differential communication device includes: a substrate provided with a differential line having a first line and a second line; a transceiver IC mounted on the board; a common mode filter connected to an IC; and a varistor component mounted on the substrate and connected to the common mode filter, wherein a second main terminal of second external terminals of the varistor component is connected to the second line. , the second sub-terminal of the second external terminal of the varistor component is not connected to the second line, and the first main terminal and the first sub-terminal of the first external terminal of the varistor component are each: It is connected to the first line.
  • deterioration of communication quality of the differential communication device can be suppressed. Further, according to the differential communication device of the present disclosure, deterioration of communication quality can be suppressed.
  • FIG. 1 is a circuit diagram showing a differential communication device according to an embodiment.
  • FIG. 2 is a perspective view showing the varistor component according to the embodiment.
  • FIG. 3 is a perspective view of the internal electrodes and the like of the varistor component according to the embodiment, viewed from the top surface side.
  • FIG. 4 is a cross-sectional view of the varistor component according to the embodiment.
  • FIG. 5 is a diagram showing a varistor component according to the embodiment and a substrate on which the varistor component is mounted.
  • FIG. 6 is a diagram showing a differential communication device for measurement evaluation.
  • FIG. 7 is a perspective view showing a varistor component of a comparative example.
  • FIG. 8 is a perspective view of the internal electrodes and the like of the varistor component of the comparative example as seen from the top surface side.
  • FIG. 9 is a cross-sectional view of a varistor component of a comparative example.
  • FIG. 10 is a diagram showing the relationship between the capacitance of the varistor component of the comparative example and Sdc11 of the differential communication device.
  • FIG. 11 is a diagram showing the relationship between the capacitance of the varistor component of the comparative example and Sdc11 of the differential communication device at a predetermined frequency.
  • FIG. 12 is a diagram showing the relationship between the capacitance of the varistor component and the Sdc11 of the differential communication device in the example that is one example of the embodiment.
  • FIG. 13 is a diagram showing the relationship between the capacitance of the varistor component of the example and Sdc11 of the differential communication device at a predetermined frequency.
  • FIG. 14 is a diagram comparing Sdc11 of the differential communication device in the comparative example and the working example.
  • FIG. 15 is a diagram showing a varistor component according to Modification 1 of the embodiment.
  • FIG. 16 is a perspective view of a varistor component according to Modification 2 of the embodiment.
  • FIG. 17 is a perspective view of the internal electrodes and the like of the varistor component according to Modification 2 of the embodiment, viewed from the top surface side.
  • FIG. 18 is a cross-sectional view of a varistor component according to Modification 2 of the embodiment.
  • FIG. 19 is a diagram showing a varistor component according to Modification 2 of the embodiment and a substrate on which the varistor component is mounted.
  • FIG. 20 is a perspective view of a varistor component according to Modification 3 of the embodiment.
  • FIG. 21 is a perspective view of the internal electrodes and the like of the varistor component according to Modification 3 of the embodiment, viewed from the top surface side.
  • FIG. 22 is a cross-sectional view of a varistor component according to Modification 3 of the embodiment.
  • FIG. 23 is a diagram showing a varistor component according to Modification 3 of the embodiment and a substrate on which the varistor component is mounted.
  • FIG. 1 is a circuit diagram showing a differential communication device 100 according to an embodiment.
  • the differential communication device 100 is a device that utilizes communication by a differential transmission method. As shown in FIG. 1, the differential communication device 100 includes a connector 110, a varistor component 1, a common mode filter 150, a transceiver IC 160, and a microprocessor 170.
  • the differential communication device 100 also includes a first line 121 and a second line 122 which are the differential lines 120 and a control signal line 125 .
  • the first line 121 is a line that connects the first input/output terminal 111 of the connector 110 and the transceiver IC 160 .
  • a second line 122 is a line that connects the second input/output terminal 112 of the connector 110 and the transceiver IC 160 .
  • Control signal line 125 is a line connecting transceiver IC 160 and microprocessor 170 .
  • varistor component 1, common mode filter 150, transceiver IC 160, first line 121 and second line 122 are provided on the same single substrate (not shown).
  • the differential communication device 100 is installed in the vehicle and communicates with other differential communication devices in the vehicle via the in-vehicle network.
  • a harness which is a bus line for communicating with other differential communication devices, is connected to the differential communication device 100 .
  • an in-vehicle network for example, CAN (Controller Area Network) is adopted.
  • the transceiver IC 160 executes various application processes according to the in-vehicle equipment. For example, if the in-vehicle equipment is infotainment equipment (eg, car navigation system, display audio), microprocessor 170 executes image signal processing or audio signal processing. Transceiver IC 160 converts differential transmission signals received through the harness into digital signals that are processed by microprocessor 170 . The transceiver IC 160 also converts the digital signal processed by the microprocessor 170 into a differential transmission signal, and transmits the converted differential transmission signal to another differential communication device via a harness.
  • infotainment equipment eg, car navigation system, display audio
  • Transceiver IC 160 converts differential transmission signals received through the harness into digital signals that are processed by microprocessor 170 .
  • the transceiver IC 160 also converts the digital signal processed by the microprocessor 170 into a differential transmission signal, and transmits the converted differential transmission signal to another differential communication device via a harness.
  • the connector 110 has a first input/output terminal 111 and a second input/output terminal 112 .
  • a harness is connected to the first input/output terminal 111 and the second input/output terminal 112 to input/output a differential transmission signal.
  • the varistor component 1 is composed of a first varistor element Z1 and a second varistor element Z2.
  • the first varistor element Z1 is provided on the path connecting the first line 121 and the ground G. Specifically, one terminal of the first varistor element Z1 is connected to a node on the first line 121 between the first input/output terminal 111 and the common mode filter 150. The other terminal is connected to a ground line 131 connected to the ground G.
  • the second varistor element Z2 is provided on the path connecting the second line 122 and the ground G. Specifically, one terminal of the second varistor element Z2 is connected to a node on the second line 122 between the second input/output terminal 112 and the common mode filter 150. The other terminal is connected to a ground line 131 connected to the ground G.
  • the ground G is a reference potential of the differential communication device 100, and is realized by being electrically connected to the body ground of the vehicle, for example.
  • the first varistor element Z1 and the second varistor element Z2 can draw current from each node to the ground G by conducting under a predetermined voltage condition. Therefore, even if a large current flows through the first line 121 and the second line 122, the current can be prevented from flowing into the transceiver IC 160 and the transceiver IC 160 can be protected.
  • the common mode filter 150 is inserted in the first line 121 and the second line 122 which are the differential lines 120 connecting the connector 110 and the transceiver IC 160 .
  • Common mode filter 150 passes signal currents and attenuates common mode noise currents. Most of the noise superimposed on the differential line 120 is common mode noise, and the common mode filter 150 attenuates the common mode noise.
  • the common mode filter 150 when the common mode filter 150 is formed of a wound coil with a large common mode inductance, the parasitic capacitance and length of the two windings forming the differential signal pair are different, and the two windings forming the differential signal pair Wound coils may have different impedances. If the two winding coils have different impedances, an imbalance may occur in the differential line 120 and the common mode component of the differential transmission signal may be converted into a differential mode component. Therefore, conventionally, the communication quality such as the immunity resistance of the differential communication device may be degraded.
  • the differential communication device 100 of the present disclosure by using the varistor component 1 in which the capacitance of the first varistor element Z1 and the capacitance of the second varistor element Z2 are different, the imbalance of the differential line 120 is rectify. As a result, deterioration of communication quality such as immunity resistance of the differential communication device 100 can be suppressed.
  • the numerical range is not an expression that expresses only a strict meaning, but an expression that means a substantially equivalent range, for example, a difference of about several percent.
  • each figure is a schematic diagram that has been appropriately emphasized, omitted, or adjusted in proportion to show the present disclosure, and is not necessarily strictly illustrated, and differs from the actual shape, positional relationship, and ratio. Sometimes. In each figure, substantially the same configurations are denoted by the same reference numerals, and redundant description may be omitted or simplified.
  • FIG. A varistor component is a laminated component in which a plurality of external terminals are formed on a varistor material sintered body having a plurality of ceramic layers and a plurality of internal electrode layers.
  • FIG. 2 is a perspective view showing the varistor component 1 according to the embodiment. In addition, in FIG. 2, illustration of the thickness of the external terminal is omitted.
  • a varistor component 1 shown in FIG. an electrode
  • the varistor material sintered body 10 contains ZnO as a main component, and Bi 2 O 3 , Co 2 O 3 , MnO 2 , Sb 2 O 3 or the like, or Pr 6 O 11 , Co 2 O 3 , CaCO 3 as subcomponents. , Cr 2 O 3 and the like.
  • the varistor material sintered body 10 is formed by sintering ZnO and precipitating other subcomponents at the grain boundaries.
  • the varistor material sintered body 10 has a rectangular parallelepiped shape, and has a bottom surface 16 , a top surface 17 facing the bottom surface 16 , and a plurality of side surfaces connecting the bottom surface 16 and the top surface 17 .
  • Each of the bottom surface 16, the top surface 17 and the plurality of side surfaces is a flat plane.
  • the plurality of side surfaces includes a first side surface 11 perpendicular to the bottom surface 16 and the top surface 17, a second side surface 12 facing the first side surface 11, and a third side surface 12 perpendicular to both the first side surface 11 and the bottom surface 16. and a side 13 and a fourth side 14 .
  • the third side 13 and the fourth side 14 face each other.
  • the bottom surface 16 and the top surface 17 are parallel to each other, the first side surface 11 and the second side surface 12 are parallel to each other, and the third side surface 13 and the fourth side surface 14 are parallel to each other.
  • a corner portion (ridgeline portion) where each surface of the sintered body of varistor material 10 intersects may be rounded.
  • the direction in which the first side face 11 and the second side face 12 face each other is defined as a first direction d1
  • the direction in which the third side face 13 and the fourth side face 14 face each other is defined as a second direction d2.
  • the direction in which the bottom surface 16 and the top surface 17 face back is defined as a third direction d3.
  • the length dimension along the first direction d1 is greater than the width dimension along the second direction d2
  • the height dimension along the third direction d3 is greater than the length dimension along the first direction d1. smaller than the height dimension.
  • the plurality of external terminals are composed of a first external terminal 51, a second external terminal 52, and third external terminals 53a and 53b.
  • the first external terminal 51, the second external terminal 52 and the third external terminals 53a and 53b are not electrically connected to each other.
  • the first external terminal 51 is provided on the first side surface 11 .
  • the first external terminal 51 is a terminal on one end side of the first varistor element Z1 and is connected to the first line 121 .
  • the second external terminal 52 is provided on the second side surface 12 .
  • the second external terminal 52 is a terminal on one end side of the second varistor element Z2 and is connected to the second line 122 .
  • the third external terminals 53a and 53b are provided on a portion of the third side surface 13 and a portion of the fourth side surface 14.
  • the third external terminals 53a and 53b are arranged on the third side surface 13 and the fourth side surface 14 so as to be positioned between the first external terminal 51 and the second external terminal 52 when viewed from the second direction d2. ing.
  • the third external terminals 53 a and 53 b are common terminals for the other end side of the first varistor element Z 1 and the other end side of the second varistor element Z 2 , and are connected to the ground G via the ground line 131 .
  • the third external terminals 53 a and 53 b are also provided on part of the bottom surface 16 and part of the top surface 17 .
  • the first external terminals 51 are provided on partial regions of the bottom surface 16 , the top surface 17 , the third side surface 13 and the fourth side surface 14 so as to be connected to the first external terminals 51 on the first side surface 11 . is also provided.
  • the first external terminals 51 on each of the bottom surface 16 , the top surface 17 , the third side surface 13 and the fourth side surface 14 are connected to the second external terminals 52 on the second side surface 12 . It is also provided in some other area different from the provided area.
  • the length of the second external terminal 52 in the first direction d1 on each of the bottom surface 16, the top surface 17, the third side surface 13 and the fourth side surface 14 is It is longer than the length of the first external terminal 51 in the first direction d1.
  • FIG. 3 is a perspective view of the internal electrodes and the like of the varistor component 1 as seen from the top surface 17 side.
  • FIG. 4 is a cross-sectional view of the varistor component 1.
  • FIG. 4(a) is a view of the varistor component 1 viewed from line IVa-IVa shown in FIG. 2
  • FIG. 4(b) is a view of the varistor component 1 viewed from line IVb-IVb shown in FIG. It is a diagram.
  • the plurality of internal electrodes of the varistor component 1 shown in FIGS. 3 and 4 are composed of a first internal electrode 31, a second internal electrode 32 and a third internal electrode 33.
  • the first internal electrode 31 is connected to the first external terminal 51 on the first side surface 11, the second internal electrode 32 is connected to the second external terminal 52 on the second side surface 12, and the third internal electrode 33 is , at least one of the third side surface 13 and the fourth side surface 14 are connected to the third external terminals 53a and 53b. That is, the first internal electrode 31 is connected to the first line 121 via the first external terminal 51, the second internal electrode 32 is connected to the second line 122 via the second external terminal 52, and the third The internal electrode 33 is connected to the ground G through third external terminals 53a and 53b.
  • the first internal electrode 31, the second internal electrode 32 and the third internal electrode 33 are formed on different ceramic layers. Each of the first internal electrode 31 , the second internal electrode 32 and the third internal electrode 33 is provided parallel to the bottom surface 16 or the top surface 17 .
  • the first internal electrode 31 is arranged closer to the top surface 17 than the third internal electrode 33 is. That is, the first internal electrode 31 is provided on the side opposite to the second internal electrode 32 when viewed from the third internal electrode 33 , and at least partially faces the third internal electrode 33 .
  • the first internal electrode 31 has a rectangular shape when viewed in the third direction d3, and extends from the first side surface 11 toward the second side surface 12 until it exceeds the facing region f1 facing the third internal electrode 33. extended.
  • the facing region f1 is a region that functions as a varistor, and has a structure in which the first internal electrode 31 and the third internal electrode 33 face each other with the varistor sintered material interposed therebetween.
  • the second internal electrode 32 is arranged closer to the bottom surface 16 than the third internal electrode 33 is. That is, the second internal electrode 32 is provided on the side opposite to the first internal electrode 31 when viewed from the third internal electrode 33 , and at least partially faces the third internal electrode 33 .
  • the second internal electrode 32 has a rectangular shape when viewed from the third direction d3, and extends from the second side surface 12 toward the first side surface 11 until it exceeds the facing region f2 facing the third internal electrode 33. extended.
  • the facing region f2 is a region that functions as a varistor, and has a structure in which the second internal electrode 32 and the third internal electrode 33 face each other with the varistor sintered material interposed therebetween.
  • the third internal electrode 33 is provided between the first internal electrode 31 and the second internal electrode 32 .
  • the third internal electrode 33 is provided along the second direction d2 so as to connect part of the third side surface 13 and part of the fourth side surface 14 .
  • the third internal electrode 33 has a length in the first direction d1 in the vicinity of the opposing regions f1 and f2, which is longer than the length exposed to a portion of the third side surface 13 and a portion of the fourth side surface 14. It has a plus (+) shape.
  • the value of the capacitance C1 of the first varistor element Z1 is a value that varies depending on the facing area of the facing region f1 where the first internal electrode 31 and the third internal electrode 33 face each other.
  • the value of the capacitance C2 of the second varistor element Z2 is a value that varies depending on the facing area of the facing region f2 where the second internal electrode 32 and the third internal electrode 33 face each other.
  • the facing area of the first internal electrode 31 and the third internal electrode 33 is different from the facing area of the second internal electrode 32 and the third internal electrode 33, and the static electricity of the first varistor element Z1 is reduced.
  • the capacitance C1 is different from the capacitance C2 of the second varistor element Z2.
  • the facing area of the second internal electrode 32 and the third internal electrode 33 is larger than the facing area of the first internal electrode 31 and the third internal electrode 33
  • the capacitance C2 of the second varistor element Z2 is larger than the capacitance C1 of the first varistor element Z1 (C1 ⁇ C2).
  • the capacitance C2 is preferably 1.01 times or more and 1.12 times or less the capacitance C1.
  • the width dimension of the second internal electrode 32 along the second direction d2 is larger than the width dimension of the first internal electrode 31 along the second direction d2.
  • the width dimension (dimension along the second direction d2) of the third internal electrode 33 in the opposing regions f1 and f2 is larger than the width dimension of each of the first internal electrode 31 and the second internal electrode 32.
  • the gap between the first internal electrode 31 and the third internal electrode 33 in the facing region f1 is the same as the gap between the second internal electrode 32 and the third internal electrode 33 in the facing region f2.
  • FIG. 5 is a diagram showing the varistor component 1 and the board 105 on which the varistor component 1 is mounted.
  • the substrate 105 has a first line 121, a second line 122, and a ground line 131 formed thereon. Further, the substrate 105 is provided with a first land electrode 141 for connecting the first line 121 and the first external terminal 51 , and a second land electrode 141 for connecting the second line 122 and the second external terminal 52 . A land electrode 142 is provided, and third land electrodes 143a and 143b are provided for connecting the ground line 131 and the third external terminals 53a and 53b. For example, each land electrode is formed by applying a resist to a region on the substrate 105 other than the region to be the land electrode. Each land electrode is exposed like an opening window on substrate 105 before varistor component 1 is mounted.
  • the first external terminal 51, the second external terminal 52 and the third external terminals 53a and 53b are connected to the first land electrode 141 and the second land electrode 142 via solder, respectively. and third land electrodes 143a and 143b.
  • the ground line 131 is provided inside the substrate 105
  • the ground line 131 and the third land electrodes 143 a and 143 b are connected via via conductors (not shown) in the substrate 105 .
  • the differential line 120 is unbalanced. Which line of the two lines of the differential line 120 has the higher impedance of the winding coil connected to it can be determined by the direction of marking such as the model number of the common mode filter 150 . For example, when the impedance of the winding coil connected to the second line 122 of the differential line 120 is higher than that of the first line 121, the first external terminal 51 of the first varistor element Z1 is connected to the first land electrode 141. , and the second external terminal 52 of the second varistor element Z2, which has a larger capacitance than the first varistor element Z1, is connected to the second line 122 via a second land electrode 142. connected to As a result, the imbalance of the differential line 120 in the differential communication device 100 is suppressed, and deterioration in communication quality can be suppressed.
  • the impedance of the winding coil connected to the first line 121 is higher than that of the second line 122, the first external terminal 51 of the first varistor element Z1 is connected to the second line 122, and the second The second external terminal 52 of the varistor element Z2 may be connected to the first line 121.
  • FIG. 6 is a diagram showing a differential communication device for measurement evaluation.
  • a differential communication device for measurement evaluation includes a connector 110, a varistor component 1, a common mode filter 150 and a transceiver IC 160 on a substrate 105 provided with a first line 121, a second line 122 and a ground line 131 (not shown). It is configured by being implemented.
  • a coaxial connector with a characteristic impedance of 50 ⁇ is used as the connector 110 .
  • a wiring pattern with a characteristic impedance of 50 ⁇ is formed.
  • a network analyzer is connected to the connector 110, and the communication quality of the differential communication device is evaluated by measuring Sdc11 (dB), which is the mode conversion characteristic.
  • Sdc11 is a reflection characteristic indicating the amount of conversion of common mode components to differential mode components, and the smaller the value, the higher the communication quality.
  • FIG. 7 is a perspective view showing a varistor component 501 of a comparative example.
  • FIG. 8 is a perspective view of the internal electrodes and the like of the varistor component 501 of the comparative example as seen from the top surface side.
  • FIG. 9 is a cross-sectional view of a varistor component 501 of a comparative example.
  • FIG. 9(a) is a view of the varistor component 501 viewed from line IXa-IXa shown in FIG. 7, and
  • FIG. 9(b) is a view of the varistor component 501 viewed from line IXb-IXb shown in FIG. It is a diagram.
  • the plurality of external terminals are composed of a first external terminal 551, a second external terminal 552, and third external terminals 553a and 553b.
  • the plurality of internal electrodes are composed of first internal electrodes 531 , second internal electrodes 532 and third internal electrodes 533 .
  • a differential communication device using this varistor component 501 was evaluated.
  • FIG. 10 is a diagram showing the relationship between the capacitance of the varistor component 501 of the comparative example and Sdc11 of the differential communication device.
  • the capacitance C1 of the first varistor element Z1 is 15 pF
  • the capacitance C2 of the second varistor element Z2 is 15 pF
  • the capacitance difference ⁇ C is changed by increasing the capacitance C1 by 0.5 pF.
  • the value of Sdc11 increases as the capacitance difference ⁇ C increases. The reason why the evaluation was performed by changing the capacitance was to examine the influence of manufacturing variations in capacitance on Sdc11.
  • the capacitance C1 of the first varistor element Z1 is 15 pF
  • the capacitance C2 of the second varistor element Z2 is 15 pF
  • the capacitance difference ⁇ C is changed by increasing the capacitance C2 by 0.5 pF.
  • the value of Sdc11 is minimized when the capacitance difference ⁇ C is 0.7 pF, but the value of Sdc11 increases when the capacitance difference ⁇ C exceeds 0.7 pF.
  • FIG. 11 is a diagram showing the relationship between the capacitance of the varistor component 501 of the comparative example and Sdc11 of the differential communication device at a predetermined frequency.
  • FIG. 11 shows an example where the predetermined frequency is 33 MHz.
  • FIG. 11 is a diagram in which the horizontal axis is the capacitance difference ⁇ C shown in FIG. 10 and the vertical axis is Sdc11.
  • (b) of FIG. 11 is a diagram showing the positive and negative values of the capacitance difference ⁇ C on the horizontal axis of (a) of FIG. 11 .
  • the horizontal axis of (b) of FIG. 11 indicates that the positive capacitance difference ⁇ C increases as the capacitance C1 increases, and the negative capacitance difference ⁇ C increases as the capacitance C2 increases. It is As shown in FIG.
  • FIG. 12 is a diagram showing the relationship between the capacitance of the varistor component 1 and the Sdc11 of the differential communication device 100 of the example, which is an example of the embodiment.
  • the capacitance C1 of the first varistor element Z1 is set to 15 pF
  • the capacitance C2 of the second varistor element Z2 is set to 15.7 pF
  • the capacitance difference ⁇ C is changed by increasing the capacitance C1 by 0.5 pF.
  • the value of Sdc11 increases as the capacitance difference ⁇ C increases.
  • the capacitance C1 of the first varistor element Z1 is set to 15 pF
  • the capacitance C2 of the second varistor element Z2 is set to 15.7 pF
  • the capacitance difference ⁇ C is changed by increasing the capacitance C2 by 0.5 pF.
  • the value of Sdc11 increases as the capacitance difference ⁇ C increases.
  • FIG. 13 is a diagram showing the relationship between the capacitance of the varistor component 1 of the embodiment and Sdc11 of the differential communication device 100 at a predetermined frequency.
  • FIG. 13 shows an example where the predetermined frequency is 33 MHz.
  • FIG. 13 is a diagram in which the horizontal axis is the capacitance difference ⁇ C shown in FIG. 12 and the vertical axis is Sdc11.
  • (b) of FIG. 13 is a diagram showing the positive and negative values of the capacitance difference ⁇ C on the horizontal axis of (a) of FIG. 13 .
  • the horizontal axis of (b) of FIG. 13 indicates that the positive capacitance difference ⁇ C increases as the capacitance C1 increases, and the negative capacitance difference ⁇ C increases as the capacitance C2 increases. It is As shown in FIG.
  • the value of Sdc11 is -42 dB when the capacitance difference ⁇ C is -1 pF, and the value of Sdc11 is -42 dB when the capacitance difference ⁇ C is +1 pF.
  • the value of Sdc11 is smaller in the example than in the comparative example.
  • FIG. 14 is a diagram comparing Sdc11 of the differential communication device in the comparative example and the working example.
  • FIG. 14 shows the value of Sdc11 when the capacitance difference ⁇ C is ⁇ 1 pF and the corresponding differential mode voltage (voltage converted from common mode to differential mode).
  • the worst value of Sdc11 in the comparative example is -38 dB, and the worst value of Sdc11 in the example is -42 dB. Also, the value of Sdc11 is small.
  • the common mode voltage input during an immunity test such as a BCI (Bulk Current Injection) test is about 50 Vrms (70 Vpp, 33 MHz).
  • the differential mode voltage is improved from 0.63 Vrms or less to 0.40 Vrms or less. Therefore, in the embodiment, even if there is a manufacturing variation in capacitance of about ⁇ 1 pF, the differential mode voltage of 0.5 Vmax specified by ISO11898-2:2016 (CAN-FD physical layer standard) can be satisfied. Thereby, the differential communication device 100 having good immunity (communication quality) can be realized.
  • Vdiff Vcm ⁇ (10 to the power of (Sdc11/20)).
  • the aforementioned differential mode voltages (0.63 Vrms and 0.40 Vrms) are derived from the above equations.
  • the capacitance of the second varistor element Z2 at +1 pF that satisfies the above evaluation criteria is 16.7 pF, which is 1.1.1 of the capacitance (15 pF) of the first varistor element Z1. 113 times. Therefore, in order to satisfy the above evaluation criteria, it is desirable that the capacitance C2 of the second varistor element Z2 is 1.12 times or less the capacitance C1 of the first varistor element Z1.
  • the varistor component 1 of the present embodiment includes the first varistor element Z1 and the second varistor element Z2. It is different from the capacitance C2.
  • the imbalance when there is an imbalance in the differential line 120 of the differential communication device 100, the imbalance can be suppressed, and deterioration of the communication quality of the differential communication device 100 can be suppressed.
  • Modification 1 of Embodiment A varistor component 1A according to Modification 1 of the embodiment will be described with reference to FIG. Modification 1 describes an example in which the varistor component 1A has an identification mark mi.
  • FIG. 15 is a diagram showing a varistor component 1A according to Modification 1 of the embodiment.
  • the varistor component 1A shown in FIG. 15 has an identification mark mi for distinguishing the first external terminal 51 and the second external terminal 52 from each other.
  • the identification mark mi is, for example, a recess formed in the ceramic lamination process.
  • the identification mark mi is formed, for example, near the second external terminal 52 of the second varistor element Z2 having a large capacitance.
  • the identification mark mi is provided on both the bottom surface 16 and the top surface 17 , but is not limited to this, and may be provided on at least one of the bottom surface 16 and the top surface 17 .
  • the varistor component 1A may be taped in a state in which the orientation of the first direction d1 and the orientation of the third direction d3 are predetermined so that the identification mark mi can be seen when the varistor component 1A is packed by taping.
  • FIG. 2 A configuration of a varistor component 1B according to Modification 2 of the embodiment will be described with reference to FIGS. 16 to 19.
  • FIG. 2 the second internal electrode 32 is composed of the second main electrode 32a and the second sub-electrode 32b, and the second external terminal 52 is composed of the second main terminal 52a and the second sub-terminal 52b. explain.
  • FIG. 16 is a perspective view showing a varistor component 1B according to Modification 2 of the embodiment. In addition, in FIG. 16, illustration of the thickness of the external terminal is omitted.
  • the plurality of external terminals are composed of a first external terminal 51, a second external terminal 52, and third external terminals 53a and 53b.
  • the first external terminal 51, the second external terminal, and the third external terminals 53a and 53b are not electrically connected to each other.
  • the first external terminal 51 and the third external terminals 53a, 53b are the same as in the embodiment.
  • the length of the second external terminal 52 in the first direction d1 is equal to that of the first external terminal 51. It is the same as the length in the first direction d1.
  • the second external terminal 52 of Modification 2 has a second main terminal 52a and a second sub-terminal 52b.
  • the second main terminal 52a and the second sub-terminal 52b are not electrically connected to each other inside the varistor component 1B.
  • the second main terminal 52 a is provided on the second side surface 12 .
  • the second main terminal 52 a is a terminal on one end side of the second varistor element Z 2 and is connected to the second line 122 .
  • the second sub-terminal 52b is provided in a region different from the region of the second main terminal 52a on the second side surface 12.
  • the second sub-terminal 52b is a terminal on one end side of the second varistor element Z2.
  • the second sub-terminal 52b may or may not be connected to the second line 122 depending on the application. In this modified example, an example in which the second sub-terminal 52b is connected to the second line 122 will be described.
  • FIG. 17 is a perspective view of the internal electrodes and the like of the varistor component 1B as seen from the top surface 17 side.
  • FIG. 18 is a cross-sectional view of the varistor component 1B.
  • FIG. 18(a) is a view of the varistor component 1B viewed from line XVIIIa-XVIIIa shown in FIG. 16, and
  • FIG. 18(b) is a view of the varistor component 1B viewed from line XVIIIb-XVIIIb shown in FIG. It is a diagram.
  • a plurality of internal electrodes of the varistor component 1B shown in FIGS. 17 and 18 are composed of a first internal electrode 31, a second internal electrode 32 and a third internal electrode 33.
  • the first internal electrode 31 and the third internal electrode 33 are the same as in the embodiment.
  • the second internal electrode 32 of Modification 2 has a second main electrode 32a and a second sub-electrode 32b.
  • the second main electrode 32a and the second sub-electrode 32b are not electrically connected to each other inside the varistor component 1B.
  • the second main electrode 32a is connected to the second main terminal 52a on the second side surface 12, and the second sub-electrode 32b is connected to the second sub-terminal 52b on the second side surface 12.
  • the second main electrode 32a and the second sub-electrode 32b are formed on the same ceramic layer.
  • the second main electrode 32a and the second sub-electrode 32b are provided parallel to the bottom surface 16 or the top surface 17, respectively.
  • the second main electrode 32a and the second sub-electrode 32b are arranged closer to the bottom surface 16 than the third internal electrode 33 is. That is, the second main electrode 32a and the second sub-electrode 32b are provided on the side opposite to the first internal electrode 31 when viewed from the third internal electrode 33, and at least partially face the third internal electrode 33. ing.
  • each of the second main electrode 32a and the second sub-electrode 32b has a rectangular shape when viewed from the third direction d3, and extends from the second side surface 12 toward the first side surface 11 with the third internal electrode 33 and It extends beyond the opposing opposing regions f2a and f2b.
  • the value of the capacitance C2 of the second varistor element Z2 of Modification 2 is determined by the facing area of the facing region f2a where the second main electrode 32a and the third internal electrode 33 face each other, It is a value that varies depending on the facing area of the facing region f2b to which the internal electrode 33 faces.
  • the facing area of the second internal electrode 32 and the third internal electrode 33 is larger than the facing area of the first internal electrode 31 and the third internal electrode 33, and the capacitance C2 of the second varistor element Z2 is larger than the capacitance C1 of the first varistor element Z1 (C1 ⁇ C2).
  • the total capacitance of the capacitance C2a and the capacitance C2b is larger than the capacitance C1. (C1 ⁇ (C2a+C2b)).
  • the facing area of the second main electrode 32 a and the third internal electrode 33 is the same as the facing area of the first internal electrode 31 and the third internal electrode 33 .
  • the opposing area of the second sub-electrode 32b and the third internal electrode 33 is smaller than the opposing area of the second main electrode 32a and the third internal electrode 33.
  • FIG. 19 is a diagram showing a varistor component 1B and a board 105B on which the varistor component 1B is mounted.
  • a first line 121, a second line 122, and a ground line 131 are formed on the substrate 105B.
  • the substrate 105B is provided with a first land electrode 141 for connecting the first line 121 and the first external terminal 51, and a second land electrode 141 for connecting the ground line 131 and the third external terminals 53a and 53b.
  • Three land electrodes 143a and 143b are provided.
  • the substrate 105B of Modification 2 is provided with a second main land electrode 142a for connecting the second line 122 and the second main terminal 52a. is provided with the second sub land electrode 142b.
  • the first external terminals 51, the second main terminals 52a, the second sub-terminals 52b and the third external terminals 53a and 53b are connected to the first land electrodes 141 via solder.
  • the second main land electrode 142a, the second sub land electrode 142b and the third land electrodes 143a, 143b are connected to the first land electrodes 141 via solder.
  • the first external terminal 51 is connected to the first line 121 via the first land electrode 141 .
  • the second main terminal 52a is connected to the second line 122 via the second main land electrode 142a
  • the second sub-terminal 52b is connected to the second line 122 via the second sub-land electrode 142b.
  • the second secondary land electrode 142b is formed. Therefore, the second sub-terminal 52b should not be connected to the second line 122.
  • Modification 2 it is possible to provide a varistor component 1B that can be applied both when the differential line 120 is unbalanced and when it is not. Moreover, it is not necessary to add capacitive elements other than varistor parts to the differential communication device 100, and the number of parts of the differential communication device 100 can be reduced. Further, it is not necessary to increase the width and length of the wiring pattern of the differential line 120 of the differential communication device 100 to add capacitance, and the differential communication device 100 can be miniaturized.
  • FIG. 3 A configuration of a varistor component 1C according to Modification 3 of the embodiment will be described with reference to FIGS. 20 to 23.
  • the first internal electrode 31 is further composed of the first main electrode 31a and the first sub-electrode 31b, and the first external terminal 51 is the first main terminal 51a and the first An example configured by the sub-terminal 51b will be described.
  • FIG. 20 is a perspective view showing a varistor component 1C according to Modification 3 of the embodiment. 20, illustration of the thickness of the external terminal is omitted.
  • the plurality of external terminals are composed of a first external terminal 51, a second external terminal 52, and third external terminals 53a and 53b.
  • the first external terminal 51, the second external terminal, and the third external terminals 53a and 53b are not electrically connected to each other.
  • the third external terminals 53a and 53b are the same as in the embodiment, and the second external terminal 52 is the same as in the second modification.
  • the first external terminal 51 of Modification 3 has a first main terminal 51a and a first sub-terminal 51b.
  • the first main terminal 51a and the first sub-terminal 51b are not electrically connected to each other inside the varistor component 1C.
  • the first main terminal 51 a is provided on the first side surface 11 .
  • the first main terminal 51 a is a terminal on one end side of the first varistor element Z 1 and is connected to the first line 121 .
  • the first sub-terminal 51b is provided in a region different from the region of the first main terminal 51a on the first side surface 11.
  • the first sub-terminal 51b is a terminal on one end side of the first varistor element Z1.
  • the first sub-terminal 51b may or may not be connected to the first line 121 depending on the application.
  • the first main terminal 51a and the first sub-terminal 51b are connected to the first line 121
  • the second main terminal 52a is connected to the second line 122
  • the second sub-terminal 52b is connected to the second line 122. An example of no connection will be described.
  • FIG. 21 is a perspective view of the internal electrodes and the like of the varistor component 1C viewed from the top surface 17 side.
  • FIG. 22 is a cross-sectional view of the varistor component 1C.
  • FIG. 22(a) is a view of the varistor component 1C viewed from the line XXIIa-XXIIa shown in FIG. 20, and
  • FIG. 22(b) is a view of the varistor component 1C viewed from the line XXIIb-XXIIb shown in FIG. It is a diagram.
  • a plurality of internal electrodes of the varistor component 1C shown in FIGS. 21 and 22 are composed of a first internal electrode 31, a second internal electrode 32 and a third internal electrode 33.
  • the third internal electrode 33 is the same as in the embodiment, and the second internal electrode 32 is the same as in the second modification.
  • the first internal electrode 31 of Modification 3 has a first main electrode 31a and a first sub-electrode 31b.
  • the first main electrode 31a and the first sub-electrode 31b are not electrically connected to each other inside the varistor component 1C.
  • the first main electrode 31a is connected to the first main terminal 51a on the first side surface 11, and the first sub-electrode 31b is connected to the first sub-terminal 51b on the first side surface 11.
  • the first main electrode 31a and the first sub-electrode 31b are formed on the same ceramic layer.
  • the first main electrode 31a and the first sub-electrode 31b are provided parallel to the bottom surface 16 or the top surface 17, respectively.
  • the first main electrode 31a and the first sub-electrode 31b are arranged closer to the top surface 17 than the third internal electrode 33 is. That is, the first main electrode 31a and the first sub-electrode 31b are provided on the opposite side of the second internal electrode 32 when viewed from the third internal electrode 33, and at least partially face the third internal electrode 33. ing.
  • each of the first main electrode 31a and the first sub-electrode 31b has a rectangular shape when viewed from the third direction d3, and extends from the first side surface 11 toward the second side surface 12 with the third internal electrode 33. It extends beyond the facing regions f1a and f1b.
  • the value of the capacitance C1X of the first varistor element Z1 of Modification 3 is determined by the facing area of the facing region f1a where the first main electrode 31a and the third internal electrode 33 face each other, It is a value that varies depending on the facing area of the facing region f1b to which the internal electrode 33 faces.
  • the facing area of the second internal electrode 32 and the third internal electrode 33 is the same as the facing area of the first internal electrode 31 and the third internal electrode 33, but the varistor component 1C has the substrate 105C ( 23), the capacitance C1X on the side of the first varistor element Z1 is larger than the capacitance C2a on the side of the second varistor element Z2 (C1X ⁇ C2a).
  • the total capacitance of the capacitance C1a and the capacitance C1b is larger than the capacitance C2a. ((C1a+C1b)>C2a).
  • the facing area of the first main electrode 31 a and the third internal electrode 33 is the same as the facing area of the second main electrode 32 a and the third internal electrode 33 .
  • the facing area of the first sub-electrode 31b and the third internal electrode 33 is smaller than the facing area of the first main electrode 31a and the third internal electrode 33 .
  • the varistor component 1C of Modified Example 3 is viewed from the axial direction of the central axis a1 passing through the center of the bottom surface 16 and the center of the top surface 17, the first main electrode 31a and the second main electrode 32a are point-symmetrical about the central axis a1, and the first sub-electrode 31b and the second sub-electrode 32b are point-symmetrical about the central axis a1.
  • the varistor component 1C when the varistor component 1C is viewed from the axial direction of the central axis a1, the first main terminal 51a and the second main terminal 52a are point-symmetrical about the central axis a1, and the first sub-terminal 51b and the second main terminal 52a are symmetrical about the central axis a1.
  • the two sub-terminals 52b are symmetrical about the central axis a1. According to this configuration, even if the directions of the first external terminals 51 and the second external terminals 52 are reversed, the varistor component 1C can be mounted on the substrate 105C without any problem. This can simplify the mounting process for mounting the varistor component 1C on the substrate 105C.
  • the difference between the first external terminal 51 and the second external terminal 52 cannot be distinguished from each other by their shapes.
  • the length of the second external terminal 52 in the first direction d1 is the same as the length of the first external terminal 51 in the first direction d1.
  • FIG. 23 is a diagram showing a varistor component 1C and a substrate 105C on which the varistor component 1C is mounted.
  • a first line 121, a second line 122, and a ground line 131 are formed on the substrate 105C.
  • the substrate 105C is provided with third land electrodes 143a and 143b for connecting the ground line 131 and the third external terminals 53a and 53b.
  • the substrate 105C of Modification 3 is provided with a first main land electrode 141a for connecting the first line 121 and the first main terminal 51a, and for connecting the first line 121 and the first sub-terminal 51b. is provided with the first sub land electrode 141b.
  • the substrate 105C is provided with a second main land electrode 142a for connecting the second line 122 and the second main terminal 52a.
  • the second sub-land electrode 142b for connecting the second line 122 and the second sub-terminal 52b is not provided.
  • the first main terminal 51a, the first sub-terminal 51b, the second main terminal 52a and the third external terminals 53a and 53b are connected to the first main land electrode via solder.
  • the first main terminal 51a is connected to the first line through the first main land electrode 141a.
  • the first sub-terminal 51b is connected to the first line 121 via the first sub-land electrode 141b
  • the second main terminal 52a is connected to the second line 122 via the second main land electrode 142a.
  • the first secondary land electrode 141b is formed. Therefore, the first sub-terminal 51b should not be connected to the first line 121.
  • both the first sub-land electrode 141b and the second sub-land electrode 142b are formed, the first sub-terminal 51b is connected to the first line 121, and the second sub-terminal 52b is connected to the second line 122. good.
  • Modification 3 it is possible to provide a varistor component 1C that is applicable both when the differential line 120 is unbalanced and when it is not. Moreover, it is not necessary to add capacitive elements other than varistor parts to the differential communication device 100, and the number of parts of the differential communication device 100 can be reduced. Further, it is not necessary to increase the width and length of the wiring pattern of the differential line 120 of the differential communication device 100 to add capacitance, and the differential communication device 100 can be miniaturized.
  • the first main terminal 51a is connected to the first line 121
  • the first sub-terminal 51b is connected to the first line 121.
  • the second main terminal 52 a and the second sub-terminal 52 b may be connected to the second line 122 instead of being connected. According to Modified Example 3, it is possible to provide a varistor component 1C applicable to whichever of the first line 121 side and the second line 122 side has higher impedance.
  • a varistor component 1 includes a first varistor element Z1 and a second varistor element Z2. Differs from C2.
  • the varistor component 1 can be used as a differential line of the differential communication device 100.
  • the imbalance of the differential lines can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • the varistor component 1 also has a varistor material sintered body 10 and first internal electrodes 31 , second internal electrodes 32 and third internal electrodes 33 provided inside the varistor material sintered body 10 . At least a portion of the first internal electrode 31 faces the third internal electrode 33 . At least a part of the second internal electrode 32 faces the third internal electrode 33 .
  • the value of the electrostatic capacitance C1 of the first varistor element Z1 is a value that varies depending on the facing areas of the first internal electrode 31 and the third internal electrode 33 .
  • the value of the capacitance C2 of the second varistor element Z2 is a value that varies depending on the opposing areas of the second internal electrode 32 and the third internal electrode 33. As shown in FIG.
  • the facing area of the first internal electrode 31 and the third internal electrode 33 may be different from the facing area of the second internal electrode 32 and the third internal electrode 33 .
  • the capacitance C1 of the first varistor element Z1 and the capacitance C2 of the second varistor element Z2 can be easily made different. Therefore, for example, when the varistor component 1 is arranged in the differential line of the differential communication device 100, the imbalance of the differential line can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • the capacitance C2 of the second varistor element Z2 is larger than the capacitance C1 of the first varistor element Z1, and the facing area of the second internal electrode 32 and the third internal electrode 33 is equal to that of the first internal electrode. It may be larger than the facing area of 31 and the third internal electrode 33 .
  • the varistor component 1 can be used as a differential line of the differential communication device 100. , the imbalance of the differential lines can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • the varistor material sintered body 10 has a bottom surface 16 , a top surface 17 facing back to the bottom surface 16 , and a plurality of side surfaces perpendicular to each of the bottom surface 16 and the top surface 17 .
  • the plurality of side surfaces have a first side surface 11 and a second side surface 12 facing each other, and a third side surface 13 and a fourth side surface 14 perpendicular to the first side surface 11 and the bottom surface 16 and facing each other.
  • Each of the first internal electrode 31 , the second internal electrode 32 and the third internal electrode 33 is provided parallel to the bottom surface 16 or the top surface 17 .
  • the second The width dimension of the internal electrode 32 along the second direction d2 may be larger than the width dimension of the first internal electrode 31 along the second direction d2.
  • the facing area of the second internal electrode 32 and the third internal electrode 33 can be easily made larger than the facing area of the first internal electrode 31 and the third internal electrode 33 . Therefore, the capacitance C2 of the second varistor element Z2 can be made larger than the capacitance C1 of the first varistor element Z1.
  • the imbalance of the differential lines can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • the varistor component 1 further includes a first external terminal 51 provided on the first side surface 11 , a second external terminal 52 provided on the second side surface 12 , and at least one of the third side surface 13 and the fourth side surface 14 . and third external terminals 53a and 53b provided on one side.
  • the first internal electrode 31 is connected to the first external terminal 51 on the first side surface 11
  • the second internal electrode 32 is connected to the second external terminal 52 on the second side surface 12
  • the third internal electrode 33 is , at least one of the third side surface 13 and the fourth side surface 14 may be connected to the third external terminals 53a and 53b.
  • the varistor component 1 is provided with the first external terminal 51, the second external terminal 52, and the third external terminals 53a and 53b, so that the varistor component 1 is appropriately arranged on the differential lines of the differential communication device 100. Therefore, the imbalance of the differential lines can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • the first external terminals 51 are provided on partial regions of the bottom surface 16 , the top surface 17 , the third side surface 13 and the fourth side surface 14 so as to be connected to the first external terminals 51 on the first side surface 11 . is also provided.
  • the first external terminals 51 on each of the bottom surface 16 , the top surface 17 , the third side surface 13 and the fourth side surface 14 are connected to the second external terminals 52 on the second side surface 12 . It is also provided in some other area different from the provided area.
  • the length of the second external terminal 52 in the first direction d1 is longer than the length of the first external terminal 51 in the first direction d1 on each of the bottom surface 16, the top surface 17, the third side surface 13, and the fourth side surface 14.
  • the varistor component 1 can be arranged in an appropriate orientation on the differential lines of the differential communication device 100, and the imbalance of the differential lines can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • the varistor component 1A further has identification marks mi for distinguishing between the first external terminals 51 and the second external terminals 52 .
  • the identification mark mi may be provided on at least one of the bottom surface 16 and the top surface 17 .
  • the varistor component 1 can be arranged in an appropriate orientation on the differential lines of the differential communication device 100, and the imbalance of the differential lines can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • the second internal electrode 32 has a second main electrode 32a and a second sub-electrode 32b that are not connected to each other.
  • the second external terminal 52 has a second main terminal 52a and a second sub-terminal 52b that are not connected to each other.
  • the second main electrode 32a is connected to the second main terminal 52a.
  • the second sub-electrode 32b is connected to the second sub-terminal 52b.
  • the capacitance C2a formed by the second main electrode 32a and the third internal electrode 33 may be the same as the capacitance C1 formed by the first internal electrode 31 and the third internal electrode 33.
  • the opposing area of the second main electrode 32a and the third internal electrode 33 is the same as the opposing area of the first internal electrode 31 and the third internal electrode 33, and the opposing area of the second secondary electrode 32b and the third internal electrode 33 is the same.
  • the area may be smaller than the facing area of the second main electrode 32 a and the third internal electrode 33 .
  • the capacitance C2 of the second varistor element Z2 may be 1.12 times or less the capacitance C1 of the first varistor element Z1.
  • the varistor component 1 By setting the capacitance C2 of the second varistor element Z2 to 1.12 times or less as large as the capacitance C1 of the first varistor element Z1, for example, the varistor component 1 can , the imbalance of the differential lines can be suppressed. Thereby, it is possible to prevent the communication quality of the differential communication device 100 from deteriorating.
  • a varistor component 1C is a varistor component including a first varistor element Z1 and a second varistor element Z2.
  • the varistor component 1C includes a varistor material sintered body 10, a first internal electrode 31, a second internal electrode 32 and a third internal electrode 33 provided inside the varistor material sintered body 10, and the first internal electrode 31 It has a connected first external terminal 51 , a second external terminal 52 connected to the second internal electrode 32 , and third external terminals 53 a and 53 b connected to the third internal electrode 33 .
  • the first internal electrode 31 has a first main electrode 31a and a first sub-electrode 31b that are not connected to each other.
  • the second internal electrode 32 has a second main electrode 32a and a second sub-electrode 32b that are not connected to each other.
  • the first external terminal 51 has a first main terminal 51a and a first sub-terminal 51b that are not connected to each other.
  • the second external terminal 52 has a second main terminal 52a and a second sub-terminal 52b that are not connected to each other.
  • the first main electrode 31a is connected to the first main terminal 51a
  • the first sub-electrode 31b is connected to the first sub-terminal 51b
  • the second main electrode 32a is connected to the second main terminal 52a.
  • the sub-electrode 32b is connected to the second sub-terminal 52b.
  • each of the first main electrode 31 a and the first sub electrode 31 b faces the third internal electrode 33 .
  • At least a portion of each of the second main electrode 32 a and the second sub electrode 32 b faces the third internal electrode 33 .
  • the electrostatic capacitance C1a formed by the first main electrode 31a and the third internal electrode 33 is the same as the electrostatic capacitance C2a formed by the second main electrode 32a and the third internal electrode 33.
  • the capacitance C1b formed by the first sub-electrode 31b and the third internal electrode 33 is the same as the capacitance C2b formed by the second sub-electrode 32b and the third internal electrode 33.
  • the varistor material sintered body 10 has a bottom surface 16 , a top surface 17 facing back to the bottom surface 16 , and a plurality of side surfaces perpendicular to each of the bottom surface 16 and the top surface 17 .
  • the first main electrode 31a and the second main electrode 32a are point symmetrical about the central axis a1.
  • the first sub-electrode 31b and the second sub-electrode 32b may be point-symmetrical about the central axis a1.
  • the varistor component 1C can be mounted on the substrate 105C without any problem. This can simplify the mounting process for mounting the varistor component 1C on the substrate 105C.
  • a differential communication device 100 includes a transceiver IC 160 , a common mode filter 150 connected to the transceiver IC 160 , and a varistor component 1 connected to the common mode filter 150 .
  • the imbalance of the differential line 120 of the differential communication device 100 can be suppressed. Accordingly, it is possible to provide the differential communication device 100 that can suppress deterioration in communication quality.
  • Differential communication device 100 includes substrate 105 provided with differential line 120 having first line 121 and second line 122, transceiver IC 160 mounted on board 105, and and a common mode filter 150 connected to the transceiver IC 160 , and a varistor component 1 mounted on the substrate 105 and connected to the common mode filter 150 .
  • the imbalance of the differential line 120 of the differential communication device 100 can be suppressed. Accordingly, it is possible to provide the differential communication device 100 that can suppress deterioration in communication quality.
  • Differential communication device 100 includes substrate 105B provided with differential line 120 having first line 121 and second line 122, transceiver IC 160 mounted on board 105B, and and a common mode filter 150 connected to the transceiver IC 160, and a varistor component 1B mounted on the substrate 105B and connected to the common mode filter 150.
  • the first external terminal 51 is connected to the first line 121
  • the second main terminal 52a and the second sub-terminal 52b of the second external terminal 52 are connected to the second line 122, respectively.
  • the imbalance of the differential line 120 of the differential communication device 100 can be suppressed. Accordingly, it is possible to provide the differential communication device 100 that can suppress deterioration in communication quality.
  • Differential communication device 100 includes substrate 105C provided with differential line 120 having first line 121 and second line 122, transceiver IC 160 mounted on board 105C, and and a common mode filter 150 connected to the transceiver IC 160, and a varistor component 1C mounted on the substrate 105C and connected to the common mode filter 150.
  • the first main terminal 51a of the first external terminal 51 is connected to the first line 121
  • the first sub-terminal 51b of the first external terminal 51 is not connected to the first line 121
  • the second terminal 51b of the second external terminal 52 is connected to the first line 121.
  • Each of the two main terminals 52 a and the second sub-terminals 52 b is connected to the second line 122 .
  • the imbalance of the differential line 120 of the differential communication device 100 can be suppressed. Accordingly, it is possible to provide the differential communication device 100 that can suppress deterioration in communication quality.
  • Differential communication device 100 includes substrate 105C provided with differential line 120 having first line 121 and second line 122, transceiver IC 160 mounted on board 105C, and and a common mode filter 150 connected to the transceiver IC 160, and a varistor component 1C mounted on the substrate 105C and connected to the common mode filter 150.
  • the second main terminal 52a of the second external terminal 52 is connected to the second line 122
  • the second sub-terminal 52b of the second external terminal 52 is not connected to the second line 122
  • the first terminal 52b of the first external terminal 51 is connected to the second line 122.
  • Each of the first main terminal 51 a and the first sub-terminal 51 b is connected to the first line 121 .
  • the imbalance of the differential line 120 of the differential communication device 100 can be suppressed. Accordingly, it is possible to provide the differential communication device 100 that can suppress deterioration in communication quality.
  • a differential communication device is useful as a communication device used in various electronic devices and communication systems.
  • a varistor component according to the present disclosure is useful as an electronic component used in a differential communication device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

バリスタ部品（１）は、第１のバリスタ素子（Ｚ１）および第２のバリスタ素子（Ｚ２）を備え、第１のバリスタ素子（Ｚ１）の静電容量（Ｃ１）と、第２のバリスタ素子（Ｚ２）の静電容量（Ｃ２）とが異なる。

Description

バリスタ部品および差動通信装置
　本開示は、バリスタ部品、および、バリスタ部品を備える差動通信装置に関する。
　車載通信規格であるＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）を利用した通信装置が知られている。ＣＡＮでは、２本の通信線間の電圧差によりデータを伝送する差動伝送方式が採用されている。データの伝送を安全に行うためには、ノイズ対策および過電圧保護対策が必要となる。
　特許文献１には、ノイズ対策および過電圧保護対策を行うために、コモンモードフィルタおよびＥＳＤ（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ　Ｄｉｓｃｈａｒｇｅ）保護素子を備えた通信装置が開示されている。また、特許文献１には、ＥＳＤ保護素子として、バリスタ素子を用いることが開示されている。
　特許文献２には、２つのバリスタ素子を有する積層型のバリスタ部品が開示されている。このバリスタ部品は、バリスタ材料焼結体、複数の外部端子および複数の内部電極によって構成されている。
特開２０１９－２０５１１９号公報 特開２０２０－９６０７５号公報
　例えば、特許文献１に記載された差動通信装置のＥＳＤ保護素子として、特許文献２に記載されたバリスタ部品を用いた場合、差動通信装置のイミュニティ耐性などの通信品質が低下することがある。
　本開示は、差動通信装置の通信品質が低下することを抑制できるバリスタ部品を提供する。また、本開示は、通信品質が低下することを抑制できる差動通信装置を提供する。
　本開示の一態様に係るバリスタ部品は、第１のバリスタ素子および第２のバリスタ素子を備え、前記第１のバリスタ素子の静電容量と、前記第２のバリスタ素子の静電容量とが異なる。
　本開示の一態様に係るバリスタ部品は、第１のバリスタ素子および第２のバリスタ素子を備えるバリスタ部品であって、前記バリスタ部品は、バリスタ材料焼結体と、前記バリスタ材料焼結体の内部に設けられた第１内部電極、第２内部電極および第３内部電極と、前記第１内部電極に接続された第１外部端子、前記第２内部電極に接続された第２外部端子、および、前記第３内部電極に接続された第３外部端子と、を有し、前記第１内部電極は、互いに接続されていない第１主電極および第１副電極を有し、前記第２内部電極は、互いに接続されていない第２主電極および第２副電極を有し、前記第１外部端子は、互いに接続されていない第１主端子および第１副端子を有し、前記第２外部端子は、互いに接続されていない第２主端子および第２副端子を有し、前記第１主電極は、前記第１主端子に接続され、前記第１副電極は、前記第１副端子に接続され、前記第２主電極は、前記第２主端子に接続され、前記第２副電極は、前記第２副端子に接続され、前記第１主電極および第１副電極のそれぞれは、前記第３内部電極に対して少なくとも一部が対向し、前記第２主電極および第２副電極のそれぞれは、前記第３内部電極に対して少なくとも一部が対向し、前記第１主電極および前記第３内部電極によって形成される静電容量は、前記第２主電極および前記第３内部電極によって形成される静電容量と同じであり、前記第１副電極および前記第３内部電極によって形成される静電容量は、前記第２副電極および前記第３内部電極によって形成される静電容量と同じである。
　本開示の一態様に係る差動通信装置は、トランシーバＩＣと、前記トランシーバＩＣに接続されたコモンモードフィルタと、前記コモンモードフィルタに接続された上記のバリスタ部品と、を備える。
　本開示の一態様に係る差動通信装置は、第１線路および第２線路を有する差動線路が設けられた基板と、前記基板に実装されたトランシーバＩＣと、前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、前記基板に実装され、前記コモンモードフィルタに接続された上記のバリスタ部品と、を備える。
　本開示の一態様に係る差動通信装置は、第１線路および第２線路を有する差動線路が設けられた基板と、前記基板に実装されたトランシーバＩＣと、前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、前記基板に実装され、前記コモンモードフィルタに接続されたバリスタ部品と、を備え、当該バリスタ部品の第１外部端子は前記第１線路に接続され、当該バリスタ部品の第２外部端子の第２主端子および第２副端子のそれぞれは、前記第２線路に接続されている。
　本開示の一態様に係る差動通信装置は、第１線路および第２線路を有する差動線路が設けられた基板と、前記基板に実装されたトランシーバＩＣと、前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、前記基板に実装され、前記コモンモードフィルタに接続されたバリスタ部品と、を備え、当該バリスタ部品の第１外部端子の第１主端子は、前記第１線路に接続され、当該バリスタ部品の第１外部端子の第１副端子は、前記第１線路に接続されず、当該バリスタ部品の第２外部端子の第２主端子および第２副端子のそれぞれは、前記第２線路に接続されている。
　本開示の一態様に係る差動通信装置は、第１線路および第２線路を有する差動線路が設けられた基板と、前記基板に実装されたトランシーバＩＣと、前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、前記基板に実装され、前記コモンモードフィルタに接続されたバリスタ部品と、を備え、当該バリスタ部品の第２外部端子の第２主端子は、前記第２線路に接続され、当該バリスタ部品の第２外部端子の第２副端子は、前記第２線路に接続されず、当該バリスタ部品の第１外部端子の第１主端子および第１副端子のそれぞれは、前記第１線路に接続されている。
　本開示のバリスタ部品によれば、差動通信装置の通信品質が低下することを抑制できる。また、本開示の差動通信装置によれば、通信品質が低下することを抑制できる。
図１は、実施の形態に係る差動通信装置を示す回路図である。 図２は、実施の形態に係るバリスタ部品を示す斜視図である。 図３は、実施の形態に係るバリスタ部品の内部電極等を天面側から見た透視図である。 図４は、実施の形態に係るバリスタ部品の断面図である。 図５は、実施の形態に係るバリスタ部品、および、バリスタ部品が実装される基板を示す図である。 図６は、測定評価用の差動通信装置を示す図である。 図７は、比較例のバリスタ部品を示す斜視図である。 図８は、比較例のバリスタ部品の内部電極等を天面側から見た透視図である。 図９は、比較例のバリスタ部品の断面図である。 図１０は、比較例のバリスタ部品の静電容量と差動通信装置のＳｄｃ１１との関係を示す図である。 図１１は、所定の周波数における、比較例のバリスタ部品の静電容量と差動通信装置のＳｄｃ１１との関係を示す図である。 図１２は、実施の形態の一例である実施例のバリスタ部品の静電容量と差動通信装置のＳｄｃ１１との関係を示す図である。 図１３は、所定の周波数における、実施例のバリスタ部品の静電容量と差動通信装置のＳｄｃ１１との関係を示す図である。 図１４は、比較例および実施例における差動通信装置のＳｄｃ１１を比べた図である。 図１５は、実施の形態の変形例１に係るバリスタ部品を示す図である。 図１６は、実施の形態の変形例２に係るバリスタ部品の斜視図である。 図１７は、実施の形態の変形例２に係るバリスタ部品の内部電極等を天面側から見た透視図である。 図１８は、実施の形態の変形例２に係るバリスタ部品の断面図である。 図１９は、実施の形態の変形例２に係るバリスタ部品、および、バリスタ部品が実装される基板を示す図である。 図２０は、実施の形態の変形例３に係るバリスタ部品の斜視図である。 図２１は、実施の形態の変形例３に係るバリスタ部品の内部電極等を天面側から見た透視図である。 図２２は、実施の形態の変形例３に係るバリスタ部品の断面図である。 図２３は、実施の形態の変形例３に係るバリスタ部品、および、バリスタ部品が実装される基板を示す図である。
　（実施の形態）
　［差動通信装置の構成］
　実施の形態に係る差動通信装置について、図１を参照しながら説明する。
　図１は、実施の形態に係る差動通信装置１００を示す回路図である。
　差動通信装置１００は、差動伝送方式による通信を利用した装置である。図１に示すように、差動通信装置１００は、コネクタ１１０と、バリスタ部品１と、コモンモードフィルタ１５０と、トランシーバＩＣ１６０と、マイクロプロセッサ１７０と、を備えている。
　また、差動通信装置１００は、差動線路１２０である第１線路１２１および第２線路１２２と、制御信号線１２５と、を備えている。第１線路１２１は、コネクタ１１０の第１入出力端子１１１およびトランシーバＩＣ１６０を結ぶ線路である。第２線路１２２は、コネクタ１１０の第２入出力端子１１２およびトランシーバＩＣ１６０を結ぶ線路である。制御信号線１２５は、トランシーバＩＣ１６０およびマイクロプロセッサ１７０を結ぶ線路である。例えば、バリスタ部品１、コモンモードフィルタ１５０、トランシーバＩＣ１６０、第１線路１２１および第２線路１２２は、同じ１つの基板（図示省略）に設けられる。
　差動通信装置１００は、車両内に設置され、車両内の他の差動通信装置と車載ネットワークを介して通信する。差動通信装置１００には、他の差動通信装置との通信を行うためのバスラインであるハーネスが接続される。車載ネットワークとしては、例えば、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）が採用される。
　トランシーバＩＣ１６０は、車載機器に応じた各種のアプリケーション処理を実行する。例えば、車載機器がインフォテイメント機器（例えば、カーナビゲーション装置、ディスプレイオーディオ）の場合、マイクロプロセッサ１７０は、画像信号処理または音声信号処理を実行する。トランシーバＩＣ１６０は、ハーネスを介して受信した差動伝送信号を、マイクロプロセッサ１７０で処理されるデジタル信号に変換する。また、トランシーバＩＣ１６０は、マイクロプロセッサ１７０で処理したデジタル信号を差動伝送信号に変換して、変換した差動伝送信号を、ハーネスを介して他の差動通信装置へ送信する。
　コネクタ１１０は、第１入出力端子１１１および第２入出力端子１１２を有している。第１入出力端子１１１および第２入出力端子１１２には、ハーネスが接続され、差動伝送信号が入出力される。
　バリスタ部品１は、第１のバリスタ素子Ｚ１、および、第２のバリスタ素子Ｚ２によって構成されている。
　第１のバリスタ素子Ｚ１は、第１線路１２１およびグランドＧを結ぶ経路上に設けられている。具体的には、第１のバリスタ素子Ｚ１の一方の端子は、第１入出力端子１１１とコモンモードフィルタ１５０との間の第１線路１２１上のノードに接続され、第１のバリスタ素子Ｚ１の他方の端子は、グランドＧに繋がるグランド線１３１に接続されている。
　第２のバリスタ素子Ｚ２は、第２線路１２２およびグランドＧを結ぶ経路上に設けられている。具体的には、第２のバリスタ素子Ｚ２の一方の端子は、第２入出力端子１１２とコモンモードフィルタ１５０との間の第２線路１２２上のノードに接続され、第２のバリスタ素子Ｚ２の他方の端子は、グランドＧに繋がるグランド線１３１に接続されている。なお、グランドＧは、差動通信装置１００の基準電位であって、例えば車両のボディアースに電気的に接続されることで実現される。
　第１のバリスタ素子Ｚ１および第２のバリスタ素子Ｚ２は、所定の電圧条件下で導通することにより、各ノードから電流をグランドＧに引き抜くことができる。そのため、第１線路１２１および第２線路１２２に大きな電流が流れた場合であっても、その電流がトランシーバＩＣ１６０に流入することを抑制し、トランシーバＩＣ１６０を保護することができる。
　コモンモードフィルタ１５０は、コネクタ１１０とトランシーバＩＣ１６０とを結ぶ差動線路１２０である第１線路１２１および第２線路１２２に挿入される。コモンモードフィルタ１５０は、信号電流を通過させ、コモンモードノイズ電流を減衰する。差動線路１２０に重畳されるノイズの多くはコモンモードノイズであり、コモンモードフィルタ１５０は、コモンモードノイズを減衰する。
　例えば、コモンモードフィルタ１５０が、コモンモードインダクタンスの大きい巻き線コイルで形成されている場合、差動信号対となる２つの巻き線の寄生容量や長さが異なり、差動信号対となる２つの巻き線コイルのインピーダンスが異なることがある。２つの巻き線コイルのインピーダンスが異なると、差動線路１２０にアンバランスが発生し、差動伝送信号のコモンモード成分がディファレンシャルモード成分に変換されることがある。そのため従来では、差動通信装置のイミュニティ耐性などの通信品質が低下することがある。
　本開示の差動通信装置１００では、第１のバリスタ素子Ｚ１の静電容量と、第２のバリスタ素子Ｚ２の静電容量とが異なるバリスタ部品１を用いることで、差動線路１２０のアンバランスを是正する。これにより、差動通信装置１００のイミュニティ耐性などの通信品質が低下することを抑制できる。
　以下、実施の形態について、図面を参照しながら具体的に説明する。
　なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置、接続形態、ステップ及びステップの順序等は一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、本明細書において、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
　また、各図は、本開示を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。
　［バリスタ部品の構成］
　実施の形態に係るバリスタ部品の構成について図２～図５を参照しながら説明する。バリスタ部品は、複数のセラミック層および複数の内部電極層を備えるバリスタ材料焼結体に複数の外部端子が形成された積層型の部品である。
　図２は、実施の形態に係るバリスタ部品１を示す斜視図である。なお、図２では、外部端子の厚みの図示を省略している。
　図２に示すバリスタ部品１は、バリスタ材料焼結体１０と、バリスタ材料焼結体１０の外部に設けられた複数の外部端子と、バリスタ材料焼結体１０の内部に設けられた複数の内部電極と、を備えている。
　バリスタ材料焼結体１０は、ＺｎＯを主成分とし、副成分としてＢｉ２Ｏ３、Ｃｏ２Ｏ３、ＭｎＯ２、Ｓｂ２Ｏ３等、または、Ｐｒ６Ｏ１１、Ｃｏ２Ｏ３、ＣａＣＯ３、Ｃｒ２Ｏ３等を含んでいる。バリスタ材料焼結体１０は、ＺｎＯが焼結され、その粒界にその他の副成分が析出することで形成されている。
　バリスタ材料焼結体１０は、直方体状であり、底面１６、底面１６に背向する天面１７、および、底面１６と天面１７とを繋ぐ複数の側面を有している。底面１６、天面１７および複数の側面のそれぞれは、平坦な平面である。複数の側面は、底面１６および天面１７に垂直な第１側面１１と、第１側面１１に背向する第２側面１２と、第１側面１１および底面１６の両方の面に垂直な第３側面１３および第４側面１４と、を含む。第３側面１３および第４側面１４は、互いに背向している。
　底面１６および天面１７は互いに平行であり、第１側面１１および第２側面１２は互いに平行であり、第３側面１３および第４側面１４は互いに平行である。バリスタ材料焼結体１０の各面が交わるコーナ部分（稜線部分）は、丸みを有していてもよい。
　ここで、第１側面１１と第２側面１２とが背向する方向を第１方向ｄ１と定義し、第３側面１３と第４側面１４とが背向する方向を第２方向ｄ２と定義し、底面１６と天面１７とが背向する方向を第３方向ｄ３と定義する。例えばバリスタ材料焼結体１０では、第１方向ｄ１に沿う長さ寸法が、第２方向ｄ２に沿う幅寸法よりも大きく、第３方向ｄ３に沿う高さ寸法が、第１方向ｄ１に沿う長さ寸法よりも小さくなっている。
　複数の外部端子は、第１外部端子５１、第２外部端子５２、ならびに、第３外部端子５３ａおよび５３ｂによって構成されている。第１外部端子５１と第２外部端子５２と第３外部端子５３ａ、５３ｂとは、互いに電気的に接続されていない。
　第１外部端子５１は、第１側面１１に設けられている。第１外部端子５１は、第１のバリスタ素子Ｚ１の一端側の端子であり、第１線路１２１に接続される。
　第２外部端子５２は、第２側面１２に設けられている。第２外部端子５２は、第２のバリスタ素子Ｚ２の一端側の端子であり、第２線路１２２に接続される。
　第３外部端子５３ａ、５３ｂは、第３側面１３の一部および第４側面１４の一部に設けられている。第３外部端子５３ａ、５３ｂは、第２方向ｄ２から見た場合に、第１外部端子５１および第２外部端子５２の間に位置するように、第３側面１３および第４側面１４に配置されている。第３外部端子５３ａ、５３ｂは、第１のバリスタ素子Ｚ１の他端側および第２のバリスタ素子Ｚ２の他端側の共通端子であり、グランド線１３１を介してグランドＧに接続される。
　なお、第３外部端子５３ａ、５３ｂは、底面１６の一部および天面１７の一部にも設けられている。また、第１外部端子５１は、第１側面１１上の第１外部端子５１に接続するように、底面１６、天面１７、第３側面１３および第４側面１４のそれぞれの一部の領域にも設けられている。第２外部端子５２は、第２側面１２上の第２外部端子５２に接続するように、底面１６、天面１７、第３側面１３および第４側面１４のそれぞれの、第１外部端子５１が設けられた領域と異なる他の一部の領域にも設けられている。第１外部端子５１および第２外部端子５２を見分けるため、底面１６、天面１７、第３側面１３および第４側面１４のそれぞれにおいて、第２外部端子５２の第１方向ｄ１の長さは、第１外部端子５１の第１方向ｄ１の長さよりも長くなっている。
　図３は、バリスタ部品１の内部電極等を天面１７側から見た透視図である。図４は、バリスタ部品１の断面図である。図４の（ａ）は、バリスタ部品１を図２に示すＩＶａ－ＩＶａ線から見た図であり、図４の（ｂ）は、バリスタ部品１を図２に示すＩＶｂ－ＩＶｂ線から見た図である。
　図３および図４に示すバリスタ部品１の複数の内部電極は、第１内部電極３１、第２内部電極３２および第３内部電極３３によって構成されている。
　第１内部電極３１は、第１側面１１にて第１外部端子５１に接続され、第２内部電極３２は、第２側面１２にて第２外部端子５２に接続され、第３内部電極３３は、第３側面１３および第４側面１４の少なくとも一方にて第３外部端子５３ａ、５３ｂに接続される。つまり、第１内部電極３１は、第１外部端子５１を介して第１線路１２１に接続され、第２内部電極３２は、第２外部端子５２を介して第２線路１２２に接続され、第３内部電極３３は、第３外部端子５３ａ、５３ｂを介してグランドＧに接続される。
　第１内部電極３１、第２内部電極３２および第３内部電極３３は、それぞれ、異なるセラミック層上に形成されている。第１内部電極３１、第２内部電極３２および第３内部電極３３のそれぞれは、底面１６または天面１７に平行に設けられている。
　第１内部電極３１は、第３内部電極３３よりも天面１７側に配置されている。つまり、第１内部電極３１は、第３内部電極３３から見て第２内部電極３２とは反対側に設けられ、第３内部電極３３に対して少なくとも一部が対向している。例えば、第１内部電極３１は、第３方向ｄ３から見た場合に長方形状であり、第１側面１１から第２側面１２に向かって、第３内部電極３３と対向する対向領域ｆ１を超えるまで延びている。対向領域ｆ１は、バリスタとしての機能を発現する領域であり、第１内部電極３１および第３内部電極３３がバリスタ焼結材料を挟んで対向する構造を有している。
　第２内部電極３２は、第３内部電極３３よりも底面１６側に配置されている。つまり、第２内部電極３２は、第３内部電極３３から見て第１内部電極３１とは反対側に設けられ、第３内部電極３３に対して少なくとも一部が対向している。例えば、第２内部電極３２は、第３方向ｄ３から見た場合に長方形状であり、第２側面１２から第１側面１１に向かって、第３内部電極３３と対向する対向領域ｆ２を超えるまで延びている。対向領域ｆ２は、バリスタとしての機能を発現する領域であり、第２内部電極３２および第３内部電極３３がバリスタ焼結材料を挟んで対向する構造を有している。
　第３内部電極３３は、第１内部電極３１と第２内部電極３２との間に設けられている。第３内部電極３３は、第３側面１３の一部と第４側面１４の一部とを接続するように、第２方向ｄ２に沿って設けられている。第３内部電極３３は、対向領域ｆ１、ｆ２付近において、第１方向ｄ１の長さが、第３側面１３の一部および第４側面１４の一部に露出する長さよりも長くなるように、プラス（＋）状の形状を有している。
　第１のバリスタ素子Ｚ１の静電容量Ｃ１の値は、第１内部電極３１および第３内部電極３３が対向する対向領域ｆ１の対向面積によって変わる値である。また、第２のバリスタ素子Ｚ２の静電容量Ｃ２の値は、第２内部電極３２および第３内部電極３３が対向する対向領域ｆ２の対向面積によって変わる値である。
　本実施の形態では、第１内部電極３１および第３内部電極３３の対向面積と、第２内部電極３２および第３内部電極３３の対向面積とが異なっており、第１のバリスタ素子Ｚ１の静電容量Ｃ１と、第２のバリスタ素子Ｚ２の静電容量Ｃ２とが異なっている。具体的には、第２内部電極３２および第３内部電極３３の対向面積は、第１内部電極３１および第３内部電極３３の対向面積よりも大きく、第２のバリスタ素子Ｚ２の静電容量Ｃ２が、第１のバリスタ素子Ｚ１の静電容量Ｃ１よりも大きくなっている（Ｃ１＜Ｃ２）。例えば、静電容量Ｃ２は、静電容量Ｃ１の１．０１倍以上１．１２倍以下であることが望ましい。
　また、第２内部電極３２の第２方向ｄ２に沿う幅寸法は、第１内部電極３１の第２方向ｄ２に沿う幅寸法よりも大きくなっている。なお、対向領域ｆ１、ｆ２における第３内部電極３３の幅寸法（第２方向ｄ２に沿う寸法）は、第１内部電極３１および第２内部電極３２のそれぞれの幅寸法よりも大きい。また、対向領域ｆ１における第１内部電極３１および第３内部電極３３のギャップは、対向領域ｆ２における第２内部電極３２および第３内部電極３３のギャップと同じである。
　図５は、バリスタ部品１、および、バリスタ部品１が実装される基板１０５を示す図である。
　図５に示すように、基板１０５には、第１線路１２１、第２線路１２２、および、グランド線１３１が形成されている。また、基板１０５には、第１線路１２１と第１外部端子５１とを接続するための第１ランド電極１４１が設けられ、第２線路１２２と第２外部端子５２とを接続するための第２ランド電極１４２が設けられ、グランド線１３１と第３外部端子５３ａ、５３ｂとを接続するための第３ランド電極１４３ａ、１４３ｂが設けられている。例えば、各ランド電極は、基板１０５上のランド電極となる領域以外の領域にレジストを塗布することで形成される。各ランド電極は、バリスタ部品１が実装される前の基板１０５上において、開口窓のように露出している。
　バリスタ部品１が基板１０５に実装される際、第１外部端子５１、第２外部端子５２および第３外部端子５３ａ、５３ｂのそれぞれは、はんだを介して第１ランド電極１４１、第２ランド電極１４２および第３ランド電極１４３ａ、１４３ｂに接続される。なお、グランド線１３１が、基板１０５の内部に設けられている場合、グランド線１３１と第３ランド電極１４３ａ、１４３ｂとは基板１０５内のビア導体（図示省略）を介して接続される。
　例えば、コモンモードフィルタ１５０の２つの巻き線コイルのインピーダンスが異なる場合、差動線路１２０のアンバランスが発生する。差動線路１２０の２つの線路のうち、どちらの線路に接続される巻き線コイルのインピーダンスが高いかは、コモンモードフィルタ１５０の型番等の捺印の向きによって判別することができる。例えば、差動線路１２０のうち第１線路１２１よりも第２線路１２２に接続される巻き線コイルのインピーダンスが高い場合、第１のバリスタ素子Ｚ１の第１外部端子５１は、第１ランド電極１４１を介して第１線路１２１に接続され、第１のバリスタ素子Ｚ１よりも静電容量が大きい第２のバリスタ素子Ｚ２の第２外部端子５２は、第２ランド電極１４２を介して第２線路１２２に接続される。これにより、差動通信装置１００における差動線路１２０のアンバランスが抑制され、通信品質が低下することを抑制できる。
　なお、第２線路１２２よりも第１線路１２１に接続される巻き線コイルのインピーダンスが高い場合は、第１のバリスタ素子Ｚ１の第１外部端子５１を第２線路１２２に接続し、第２のバリスタ素子Ｚ２の第２外部端子５２を第１線路１２１に接続すればよい。
　［効果等］
　上記構成を有するバリスタ部品１の効果について、図６～図１４を参照しながら説明する。
　図６は、測定評価用の差動通信装置を示す図である。
　測定評価用の差動通信装置は、第１線路１２１、第２線路１２２およびグランド線１３１（図示省略）が設けられた基板１０５に、コネクタ１１０、バリスタ部品１、コモンモードフィルタ１５０およびトランシーバＩＣ１６０が実装されることで構成される。
　コネクタ１１０としては、特性インピーダンス５０Ωの同軸コネクタが用いられる。また、第１線路１２１および第２線路１２２としては、特性インピーダンス５０Ωの配線パターンが形成される。本実施の形態では、コネクタ１１０にネットワークアナライザを接続し、モード変換特性であるＳｄｃ１１（ｄＢ）を測定することで差動通信装置の通信品質の評価を行う。Ｓｄｃ１１は、コモンモード成分がディファレンシャルモード成分に変換される量を示す反射特性であり、値が小さいほど通信品質が高いことを示す。
　実施の形態のバリスタ部品１の効果を確認するため、比較例のバリスタ部品５０１についても同様の評価を行う。
　図７は、比較例のバリスタ部品５０１を示す斜視図である。図８は、比較例のバリスタ部品５０１の内部電極等を天面側から見た透視図である。図９は、比較例のバリスタ部品５０１の断面図である。図９の（ａ）は、バリスタ部品５０１を図７に示すＩＸａ－ＩＸａ線から見た図であり、図９の（ｂ）は、バリスタ部品５０１を図７に示すＩＸｂ－ＩＸｂ線から見た図である。
　図７～図９に示す比較例のバリスタ部品５０１は、バリスタ材料焼結体５１０と、バリスタ材料焼結体５１０の外部に設けられた複数の外部端子と、バリスタ材料焼結体５１０の内部に設けられた複数の内部電極と、を備えている。
　複数の外部端子は、第１外部端子５５１、第２外部端子５５２、ならびに、第３外部端子５５３ａおよび５５３ｂによって構成されている。複数の内部電極は、第１内部電極５３１、第２内部電極５３２および第３内部電極５３３によって構成されている。
　比較例のバリスタ部品５０１では、第１内部電極５３１および第３内部電極５３３の対向面積と、第２内部電極５３２および第３内部電極５３３の対向面積とが同じであり、第１のバリスタ素子Ｚ１の静電容量Ｃ１と、第２のバリスタ素子Ｚ２の静電容量Ｃ２とが同じになっている（Ｃ１＝Ｃ２）。比較例では、このバリスタ部品５０１を用いた差動通信装置に対して評価を行った。
　図１０は、比較例のバリスタ部品５０１の静電容量と差動通信装置のＳｄｃ１１との関係を示す図である。
　図１０の（ａ）には、第１のバリスタ素子Ｚ１の静電容量Ｃ１を１５ｐＦとし、第２のバリスタ素子Ｚ２の静電容量Ｃ２を１５ｐＦとし、このときの容量差ΔＣを基準（＝０ｐＦ）とし、静電容量Ｃ１を０．５ｐＦずつ大きくすることで、容量差ΔＣを変更した例が示されている。図１０の（ａ）に示すように、容量差ΔＣが大きくなるにつれ、Ｓｄｃ１１の値が大きくなっている。なお、静電容量を変化させて評価したのは、静電容量の製造ばらつきによるＳｄｃ１１への影響を調べるためである。
　図１０の（ｂ）には、第１のバリスタ素子Ｚ１の静電容量Ｃ１を１５ｐＦとし、第２のバリスタ素子Ｚ２の静電容量Ｃ２を１５ｐＦとし、このときの容量差ΔＣを基準（＝０ｐＦ）とし、静電容量Ｃ２を０．５ｐＦずつ大きくすることで、容量差ΔＣを変更した例が示されている。図１０の（ｂ）に示すように、容量差ΔＣが０．７ｐＦであるとＳｄｃ１１の値は最小となるが、容量差ΔＣが０．７ｐＦを超えるとＳｄｃ１１の値は大きくなる。
　図１１は、所定の周波数における、比較例のバリスタ部品５０１の静電容量と差動通信装置のＳｄｃ１１との関係を示す図である。図１１には、所定の周波数が３３ＭＨｚである例が示されている。
　図１１の（ａ）は、横軸を図１０に示す容量差ΔＣとし、縦軸をＳｄｃ１１とした図である。図１１の（ｂ）は、図１１の（ａ）の横軸の容量差ΔＣに正負を付けて示した図である。具体的には、図１１の（ｂ）の横軸は、静電容量Ｃ１が大きくなるにつれて正の容量差ΔＣが増し、静電容量Ｃ２が大きくなるにつれて負の容量差ΔＣが増すように示されている。図１１の（ｂ）に示すように、比較例では、容量差ΔＣが－１ｐＦのときのＳｄｃ１１は－５２ｄＢであり小さな値となるが、容量差ΔＣが＋１ｐＦのときのＳｄｃ１１は－３８ｄＢであり大きな値となる。したがって、比較例のバリスタ部品５０１を差動通信装置に採用した場合、バリスタ部品５０１の製造ばらつきによって、差動通信装置の通信品質が低下することがある。
　図１２は、実施の形態の一例である実施例のバリスタ部品１の静電容量と差動通信装置１００のＳｄｃ１１との関係を示す図である。
　図１２の（ａ）には、第１のバリスタ素子Ｚ１の静電容量Ｃ１を１５ｐＦとし、第２のバリスタ素子Ｚ２の静電容量Ｃ２を１５．７ｐＦとし、このときの容量差ΔＣを基準（＝０ｐＦ）とし、静電容量Ｃ１を０．５ｐＦずつ大きくすることで、容量差ΔＣを変更した例が示されている。図１２の（ａ）に示すように、容量差ΔＣが大きくなるにつれ、Ｓｄｃ１１の値は大きくなっている。
　図１２の（ｂ）には、第１のバリスタ素子Ｚ１の静電容量Ｃ１を１５ｐＦとし、第２のバリスタ素子Ｚ２の静電容量Ｃ２を１５．７ｐＦとし、このときの容量差ΔＣを基準（＝０ｐＦ）とし、静電容量Ｃ２を０．５ｐＦずつ大きくすることで、容量差ΔＣを変更した例が示されている。図１２の（ｂ）に示すように、容量差ΔＣが大きくなるにつれ、Ｓｄｃ１１の値は大きくなっている。
　図１３は、所定の周波数における、実施例のバリスタ部品１の静電容量と差動通信装置１００のＳｄｃ１１との関係を示す図である。図１３には、所定の周波数が３３ＭＨｚである例が示されている。
　図１３の（ａ）は、横軸を図１２に示す容量差ΔＣとし、縦軸をＳｄｃ１１とした図である。図１３の（ｂ）は、図１３の（ａ）の横軸の容量差ΔＣに正負を付けて示した図である。具体的には、図１３の（ｂ）の横軸は、静電容量Ｃ１が大きくなるにつれて正の容量差ΔＣが増し、静電容量Ｃ２が大きくなるにつれて負の容量差ΔＣが増すように示されている。図１３の（ｂ）に示すように、実施例では、容量差ΔＣが－１ｐＦのときのＳｄｃ１１の値は－４２ｄＢであり、容量差ΔＣが＋１ｐＦのときのＳｄｃ１１の値は－４２ｄＢである。Ｓｄｃ１１の最大値で比べると、実施例は比較例よりも、Ｓｄｃ１１の値が小さくなっている。
　図１４は、比較例および実施例における差動通信装置のＳｄｃ１１を比べた図である。
　図１４には、容量差ΔＣが±１ｐＦのときのＳｄｃ１１の値、および、それに対応するディファレンシャルモード電圧（コモンモードからディファレンシャルモードへ変換される電圧）が示されている。
　同図に示すように、比較例のＳｄｃ１１のワースト（ｗｏｒｓｔ）値は－３８ｄＢであり、実施例のＳｄｃ１１のワースト値は－４２ｄＢであり、Ｓｄｃ１１のワースト値で比べると、実施例は比較例よりもＳｄｃ１１の値が小さくなっている。
　例えばＢＣＩ（Ｂｕｌｋ　Ｃｕｒｒｅｎｔ　Ｉｎｊｅｃｔｉｏｎ）試験等のイミュニティ試験の際に入力されるコモンモード電圧は５０Ｖｒｍｓ（７０Ｖｐｐ、３３ＭＨｚ）程度である。上記のようにＳｄｃ１１の値が、比較例の－３８ｄＢ以下から実施例の－４２ｄＢ以下になることで、ディファレンシャルモード電圧は０．６３Ｖｒｍｓ以下から０．４０Ｖｒｍｓ以下に改善される。そのため実施例では、±１ｐＦ程度の静電容量の製造ばらつきがあっても、ＩＳＯ１１８９８－２：２０１６（ＣＡＮ-ＦＤ物理層規格）が規定するディファレンシャルモード電圧０．５Ｖｍａｘを満足することができる。これにより、イミュニティ耐性（通信品質）が良好な差動通信装置１００を実現することができる。
　なお、ディファレンシャルモード電圧Ｖｄｉｆｆ、コモンモード電圧Ｖｃｍ、および、Ｓｄｃ１１の関係は、以下の（式１）で表される。
　Ｓｄｃ１１（ｄＢ）＝２０ｌｏｇ（Ｖｄｉｆｆ／Ｖｃｍ）・・・（式１）
　式１を変形すると、Ｖｄｉｆｆ＝Ｖｃｍ×（１０の（Ｓｄｃ１１／２０）乗）となる。前述したディファレンシャルモード電圧（０．６３Ｖｒｍｓおよび０．４０Ｖｒｍｓ）は、上記の式から導出される。
　また、実施例において、上記の評価基準を満たす＋１ｐＦのときの第２のバリスタ素子Ｚ２の静電容量は、１６．７ｐＦであり、第１のバリスタ素子Ｚ１の静電容量（１５ｐＦ）の１．１１３倍である。したがって、上記の評価基準を満たすためには、第２のバリスタ素子Ｚ２の静電容量Ｃ２が、第１のバリスタ素子Ｚ１の静電容量Ｃ１の１．１２倍以下であることが望ましい。
　なお、静電容量の製造ばらつきはセラミック積層工程における積層ズレや積層されるシート厚み等で発生し、静電容量Ｃ１および静電容量Ｃ２が小さな製品は製造ばらつきによる容量差ΔＣを小さくしやすく、また、Ｓｄｃ１１の値を小さくしやすい。しかしながら、一般に、バリスタの静電容量は静電気対策効果と密接に関係し、静電容量が小さいと静電気吸収特性と静電気に対する耐性が低下してしまう。本実施の形態のバリスタ部品１であれば、静電容量を小さくすることがないため、静電気対策効果を維持することができる。
　このように本実施の形態のバリスタ部品１は、第１のバリスタ素子Ｚ１および第２のバリスタ素子Ｚ２を備え、第１のバリスタ素子Ｚ１の静電容量Ｃ１と、第２のバリスタ素子Ｚ２の静電容量Ｃ２とが異なっている。
　これにより、差動通信装置１００の差動線路１２０にアンバランスがある場合に、そのアンバランスを抑制し、差動通信装置１００の通信品質が低下することを抑制できる。
　（実施の形態の変形例１）
　実施の形態の変形例１に係るバリスタ部品１Ａについて、図１５を参照しながら説明する。変形例１では、バリスタ部品１Ａが識別マークｍｉを有している例について説明する。
　図１５は、実施の形態の変形例１に係るバリスタ部品１Ａを示す図である。
　図１５に示すバリスタ部品１Ａは、第１外部端子５１および第２外部端子５２を見分けるための識別マークｍｉを有している。識別マークｍｉは、例えば、セラミック積層工程で形成された凹状の窪みである。識別マークｍｉは、例えば、静電容量が大きい第２のバリスタ素子Ｚ２の第２外部端子５２の近くに形成される。識別マークｍｉは、底面１６および天面１７の両方に設けられるが、それに限られず、底面１６および天面１７の少なくとも一方に設けられていてもよい。また、バリスタ部品１Ａは、テーピングによって梱包される際に、識別マークｍｉが見えるように、第１方向ｄ１の向きおよび第３方向ｄ３の向きが予め決められた状態でテーピングされてもよい。
　（実施の形態の変形例２）
　実施の形態の変形例２に係るバリスタ部品１Ｂの構成について図１６～図１９を参照しながら説明する。変形例２では、第２内部電極３２が第２主電極３２ａおよび第２副電極３２ｂによって構成され、第２外部端子５２が第２主端子５２ａおよび第２副端子５２ｂによって構成されている例について説明する。
　図１６は、実施の形態の変形例２に係るバリスタ部品１Ｂを示す斜視図である。なお、図１６では、外部端子の厚みの図示を省略している。
　図１６に示すバリスタ部品１Ｂは、バリスタ材料焼結体１０と、バリスタ材料焼結体１０の外部に設けられた複数の外部端子と、バリスタ材料焼結体１０の内部に設けられた複数の内部電極と、を備えている。
　複数の外部端子は、第１外部端子５１、第２外部端子５２、ならびに、第３外部端子５３ａおよび５３ｂによって構成されている。第１外部端子５１と第２外部端子と第３外部端子５３ａ、５３ｂとは、互いに電気的に接続されていない。
　第１外部端子５１および第３外部端子５３ａ、５３ｂは、実施の形態と同様である。なお、変形例２では、第１外部端子５１および第２外部端子５２の違いを形状で見分けることができるため、第２外部端子５２の第１方向ｄ１の長さは、第１外部端子５１の第１方向ｄ１の長さと同じになっている。
　変形例２の第２外部端子５２は、第２主端子５２ａおよび第２副端子５２ｂを有している。第２主端子５２ａおよび第２副端子５２ｂは、バリスタ部品１Ｂ内において、互いに電気的に接続されていない。
　第２主端子５２ａは、第２側面１２に設けられている。第２主端子５２ａは、第２のバリスタ素子Ｚ２の一端側の端子であり、第２線路１２２に接続される。
　第２副端子５２ｂは、第２側面１２の第２主端子５２ａの領域と異なる領域に設けられている。第２副端子５２ｂは、第２のバリスタ素子Ｚ２の一端側の端子である。第２副端子５２ｂは、用途に応じて、第２線路１２２に接続されたり接続されなかったりする。この変形例では、第２副端子５２ｂが第２線路１２２に接続される例について説明する。
　図１７は、バリスタ部品１Ｂの内部電極等を天面１７側から見た透視図である。図１８は、バリスタ部品１Ｂの断面図である。図１８の（ａ）は、バリスタ部品１Ｂを図１６に示すＸＶＩＩＩａ－ＸＶＩＩＩａ線から見た図であり、図１８の（ｂ）は、バリスタ部品１Ｂを図１６に示すＸＶＩＩＩｂ－ＸＶＩＩＩｂ線から見た図である。
　図１７および図１８に示すバリスタ部品１Ｂの複数の内部電極は、第１内部電極３１、第２内部電極３２および第３内部電極３３によって構成されている。
　第１内部電極３１および第３内部電極３３は、実施の形態と同様である。
　変形例２の第２内部電極３２は、第２主電極３２ａおよび第２副電極３２ｂを有している。第２主電極３２ａおよび第２副電極３２ｂは、バリスタ部品１Ｂ内にて、互いに電気的に接続されていない。
　第２主電極３２ａは、第２側面１２にて第２主端子５２ａに接続され、第２副電極３２ｂは、第２側面１２にて第２副端子５２ｂに接続される。第２主電極３２ａおよび第２副電極３２ｂは、同じセラミック層上に形成されている。第２主電極３２ａおよび第２副電極３２ｂのそれぞれは、底面１６または天面１７に平行に設けられている。
　第２主電極３２ａおよび第２副電極３２ｂは、第３内部電極３３よりも底面１６側に配置されている。つまり、第２主電極３２ａおよび第２副電極３２ｂは、第３内部電極３３から見て第１内部電極３１とは反対側に設けられ、第３内部電極３３に対して少なくとも一部が対向している。例えば、第２主電極３２ａおよび第２副電極３２ｂのそれぞれは、第３方向ｄ３から見た場合に長方形状であり、第２側面１２から第１側面１１に向かって、第３内部電極３３と対向する対向領域ｆ２ａ、ｆ２ｂを超えるまで延びている。
　変形例２の第２のバリスタ素子Ｚ２の静電容量Ｃ２の値は、第２主電極３２ａおよび第３内部電極３３が対向する対向領域ｆ２ａの対向面積、ならびに、第２副電極３２ｂおよび第３内部電極３３が対向する対向領域ｆ２ｂの対向面積によって変わる値である。なお、静電容量Ｃ２は、第２主電極３２ａおよび第３内部電極３３によって形成される静電容量Ｃ２ａと、第２副電極３２ｂおよび第３内部電極３３によって形成される静電容量Ｃ２ｂとの合計である（Ｃ２＝Ｃ２ａ＋Ｃ２ｂ）。
　変形例２では、第２内部電極３２および第３内部電極３３の対向面積が、第１内部電極３１および第３内部電極３３の対向面積よりも大きく、第２のバリスタ素子Ｚ２の静電容量Ｃ２が、第１のバリスタ素子Ｚ１の静電容量Ｃ１よりも大きくなっている（Ｃ１＜Ｃ２）。
　すなわち、静電容量Ｃ２ａおよび静電容量Ｃ２ｂの合計の静電容量が、静電容量Ｃ１よりも大きくなっている。（Ｃ１＜（Ｃ２ａ＋Ｃ２ｂ））。なお、静電容量Ｃ２ａは、静電容量Ｃ１と同じであり（Ｃ１＝Ｃ２ａ）、静電容量Ｃ２ｂは、静電容量Ｃ２ａよりも小さい（Ｃ２ａ＞Ｃ２ｂ）。
　また、変形例２では、第２主電極３２ａおよび第３内部電極３３の対向面積は、第１内部電極３１および第３内部電極３３の対向面積と同じである。第２副電極３２ｂおよび第３内部電極３３の対向面積は、第２主電極３２ａおよび第３内部電極３３の対向面積よりも小さくなっている。
　図１９は、バリスタ部品１Ｂ、および、バリスタ部品１Ｂが実装される基板１０５Ｂを示す図である。
　図１９に示すように、基板１０５Ｂには、第１線路１２１、第２線路１２２、および、グランド線１３１が形成されている。また、基板１０５Ｂには、第１線路１２１と第１外部端子５１とを接続するための第１ランド電極１４１が設けられ、グランド線１３１と第３外部端子５３ａ、５３ｂとを接続するための第３ランド電極１４３ａ、１４３ｂが設けられている。変形例２の基板１０５Ｂには、第２線路１２２と第２主端子５２ａとを接続するための第２主ランド電極１４２ａが設けられ、第２線路１２２と第２副端子５２ｂとを接続するための第２副ランド電極１４２ｂが設けられている。
　バリスタ部品１Ｂが基板１０５Ｂに実装される際、第１外部端子５１、第２主端子５２ａ、第２副端子５２ｂおよび第３外部端子５３ａ、５３ｂのそれぞれは、はんだを介して第１ランド電極１４１、第２主ランド電極１４２ａ、第２副ランド電極１４２ｂおよび第３ランド電極１４３ａ、１４３ｂに接続される。
　例えば、差動線路１２０のうち第１線路１２１よりも第２線路１２２に接続される巻き線コイルのインピーダンスが高い場合、第１外部端子５１は、第１ランド電極１４１を介して第１線路１２１に接続され、第２主端子５２ａは、第２主ランド電極１４２ａを介して第２線路１２２に接続され、第２副端子５２ｂは、第２副ランド電極１４２ｂを介して第２線路１２２に接続される。これにより、差動通信装置１００における差動線路１２０のアンバランスが抑制され、通信品質が低下することを抑制できる。
　なお、第１線路１２１および第２線路１２２に接続される巻き線コイルのインピーダンスが同じである場合、すなわち、差動線路１２０にアンバランスが生じていない場合は、第２副ランド電極１４２ｂを形成せず、第２副端子５２ｂを第２線路１２２に接続しなければよい。
　変形例２によれば、差動線路１２０にアンバランスが生じている場合および生じていない場合の両方に適用可能なバリスタ部品１Ｂを提供することができる。また、差動通信装置１００にバリスタ部品と異なる容量素子を追加する必要がなくなり、差動通信装置１００の部品点数を少なくすることができる。また、差動通信装置１００の差動線路１２０の配線パターンの幅および長さを大きくして容量を追加する必要がなくなり、差動通信装置１００を小型化することができる。
　（実施の形態の変形例３）
　実施の形態の変形例３に係るバリスタ部品１Ｃの構成について図２０～図２３を参照しながら説明する。変形例３では、変形例２の構成に対してさらに、第１内部電極３１が第１主電極３１ａおよび第１副電極３１ｂによって構成され、第１外部端子５１が第１主端子５１ａおよび第１副端子５１ｂによって構成されている例について説明する。
　図２０は、実施の形態の変形例３に係るバリスタ部品１Ｃを示す斜視図である。なお、図２０では、外部端子の厚みの図示を省略している。
　図２０に示すバリスタ部品１Ｃは、バリスタ材料焼結体１０と、バリスタ材料焼結体１０の外部に設けられた複数の外部端子と、バリスタ材料焼結体１０の内部に設けられた複数の内部電極と、を備えている。
　複数の外部端子は、第１外部端子５１、第２外部端子５２、ならびに、第３外部端子５３ａおよび５３ｂによって構成されている。第１外部端子５１と第２外部端子と第３外部端子５３ａ、５３ｂとは、互いに電気的に接続されていない。
　第３外部端子５３ａ、５３ｂは、実施の形態と同様であり、第２外部端子５２は、変形例２と同様である。
　変形例３の第１外部端子５１は、第１主端子５１ａおよび第１副端子５１ｂを有している。第１主端子５１ａおよび第１副端子５１ｂは、バリスタ部品１Ｃ内において、互いに電気的に接続されていない。
　第１主端子５１ａは、第１側面１１に設けられている。第１主端子５１ａは、第１のバリスタ素子Ｚ１の一端側の端子であり、第１線路１２１に接続される。
　第１副端子５１ｂは、第１側面１１の第１主端子５１ａの領域と異なる領域に設けられている。第１副端子５１ｂは、第１のバリスタ素子Ｚ１の一端側の端子である。第１副端子５１ｂは、用途に応じて、第１線路１２１に接続されたり接続されなかったりする。この変形例では、第１主端子５１ａおよび第１副端子５１ｂが第１線路１２１に接続され、第２主端子５２ａが第２線路１２２に接続され、第２副端子５２ｂが第２線路１２２に接続されない例について説明する。
　図２１は、バリスタ部品１Ｃの内部電極等を天面１７側から見た透視図でる。図２２は、バリスタ部品１Ｃの断面図である。図２２の（ａ）は、バリスタ部品１Ｃを図２０に示すＸＸＩＩａ－ＸＸＩＩａ線から見た図であり、図２２の（ｂ）は、バリスタ部品１Ｃを図２０に示すＸＸＩＩｂ－ＸＸＩＩｂ線から見た図である。
　図２１および図２２に示すバリスタ部品１Ｃの複数の内部電極は、第１内部電極３１、第２内部電極３２および第３内部電極３３によって構成されている。
　第３内部電極３３は、実施の形態と同様であり、第２内部電極３２は、変形例２と同様である。
　変形例３の第１内部電極３１は、第１主電極３１ａおよび第１副電極３１ｂを有している。第１主電極３１ａおよび第１副電極３１ｂは、バリスタ部品１Ｃ内にて、互いに電気的に接続されていない。
　第１主電極３１ａは、第１側面１１にて第１主端子５１ａに接続され、第１副電極３１ｂは、第１側面１１にて第１副端子５１ｂに接続される。第１主電極３１ａおよび第１副電極３１ｂは、同じセラミック層上に形成されている。第１主電極３１ａおよび第１副電極３１ｂのそれぞれは、底面１６または天面１７に平行に設けられている。
　第１主電極３１ａおよび第１副電極３１ｂは、第３内部電極３３よりも天面１７側に配置されている。つまり、第１主電極３１ａおよび第１副電極３１ｂは、第３内部電極３３から見て第２内部電極３２とは反対側に設けられ、第３内部電極３３に対して少なくとも一部が対向している。例えば、第１主電極３１ａおよび第１副電極３１ｂのそれぞれは、第３方向ｄ３から見た場合に長方形状であり、第１側面１１から第２側面１２に向かって、第３内部電極３３と対向する対向領域ｆ１ａ、ｆ１ｂを超えるまで延びている。
　変形例３の第１のバリスタ素子Ｚ１の静電容量Ｃ１Ｘの値は、第１主電極３１ａおよび第３内部電極３３が対向する対向領域ｆ１ａの対向面積、ならびに、第１副電極３１ｂおよび第３内部電極３３が対向する対向領域ｆ１ｂの対向面積によって変わる値である。なお、静電容量Ｃ１Ｘは、第１主電極３１ａおよび第３内部電極３３によって形成される静電容量Ｃ１ａと、第１副電極３１ｂおよび第３内部電極３３によって形成される静電容量Ｃ１ｂとの合計である（Ｃ１Ｘ＝Ｃ１ａ＋Ｃ１ｂ）。
　変形例３では、第２内部電極３２および第３内部電極３３の対向面積と、第１内部電極３１および第３内部電極３３の対向面積とが同じ面積であるが、バリスタ部品１Ｃが基板１０５Ｃ（図２３参照）に実装された場合に、第１のバリスタ素子Ｚ１側の静電容量Ｃ１Ｘが、第２のバリスタ素子Ｚ２側の静電容量Ｃ２ａよりも大きくなっている（Ｃ１Ｘ＜Ｃ２ａ）。
　具体的には、静電容量Ｃ１ａおよび静電容量Ｃ１ｂの合計の静電容量が、静電容量Ｃ２ａよりも大きくなっている。（（Ｃ１ａ＋Ｃ１ｂ）＞Ｃ２ａ）。なお、静電容量Ｃ１ａは、静電容量Ｃ２ａと同じであり（Ｃ１ａ＝Ｃ２ａ）、静電容量Ｃ１ｂは、静電容量Ｃ１ａよりも小さい（Ｃ１ａ＞Ｃ１ｂ）。
　また、変形例３では、第１主電極３１ａおよび第３内部電極３３の対向面積は、第２主電極３２ａおよび第３内部電極３３の対向面積と同じである。第１副電極３１ｂおよび第３内部電極３３の対向面積は、第１主電極３１ａおよび第３内部電極３３の対向面積よりも小さくなっている。
　また、変形例３のバリスタ部品１Ｃは、底面１６の中心および天面１７の中心を通る中心軸ａ１の軸方向からバリスタ部品１Ｃを見た場合に、第１主電極３１ａと第２主電極３２ａとは、中心軸ａ１を中心に点対称であり、第１副電極３１ｂと第２副電極３２ｂとは、中心軸ａ１を中心に点対称である。また、中心軸ａ１の軸方向からバリスタ部品１Ｃを見た場合に、第１主端子５１ａと第２主端子５２ａとは、中心軸ａ１を中心に点対称であり、第１副端子５１ｂと第２副端子５２ｂとは、中心軸ａ１を中心に点対称である。この構成によれば、第１外部端子５１および第２外部端子５２の向きを逆にしても、バリスタ部品１Ｃを基板１０５Ｃに対して問題なく実装することができる。これにより、バリスタ部品１Ｃを基板１０５Ｃに実装する際の実装工程を簡略化することができる。
　なお、変形例３では、第１外部端子５１および第２外部端子５２の違いを形状で見分けることができないが、第１外部端子５１および第２外部端子５２を逆向きにしても同じことなので、第２外部端子５２の第１方向ｄ１の長さは、第１外部端子５１の第１方向ｄ１の長さと同じになっている。
　図２３は、バリスタ部品１Ｃ、および、バリスタ部品１Ｃが実装される基板１０５Ｃを示す図である。
　図２３に示すように、基板１０５Ｃには、第１線路１２１、第２線路１２２、および、グランド線１３１が形成されている。また、基板１０５Ｃには、グランド線１３１と第３外部端子５３ａ、５３ｂとを接続するための第３ランド電極１４３ａ、１４３ｂが設けられている。変形例３の基板１０５Ｃには、第１線路１２１と第１主端子５１ａとを接続するための第１主ランド電極１４１ａが設けられ、第１線路１２１と第１副端子５１ｂとを接続するための第１副ランド電極１４１ｂが設けられている。また、基板１０５Ｃには、第２線路１２２と第２主端子５２ａとを接続するための第２主ランド電極１４２ａが設けられている。なお、第２線路１２２と第２副端子５２ｂとを接続するための第２副ランド電極１４２ｂは設けられていない。
　バリスタ部品１Ｃが基板１０５Ｃに実装される際、第１主端子５１ａ、第１副端子５１ｂ、第２主端子５２ａおよび第３外部端子５３ａ、５３ｂのそれぞれは、はんだを介して第１主ランド電極１４１ａ、第１副ランド電極１４１ｂ、第２主ランド電極１４２ａおよび第３ランド電極１４３ａ、１４３ｂに接続される。
　例えば、差動線路１２０のうち第２線路１２２よりも第１線路１２１に接続される巻き線コイルのインピーダンスが高い場合、第１主端子５１ａは、第１主ランド電極１４１ａを介して第１線路１２１に接続され、第１副端子５１ｂは、第１副ランド電極１４１ｂを介して第１線路１２１に接続され、第２主端子５２ａは、第２主ランド電極１４２ａを介して第２線路１２２に接続される。これにより、差動通信装置１００における差動線路１２０のアンバランスが抑制され、通信品質が低下することを抑制できる。
　なお、第１線路１２１および第２線路１２２に接続される巻き線コイルのインピーダンスが同じである場合、すなわち、差動線路１２０にアンバランスが生じていない場合は、第１副ランド電極１４１ｂを形成せず、第１副端子５１ｂを第１線路１２１に接続しなければよい。または、第１副ランド電極１４１ｂおよび第２副ランド電極１４２ｂの両方を形成し、第１副端子５１ｂを第１線路１２１に接続し、第２副端子５２ｂを第２線路１２２に接続してもよい。
　変形例３によれば、差動線路１２０にアンバランスが生じている場合および生じていない場合の両方に適用可能なバリスタ部品１Ｃを提供することができる。また、差動通信装置１００にバリスタ部品と異なる容量素子を追加する必要がなくなり、差動通信装置１００の部品点数を少なくすることができる。また、差動通信装置１００の差動線路１２０の配線パターンの幅および長さを大きくして容量を追加する必要がなくなり、差動通信装置１００を小型化することができる。
　また、第１線路１２１よりも第２線路１２２に接続される巻き線コイルのインピーダンスが高い場合、第１主端子５１ａを第１線路１２１に接続し、第１副端子５１ｂを第１線路１２１に接続せず、第２主端子５２ａおよび第２副端子５２ｂを第２線路１２２に接続すればよい。変形例３によれば、第１線路１２１側および第２線路１２２側のどちらのインピーダンスが高い場合であっても、それに適用可能なバリスタ部品１Ｃを提供することができる。
　（まとめ）
　本実施の形態に係るバリスタ部品１は、第１のバリスタ素子Ｚ１および第２のバリスタ素子Ｚ２を備え、第１のバリスタ素子Ｚ１の静電容量Ｃ１と、第２のバリスタ素子Ｚ２の静電容量Ｃ２とが異なる。
　このように、第１のバリスタ素子Ｚ１の静電容量Ｃ１と、第２のバリスタ素子Ｚ２の静電容量Ｃ２とを異ならせることで、例えば、バリスタ部品１を差動通信装置１００の差動線路に配置した場合に、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　また、バリスタ部品１は、バリスタ材料焼結体１０と、バリスタ材料焼結体１０の内部に設けられた第１内部電極３１、第２内部電極３２および第３内部電極３３と、を有する。第１内部電極３１は、第３内部電極３３に対して少なくとも一部が対向している。第２内部電極３２は、第３内部電極３３に対して少なくとも一部が対向している。第１のバリスタ素子Ｚ１の静電容量Ｃ１の値は、第１内部電極３１および第３内部電極３３の対向面積によって変わる値である。第２のバリスタ素子Ｚ２の静電容量Ｃ２の値は、第２内部電極３２および第３内部電極３３の対向面積によって変わる値である。第１内部電極３１および第３内部電極３３の対向面積と、第２内部電極３２および第３内部電極３３の対向面積とが異なっていてもよい。
　この構成によれば、第１のバリスタ素子Ｚ１の静電容量Ｃ１と、第２のバリスタ素子Ｚ２の静電容量Ｃ２とを簡易に異ならせることができる。そのため、例えば、バリスタ部品１を差動通信装置１００の差動線路に配置した場合に、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　また、第２のバリスタ素子Ｚ２の静電容量Ｃ２は、第１のバリスタ素子Ｚ１の静電容量Ｃ１よりも大きく、第２内部電極３２および第３内部電極３３の対向面積は、第１内部電極３１および第３内部電極３３の対向面積よりも大きくてもよい。
　このように、第２のバリスタ素子Ｚ２の静電容量Ｃ２を、第１のバリスタ素子Ｚ１の静電容量Ｃ１よりも大きくすることで、例えば、バリスタ部品１を差動通信装置１００の差動線路に配置した場合に、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　また、バリスタ材料焼結体１０は、底面１６、底面１６に背向する天面１７、底面１６および天面１７のそれぞれに垂直な複数の側面を有する。複数の側面は、互いに背向する第１側面１１および第２側面１２と、第１側面１１および底面１６に垂直で互いに背向する第３側面１３および第４側面１４と、を有する。第１内部電極３１、第２内部電極３２および第３内部電極３３のそれぞれは、底面１６または天面１７に平行に設けられている。第１側面１１および第２側面１２が背向する方向を第１方向ｄ１と定義し、第３側面１３および第４側面１４が背向する方向を第２方向ｄ２と定義した場合に、第２内部電極３２の第２方向ｄ２に沿う幅寸法は、第１内部電極３１の第２方向ｄ２に沿う幅寸法よりも大きくてもよい。
　この構成によれば、第２内部電極３２および第３内部電極３３の対向面積を、第１内部電極３１および第３内部電極３３の対向面積よりも簡易に大きくすることができる。そのため、第２のバリスタ素子Ｚ２の静電容量Ｃ２を、第１のバリスタ素子Ｚ１の静電容量Ｃ１よりも大きくすることができ、例えば、バリスタ部品１を差動通信装置１００の差動線路に配置した場合に、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　また、バリスタ部品１は、さらに、第１側面１１に設けられた第１外部端子５１と、第２側面１２に設けられた第２外部端子５２と、第３側面１３および第４側面１４の少なくとも一方に設けられた第３外部端子５３ａ、５３ｂと、を有する。第１内部電極３１は、第１側面１１にて第１外部端子５１に接続され、第２内部電極３２は、第２側面１２にて第２外部端子５２に接続され、第３内部電極３３は、第３側面１３および第４側面１４の少なくとも一方にて第３外部端子５３ａ、５３ｂに接続されていてもよい。
　このように、バリスタ部品１が第１外部端子５１、第２外部端子５２および第３外部端子５３ａ、５３ｂを備えることで、バリスタ部品１を差動通信装置１００の差動線路に適切に配置することができ、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　また、第１外部端子５１は、第１側面１１上の第１外部端子５１に接続するように、底面１６、天面１７、第３側面１３および第４側面１４のそれぞれの一部の領域にも設けられている。第２外部端子５２は、第２側面１２上の第２外部端子５２に接続するように、底面１６、天面１７、第３側面１３および第４側面１４のそれぞれの、第１外部端子５１が設けられた領域と異なる他の一部の領域にも設けられている。底面１６、天面１７、第３側面１３および第４側面１４のそれぞれにおいて、第２外部端子５２の第１方向ｄ１の長さは、第１外部端子５１の第１方向ｄ１の長さよりも長くてもよい。
　この構成によれば、第１外部端子５１および第２外部端子５２を簡易に見分けることができる。そのため、バリスタ部品１を差動通信装置１００の差動線路に適切な向きで配置することができ、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　また、バリスタ部品１Ａは、さらに、第１外部端子５１および第２外部端子５２を見分けるための識別マークｍｉを有している。識別マークｍｉは、底面１６および天面１７の少なくとも一方に設けられていてもよい。
　この構成によれば、第１外部端子５１および第２外部端子５２を簡易に見分けることができる。そのため、バリスタ部品１を差動通信装置１００の差動線路に適切な向きで配置することができ、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　また、第２内部電極３２は、互いに接続されていない第２主電極３２ａおよび第２副電極３２ｂを有している。第２外部端子５２は、互いに接続されていない第２主端子５２ａおよび第２副端子５２ｂを有している。第２主電極３２ａは、第２主端子５２ａに接続されている。第２副電極３２ｂは、第２副端子５２ｂに接続されている。第２主電極３２ａおよび第３内部電極３３によって形成される静電容量Ｃ２ａは、第１内部電極３１および第３内部電極３３によって形成される静電容量Ｃ１と同じであってもよい。
　この構成によれば、差動通信装置１００の差動線路にアンバランスが生じている場合および生じていない場合の両方に適用可能なバリスタ部品１Ｂを提供することができる。
　また、第２主電極３２ａおよび第３内部電極３３の対向面積は、第１内部電極３１および第３内部電極３３の対向面積と同じであり、第２副電極３２ｂおよび第３内部電極３３の対向面積は、第２主電極３２ａおよび第３内部電極３３の対向面積よりも小さくてもよい。
　この構成によれば、静電容量Ｃ２の微調整を簡易に行うことができる。これにより、差動通信装置１００の差動線路にアンバランスが生じている場合および生じていない場合の両方に適用可能なバリスタ部品１Ｂを簡易に提供することができる。
　また、第２のバリスタ素子Ｚ２の静電容量Ｃ２は、第１のバリスタ素子Ｚ１の静電容量Ｃ１の１．１２倍以下であってもよい。
　このように、第２のバリスタ素子Ｚ２の静電容量Ｃ２を、第１のバリスタ素子Ｚ１の静電容量Ｃ１の１．１２倍以下とすることで、例えば、バリスタ部品１を差動通信装置１００の差動線路に配置した場合に、差動線路のアンバランスを抑制することができる。これにより、差動通信装置１００の通信品質が低下することを抑制できる。
　本実施の形態に係るバリスタ部品１Ｃは、第１のバリスタ素子Ｚ１および第２のバリスタ素子Ｚ２を備えるバリスタ部品である。バリスタ部品１Ｃは、バリスタ材料焼結体１０と、バリスタ材料焼結体１０の内部に設けられた第１内部電極３１、第２内部電極３２および第３内部電極３３と、第１内部電極３１に接続された第１外部端子５１、第２内部電極３２に接続された第２外部端子５２、および、第３内部電極３３に接続された第３外部端子５３ａ、５３ｂと、を有する。第１内部電極３１は、互いに接続されていない第１主電極３１ａおよび第１副電極３１ｂを有する。第２内部電極３２は、互いに接続されていない第２主電極３２ａおよび第２副電極３２ｂを有する。第１外部端子５１は、互いに接続されていない第１主端子５１ａおよび第１副端子５１ｂを有する。第２外部端子５２は、互いに接続されていない第２主端子５２ａおよび第２副端子５２ｂを有する。第１主電極３１ａは、第１主端子５１ａに接続され、第１副電極３１ｂは、第１副端子５１ｂに接続され、第２主電極３２ａは、第２主端子５２ａに接続され、第２副電極３２ｂは、第２副端子５２ｂに接続されている。第１主電極３１ａおよび第１副電極３１ｂのそれぞれは、第３内部電極３３に対して少なくとも一部が対向している。第２主電極３２ａおよび第２副電極３２ｂのそれぞれは、第３内部電極３３に対して少なくとも一部が対向している。第１主電極３１ａおよび第３内部電極３３によって形成される静電容量Ｃ１ａは、第２主電極３２ａおよび第３内部電極３３によって形成される静電容量Ｃ２ａと同じである。第１副電極３１ｂおよび第３内部電極３３によって形成される静電容量Ｃ１ｂは、第２副電極３２ｂおよび第３内部電極３３によって形成される静電容量Ｃ２ｂと同じである。
　これによれば、例えば、差動通信装置１００の差動線路にアンバランスが生じている場合および生じていない場合の両方に適用可能なバリスタ部品１Ｃを提供することができる。
　また、バリスタ材料焼結体１０は、底面１６、底面１６に背向する天面１７、底面１６および天面１７のそれぞれに垂直な複数の側面を有している。底面１６の中心および天面１７の中心を通る中心軸ａ１の軸方向からバリスタ部品１Ｃを見た場合に、第１主電極３１ａと第２主電極３２ａとは、中心軸ａ１を中心に点対称であり、第１副電極３１ｂと第２副電極３２ｂとは、中心軸ａ１を中心に点対称であってもよい。
　この構成によれば、第１外部端子５１および第２外部端子５２の向きを逆にしても、バリスタ部品１Ｃを基板１０５Ｃに対して問題なく実装することができる。これにより、バリスタ部品１Ｃを基板１０５Ｃに実装する際の実装工程を簡略化することができる。
　本実施の形態に係る差動通信装置１００は、トランシーバＩＣ１６０と、トランシーバＩＣ１６０に接続されたコモンモードフィルタ１５０と、コモンモードフィルタ１５０に接続されたバリスタ部品１と、を備える。
　この構成によれば、差動通信装置１００の差動線路１２０のアンバランスを抑制することができる。これにより、通信品質が低下することを抑制できる差動通信装置１００を提供することができる。
　本実施の形態に係る差動通信装置１００は、第１線路１２１および第２線路１２２を有する差動線路１２０が設けられた基板１０５と、基板１０５に実装されたトランシーバＩＣ１６０と、基板１０５に実装され、トランシーバＩＣ１６０に接続されたコモンモードフィルタ１５０と、基板１０５に実装され、コモンモードフィルタ１５０に接続されたバリスタ部品１と、を備える。
　この構成によれば、差動通信装置１００の差動線路１２０のアンバランスを抑制することができる。これにより、通信品質が低下することを抑制できる差動通信装置１００を提供することができる。
　本実施の形態に係る差動通信装置１００は、第１線路１２１および第２線路１２２を有する差動線路１２０が設けられた基板１０５Ｂと、基板１０５Ｂに実装されたトランシーバＩＣ１６０と、基板１０５Ｂに実装され、トランシーバＩＣ１６０に接続されたコモンモードフィルタ１５０と、基板１０５Ｂに実装され、コモンモードフィルタ１５０に接続されたバリスタ部品１Ｂと、を備える。第１外部端子５１は第１線路１２１に接続され、第２外部端子５２の第２主端子５２ａおよび第２副端子５２ｂのそれぞれは、第２線路１２２に接続されている。
　この構成によれば、差動通信装置１００の差動線路１２０のアンバランスを抑制することができる。これにより、通信品質が低下することを抑制できる差動通信装置１００を提供することができる。
　本実施の形態に係る差動通信装置１００は、第１線路１２１および第２線路１２２を有する差動線路１２０が設けられた基板１０５Ｃと、基板１０５Ｃに実装されたトランシーバＩＣ１６０と、基板１０５Ｃに実装され、トランシーバＩＣ１６０に接続されたコモンモードフィルタ１５０と、基板１０５Ｃに実装され、コモンモードフィルタ１５０に接続されたバリスタ部品１Ｃと、を備える。第１外部端子５１の第１主端子５１ａは、第１線路１２１に接続され、第１外部端子５１の第１副端子５１ｂは、第１線路１２１に接続されず、第２外部端子５２の第２主端子５２ａおよび第２副端子５２ｂのそれぞれは、第２線路１２２に接続されている。
　この構成によれば、差動通信装置１００の差動線路１２０のアンバランスを抑制することができる。これにより、通信品質が低下することを抑制できる差動通信装置１００を提供することができる。
　本実施の形態に係る差動通信装置１００は、第１線路１２１および第２線路１２２を有する差動線路１２０が設けられた基板１０５Ｃと、基板１０５Ｃに実装されたトランシーバＩＣ１６０と、基板１０５Ｃに実装され、トランシーバＩＣ１６０に接続されたコモンモードフィルタ１５０と、基板１０５Ｃに実装され、コモンモードフィルタ１５０に接続されたバリスタ部品１Ｃと、を備える。第２外部端子５２の第２主端子５２ａは、第２線路１２２に接続され、第２外部端子５２の第２副端子５２ｂは、第２線路１２２に接続されず、第１外部端子５１の第１主端子５１ａおよび第１副端子５１ｂのそれぞれは、第１線路１２１に接続されている。
　この構成によれば、差動通信装置１００の差動線路１２０のアンバランスを抑制することができる。これにより、通信品質が低下することを抑制できる差動通信装置１００を提供することができる。
　（その他の実施の形態等）
　以上、本開示の実施の形態及び各変形例に係るバリスタ部品等について説明したが、本開示は、上記実施の形態及び各変形例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態及び各変形例に施したもの、並びに、実施の形態及び各変形例における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲に含まれる。
　本開示に係る差動通信装置は、各種の電子機器および通信システムに用いられる通信装置として有用である。本開示に係るバリスタ部品は、差動通信装置に用いられる電子部品として有用である。
　１、１Ａ、１Ｂ、１Ｃ　バリスタ部品
　１０　バリスタ材料焼結体
　１１　第１側面
　１２　第２側面
　１３　第３側面
　１４　第４側面
　１６　底面
　１７　天面
　３１　第１内部電極
　３１ａ　第１主電極
　３１ｂ　第１副電極
　３２　第２内部電極
　３２ａ　第２主電極
　３２ｂ　第２副電極
　３３　第３内部電極
　５１　第１外部端子
　５１ａ　第１主端子
　５１ｂ　第１副端子
　５２　第２外部端子
　５２ａ　第２主端子
　５２ｂ　第２副端子
　５３ａ、５３ｂ　第３外部端子
　１００　差動通信装置
　１０５、１０５Ｂ、１０５Ｃ　基板
　１１０　コネクタ
　１１１　第１入出力端子
　１１２　第２入出力端子
　１２０　差動線路
　１２１　第１線路
　１２２　第２線路
　１２５　制御信号線
　１３１　グランド線
　１４１　第１ランド電極
　１４１ａ　第１主ランド電極
　１４１ｂ　第１副ランド電極
　１４２　第２ランド電極
　１４２ａ　第２主ランド電極
　１４２ｂ　第２副ランド電極
　１４３ａ、１４３ｂ　第３ランド電極
　１５０　コモンモードフィルタ
　１６０　トランシーバＩＣ
　１７０　マイクロプロセッサ
　ａ１　中心軸
　Ｃ１、Ｃ１ａ、Ｃ１ｂ、Ｃ１Ｘ、Ｃ２、Ｃ２ａ、Ｃ２ｂ　静電容量
　ｄ１　第１方向
　ｄ２　第２方向
　ｄ３　第３方向
　ｆ１、ｆ１ａ、ｆ１ｂ、ｆ２、ｆ２ａ、ｆ２ｂ　対向領域
　Ｇ　　グランド
　ｍｉ　識別マーク
　Ｚ１　第１のバリスタ素子
　Ｚ２　第２のバリスタ素子

Claims (17)

  1. 　第１のバリスタ素子および第２のバリスタ素子を備え、
    　前記第１のバリスタ素子の静電容量と、前記第２のバリスタ素子の静電容量とが異なる
    　バリスタ部品。
  2. 　前記バリスタ部品は、バリスタ材料焼結体と、前記バリスタ材料焼結体の内部に設けられた第１内部電極、第２内部電極および第３内部電極と、を有し、
    　前記第１内部電極は、前記第３内部電極に対して少なくとも一部が対向し、
    　前記第２内部電極は、前記第３内部電極に対して少なくとも一部が対向し、
    　前記第１のバリスタ素子の静電容量の値は、前記第１内部電極および前記第３内部電極の対向面積によって変わる値であり、
    　前記第２のバリスタ素子の静電容量の値は、前記第２内部電極および前記第３内部電極の対向面積によって変わる値であり、
    　前記第１内部電極および前記第３内部電極の対向面積と、前記第２内部電極および前記第３内部電極の対向面積とが異なる
    　請求項１に記載のバリスタ部品。
  3. 　前記第２のバリスタ素子の静電容量は、前記第１のバリスタ素子の静電容量よりも大きく、
    　前記第２内部電極および前記第３内部電極の対向面積は、前記第１内部電極および前記第３内部電極の対向面積よりも大きい
    　請求項２に記載のバリスタ部品。
  4. 　前記バリスタ材料焼結体は、底面、前記底面に背向する天面、前記底面および前記天面のそれぞれに垂直な複数の側面を有し、
    　前記複数の側面は、互いに背向する第１側面および第２側面と、前記第１側面および前記底面に垂直で互いに背向する第３側面および第４側面と、を有し、
    　前記第１内部電極、前記第２内部電極および前記第３内部電極のそれぞれは、前記底面または前記天面に平行に設けられ、
    　前記第１側面および前記第２側面が背向する方向を第１方向と定義し、前記第３側面および前記第４側面が背向する方向を第２方向と定義した場合に、
    　前記第２内部電極の前記第２方向に沿う幅寸法は、前記第１内部電極の前記第２方向に沿う幅寸法よりも大きい
    　請求項３に記載のバリスタ部品。
  5. 　前記バリスタ部品は、さらに、前記第１側面に設けられた第１外部端子と、前記第２側面に設けられた第２外部端子と、前記第３側面および前記第４側面の少なくとも一方に設けられた第３外部端子と、を有し、
    　前記第１内部電極は、前記第１側面にて前記第１外部端子に接続され、
    　前記第２内部電極は、前記第２側面にて前記第２外部端子に接続され、
    　前記第３内部電極は、前記第３側面および前記第４側面の少なくとも一方にて前記第３外部端子に接続されている
    　請求項４に記載のバリスタ部品。
  6. 　前記第１外部端子は、前記第１側面上の前記第１外部端子に接続するように、前記底面、前記天面、前記第３側面および前記第４側面のそれぞれの一部の領域にも設けられ、
    　前記第２外部端子は、前記第２側面上の前記第２外部端子に接続するように、前記底面、前記天面、前記第３側面および前記第４側面のそれぞれの、前記第１外部端子が設けられた領域と異なる他の一部の領域にも設けられ、
    　前記天面、前記底面、前記第３側面および前記第４側面のそれぞれにおいて、前記第２外部端子の前記第１方向の長さは、前記第１外部端子の前記第１方向の長さよりも長い
    　請求項５に記載のバリスタ部品。
  7. 　前記バリスタ部品は、さらに、前記第１外部端子および前記第２外部端子を見分けるための識別マークを有し、
    　前記識別マークは、前記底面および前記天面の少なくとも一方に設けられる
    　請求項５に記載のバリスタ部品。
  8. 　前記第２内部電極は、互いに接続されていない第２主電極および第２副電極を有し、
    　前記第２外部端子は、互いに接続されていない第２主端子および第２副端子を有し、
    　前記第２主電極は、前記第２主端子に接続され、
    　前記第２副電極は、前記第２副端子に接続され、
    　前記第２主電極および前記第３内部電極によって形成される静電容量は、前記第１内部電極および前記第３内部電極によって形成される静電容量と同じである
    　請求項５～７のいずれか１項に記載のバリスタ部品。
  9. 　前記第２主電極および前記第３内部電極の対向面積は、前記第１内部電極および前記第３内部電極の対向面積と同じであり、
    　前記第２副電極および前記第３内部電極の対向面積は、前記第２主電極および前記第３内部電極の対向面積よりも小さい
    　請求項８に記載のバリスタ部品。
  10. 　前記第２のバリスタ素子の静電容量は、前記第１のバリスタ素子の静電容量の１．１２倍以下である
    　請求項３～９のいずれか１項に記載のバリスタ部品。
  11. 　第１のバリスタ素子および第２のバリスタ素子を備えるバリスタ部品であって、
    　前記バリスタ部品は、
    　バリスタ材料焼結体と、
    　前記バリスタ材料焼結体の内部に設けられた第１内部電極、第２内部電極および第３内部電極と、
    　前記第１内部電極に接続された第１外部端子、前記第２内部電極に接続された第２外部端子、および、前記第３内部電極に接続された第３外部端子と、
    　を有し、
    　前記第１内部電極は、互いに接続されていない第１主電極および第１副電極を有し、
    　前記第２内部電極は、互いに接続されていない第２主電極および第２副電極を有し、
    　前記第１外部端子は、互いに接続されていない第１主端子および第１副端子を有し、
    　前記第２外部端子は、互いに接続されていない第２主端子および第２副端子を有し、
    　前記第１主電極は、前記第１主端子に接続され、
    　前記第１副電極は、前記第１副端子に接続され、
    　前記第２主電極は、前記第２主端子に接続され、
    　前記第２副電極は、前記第２副端子に接続され、
    　前記第１主電極および第１副電極のそれぞれは、前記第３内部電極に対して少なくとも一部が対向し、
    　前記第２主電極および第２副電極のそれぞれは、前記第３内部電極に対して少なくとも一部が対向し、
    　前記第１主電極および前記第３内部電極によって形成される静電容量は、前記第２主電極および前記第３内部電極によって形成される静電容量と同じであり、
    　前記第１副電極および前記第３内部電極によって形成される静電容量は、前記第２副電極および前記第３内部電極によって形成される静電容量と同じである
    　バリスタ部品。
  12. 　前記バリスタ材料焼結体は、底面、前記底面に背向する天面、前記底面および前記天面のそれぞれに垂直な複数の側面を有し、
    　前記底面の中心および前記天面の中心を通る中心軸の軸方向から前記バリスタ部品を見た場合に、
    　前記第１主電極と前記第２主電極とは、前記中心軸を中心に点対称であり、
    　前記第１副電極と前記第２副電極とは、前記中心軸を中心に点対称である
    　請求項１１に記載のバリスタ部品。
  13. 　トランシーバＩＣと、
    　前記トランシーバＩＣに接続されたコモンモードフィルタと、
    　前記コモンモードフィルタに接続された請求項１～１２のいずれか１項に記載のバリスタ部品と、
    　を備える差動通信装置。
  14. 　第１線路および第２線路を有する差動線路が設けられた基板と、
    　前記基板に実装されたトランシーバＩＣと、
    　前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、
    　前記基板に実装され、前記コモンモードフィルタに接続された請求項１～１２のいずれか１項に記載のバリスタ部品と、
    　を備える差動通信装置。
  15. 　第１線路および第２線路を有する差動線路が設けられた基板と、
    　前記基板に実装されたトランシーバＩＣと、
    　前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、
    　前記基板に実装され、前記コモンモードフィルタに接続された請求項８または９に記載のバリスタ部品と、
    　を備え、
    　前記第１外部端子は前記第１線路に接続され、
    　前記第２外部端子の第２主端子および第２副端子のそれぞれは、前記第２線路に接続されている
    　差動通信装置。
  16. 　第１線路および第２線路を有する差動線路が設けられた基板と、
    　前記基板に実装されたトランシーバＩＣと、
    　前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、
    　前記基板に実装され、前記コモンモードフィルタに接続された請求項１１または１２に記載のバリスタ部品と、
    　を備え、
    　前記第１外部端子の第１主端子は、前記第１線路に接続され、
    　前記第１外部端子の第１副端子は、前記第１線路に接続されず、
    　前記第２外部端子の第２主端子および第２副端子のそれぞれは、前記第２線路に接続されている
    　差動通信装置。
  17. 　第１線路および第２線路を有する差動線路が設けられた基板と、
    　前記基板に実装されたトランシーバＩＣと、
    　前記基板に実装され、前記トランシーバＩＣに接続されたコモンモードフィルタと、
    　前記基板に実装され、前記コモンモードフィルタに接続された請求項１１または１２に記載のバリスタ部品と、
    　を備え、
    　前記第２外部端子の第２主端子は、前記第２線路に接続され、
    　前記第２外部端子の第２副端子は、前記第２線路に接続されず、
    　前記第１外部端子の第１主端子および第１副端子のそれぞれは、前記第１線路に接続されている
    　差動通信装置。
PCT/JP2022/046678 2021-12-21 2022-12-19 バリスタ部品および差動通信装置 WO2023120477A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023569433A JPWO2023120477A1 (ja) 2021-12-21 2022-12-19
CN202280082657.XA CN118402020A (zh) 2021-12-21 2022-12-19 变阻器部件以及差动通信装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-207311 2021-12-21
JP2021207311 2021-12-21

Publications (1)

Publication Number Publication Date
WO2023120477A1 true WO2023120477A1 (ja) 2023-06-29

Family

ID=86902463

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/046678 WO2023120477A1 (ja) 2021-12-21 2022-12-19 バリスタ部品および差動通信装置

Country Status (3)

Country Link
JP (1) JPWO2023120477A1 (ja)
CN (1) CN118402020A (ja)
WO (1) WO2023120477A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420601A (en) * 1987-07-16 1989-01-24 Jgc Corp Composit chip varister
JPH0444130U (ja) * 1990-08-13 1992-04-15
JPH058905U (ja) * 1991-07-12 1993-02-05 株式会社村田製作所 サージアブソーバ
JP2019205119A (ja) * 2018-05-25 2019-11-28 パナソニックＩｐマネジメント株式会社 通信装置
JP2020096075A (ja) * 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420601A (en) * 1987-07-16 1989-01-24 Jgc Corp Composit chip varister
JPH0444130U (ja) * 1990-08-13 1992-04-15
JPH058905U (ja) * 1991-07-12 1993-02-05 株式会社村田製作所 サージアブソーバ
JP2019205119A (ja) * 2018-05-25 2019-11-28 パナソニックＩｐマネジメント株式会社 通信装置
JP2020096075A (ja) * 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ

Also Published As

Publication number Publication date
JPWO2023120477A1 (ja) 2023-06-29
CN118402020A (zh) 2024-07-26

Similar Documents

Publication Publication Date Title
JP4518103B2 (ja) コモンモードチョークコイル
KR101859830B1 (ko) 전자 부품
KR101859835B1 (ko) 전자 부품
US10600567B2 (en) Multilayer capacitor
US7821759B2 (en) Surge absorption circuit
US20070252659A1 (en) Filter Circuit, Differential Transmission System Having Same, and Power Supply
JP4012553B2 (ja) インダクタンス素子及び信号伝送回路
US10778177B2 (en) Common mode noise filter
US10305441B2 (en) Common mode noise filter
US20070076343A1 (en) Connector
WO2011142079A1 (ja) 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
JP2022119716A (ja) 電子制御装置
WO2023120477A1 (ja) バリスタ部品および差動通信装置
WO2022168922A1 (ja) 電子制御装置
WO2005088799A1 (en) Connectors having transient voltage suppression components and transient voltage suppression components in a connector
WO2019111645A1 (ja) 電子制御装置
WO2024166769A1 (ja) 電子制御システム
JP7457946B2 (ja) 保護装置
WO2022168986A1 (ja) バリスタ部品
US11337301B2 (en) Printed circuit board to suppress deterioration of an electrical balance in a differential line
US20220384089A1 (en) Circuit substrate
CN116746119A (zh) 电子控制装置
JP2020120242A (ja) 通信装置のインターフェース回路および車両
WO2019176353A1 (ja) 電子制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22911179

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023569433

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE