JP2013048174A - チップバリスタ - Google Patents

チップバリスタ Download PDF

Info

Publication number
JP2013048174A
JP2013048174A JP2011186176A JP2011186176A JP2013048174A JP 2013048174 A JP2013048174 A JP 2013048174A JP 2011186176 A JP2011186176 A JP 2011186176A JP 2011186176 A JP2011186176 A JP 2011186176A JP 2013048174 A JP2013048174 A JP 2013048174A
Authority
JP
Japan
Prior art keywords
varistor
conductive
electrode
region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011186176A
Other languages
English (en)
Other versions
JP5696623B2 (ja
Inventor
Kaname Ueda
要 上田
Katsunari Moriai
克成 森合
takahiro Itami
崇裕 伊丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011186176A priority Critical patent/JP5696623B2/ja
Priority to US13/587,326 priority patent/US8525634B2/en
Priority to CN201210313585.3A priority patent/CN102969102B/zh
Publication of JP2013048174A publication Critical patent/JP2013048174A/ja
Application granted granted Critical
Publication of JP5696623B2 publication Critical patent/JP5696623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

【課題】内部電極を備えることなく、ESD耐量を良好に維持することが可能なチップバリスタを提供すること。
【解決手段】バリスタ部7は、ZnOを主成分とする焼結体からなり、電圧非直線特性を発現する。複数の第一導電部9は、ZnOを主成分とする焼結体からなると共にバリスタ部7を挟んで配置され、バリスタ部7に接続される主面9aと主面9aに対向する主面9bとをそれぞれ有している。複数の端子電極5は、対応する第一導電部9にそれぞれ接続されている。各端子電極5は、主面9bに接続される第一電極部分5aと、第一電極部分5aに接続される第二電極部分5bと、を有している。
【選択図】図2

Description

本発明は、チップバリスタに関する。
チップバリスタとして、バリスタ層とバリスタ層を挟むようにバリスタ層に接して配置された内部電極とを有するバリスタ素体と、バリスタ素体の端部に対応する内部電極に接続されるように配置された端子電極と、を備えた積層チップバリスタが知られている(たとえば、特許文献1参照)。積層チップバリスタでは、バリスタ層における内部電極で挟まれる領域が、電圧非直線特性(以下、「バリスタ特性」と称する場合もある)を発現する領域として機能する。
特開2002−246207号公報
最近の高速インターフェイスでは、高速化を実現するために、IC自体の構造がESD(Electrostatic Discharge:静電気放電)に対して脆弱になってきている。このため、高速伝送系ICにおけるESD対策の要求が高まっており、ESD対策部品として特許文献1に記載されている積層チップバリスが用いられている。高速伝送系用のESD対策部品に要求される特性として、静電容量の低減は必須である。発現する静電容量が大きいと、信号品位に問題を生じ、最悪の場合は通信不可となる懼れがある。
積層チップバリスタの静電容量を低減させる手法としては、バリスタ層に接して配置された内部電極が互いに重なり合う部分の面積を少なくする手法が考えられる。内部電極が互いに重なり合う部分の面積を少なくすることにより、静電容量が発現する領域が減少して、静電容量が低減する。しかしながら、内部電極が互いに重なり合う部分の面積(以下、「重なり面積」と称する)を少なくすると、ESDに対する耐量(以下、「ESD耐量」と称する)が低下するという新たな問題点が生じる。ESDのようなサージ電圧を印加した場合、内部電極が互いに重なり合う部分での電界分布は、内部電極が互いに重なり合う部分の端部に集中する。内部電極が互いに重なり合う部分の電界分布が端部に集中すると、重なり面積が少なくなればなるほど、ESD耐量は急激に低下する。
積層チップバリスタは、上述したように、バリスタ層に接して配置された内部電極を備えるために、ESD耐量を良好に維持することが困難であった。
本発明の目的は、上述した内部電極を備えることなく、ESD耐量を良好に維持することが可能なチップバリスタを提供することである。
本発明に係るチップバリスタは、ZnOを主成分とする焼結体からなり、電圧非直線特性を発現するバリスタ部と、ZnOを主成分とする焼結体からなると共にバリスタ部を挟んで配置され、バリスタ部に接続される第一主面と第一主面に対向する第二主面とをそれぞれ有する複数の導電部と、複数の導電部に接続される複数の端子電極と、を備えており、各端子電極は、第二主面に接続される第一電極部分と、第一電極部分に接続される第二電極部分と、を有していることを特徴とする。
本発明に係るチップバリスタでは、バリスタ特性を発現するバリスタ部が各導電部に挟まれ且つ接続されていると共に、導電部に接続される端子電極が第一電極部分と第二電極部分とを有している。すなわち、本発明のチップバリスタは、上述した積層チップバリスタと異なり、バリスタ層に接して配置された内部電極を備えることなく、バリスタ特性を発現する。このため、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部に生じることはなく、ESD耐量が低下しない。
バリスタ部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、複数の導電部の第一主面間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含み、各導電部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、第一主面と第二主面との間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含んでおり、第一電極部分は、導電部が含む第二領域に接続されていてもよい。
ZnOを主成分とする焼結体からなるバリスタ部及び導電部が、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域をそれぞれ含んでいる。バリスタ部及び導電部それぞれにおいて、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域は、アルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在していない第二領域に比して、電気伝導率が低く、比誘電率が低い。チップバリスタの静電容量は、端子電極間に位置することとなるバリスタ部及び導電部それぞれの静電容量の和で表すことができる。したがって、バリスタ部及び導電部が上記第一領域を含むことにより、バリスタ部及び導電部それぞれの静電容量が低くなり、チップバリスタの低静電容量化を図ることができる。
ところで、電子部品の端子電極は、一般には、電子部品を構成する素体に金属とガラス成分とを含む導電性ペーストを付与した後に焼き付けることにより形成される。この場合、端子電極がガラス成分を含んでいるため、素体に対する端子電極に含まれる金属の被覆率にばらつきが生じる懼れがある。チップバリスタの端子電極において、金属の被覆率にばらつきが生じると、チップバリスタの静電容量にばらつきが生じてしまう。
端子電極を上述したような導電性ペースト用いて形成する場合、導電性ペーストが素体の端面及び当該端面と隣り合う側面の一部に回り込むように付与される。したがって、端子電極は、一般に、側面に回り込むように形成された部分を有しており、当該部分の寸法にばらつきが生じた場合、端子電極に含まれる金属により被覆される面積にばらつきが生じてしまう。この場合にも、金属の被覆率にばらつきが生じ、チップバリスタの静電容量にばらつきが生じてしまう。
アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域が、端子電極が形成された導電部の外表面から上記元素を拡散させて形成される場合、端子電極の側面に回り込む部分の寸法ばらつきにより、第一領域の大きさもばらついてしまう。このように、導電部の第一領域の大きさにばらつきが生じる場合にも、チップバリスタの静電容量にばらつきが生じてしまう。
以上のように、チップバリスタにおいては、様々な要因により、静電容量にばらつきが生じる懼れがあるが、第一電極部分は、導電部が含む第二領域に接続されているので、静電容量がばらつくのを抑制することができる。
第一電極部分は、第二主面を覆うように配置されていてもよい。この場合、静電容量がばらつくのを確実に抑制することができる。
第一電極部分は、金属を含むと共にガラス成分を含まない導電性ペーストがバリスタ部及び複数の導電部と同時焼成されることにより形成されていてもよい。この場合、静電容量のばらつくのを確実に抑制することができる。
バリスタ部は、副成分として希土類金属及びBiからなる群より選ばれる少なくとも一種の元素を含有し、導電部は、副成分として希土類金属及びBiを実質的に含有しない焼結体からなっていてもよい。この場合、導電部を構成する焼結体は、希土類金属及びBiを実質的に含有しないため、バリスタ特性が発現し難く、比較的高い導電性を有することとなる。したがって、上記導電部において、電極としての機能が阻害されることはない。バリスタ部と導電部とが、ZnOを主成分とする焼結体からなるため、バリスタ部と導電部との界面における接続強度は強固となる。この結果、バリスタ部と導電部との接続が良好となり、バリスタ部と導電部との間での剥離の発生を抑制できる。
導電部は、金属と金属酸化物との複合材料からなっていてもよい。この場合、チップバリスタにおける熱が、導電部を通して容易に放熱されるため、放熱性に優れたチップバリスタを得ることができる。バリスタ部と導電部とが、金属酸化物を含むことから、バリスタ部と導電部との界面における接続強度は強固となる。この結果、バリスタ部と導電部との接続が良好となり、バリスタ部と導電部との間での剥離の発生を抑制できる。
バリスタ部の第一領域は、導電部がバリスタ部を挟む方向から見て、バリスタ部の第二領域の外周を囲むようにバリスタ部の外表面側に位置していてもよい。この場合、バリスタ部の外表面側の電気伝導率が低いことから、バリスタ部の外表面を表面電流が流れ難い。この結果、漏れ電流の発生を抑制することができる。
導電部とで第一電極部分を挟むように配置される導電部を更に備えていてもよい。この場合、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域が、端子電極が形成されていない導電部の外表面から上記元素を拡散させて形成される場合でも、第一電極部分が、導電部が含む第二領域に確実に接続されることとなる。
本発明によれば、上述した内部電極を備えることなく、ESD耐量を良好に維持することが可能なチップバリスタを提供することができる。
本実施形態に係るチップバリスタを示す斜視図である。 本実施形態に係るチップバリスタの断面構成を説明する図である。 本実施形態に係るチップバリスタの第一電極部分の断面構成を説明する図である。 本実施形態に係るチップバリスタのバリスタ部の断面構成を説明する図である。 本実施形態に係るチップバリスタの第一導電部の断面構成を説明する図である。 本実施形態に係るチップバリスタの第二導電部の構成を説明する図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態の変形例に係るチップバリスタの断面構成を説明する図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
まず、図1〜図6を参照して、本実施形態に係るチップバリスタ1の構成を説明する。図1は、本実施形態に係るチップバリスタを示す斜視図である。図2は、本実施形態に係るチップバリスタの断面構成を説明する図である。図3は、本実施形態に係るチップバリスタの第一電極部分の断面構成を説明する図である。図4は、本実施形態に係るチップバリスタのバリスタ部の断面構成を説明する図である。図5は、本実施形態に係るチップバリスタの第一導電部の断面構成を説明する図である。図6は、本実施形態に係るチップバリスタの第二導電部の構成を説明する図である。
チップバリスタ1は、図1に示されるように、略直方体形状の素体3と、一対の端子電極5と、を備えている。チップバリスタ1は、たとえば、図示Y方向における長さが0.4mm、Z方向における高さが0.2mm、X方向における幅が0.2mmといった極小サイズ(いわゆる0402サイズ)のチップバリスタである。
素体3は、バリスタ部7と、複数(本実施形態においては、二つ)の第一導電部9と、複数(本実施形態においては、二つ)の第二導電部11と、を有している。素体3は、外表面として、互いに対向し且つ正方形状の端面3a,3bと、端面3a,3bに直交する4つの側面3c〜3fとを有している。4つの側面3c〜3fは、端面3a,3b間を連結するように伸びている。
バリスタ部7は、図1及び図2に示されるように、素体3の略中央に位置する直方体形状の部分であり、バリスタ特性を発現する焼結体(半導体セラミック)からなる。バリスタ部7は、その厚み方向(図中Y方向)に対向する一対の主面7a,7bを含んでいる。バリスタ部7の厚みは、たとえば5〜200μm程度に設定される。
バリスタ部7は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分としてCo、希土類金属元素、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含む。本実施形態において、バリスタ部7は、副成分としてCo、Pr、Cr、Ca、K、及びAlを含んでいる。バリスタ部7におけるZnOの含有量は、特に限定されないが、バリスタ部7を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。
希土類金属元素(たとえば、Pr)は、バリスタ特性を発現させる物質として作用する。バリスタ部7における希土類金属元素の含有量は、たとえば0.01〜10原子%程度に設定される。
第一導電部9は、図1及び図2に示されるように、略直方体形状の部分であり、バリスタ部7をその間に挟むようにバリスタ部7の両側に配置されている。第一導電部9は、バリスタ部7(主面7a,7b)に接続される主面9aと、主面9aに対向する主面9bと、を有している。本実施形態では、バリスタ部7の主面7a,7bの略全体が、第一導電部9の主面9aと接触して、接続されている。第一導電部9の主面9aは、バリスタ部7の主面7a,7bと略同じ形状を呈している。第一導電部9の主面9aは、バリスタ部7に対する電極面として機能する。
第二導電部11は、図1及び図2に示されるように、素体3の両端側に寄った箇所に位置する略直方体形状の部分である。第二導電部11は、素体3の端面3a,3bを構成する主面11aと、主面11aに対向する主面11bと、を有している。
第一及び第二導電部9,11は、ZnOを主成分として含む焼結体からなる。ZnOの比抵抗は、1〜10Ω・cmであり、比較的高い導電性を有する、このため、第一導電部9は、電極として機能する。第一及び第二導電部9,11は、比抵抗を調整するために、副成分として、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含んでいてもよい。第一及び第二導電部9,11におけるZnOの含有量は、特に限定されないが、第一及び第二導電部9,11を構成する全体の材料を100質量%とした場合に、たとえば100〜69.0質量%である。
第一導電部9が希土類金属を実質的に含有していると、第一導電部9がバリスタ特性を発現する懼れがある。このため、第一導電部9は、希土類金属を実質的に含有しないことが好ましい。第一導電部9は、希土類金属を実質的に含有しないことにより、バリスタ特性を発現し難い。したがって、第一導電部9は、電気抵抗が低く、比較的高い導電性を有する。ここで、「実質的に含んでいない」状態とは、希土類金属を、第一導電部9を構成する材料を調製する際に原料として意図的に含有させなかった場合の状態をいうものとする。たとえば、バリスタ部7から第一導電部9への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。本実施形態では、第二導電部11も希土類金属を実質的に含有しない。
端子電極5は、第一電極部分5aと、第二電極部分5bと、を有している。第一電極部分5aは、第一導電部9と第二導電部11との間に配置されている。第二電極部分5bは、第一電極部分5aに接続されると共に、素体3の両端に配置されている。
第一電極部分5aは、第一導電部9の主面9bに直接接続されると共に、第二導電部11の主面11bに直接接続されている。すなわち、第一電極部分5aは、第一導電部9と第二導電部11とで挟まれて位置している。第一電極部分5aは、第一導電部9の主面9b全体及び第二導電部11の主面11b全体を覆うように形成されている。すなわち、第一電極部分5aは、図3に示されるように、略矩形形状を呈している。第一電極部分5aの端部は、素体3の4つの側面3c〜3fに露出している。第一電極部分5aは、金属(たとえば、Pd、Ag、又はAg−Pd合金など)からなる。第一電極部分5aは、上記金属からなる粉末、有機バインダ、及び有機溶剤を含む導電性ペーストの焼結体として構成される。第一電極部分5aを形成するための導電性ペーストは、ガラス成分(たとえば、ガラスフリットなど)を含まない。
第二電極部分5bは、素体3の各端面3a,3b(第二導電部11の主面11a)及び4つの側面3c〜3fの各端面3a,3b寄りの部分を覆うように多層に形成されている。第二電極部分5bは、素体3の4つの側面3c〜3fに露出した第一電極部分5aの端部を覆うようにも形成されており、第一電極部分5aと直接接続されている。第二電極部分5bは、第一電極層6aと、第二電極層6bと、を含んでいる。
第一電極層6aは、導電性ペーストを素体3の表面に付与して焼き付けることにより形成されている。すなわち、第一電極層6aは、焼付電極層である。導電性ペーストには、金属(たとえば、Pd、Cu、Ag、又はAg−Pd合金など)からなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。第二電極層6bは、第一電極層6a上にめっき法により形成されている。本実施形態において、第二電極層6bは、第一電極層6a上にNiめっきにより形成されたNiめっき層と、当該Niめっき層上にSnめっきにより形成されたSnめっき層とを含んでいる。
バリスタ部7、第一導電部9、及び第二導電部11は、図4〜図6にも示されるように、第一領域8a,10a,12aと、第二領域8b,10b,12bと、をそれぞれ含んでいる。第一領域8a,10a,12aは、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在している。第一領域8a,10a,12aでは、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素は、ZnOの結晶粒内に固溶して存在している、又は、ZnOの結晶粒界に存在している。第二領域8b,10b,12bは、アルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在していない。本実施形態では、上記元素としてアルカリ金属元素、特にLiが用いられている。Liは、イオン半径が比較的小さく、ZnOの結晶粒内に固溶し易く、拡散速度も速い。第一領域8a,10a,12aは、アルカリ金属、Ag、及びCuからなる群より選ばれる二種以上の元素が存在していてもよい。
バリスタ部7において、第二領域8bは、図4に示されるように、一対の主面7a,7bの対向方向から見て、バリスタ部7の略中央に位置している。第二領域8bは、一対の主面7a,7bの対向方向に直交する方向から見て、主面7aと主面7bとの間にわたって延びている。すなわち、第二領域8bは、第一導電部9の主面9aの間にわたって延びており、第一導電部9(主面9a)に接続されている。第一領域8aは、一対の主面7a,7bの対向方向から見て、第二領域8bの外周を囲むようにバリスタ部7の外表面側に位置している。
第一導電部9において、第二領域10bは、図5に示されるように、一対の主面9a,9bの対向方向から見て、第一導電部9の略中央に位置している。第二領域10bは、一対の主面9a,9bの対向方向に直交する方向から見て、主面9aと主面9bとの間にわたって延びている。すなわち、第二領域10bは、バリスタ部7の第二領域8bと第一電極部分5aとに接続されている。第一領域10aは、一対の主面9a,9bの対向方向から見て、第二領域10bの外周を囲むように第一導電部9の外表面側に位置している。
第二導電部11において、第二領域12bは、図6に示されるように、主面11bに直交する方向から主面11bを見て、第二導電部11の略中央に位置している。第二領域12bは、一対の主面11a,11bの対向方向に直交する方向から見て、主面11aには達していない。第二領域12bは、第一電極部分5aに接続されている。第一領域12aは、第二領域12bの外側を囲むように第二導電部11の外表面側に位置している。
アルカリ金属、Ag、及びCuからなる群より選ばれる元素は、ZnOの結晶粒内に固溶していると、n型半導体としての性質を示すZnOは、上記元素によりドナーが減ぜられて、電気伝導率が低くなり、バリスタ特性が発現し難くなる。また、上記元素がZnOの結晶粒界に存在することによっても、電気伝導率が低くなると考えられる。したがって、第一領域8a,10a,12aは、第二領域8b,10b,12bに比して、電気伝導率が低く、静電容量も低い。
バリスタ部7では、第二領域8bが、主として、バリスタ特性を発現する領域として機能する。第一導電部9では、第二領域10bが、主として、電極(導体)として機能する。第一電極部分5aは、電極として機能する上記第二領域10bに直接接続されている。これにより、第一導電部9の第二領域10bは、第一電極部分5aを介して、第二電極部分5bに電気的に接続されることとなる。
続いて、図7及び図8を参照して、上述した構成を有するチップバリスタ1の製造過程の一例について説明する。図7及び図8は、本実施形態に係るチップバリスタの製造過程を説明するための図である。
まず、バリスタ部7を構成する主成分であるZnOと、Co、Pr、Cr、Ca、K、及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第一グリーンシートを得る。
また、第一及び第二導電部9,11を構成するZnOに有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。ZnO以外に、上記副成分を含有させる場合には、ZnOと、副成分を構成する添加物と、を所定の割合となるように各々秤量した後、各成分を混合して第一及び第二導電部9,11用の材料を調整する。第一及び第二導電部9,11用の材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第二グリーンシートを得る。
次に、第二グリーンシートに、第一電極部分5aに対応する電極パターンを形成する。第一電極部分5aに対応する電極パターンは、上述した金属からなる粉末、有機バインダ、及び有機溶剤を混合した導電性ペーストをスクリーン印刷などの印刷法にて印刷し、乾燥させることにより形成する。金属からなる粉末は、たとえばPd、Ag、又はAg−Pd合金などを主成分とするもの用いることができる。
次に、第一グリーンシートと、上記電極パターンが形成された第二グリーンシートと、上記電極パターンが形成されていない第二グリーンシートと、を所定の枚数ずつ重ねる。ここでは、複数の第一グリーンシートからなるバリスタグリーン層と複数の上記電極パターンが形成されていない第二グリーンシートからなる導体グリーン層とが、バリスタグリーン層が導体グリーン層の間に挟まれるように積層する。また、導体グリーン層の間に上記電極パターンが形成された第二グリーンシートが挟まれるように積層する。その後、積層されたグリーンシートに圧力を加えて各グリーンシートを互いに圧着させる。バリスタグリーン層の厚みは、第一グリーンシートの枚数により調整される。導体グリーン層の厚みは、第二グリーンシートの枚数により調整される。第一グリーンシートの枚数は、少なくとも1枚でよい。上記電極パターンが形成された第二グリーンシートの枚数も、少なくとも1枚でよい。
以上により、図7に示されるように、バリスタグリーン層L1と導体グリーン層L2と電極パターンELとが積層された積層体LBが準備されることとなる。
次に、積層体LBを乾燥させた後、図8に示されるように、チップ単位に切断し、複数のグリーン素体GC(焼成前の素体3)を得る。積層体LBの切断は、たとえばダイシングソーなどにより行う。
次に、複数のグリーン素体GCに、所定の条件(たとえば、180〜400℃で且つ0.5〜24時間)で加熱処理を実施して脱バインダを行った後、さらに、所定の条件(たとえば、1000〜1400℃で且つ0.5〜8時間)で焼成を行う。この焼成によって、第一グリーンシートからなるバリスタグリーン層L1はバリスタ部7となり、第二グリーンシートからなる導体グリーン層L2は第一又は第二導電部9,11となり、電極パターンELは第一電極部分5aとなり、バリスタ部7が第一導電部9で挟まれると共に第一電極部分5aが第一通電部9と第二通電部11とで挟まれた複数の素体3が得られることとなる。バリスタグリーン層L1と導体グリーン層L2と電極パターンELとは、一体に焼成される。焼成後、必要に応じて素体3にバレル研磨を施してもよい。バレル研磨は、焼成前、すなわち積層体LBの切断後に行ってもよい。
次に、素体3の外表面(一対の端面3a,3b及び4つの側面3c〜3f)からアルカリ金属(たとえば、Li、Na等)、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を拡散させる。ここでは、アルカリ金属元素を拡散させる例を説明する。
まず、素体3の外表面にアルカリ金属化合物を付着させる。アルカリ金属化合物の付着には、密閉回転ポットを用いることができる。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素体3の表面から拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
そして、このアルカリ金属化合物が付着している素体3を電気炉で、所定の温度及び時間で熱処理する。この結果、アルカリ金属化合物からアルカリ金属が素体3の外表面から内部に拡散する。好ましい熱処理温度は、700〜1000℃であり、熱処理雰囲気は大気である。熱処理時間(保持時間)は、好ましくは10分〜4時間である。
素体3(バリスタ部7並びに第一及び第二導電部9,11)におけるアルカリ金属元素が拡散した部分、すなわちアルカリ金属元素が存在する第一領域8a,10a,12aは、上述したように高抵抗化及び低静電容量化が図られる。本実施形態では、アルカリ金属元素が端面3a,3bから拡散するものの、第二導電部11が存在することから、端子電極5と第一導電部9(第二領域10b)との電気的な接続に支障が生じることはない。
次に、素体3の両端面3a,3bを覆うように導電性ペーストを付与して、熱処理を施すことにより導電性ペーストを素体3に焼付けて、第二電極部分5bの第一電極層6aを形成する。その後、第一電極層6aを覆うように、Niめっき及びSnめっき等の電気めっき処理を施すことにより第二電極層6bを形成する。これらにより、素体3の両端側に端子電極5が形成されることとなる。端子電極5は、素体3における、第一導電部9がバリスタ部7を挟む方向での両端側に形成されている。第一電極層6aを形成するための導電性ペーストは、たとえば金属からなる粉末にガラスフリット及び有機ビヒクルを混合したものを用いることができる。金属からなる粉末は、たとえばPd、Cu、Ag、又はAg−Pd合金などを主成分とするもの用いることができる。
これらの過程により、チップバリスタ1が得られる。
本実施形態では、バリスタ部7が各第一導電部9に挟まれ且つ接続されており、バリスタ部7、特に、バリスタ部7の第二領域8bが、主として、バリスタ特性を発現する領域として機能する。すなわち、チップバリスタ1は、いわゆる積層チップバリスタと異なり、バリスタ層と接して配置される内部電極を備えることなく、バリスタ特性を発現する。このため、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部7に生じることはなく、ESD耐量が低下しない。
本実施形態では、バリスタ部7及び第一導電部9が、第一領域8a,10aをそれぞれ含んでいる。第一領域8a,10aは、第二領域8b,10bに比して、電気伝導率が低く、比誘電率が低い。チップバリスタ1の静電容量は、端子電極5の第一電極部分5a間に位置することとなるバリスタ部7及び第一導電部9それぞれの静電容量の和で表すことができる。したがって、バリスタ部7及び第一導電部9が第一領域8a,10aを含むことにより、バリスタ部7及び第一導電部9それぞれの静電容量が低くなり、チップバリスタ1の低静電容量化を図ることができる。
積層チップバリスタでは、バリスタグリーンシートへの電極パターンの形成精度、バリスタグリーンシートの積層ずれ、又は積層体の切断ずれなどの要因により、内部電極が互いに重なり合う部分の面積にばらつきが生じる懼れがある。内部電極が互いに重なり合う部分の面積にばらつきが生じると、内部電極が互いに重なり合う部分により発現する静電容量にばらつきが生じる。これに対して、チップバリスタ1は、上述したように、内部電極を備えていないことから、内部電極に起因する静電容量のばらつきが生じることはない。
ところで、電子部品の端子電極は、一般に、素体に金属とガラス成分とを含む導電性ペーストを付与した後に焼き付けることにより形成される。この場合、端子電極がガラス成分を含んでいるため、素体に対する端子電極に含まれる金属の被覆率にばらつきが生じる懼れがある。チップバリスタの端子電極において、金属の被覆率にばらつきが生じると、チップバリスタの静電容量にばらつきが生じてしまう。
端子電極を導電性ペースト用いて形成する場合、導電性ペーストが素体の端面及び当該端面と隣り合う側面の一部に回り込むように付与される。したがって、端子電極は、側面に回り込むように形成された部分を有しており、当該部分の寸法にばらつきが生じた場合にも、金属による被覆面積にばらつきが生じてしまう。この場合にも、金属の被覆率にばらつきが生じることとなり、チップバリスタの静電容量にばらつきが生じてしまう。
以上のように、チップバリスタにおいては、様々な要因により、静電容量にばらつきが生じる懼れがある。しかしながら、本実施形態では、第一電極部分5aは、第一導電部9が含む第二領域10bに接続されているので、チップバリスタ1の静電容量にばらつきが生じるのを抑制することができる。
第一電極部分5aは、第一導電部9の主面9b全体を覆うように配置されている。これにより、チップバリスタ1の静電容量がばらつくのを確実に抑制することができる。
第一電極部分5aは、金属を含むと共にガラス成分を含まない導電性ペーストがバリスタ部7及び導電部9,11と同時焼成されることにより形成されている。これにより、第一電極部分5aがガラス成分を含まないことから、第一電極部分5aにおける金属の被覆率にばらつきが生じ難く、チップバリスタ1の静電容量がばらつくのを確実に抑制することができる。
第一電極部分5aは、金属からなる粉末を含むと共にガラス成分を含まない導電性ペーストがバリスタ部7並びに第一及び第二導電部9,11と同時焼成されることにより形成されている。これによっても、チップバリスタ1の静電容量がばらつくのを確実に抑制することができる。
本実施形態では、バリスタ部7の第一領域8aは、一対の主面7a,7bの対向方向から見て、第二領域8bの外周を囲むようにバリスタ部7の外表面側に位置している。バリスタ部7の外表面側の電気伝導率が低いことから、バリスタ部7の外表面を表面電流が流れ難い。この結果、チップバリスタ1では、漏れ電流の発生を抑制することができる。
本実施形態では、バリスタ部7と第一導電部9とが、ZnOを主成分とする焼結体からなるため、バリスタ部7と第一導電部9との界面における接続強度は強固となる。この結果、バリスタ部7と第一導電部9との接続が良好となり、バリスタ部7と第一導電部9との間での剥離の発生を抑制できる。
本実施形態では、第一導電部9は、ZnOを主成分とすると共に、バリスタ部7が副成分として含有している希土類金属を実質的に含有しない焼結体からなる。第一導電部9(焼結体)は、希土類金属を実質的に含有しないため、バリスタ特性が発現し難く、比較的高い導電性を有することとなる。したがって、第一導電部9において、電極としての機能が阻害されることはない。
本実施形態では、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を素体3の外表面(端面3a,3b及び側面3c〜3f)から拡散させている。このため、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が拡散する範囲を容易に制御することができる。
本実施形態では、第二導電部11が、第一導電部9と第一電極部分5aを挟むように配置されている。これにより、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域12aが、素体3の端面3a,3bから上記元素を拡散させて形成する場合でも、端面3a,3bから第一電極部分5aに到達し難く、第一電極部分5aが、第一導電部9が含む第二領域10bに確実に接続されることとなる。
続いて、図9を参照して、本実施形態の変形例に係るチップバリスタ1の構成を説明する。図9は、本実施形態の変形例に係るチップバリスタの断面構成を説明する図である。
本変形例に係るチップバリスタ1も、略直方体形状の素体3と、一対の端子電極5とを備えている。本変形例に係るチップバリスタ1は、第二導電部11の第一及び第二領域12a,12bの大きさに関して、上述した本実施形態に係るチップバリスタ1と相違する。
第二導電部11において、第二領域12bは、第一導電部9の第二領域10bと同様に、一対の主面11a,11bの対向方向から見て、第二導電部11の略中央に位置している。第二領域12bは、一対の主面11a,11bの対向方向に直交する方向から見て、主面11aと主面11bとの間にわたって延びている。すなわち、第二領域12bは、第一電極部分5aと第二電極部分5b(第一電極層6a)とに接続されている。第一領域12aは、一対の主面11a,11bの対向方向から見て、第二領域12bの外周を囲むように第二導電部11の外表面側に位置している。
続いて、図9に示された本変形例に係るチップバリスタ1の製造過程の一例について説明する。複数の素体3を得るまでの過程は、上述した本実施形態に係るチップバリスタ1の製造過程と同じであり、説明を省略する。
複数の素体3を得た後、素体3の両端面3a,3bを覆うように導電性ペーストを付与して、熱処理を施すことにより導電性ペーストを素体3に焼付けて、第二電極部分5bの第一電極層6aを形成する。その後、第一電極層6aを覆うように、Niめっき及びSnめっき等の電気めっき処理を施すことにより第二電極層6bを形成する。
次に、素体3の露出表面(4つの側面3c〜3f)からアルカリ金属(たとえば、Li、Na等)、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を拡散させる。アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を拡散させる手法は、上述した実施形態における手法と同じである。
これらの過程により、本変形例に係るチップバリスタ1が得られる。
本変形例においても、上述した実施形態と同様に、ESD耐量を良好に維持しつつ、低静電容量化を図ることができると共に、静電容量がばらつくのを確実に抑制することができる。
本実施形態及び変形例に係るチップバリスタ1は、第一導電部9の対向方向が外部基板などの実装面と平行となるようにはんだ付けにより実装される。バリスタ部7は、第一導電部9の対向方向に見て、素体3の略中央に位置することから、はんだ付けの際に、バリスタ部7にはんだが到達し難い。この結果、チップバリスタ1は、はんだ実装の際に、バリスタ部7にはんだが付着してバリスタ部7の機能が阻害されるのを防ぐことができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
第一及び第二導電部9,11は、金属(たとえば、Ag−Pd合金、Ag、Au、Pd、Ptなど)と金属酸化物(たとえば、ZnO、CoO、NiO、又はTiOなど)との複合材料からなっていてもよい。この場合、金属は、金属酸化物中に分散された状態となっており、金属によって、第一電極部分5aとバリスタ部7との間を繋ぐ導通路が形成されることとなる。金属酸化物の含有量は、各導電部9,11を構成する全体の材料を100質量%とした場合に、たとえば10〜80質量%である。各導電部9,11における金属の含有量は、各導電部9,11を構成する全体の材料を100質量%とした場合に、たとえば20〜90質量%である。金属酸化物は、バリスタ部7に含有される金属酸化物と同じであるZnOが好ましい。
第一電極部分5aは、必ずしも第一導電部9の主面9b全体を覆うように形成されている必要はない。ただし、チップバリスタ1の静電容量のばらつきを抑制するためには、第一電極部分5aは、少なくとも、主面9bにおける第二領域10bに対応する領域を覆っていることが好ましい。もちろん、第二電極部分5bとの接続のため、第一電極部分5aの少なくとも一部は、素体3の4つの側面3c〜3fに露出している必要がある。第一電極部分5aは、複数に分割して形成されていてもよい。
素体3は、第二導電部11を備えていなくてもよい。この場合、第一電極部分5aと第二電極部分5bとが直接接続されることとなる。素体3が第二導電部11を備えていない場合、素体3に第二電極部分5bを形成した後に、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を拡散させるのが好ましい。これにより、第一電極部分5aが、第一導電部9の第二領域10bを介してバリスタ部7の第二領域8bに確実に接続される。
バリスタ部7は、希土類金属の代わりに、Biを含有していてもよい。この場合、上述したように、第一導電部9は、Biを含有していないことが好ましい。バリスタ部7は、希土類金属及びBiを含有していてもよい。この場合、第一導電部9は、希土類金属及びBiを含有していないことが好ましい。
本実施形態及び本変形例では、第一領域8a,10a,12aは、一対の端面3a,3bの対向方向から見て、第二領域8b,10b,12bの外周を囲むように素体3の外表面側に位置しているが、これに限られない。たとえば、4つの側面3c〜3fのうち一つの側面側や4つの側面3c〜3fのうち二つの側面側などに位置していてもよい。
素体3には、アルカリ金属(たとえば、Li、Na等)、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が拡散されていなくてもよい。
1…チップバリスタ、3…素体、5…端子電極、5a…第一電極部分、5b…第二電極部分、6a…第一電極層、6b…第二電極層、7…バリスタ部、7a,7b…主面、8a…第一領域、8b…第二領域、9…第一導電部、9a,9b…主面、10a…第一領域、10b…第二領域、11…第二導電部、11a,11b…主面、12a…第一領域、12b…第二領域。

Claims (8)

  1. ZnOを主成分とする焼結体からなり、電圧非直線特性を発現するバリスタ部と、
    ZnOを主成分とする焼結体からなると共に前記バリスタ部を挟んで配置され、前記バリスタ部に接続される第一主面と前記第一主面に対向する第二主面とをそれぞれ有する複数の導電部と、
    前記複数の導電部に接続される複数の端子電極と、を備えており、
    各前記端子電極は、前記第二主面に接続される第一電極部分と、前記第一電極部分に接続される第二電極部分と、を有していることを特徴とするチップバリスタ。
  2. 前記バリスタ部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、前記複数の導電部の第一主面間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含み、
    各前記導電部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、前記第一主面と前記第二主面との間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含んでおり、
    前記第一電極部分は、前記導電部が含む前記第二領域に接続されていることを特徴とする請求項1に記載のチップバリスタ。
  3. 前記第一電極部分は、前記第二主面を覆うように配置されていることを特徴とする請求項1又は2に記載のチップバリスタ。
  4. 前記第一電極部分は、金属を含むと共にガラス成分を含まない導電性ペーストが前記バリスタ部及び前記複数の導電部と同時焼成されることにより形成されていることを特徴とする請求項1〜3のいずれか一項に記載のチップバリスタ。
  5. 前記バリスタ部は、副成分として希土類金属及びBiからなる群より選ばれる少なくとも一種の元素を含有し、
    前記導電部は、副成分として希土類金属及びBiを実質的に含有しない焼結体からなることを特徴とする請求項1〜4のいずれか一項に記載のチップバリスタ。
  6. 前記導電部は、金属と金属酸化物との複合材料からなることを特徴とする請求項1〜4のいずれか一項に記載のチップバリスタ。
  7. 前記バリスタ部の前記第一領域は、前記導電部が前記バリスタ部を挟む方向から見て、前記バリスタ部の前記第二領域の外周を囲むように前記バリスタ部の外表面側に位置していることを特徴とする請求項2に記載のチップバリスタ。
  8. 前記導電部とで前記第一電極部分を挟むように配置される導電部を更に備えていることを特徴とする請求項1〜7のいずれか一項に記載のチップバリスタ。
JP2011186176A 2011-08-29 2011-08-29 チップバリスタ Active JP5696623B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011186176A JP5696623B2 (ja) 2011-08-29 2011-08-29 チップバリスタ
US13/587,326 US8525634B2 (en) 2011-08-29 2012-08-16 Chip varistor
CN201210313585.3A CN102969102B (zh) 2011-08-29 2012-08-29 片状压敏电阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011186176A JP5696623B2 (ja) 2011-08-29 2011-08-29 チップバリスタ

Publications (2)

Publication Number Publication Date
JP2013048174A true JP2013048174A (ja) 2013-03-07
JP5696623B2 JP5696623B2 (ja) 2015-04-08

Family

ID=47742841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011186176A Active JP5696623B2 (ja) 2011-08-29 2011-08-29 チップバリスタ

Country Status (3)

Country Link
US (1) US8525634B2 (ja)
JP (1) JP5696623B2 (ja)
CN (1) CN102969102B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471829B1 (ko) * 2010-06-24 2014-12-24 티디케이가부시기가이샤 칩 서미스터 및 그 제조 방법
US10020415B2 (en) * 2016-01-12 2018-07-10 National University Of Singapore Device incorporating an oxide film and method of fabricating the same
JP7235492B2 (ja) * 2018-12-12 2023-03-08 Tdk株式会社 チップバリスタ
JP7235028B2 (ja) * 2020-11-26 2023-03-08 Tdk株式会社 積層チップバリスタ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193704U (ja) * 1987-12-14 1989-06-20
JPH05121211A (ja) * 1991-10-29 1993-05-18 Marcon Electron Co Ltd 積層形電圧非直線抵抗器の製造方法
JP2004247346A (ja) * 2003-02-10 2004-09-02 Murata Mfg Co Ltd 電圧依存性抵抗器
JP2005183593A (ja) * 2003-12-18 2005-07-07 Murata Mfg Co Ltd 接合型電圧依存性抵抗器およびその製造方法
JP2005302937A (ja) * 2004-04-09 2005-10-27 Tdk Corp 積層型電子部品及びその製造方法
JP2006245367A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd バリスタおよびその製造方法
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0351922Y2 (ja) * 1985-10-31 1991-11-08
JPH0193704A (ja) * 1987-10-06 1989-04-12 Sumitomo Electric Ind Ltd リボン状多心光ファイバの被覆除去器
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP3555563B2 (ja) * 1999-08-27 2004-08-18 株式会社村田製作所 積層チップバリスタの製造方法および積層チップバリスタ
JP3822798B2 (ja) 2001-02-16 2006-09-20 太陽誘電株式会社 電圧非直線抵抗体及び磁器組成物
JP3924563B2 (ja) * 2003-12-26 2007-06-06 Tdk株式会社 積層型チップバリスタ
JP4432586B2 (ja) * 2004-04-02 2010-03-17 パナソニック株式会社 静電気対策部品
EP1858033A4 (en) 2005-04-01 2013-10-09 Panasonic Corp VARISTOR AND ELECTRONIC COMPONENT MODULE USING THE SAME
JP4074299B2 (ja) 2005-04-14 2008-04-09 Tdk株式会社 積層型チップバリスタ
JP3981125B2 (ja) * 2005-06-08 2007-09-26 Tdk株式会社 積層型チップバリスタ及びその製造方法
JP2007165639A (ja) 2005-12-14 2007-06-28 Tdk Corp バリスタ及びバリスタの製造方法
JP5233400B2 (ja) 2008-05-13 2013-07-10 Tdk株式会社 バリスタ
US8508325B2 (en) * 2010-12-06 2013-08-13 Tdk Corporation Chip varistor and chip varistor manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193704U (ja) * 1987-12-14 1989-06-20
JPH05121211A (ja) * 1991-10-29 1993-05-18 Marcon Electron Co Ltd 積層形電圧非直線抵抗器の製造方法
JP2004247346A (ja) * 2003-02-10 2004-09-02 Murata Mfg Co Ltd 電圧依存性抵抗器
JP2005183593A (ja) * 2003-12-18 2005-07-07 Murata Mfg Co Ltd 接合型電圧依存性抵抗器およびその製造方法
JP2005302937A (ja) * 2004-04-09 2005-10-27 Tdk Corp 積層型電子部品及びその製造方法
JP2006245367A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd バリスタおよびその製造方法
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール

Also Published As

Publication number Publication date
CN102969102B (zh) 2015-09-16
JP5696623B2 (ja) 2015-04-08
CN102969102A (zh) 2013-03-13
US20130049923A1 (en) 2013-02-28
US8525634B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
KR20060046265A (ko) 적층형 칩 배리스터
JP4074299B2 (ja) 積層型チップバリスタ
JP5652465B2 (ja) チップバリスタ
JP5696623B2 (ja) チップバリスタ
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
JP2005353845A (ja) 積層型チップバリスタ
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
US8471673B2 (en) Varistor and method for manufacturing varistor
JP4683068B2 (ja) 積層型チップバリスタ
JP5375810B2 (ja) チップバリスタ
JP5799672B2 (ja) チップバリスタ
JP5304772B2 (ja) チップバリスタ及びチップバリスタの製造方法
JP5338795B2 (ja) チップバリスタ
JP2006332121A (ja) バリスタ
JP5321570B2 (ja) チップバリスタ
JP4087359B2 (ja) 積層型チップバリスタ
JP4276231B2 (ja) バリスタ素子
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP2006269985A (ja) 積層型チップバリスタ
JP4957155B2 (ja) バリスタ
US7639470B2 (en) Varistor element
JP4952175B2 (ja) バリスタ
JP4788619B2 (ja) バリスタ素子
JP4475249B2 (ja) バリスタ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5696623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150