JP5375810B2 - チップバリスタ - Google Patents

チップバリスタ Download PDF

Info

Publication number
JP5375810B2
JP5375810B2 JP2010271326A JP2010271326A JP5375810B2 JP 5375810 B2 JP5375810 B2 JP 5375810B2 JP 2010271326 A JP2010271326 A JP 2010271326A JP 2010271326 A JP2010271326 A JP 2010271326A JP 5375810 B2 JP5375810 B2 JP 5375810B2
Authority
JP
Japan
Prior art keywords
varistor
region
conductive
main surface
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010271326A
Other languages
English (en)
Other versions
JP2012124202A (ja
Inventor
要 上田
克成 森合
崇裕 伊丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010271326A priority Critical patent/JP5375810B2/ja
Priority to US13/295,606 priority patent/US8508325B2/en
Publication of JP2012124202A publication Critical patent/JP2012124202A/ja
Application granted granted Critical
Publication of JP5375810B2 publication Critical patent/JP5375810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、チップバリスタ及びチップバリスタの製造方法に関する。
チップバリスタとして、バリスタ層とバリスタ層を挟むように配置された内部電極とを有するバリスタ素体と、バリスタ素体の端部に対応する内部電極に接続されるように配置された端子電極と、を備えた積層チップバリスタが知られている(たとえば、特許文献1参照)。積層チップバリスタでは、バリスタ層における内部電極で挟まれる領域が、電圧非直線特性(以下、「バリスタ特性」と称する場合もある)を発現する領域として機能する。
特開2002−246207号公報
最近の高速インターフェイスでは、高速化を実現するために、IC自体の構造がESD(Electrostatic Discharge:静電気放電)に対して脆弱になってきている。このため、高速伝送系ICにおけるESD対策の要求が高まっており、ESD対策部品として特許文献1に記載されている積層チップバリスが用いられている。高速伝送系用のESD対策部品に要求される特性として、静電容量の低減は必須である。発現する静電容量が大きいと、信号品位に問題を生じ、最悪の場合は通信不可となる懼れがある。
積層チップバリスタの静電容量を低減させる手法としては、内部電極が互いに重なり合う部分の面積を少なくする手法が考えられる。内部電極が互いに重なり合う部分の面積を少なくすることにより、静電容量が発現する領域が減少して、静電容量が低減する。しかしながら、内部電極が互いに重なり合う部分の面積(以下、「重なり面積」と称する)を少なくすると、ESDに対する耐量(以下、「ESD耐量」と称する)が低下するという新たな問題点が生じる。ESDのようなサージ電圧を印加した場合、内部電極が互いに重なり合う部分での電界分布は、内部電極が互いに重なり合う部分の端部に集中する。内部電極が互いに重なり合う部分の電界分布が端部に集中すると、重なり面積が少なくなればなるほど、ESD耐量は急激に低下する。
積層チップバリスタは、上述したように、内部電極を備えるために、ESD耐量を良好に維持しつつ、低静電容量化を図ることが困難であった。
本発明の目的は、内部電極を備えることなく、ESD耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタ及びチップバリスタの製造方法を提供することである。
本発明に係るチップバリスタは、ZnOを主成分とする焼結体からなり、電圧非直線特性を発現するバリスタ部と、ZnOを主成分とする焼結体からなると共にバリスタ部を挟んで配置され、バリスタ部に接続される第一主面と第一主面に対向する第二主面とをそれぞれ有する複数の導電部と、複数の導電部の第二主面に接続される複数の端子電極と、を備えており、バリスタ部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、複数の導電部の第一主面間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含み、導電部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、第一主面と第二主面との間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含んでいることを特徴とする。
本発明に係るチップバリスタでは、バリスタ部が各導電部に挟まれ且つ接続されており、バリスタ部、特に、バリスタ部の第二領域が、バリスタ特性を発現する領域として機能する。すなわち、本発明のチップバリスタは、上述した積層チップバリスタと異なり、内部電極を備えることなく、バリスタ特性を発現する。このため、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部に生じることはなく、ESD耐量が低下しない。
本発明では、ZnOを主成分とする焼結体からなるバリスタ部及び導電部が、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域をそれぞれ含んでいる。バリスタ部及び導電部それぞれにおいて、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域は、アルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在していない第二領域に比して、電気伝導率が低く、比誘電率が低い。チップバリスタの静電容量は、端子電極間に位置することとなるバリスタ部及び導電部それぞれの静電容量の和で表すことができる。したがって、バリスタ部及び導電部が上記第一領域を含むことにより、バリスタ部及び導電部それぞれの静電容量が低くなり、チップバリスタの低静電容量化を図ることができる。
バリスタ部は、副成分として希土類金属及びBiからなる群より選ばれる少なくとも一種の元素を含有し、上記導電部は、副成分として希土類金属及びBiを実質的に含有しない焼結体からなっていてもよい。この場合、導電部を構成する焼結体は、希土類金属及びBiを実質的に含有しないため、バリスタ特性が発現し難く、比較的高い導電性を有することとなる。したがって、上記導電部において、電極としての機能が阻害されることはない。バリスタ部と導電部とが、ZnOを主成分とする焼結体からなるため、バリスタ部と導電部との界面における接続強度は強固となる。この結果、バリスタ部と導電部との接続が良好となり、バリスタ部と導電部との間での剥離の発生を抑制できる。
上記導電部は、金属と金属酸化物との複合材料からなっていてもよい。この場合、チップバリスタにおける熱が、導電部を通して容易に放熱されるため、放熱性に優れたチップバリスタを得ることができる。バリスタ部と導電部とが、金属酸化物を含むことから、バリスタ部と導電部との界面における接続強度は強固となる。この結果、バリスタ部と導電部との接続が良好となり、バリスタ部と導電部との間での剥離の発生を抑制できる。
バリスタ部の第一領域は、導電部がバリスタ部を挟む方向から見て、バリスタ部の第二領域の外周を囲むようにバリスタ部の外表面側に位置していてもよい。この場合、バリスタ部の外表面側の電気伝導率が低いことから、バリスタ部の外表面を表面電流が流れ難い。この結果、漏れ電流の発生を抑制することができる。
本発明に係るチップバリスタの製造方法は、導電部となる導体グリーン層の間にZnOを主成分とすると共に電圧非直線性を発現するバリスタ部となるバリスタグリーン層が挟まれるように導体グリーン層とバリスタグリーン層とが積層された積層体を準備する工程と、積層体を切断し、複数のグリーン素体を取得する工程と、複数のグリーン素体を焼成して、バリスタ部が導電部で挟まれた複数の素体を取得する工程と、複数の素体それぞれに、導電部がバリスタ部を挟む方向での両端側に端子電極を形成する工程と、複数の素体それぞれに、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を素体の外表面から拡散させる工程と、を備えていることを特徴とする。
本発明に係るチップバリスタの製造方法によれば、内部電極を備えておらず、ESD耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタを容易に製造することができる。本発明では、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を素体の外表面から拡散させているので、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が拡散する範囲を容易に制御することができる。
本発明によれば、内部電極を備えることなく、ESD耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタ及びチップバリスタの製造方法を提供することができる。
本実施形態に係るチップバリスタを示す斜視図である。 本実施形態に係るチップバリスタの断面構成を説明する図である。 本実施形態に係るチップバリスタのバリスタ部の断面構成を説明する図である。 本実施形態に係るチップバリスタの導電部の断面構成を説明する図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態の変形例に係るチップバリスタを示す斜視図である。 本実施形態の変形例に係るチップバリスタの断面構成を説明する図である。 本実施形態に係るチップバリスタのコンポジット部内における導通路を示す模式的断面図である。 本実施形態に係るチップバリスタのコンポジット部の断面構成を説明する図である。 本実施形態の変形例に係るチップバリスタの製造過程を説明するための図である。 本実施形態の変形例に係るチップバリスタの製造過程を説明するための図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
まず、図1及び図2を参照して、本実施形態に係るチップバリスタ1の構成を説明する。図1は、本実施形態に係るチップバリスタを示す斜視図である。図2は、本実施形態に係るチップバリスタの断面構成を説明する図である。図3は、本実施形態に係るチップバリスタのバリスタ部の断面構成を説明する図である。図4は、本実施形態に係るチップバリスタの導電部の断面構成を説明する図である。
チップバリスタ1は、図1に示されるように、略直方体形状の素体3と、素体3の両端に形成された一対の端子電極5とを備えている。このチップバリスタ1は、たとえば、図示Y方向における長さが0.4mm、Z方向における高さが0.2mm、X方向における幅が0.2mmといった極小サイズ(いわゆる0402サイズ)のチップバリスタである。
素体3は、バリスタ部7と、複数(本実施形態においては、二つ)の導電部9と、を有している。素体3は、外表面として、互いに対向し且つ正方形状の端面3a,3bと、端面3a,3bに直交する4つの側面3c〜3fとを有している。4つの側面3c〜3fは、端面3a,3b間を連結するように伸びている。
バリスタ部7は、図1及び図2に示されるように、素体3の略中央に位置する直方体形状の部分であり、バリスタ特性を発現する焼結体(半導体セラミック)からなる。バリスタ部7は、その厚み方向(図中Y方向)に対向する一対の主面7a,7bを含んでいる。バリスタ部7の厚みは、たとえば5〜200μm程度に設定される。
バリスタ部7は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分としてCo、希土類金属元素、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含む。本実施形態において、バリスタ部7は、副成分としてCo、Pr、Cr、Ca、K、及びAlを含んでいる。バリスタ部7におけるZnOの含有量は、特に限定されないが、バリスタ部7を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。
希土類金属元素(たとえば、Pr)は、バリスタ特性を発現させる物質として作用する。バリスタ部7における希土類金属元素の含有量は、たとえば0.01〜10原子%程度に設定される。
導電部9は、図1及び図2に示されるように、素体3の両端側に寄った箇所に位置する略直方体形状の部分であり、バリスタ部7をその間に挟むようにバリスタ部7の両側に配置されている。導電部9は、バリスタ部7(主面7a,7b)に接続される主面9aと、主面9aに対向する主面9bと、を有している。本実施形態では、バリスタ部7の主面7a,7bの略全体が、導電部9の主面9aと接触して、接続されている。導電部9の主面9aは、バリスタ部7の主面7a,7bと略同じ形状を呈している。導電部9の主面9bは、素体3の端面3a,3bを構成する。導電部9の主面9aは、バリスタ部7に対する電極面として機能する。
導電部9は、ZnOを主成分として含む焼結体からなる。ZnOの比抵抗は、1〜10Ω・cmであり、比較的高い導電性を有する、このため、導電部9は、電極として機能する。導電部9は、比抵抗を調整するために、副成分として、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含んでいてもよい。導電部9におけるZnOの含有量は、特に限定されないが、導電部9を構成する全体の材料を100質量%とした場合に、たとえば100〜69.0質量%である。
導電部9が希土類金属を実質的に含有していると、導電部9がバリスタ特性を発現する懼れがある。このため、導電部9は、希土類金属を実質的に含有しないことが好ましい。導電部9は、希土類金属を実質的に含有しないことにより、バリスタ特性を発現し難い。したがって、導電部9は、電気抵抗が低く、比較的高い導電性を有する。ここで、「実質的に含んでいない」状態とは、希土類金属を、導電部9を構成する材料を調製する際に原料として意図的に含有させなかった場合の状態をいうものとする。たとえば、バリスタ部7から導電部9への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。
端子電極5は、素体3の各端面3a,3b(導電部9の主面9b)を覆うように多層に形成されている。端子電極5は、第一電極層5aと、第二電極層5bと、第三電極層5cと、を有している。第一電極層5aは、素体3の導電部9に直接接続され且つAg等を主成分とした導電性粉末及びガラスフリットを含む。第二電極層5bは、第一電極層5aを覆うように形成され且つNiを主成分とする。第三電極層5cは、第二電極層5bを覆うように形成され且つSnを主成分とする。
バリスタ部7及び導電部9は、図3及び図4にも示されるように、第一領域8a,10aと、第二領域8b,10bと、をそれぞれ含んでいる。第一領域8a,10aは、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在している。第一領域8a,10aでは、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素は、ZnOの結晶粒内に固溶して存在している、又は、ZnOの結晶粒界に存在している。第二領域8b,10bは、アルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在していない。本実施形態では、上記元素としてアルカリ金属元素、特にLiが用いられている。Liは、イオン半径が比較的小さく、ZnOの結晶粒内に固溶し易く、拡散速度も速い。第一領域8a,10aは、アルカリ金属、Ag、及びCuからなる群より選ばれる二種以上の元素が存在していてもよい。
バリスタ部7において、第二領域8bは、図3に示されるように、一対の主面7a,7bの対向方向から見て、バリスタ部7の略中央に位置している。第二領域8bは、一対の主面7a,7bの対向方向に直交する方向から見て、主面7aと主面7bとの間にわたって延びている。すなわち、第二領域8bは、導電部9の主面9aの間にわたって延びており、導電部9(主面9a)に接続されている。第一領域8aは、一対の主面7a,7bの対向方向から見て、第二領域8bの外周を囲むようにバリスタ部7の外表面側に位置している。
導電部9において、第二領域10bは、図4に示されるように、一対の主面9bの対向方向から見て、導電部9の略中央に位置している。第二領域10bは、一対の主面9bの対向方向に直交する方向から見て、主面9aと主面9bとの間にわたって延びている。すなわち、第二領域10bは、バリスタ部7の第二領域8bと端子電極5とに接続されている。第一領域10aは、一対の主面9bの対向方向から見て、第二領域10bの外周を囲むように導電部9の外表面側に位置している。
アルカリ金属、Ag、及びCuからなる群より選ばれる元素は、ZnOの結晶粒内に固溶していると、n型半導体としての性質を示すZnOは、上記元素によりドナーが減ぜられて、電気伝導率が低くなり、バリスタ特性が発現し難くなる。また、上記元素がZnOの結晶粒界に存在することによっても、電気伝導率が低くなると考えられる。したがって、第一領域8a,10aは、第二領域8b,10bに比して、電気伝導率が低く、静電容量も低い。バリスタ部7では、第二領域8bが、主として、バリスタ特性を発現する領域として機能する。導電部9では、第二領域10bが、主として、電極(導体)として機能する。
続いて、図5及び図6を参照して、上述した構成を有するチップバリスタ1の製造過程の一例について説明する。図5及び図6は、本実施形態に係るチップバリスタの製造過程を説明するための図である。
まず、バリスタ部7を構成する主成分であるZnOと、Co、Pr、Cr、Ca、K、及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第一のグリーンシートを得る。
また、導電部9を構成するZnOに有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。ZnO以外に、上記副成分を含有させる場合には、ZnOと、副成分を構成する添加物と、を所定の割合となるように各々秤量した後、各成分を混合して導電部9用の材料を調整する。導電部9用の材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第二のグリーンシートを得る。
次に、第一のグリーンシートと第二のグリーンシートとを所定の枚数ずつ重ね、第一のグリーンシートからなるバリスタグリーン層と第二のグリーンシートからなる導体グリーン層とが、バリスタグリーン層が導体グリーン層の間に挟まれるように積層する。その後、積層されたグリーンシートに圧力を加えて各グリーンシートを互いに圧着させる。バリスタグリーン層の厚みは、第一のグリーンシートの枚数により調整される。導体グリーン層の厚みは、第二のグリーンシートの枚数により調整される。第一のグリーンシートの枚数は、少なくとも1枚でよい。
以上により、図5に示されるように、バリスタグリーン層L1と導体グリーン層L2とが積層された積層体LBが準備されることとなる。
次に、積層体LBを乾燥させた後、図6に示されるように、チップ単位に切断し、複数のグリーン素体GC(焼成前の素体3)を得る。積層体LBの切断は、たとえばダイシングソーなどにより行う。
次に、複数のグリーン素体GCに、所定の条件(たとえば、180〜400℃で且つ0.5〜24時間)で加熱処理を実施して脱バインダを行った後、さらに、所定の条件(たとえば、1000〜1400℃で且つ0.5〜8時間)で焼成を行う。この焼成によって、第一のグリーンシートからなるバリスタグリーン層L1はバリスタ部7となり、第二のグリーンシートからなる導体グリーン層L2は導電部9となり、バリスタ部7が導電部9で挟まれた複数の素体3が得られることとなる。バリスタグリーン層L1と導体グリーン層L2とは、一体に焼成される。焼成後、必要に応じて素体3にバレル研磨を施してもよい。バレル研磨は、焼成前、すなわち積層体LBの切断後に行ってもよい。
次に、素体3の両端面3a,3bを覆うように導電性ペーストを付与して、熱処理を施すことにより導電性ペーストを素体3に焼付けて、第一電極層5aを形成する。その後、第一電極層5aを覆うように、Niめっき及びSnめっき等の電気めっき処理を施すことにより第二及び第三電極層5b,5cを形成する。これらにより、素体3の両端側に端子電極5が形成されることとなる。端子電極5は、素体3における、導電部9がバリスタ部7を挟む方向での両端側に形成されている。導電性ペーストは、例えば金属粉末にガラスフリット及び有機ビヒクルを混合したものを用いることができる。金属粉末は、たとえばCu、Ag、又はAg−Pd合金を主成分とするもの用いることができる。
次に、素体3の露出表面(4つの側面3c〜3f)からアルカリ金属(たとえば、Li、Na等)、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を拡散させる。ここでは、アルカリ金属元素を拡散させる例を説明する。
まず、端子電極5が形成された素体3の表面(4つの側面3c〜3f)にアルカリ金属化合物を付着させる。アルカリ金属化合物の付着には、密閉回転ポットを用いることができる。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素体3の表面から拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
そして、このアルカリ金属化合物が付着している素体3を電気炉で、所定の温度及び時間で熱処理する。この結果、アルカリ金属化合物からアルカリ金属が素体3の表面(4つの側面3c〜3f)から内部に拡散する。好ましい熱処理温度は、700〜1000℃であり、熱処理雰囲気は大気である。熱処理時間(保持時間)は、好ましくは10分〜4時間である。
素体3(バリスタ部7及び導電部9)におけるアルカリ金属元素が拡散した部分、すなわちアルカリ金属元素が存在する第一領域8a,10aは、上述したように高抵抗化及び低静電容量化が図られる。素体3の端面3a,3b(導電部9の主面9b)は、端子電極5により覆われていることから、アルカリ金属元素が端面3a,3bから拡散することはない。したがって、アルカリ金属元素が、端子電極5と導電部9(第二領域8b,10b)との電気的な接続に支障になることはない。
これらの過程により、チップバリスタ1が得られる。
本実施形態では、バリスタ部7が各導電部9に挟まれ且つ接続されており、バリスタ部7、特に、バリスタ部7の第二領域8bが、主として、バリスタ特性を発現する領域として機能する。すなわち、チップバリスタ1は、いわゆる積層チップバリスタと異なり、内部電極を備えることなく、バリスタ特性を発現する。このため、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部7に生じることはなく、ESD耐量が低下しない。
本実施形態では、バリスタ部7及び導電部9が、第一領域8a,10aをそれぞれ含んでいる。第一領域8a,10aは、第二領域8b,10bに比して、電気伝導率が低く、比誘電率が低い。チップバリスタ1の静電容量は、端子電極5間に位置することとなるバリスタ部7及び導電部9それぞれの静電容量の和で表すことができる。したがって、バリスタ部7及び導電部9が第一領域8a,10aを含むことにより、バリスタ部7及び導電部9それぞれの静電容量が低くなり、チップバリスタ1の低静電容量化を図ることができる。
積層チップバリスタでは、バリスタグリーンシートへの電極パターンの形成精度、バリスタグリーンシートの積層ずれ、又は積層体の切断ずれなどの要因により、内部電極が互いに重なり合う部分の面積にばらつきが生じる懼れがある。内部電極が互いに重なり合う部分の面積にばらつきが生じると、内部電極が互いに重なり合う部分により発現する静電容量にばらつきが生じる。これに対して、チップバリスタ1は、上述したように、内部電極を備えていないことから、内部電極に起因する静電容量のばらつきが生じることはない。
本実施形態では、バリスタ部7の第一領域8aは、第一領域8aは、一対の主面7a,7bの対向方向から見て、第二領域8bの外周を囲むようにバリスタ部7の外表面側に位置している。バリスタ部7の外表面側の電気伝導率が低いことから、バリスタ部7の外表面を表面電流が流れ難い。この結果、チップバリスタ1では、漏れ電流の発生を抑制することができる。
本実施形態では、バリスタ部7と導電部9とが、ZnOを主成分とする焼結体からなるため、バリスタ部7と導電部9との界面における接続強度は強固となる。この結果、バリスタ部7と導電部9との接続が良好となり、バリスタ部7と導電部9との間での剥離の発生を抑制できる。
本実施形態では、導電部9は、ZnOを主成分とすると共に、バリスタ部7が副成分として含有している希土類金属を実質的に含有しない焼結体からなる。導電部9(焼結体)は、希土類金属を実質的に含有しないため、バリスタ特性が発現し難く、比較的高い導電性を有することとなる。したがって、導電部9において、電極としての機能が阻害されることはない。
本実施形態では、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を素体3の外表面(側面3c〜3f)から拡散させている。このため、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が拡散する範囲を容易に制御することができる。
続いて、図7及び図8を参照して、本実施形態の変形例に係るチップバリスタ1の構成を説明する。図7は、本実施形態の変形例に係るチップバリスタを示す斜視図である。図8は、本実施形態の変形例に係るチップバリスタの断面構成を説明する図である。
変形例に係るチップバリスタ1も、図7に示されるように、略直方体形状の素体3と、素体3の両端に形成された一対の端子電極5とを備えている。素体3は、バリスタ部7と、複数(本実施形態においては、二つ)のコンポジット部11と、を有している。
コンポジット部11は、図7及び図8に示されるように、素体3の両端側に寄った箇所に位置する略直方体形状の部分であり、バリスタ部7をその間に挟むようにバリスタ部7の両側に配置されている。コンポジット部11は、バリスタ部7(主面7a,7b)に接続される主面11aと、主面11aに対向する主面11bと、を有している。本実施形態では、バリスタ部7の主面7a,7bの略全体が、コンポジット部11の主面11aと接触して、接続されている。コンポジット部11の主面11aは、バリスタ部7の主面7a,7bと略同じ形状を呈している。コンポジット部11の主面11bは、素体3の端面3a,3bを構成する。コンポジット部11の主面11aは、バリスタ部7に対する電極面として機能する。
コンポジット部11は、Ag−Pd合金とZnOとの複合材料からなる。コンポジット部11を構成する複合材料において、Ag−Pd合金は、ZnO中に分散された状態となっており、図9に示されるように、Ag−Pd合金によって、端子電極5とバリスタ部7との間を繋ぐ導通路11cが形成される。図9では説明を容易にするため、一つの導通路11cのみを示しているが、各コンポジット部11には、多数の導通路11cが形成されるようになっている。すなわち、コンポジット部11は、導電部として機能する。
コンポジット部11におけるZnOの含有量は、導電部9を構成する全体の材料を100質量%とした場合に、たとえば10〜80質量%である。コンポジット部11におけるAg−Pd合金の含有量は、導電部9を構成する全体の材料を100質量%とした場合に、たとえば20〜90質量%である。コンポジット部11は、含有金属として、Ag−Pd合金に代えて、Ag,Au,Pd,Pt等の何れかを含むようにしてもよい。コンポジット部11に含有される金属酸化物は、バリスタ部7に含有される金属酸化物と同じであるZnOが好ましいが、ZnOに代えて、CoO、NiO、又はTiOなどの金属酸化物であってもよい。
バリスタ部7は、上述した実施形態と同じく、第一領域8aと第二領域8bとを含んでいる。バリスタ部7の第二領域8bは、コンポジット部11の主面11aの間にわたって延びており、コンポジット部11(主面11a)に接続されている。
コンポジット部11は、図10にも示されるように、第一領域12aと第二領域12bと含んでいる。第一領域12aは、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在している。第一領域12aでは、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素は、ZnOの結晶粒内に固溶して存在している、又は、ZnOの結晶粒界に存在している。第二領域12bは、アルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在していない。本変形例でも、上記元素としてアルカリ金属元素、特にLiが用いられる。第一領域12aは、アルカリ金属、Ag、及びCuからなる群より選ばれる二種以上の元素が存在していてもよい。
コンポジット部11において、第二領域12bは、図10に示されるように、一対の主面11bの対向方向から見て、コンポジット部11の略中央に位置している。第二領域12bは、一対の主面11bの対向方向に直交する方向から見て、主面11aと主面11bとの間にわたって延びている。すなわち、第二領域12bは、バリスタ部7の第二領域8bと端子電極5とに接続されている。第一領域12aは、一対の主面11bの対向方向から見て、第二領域12bの外周を囲むようにコンポジット部11の外表面側に位置している。第一領域12aは、上述したように、第二領域12bに比して、電気伝導率が低く、静電容量も低い。コンポジット部11では、第二領域12bが、主として、電極(導体)として機能する。
続いて、図11及び図12を参照して、本変形例に係るチップバリスタ1の製造過程の一例について説明する。図11及び図12は、本実施形態の変形例に係るチップバリスタの製造過程を説明するための図である。
まず、上述した実施形態と同じく、第一のグリーンシートを得る。また、コンポジット部11を構成するZnOとAg−Pd合金とを所定の割合となるように各々秤量した後、各成分を混合してコンポジット部11用の材料を調整する。その後、このコンポジット部11用の材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第二のグリーンシートを得る。
次に、第一のグリーンシートと第二のグリーンシートとを所定の枚数ずつ重ね、第一のグリーンシートからなるバリスタグリーン層と第二のグリーンシートからなるコンポジットグリーン層とが、バリスタグリーン層がコンポジットグリーン層の間に挟まれるように積層する。その後、積層されたグリーンシートに圧力を加えて各グリーンシートを互いに圧着させる。コンポジットグリーン層の厚みは、導体グリーン層と同じく、第二のグリーンシートの枚数により調整される。
以上により、図11に示されるように、バリスタグリーン層L1とコンポジットグリーン層L3とが積層された積層体LBが準備されることとなる。
次に、積層体LBを乾燥させた後、図12に示されるように、チップ単位に切断し、複数のグリーン素体GC(焼成前の素体3)を得る。
次に、複数のグリーン素体GCに、所定の条件(たとえば、180〜400℃で且つ0.5〜24時間)で加熱処理を実施して脱バインダを行った後、さらに、所定の条件(たとえば、1000〜1400℃で且つ0.5〜8時間)で焼成を行う。この焼成によって、第一のグリーンシートからなるバリスタグリーン層L1はバリスタ部7となり、第二のグリーンシートからなるコンポジットグリーン層L3はコンポジット部11となり、バリスタ部7がコンポジット部11で挟まれた複数の素体3が得られることとなる。バリスタグリーン層L1とコンポジットグリーン層L3とは、一体に焼成される。
次に、上述した実施形態と同様に、素体3(コンポジット部11)に端子電極5を形成する。その後、素体3の露出表面(4つの側面3c〜3f)からアルカリ金属(たとえば、Li、Na等)、Ag、及びCuからなる群より選ばれる少なくとも一種の元素を拡散させる。
コンポジット部11における上記元素が拡散した部分、すなわち上記元素が存在する第一領域12aは、バリスタ部7の第一領域8aと同じく、高抵抗化及び低静電容量化が図られる。素体3の端面3a,3b(コンポジット部11の主面11b)は、端子電極5により覆われていることから、上記元素が端面3a,3bから拡散することはない。したがって、アルカリ金属が、端子電極5とコンポジット部11(第二領域12b)との電気的な接続に支障になることはない。
これらの過程により、変形例に係るチップバリスタ1が得られる。
以上のように、本変形例においても、バリスタ部7が各コンポジット部11に挟まれ且つ接続されており、バリスタ部7が、バリスタ特性を発現する領域として機能する。すなわち、チップバリスタ1は、いわゆる積層チップバリスタと異なり、内部電極を備えることなく、バリスタ特性を発現する。このため、チップバリスタ1では、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部に生じることはなく、ESD耐量が低下しない。
本変形例では、バリスタ部7及びコンポジット部11が、第一領域8a,12aをそれぞれ含んでいる。第一領域8a,12aは、第二領域8b,12bに比して、電気伝導率が低く、比誘電率が低い。チップバリスタ1の静電容量は、端子電極5間に位置することとなるバリスタ部7及びコンポジット部11それぞれの静電容量の和で表すことができる。したがって、バリスタ部7及びコンポジット部11が第一領域8a,12aを含むことにより、バリスタ部7及びコンポジット部11それぞれの静電容量が低くなり、チップバリスタ1の低静電容量化を図ることができる。
本変形例のチップバリスタ1は、内部電極を備えていないことから、静電容量にばらつきが生じるのを抑制することができる。
本変形例では、コンポジット部11が、Ag−Pd合金と、ZnOとの複合材料からなるため、チップバリスタ1における熱が、コンポジット部を通して容易に放熱されるため、放熱性に優れたチップバリスタ1を得ることができる。
本変形例では、バリスタ部7とコンポジット部11とが、ZnOを含むことから、バリスタ部7とコンポジット部11との界面における接続強度は強固となる。このため、バリスタ部7とコンポジット部11との接続が良好となり、バリスタ部7とコンポジット部11との間での剥離の発生を抑制できる。
本実施形態及び変形例に係るチップバリスタ1は、導電部9の対向方向が外部基板などの実装面と平行となるようにはんだ付けにより実装される。バリスタ部7は、導電部9の対向方向の対向方向に見て、素体3の略中央に位置することから、はんだ付けの際に、バリスタ部7にはんだが到達し難い。この結果、チップバリスタ1は、はんだ実装の際に、バリスタ部7にはんだが付着してバリスタ部7の機能が阻害されるのを防ぐことができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態及び変形例では、バリスタ部7を挟むように配置された一対の導電部(導電部9又はコンポジット部11)は、同じ構成とされているが、これに限られない。たとえば、一方の導電部が導電部9であり、他方の導電部がコンポジット部11であってもよい。
バリスタ部7は、希土類金属の代わりに、Biを含有していてもよい。この場合、上述したように、導電部9は、Biを含有していないことが好ましい。バリスタ部7は、希土類金属及びBiを含有していてもよい。この場合、導電部9は、希土類金属及びBiを含有していないことが好ましい。
本実施形態及び本変形例では、第一領域8a,10a,12aは、一対の端面3a,3bの対向方向から見て、第二領域8b,10b,12bの外周を囲むように素体3の外表面側に位置しているが、これに限られない。たとえば、4つの側面3c〜3fのうち一つの側面側や4つの側面3c〜3fのうち二つの側面側などに位置していてもよい。
1…チップバリスタ、3…素体、3a,3b…端面、3c〜3f…側面、5…端子電極、7…バリスタ部、7a,7b…主面、8a…第一領域、8b…第二領域、9…導電部、9a,9b…主面、10a…第一領域、10b…第二領域、11…コンポジット部、11a,11b…主面、11c…導通路、12a…第一領域、12b…第二領域、GC…グリーン素体、L1…バリスタグリーン層、L2…導体グリーン層、L3…コンポジットグリーン層、LB…積層体。

Claims (3)

  1. ZnOを主成分とする焼結体からなり、電圧非直線特性を発現するバリスタ部と、
    ZnOを主成分とする焼結体からなると共に前記バリスタ部を挟んで配置され、前記バリスタ部に接続される第一主面と前記第一主面に対向する第二主面とをそれぞれ有する複数の導電部と、
    前記複数の導電部の前記第二主面に接続される複数の端子電極と、を備えており、
    前記バリスタ部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、前記複数の導電部の第一主面間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含み、
    前記導電部は、アルカリ金属、Ag、及びCuからなる群より選ばれる少なくとも一種の元素が存在する第一領域と、前記第一主面と前記第二主面との間にわたって延びる且つアルカリ金属、Ag、及びCuからなる群より選ばれる元素が存在しない第二領域と、を含み、
    前記バリスタ部の前記第一領域は、前記導電部が前記バリスタ部を挟む方向から見て、前記バリスタ部の前記第二領域の外周を囲むように前記バリスタ部の外表面側に位置し、
    前記複数の導電部の各前記第二領域が、対応する前記端子電極に接続されていることを特徴とするチップバリスタ。
  2. 前記バリスタ部は、副成分として希土類金属及びBiからなる群より選ばれる少なくとも一種の元素を含有し、
    前記導電部は、副成分として希土類金属及びBiを実質的に含有しない焼結体からなることを特徴とする請求項1のチップバリスタ。
  3. 前記導電部は、金属と金属酸化物との複合材料からなることを特徴とする請求項1のチップバリスタ。
JP2010271326A 2010-12-06 2010-12-06 チップバリスタ Active JP5375810B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010271326A JP5375810B2 (ja) 2010-12-06 2010-12-06 チップバリスタ
US13/295,606 US8508325B2 (en) 2010-12-06 2011-11-14 Chip varistor and chip varistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010271326A JP5375810B2 (ja) 2010-12-06 2010-12-06 チップバリスタ

Publications (2)

Publication Number Publication Date
JP2012124202A JP2012124202A (ja) 2012-06-28
JP5375810B2 true JP5375810B2 (ja) 2013-12-25

Family

ID=46505379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010271326A Active JP5375810B2 (ja) 2010-12-06 2010-12-06 チップバリスタ

Country Status (1)

Country Link
JP (1) JP5375810B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629603A (ja) * 1985-07-08 1987-01-17 富士電機株式会社 電圧非直線抵抗体の製造方法
JPH0193704U (ja) * 1987-12-14 1989-06-20
DE3823698A1 (de) * 1988-07-13 1990-01-18 Philips Patentverwaltung Nichtlinearer spannungsabhaengiger widerstand
JP4082696B2 (ja) * 2004-04-09 2008-04-30 Tdk株式会社 積層型電子部品及びその製造方法
JP3981125B2 (ja) * 2005-06-08 2007-09-26 Tdk株式会社 積層型チップバリスタ及びその製造方法
JP4683068B2 (ja) * 2008-04-21 2011-05-11 Tdk株式会社 積層型チップバリスタ
JP5233400B2 (ja) * 2008-05-13 2013-07-10 Tdk株式会社 バリスタ

Also Published As

Publication number Publication date
JP2012124202A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
KR20060046265A (ko) 적층형 칩 배리스터
JP5652465B2 (ja) チップバリスタ
JP4074299B2 (ja) 積層型チップバリスタ
JP5696623B2 (ja) チップバリスタ
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
JP2005353845A (ja) 積層型チップバリスタ
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP5803375B2 (ja) 積層チップバリスタ及び積層チップバリスタの製造方法
JP4683068B2 (ja) 積層型チップバリスタ
JP5375810B2 (ja) チップバリスタ
JP5799672B2 (ja) チップバリスタ
JP5304772B2 (ja) チップバリスタ及びチップバリスタの製造方法
JP5338795B2 (ja) チップバリスタ
JP5321570B2 (ja) チップバリスタ
JP2006332121A (ja) バリスタ
JP4087359B2 (ja) 積層型チップバリスタ
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP4276231B2 (ja) バリスタ素子
JP4957155B2 (ja) バリスタ
US7639470B2 (en) Varistor element
JP4952175B2 (ja) バリスタ
JP4788619B2 (ja) バリスタ素子
JP4475249B2 (ja) バリスタ素子
JP2006269985A (ja) 積層型チップバリスタ
JP2006287268A (ja) チップ型サーミスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Ref document number: 5375810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150