JP2012059911A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2012059911A JP2012059911A JP2010201580A JP2010201580A JP2012059911A JP 2012059911 A JP2012059911 A JP 2012059911A JP 2010201580 A JP2010201580 A JP 2010201580A JP 2010201580 A JP2010201580 A JP 2010201580A JP 2012059911 A JP2012059911 A JP 2012059911A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- conductive polymer
- polymer film
- ceramic body
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】積層セラミックコンデンサ10は、直方体状のセラミック素体12を含む。セラミック素体12の第1の端面20a上には、第1の内部電極26aと電気的に接続される第1の外部電極34aの導電性高分子膜36が、第1の内部電極26aの第1の露出部32aを被覆するようにして形成される。導電性高分子膜36は、それ自体で導電性を有する導電性高分子を含む。第1の内部電極26aと第2の内部電極26bとの間でショートが発生した場合、導電性高分子膜36においてショートした第1の内部電極26aと接触する部分37が絶縁化する。
【選択図】図2
Description
積層セラミックコンデンサを小型化・大容量化するためには、積層セラミックコンデンサの内部において、異なる電位に接続される一対の内部電極の間に挟まれたセラミック層を薄層化することが有効である。なぜなら、コンデンサの静電容量は、電極板間の距離に反比例するからである。
しかしながら、セラミック層を薄層化すると、例えば、半田付け時の熱衝撃により実装基板にたわみが生じた場合、セラミック層に微小なクラックが生じることがある。そして、このクラックが生じた箇所において絶縁抵抗が低下し、ショートが起こるおそれがある。
これを受けて、特開平11−176695号公報では、積層セラミックコンデンサにおいて外部電極にPTC特性を有する保護素子を直列接続することにより、ショート時に流れる電流を遮断することが提案されている(特許文献1参照)。
また、この発明にかかる他の積層セラミックコンデンサは、積層された複数のセラミック層からなり、第1の端面および第2の端面を有するセラミック素体と、セラミック素体の内部に配置され、第1の端面に露出する第1の露出部を有する第1の内部電極と、セラミック素体の内部に配置され、第2の端面に露出する第2の露出部を有する第2の内部電極と、セラミック素体の外表面に配置され、第1の内部電極と電気的に接続された第1の外部電極と、セラミック素体の外表面に配置され、第2の内部電極と電気的に接続された第2の外部電極とを備えた積層セラミックコンデンサにおいて、第1の外部電極は、第1の露出部を被覆するようにして、セラミック素体の外表面上に形成された第1の導電性高分子膜と、第1の導電性高分子膜を被覆するようにして形成された第1の導電膜とを含み、第1の導電性高分子膜は、それ自体で導電性を有する導電性高分子を含み、第2の外部電極は、第2の露出部を被覆するようにして、セラミック素体の外表面上に形成された第2の導電性高分子膜と、第2の導電性高分子膜を被覆するようにして形成された第2の導電膜とを含み、第2の導電性高分子膜は、それ自体で導電性を有する導電性高分子を含み、第1の内部電極と第2の内部電極との間でショートが発生した場合、第1の導電性高分子膜においてショートした第1の内部電極と接触する部分および第2の導電性高分子膜においてショートした第2の内部電極と接触する部分のうちの少なくとも一方の部分が絶縁化することを特徴とする、積層セラミックコンデンサである。
また、この発明にかかる他の積層セラミックコンデンサでは、第1の内部電極と第2の内部電極との間でショートが発生した場合、第1の導電性高分子膜においてショートした第1の内部電極と接触する部分および第2の導電性高分子膜においてショートした第2の内部電極と接触する部分のうちの少なくとも一方の部分が絶縁化する。
そのため、この発明にかかる積層セラミックコンデンサおよびこの発明にかかる他の積層セラミックコンデンサでは、それぞれ、ショート時に流れる電流を遮断することができ、しかも、ショート状態の再発を防止することができる。
上述の絶縁性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂を用いることができる。
また、上述の金属フィラーとしては、例えば、Ag、Cu、AuおよびSnからなる群から選ばれる1種の金属、または、当該金属を含む合金を用いることができる。
さらに、上述のめっきの材料としては、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、Al、BiおよびZnからなる群から選ばれる1種の金属、または、当該金属を含む合金を用いることができる。
第1の導電膜38aの厚みおよび第2の導電膜38bの厚みは、それぞれ、5μm〜200μmであることが好ましい。
12 セラミック素体
14 セラミック層
16a 第1の主面
16b 第2の主面
18a 第1の側面
18b 第2の側面
20a 第1の端面
20b 第2の端面
22 隅部
24 稜部
26a 第1の内部電極
26b 第2の内部電極
28a 第1の対向部
28b 第2の対向部
30a 第1の引出し部
30b 第2の引出し部
32a 第1の露出部
32b 第2の露出部
34a 第1の外部電極
34b 第2の外部電極
36 導電性高分子膜
36a 第1の導電性高分子膜
36b 第2の導電性高分子膜
37 導電性高分子膜の絶縁化した部分
38a 第1の導電膜
38b 第2の導電膜
Claims (2)
- 積層された複数のセラミック層からなり、第1の端面および第2の端面を有するセラミック素体と、
前記セラミック素体の内部に配置され、前記第1の端面に露出する第1の露出部を有する第1の内部電極と、
前記セラミック素体の内部に配置され、前記第2の端面に露出する第2の露出部を有する第2の内部電極と、
前記セラミック素体の外表面に配置され、前記第1の内部電極と電気的に接続された第1の外部電極と、
前記セラミック素体の外表面に配置され、前記第2の内部電極と電気的に接続された第2の外部電極とを備えた積層セラミックコンデンサにおいて、
前記第1の外部電極は、
前記第1の露出部を被覆するようにして、前記セラミック素体の外表面上に形成された導電性高分子膜と、
前記導電性高分子膜を被覆するようにして形成された導電膜とを含み、
前記導電性高分子膜は、それ自体で導電性を有する導電性高分子を含み、
前記第1の内部電極と前記第2の内部電極との間でショートが発生した場合、前記導電性高分子膜においてショートした前記第1の内部電極と接触する部分が絶縁化することを特徴とする、積層セラミックコンデンサ。 - 積層された複数のセラミック層からなり、第1の端面および第2の端面を有するセラミック素体と、
前記セラミック素体の内部に配置され、前記第1の端面に露出する第1の露出部を有する第1の内部電極と、
前記セラミック素体の内部に配置され、前記第2の端面に露出する第2の露出部を有する第2の内部電極と、
前記セラミック素体の外表面に配置され、前記第1の内部電極と電気的に接続された第1の外部電極と、
前記セラミック素体の外表面に配置され、前記第2の内部電極と電気的に接続された第2の外部電極とを備えた積層セラミックコンデンサにおいて、
前記第1の外部電極は、
前記第1の露出部を被覆するようにして、前記セラミック素体の外表面上に形成された第1の導電性高分子膜と、
前記第1の導電性高分子膜を被覆するようにして形成された第1の導電膜とを含み、
前記第1の導電性高分子膜は、それ自体で導電性を有する導電性高分子を含み、
前記第2の外部電極は、
前記第2の露出部を被覆するようにして、前記セラミック素体の外表面上に形成された第2の導電性高分子膜と、
前記第2の導電性高分子膜を被覆するようにして形成された第2の導電膜とを含み、
前記第2の導電性高分子膜は、それ自体で導電性を有する導電性高分子を含み、
前記第1の内部電極と前記第2の内部電極との間でショートが発生した場合、前記第1の導電性高分子膜においてショートした前記第1の内部電極と接触する部分および前記第2の導電性高分子膜においてショートした前記第2の内部電極と接触する部分のうちの少なくとも一方の部分が絶縁化することを特徴とする、積層セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201580A JP2012059911A (ja) | 2010-09-09 | 2010-09-09 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201580A JP2012059911A (ja) | 2010-09-09 | 2010-09-09 | 積層セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012059911A true JP2012059911A (ja) | 2012-03-22 |
Family
ID=46056654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010201580A Pending JP2012059911A (ja) | 2010-09-09 | 2010-09-09 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012059911A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04174506A (ja) * | 1990-11-07 | 1992-06-22 | Nec Corp | ヒューズ機能付チップ型コンデンサ |
JPH08203792A (ja) * | 1995-01-25 | 1996-08-09 | Marcon Electron Co Ltd | ヒューズ付き固体電解コンデンサ及びその製造方法 |
JPH09115767A (ja) * | 1995-10-20 | 1997-05-02 | Matsushita Electric Ind Co Ltd | コンデンサおよびその製造方法 |
JP2002531939A (ja) * | 1998-12-03 | 2002-09-24 | エヌイーシートーキン株式会社 | 過電流を遮断するためのフィルム電極を有する積層型電子装置 |
-
2010
- 2010-09-09 JP JP2010201580A patent/JP2012059911A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04174506A (ja) * | 1990-11-07 | 1992-06-22 | Nec Corp | ヒューズ機能付チップ型コンデンサ |
JPH08203792A (ja) * | 1995-01-25 | 1996-08-09 | Marcon Electron Co Ltd | ヒューズ付き固体電解コンデンサ及びその製造方法 |
JPH09115767A (ja) * | 1995-10-20 | 1997-05-02 | Matsushita Electric Ind Co Ltd | コンデンサおよびその製造方法 |
JP2002531939A (ja) * | 1998-12-03 | 2002-09-24 | エヌイーシートーキン株式会社 | 過電流を遮断するためのフィルム電極を有する積層型電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7315138B2 (ja) | 積層セラミックキャパシタ | |
US9514884B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
KR101412950B1 (ko) | 적층 세라믹 커패시터 | |
US8891226B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
US8982534B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
JP5733836B2 (ja) | 積層セラミック電子部品 | |
US10770230B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US10128048B2 (en) | Multilayer capacitor and board having the same | |
US20140177128A1 (en) | Multilayer ceramic electronic component | |
KR102292798B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
US9336951B2 (en) | Multilayer ceramic capacitor and board for mounting the same | |
CN110828165B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
KR20210023440A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
JP2020035991A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR101963284B1 (ko) | 커패시터 부품 및 그 제조방법 | |
JP2004296936A (ja) | セラミック電子部品 | |
JP2022091960A (ja) | 積層型キャパシタ及びその実装基板 | |
US20140098454A1 (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
KR101973442B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
US11515091B2 (en) | Multilayer capacitor | |
JP2020027927A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR101853133B1 (ko) | 적층형 세라믹 커패시터 | |
US11087923B2 (en) | Multi-layered ceramic capacitor | |
US11222748B2 (en) | Multi-layered ceramic electronic component | |
JP2012059911A (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140916 |