JP2008091520A - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP2008091520A
JP2008091520A JP2006269064A JP2006269064A JP2008091520A JP 2008091520 A JP2008091520 A JP 2008091520A JP 2006269064 A JP2006269064 A JP 2006269064A JP 2006269064 A JP2006269064 A JP 2006269064A JP 2008091520 A JP2008091520 A JP 2008091520A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
terminal electrode
dielectric
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006269064A
Other languages
English (en)
Other versions
JP4378371B2 (ja
Inventor
Masaaki Togashi
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006269064A priority Critical patent/JP4378371B2/ja
Priority to US11/898,867 priority patent/US7394647B2/en
Priority to KR1020070097354A priority patent/KR101401636B1/ko
Priority to CN2007101806462A priority patent/CN101154503B/zh
Publication of JP2008091520A publication Critical patent/JP2008091520A/ja
Application granted granted Critical
Publication of JP4378371B2 publication Critical patent/JP4378371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/24Electrodes for alkaline accumulators
    • H01M4/26Processes of manufacture
    • H01M4/30Pressing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Abstract

【課題】多端子電極とすることなく、低製造コストで、ESLを大幅に低減することができる積層コンデンサを提供すること。
【解決手段】積層方向Zにおける内層部の両端面の少なくともいずれかに隣接し、第1外層用導体層および第2外層用導体層が、積層方向Zにおいて重複しないように誘電体層を介して積層されている外層部と、誘電体素体の側面のうち、少なくとも、積層方向Zに対して平行な第1側面に形成され、第1内層用導体層および第1外層用導体層と接続される第1端子電極と、少なくとも、第1側面と対向する第2側面に形成され、第2内層用導体層および第2外層用導体層と接続される第2端子電極と、を有する。第1端子電極が、第1側面と、第1側面に隣接し、積層方向Zに対して平行な第3および第4側面に跨がって形成され、第2端子電極が、第2側面と、第2側面に隣接し、積層方向Zに対して平行な第3および第4側面に跨がって形成されている。
【選択図】図2

Description

本発明は、等価直列インダクタンス(ESL)を大幅に低減した積層コンデンサに係り、特にデカップリングコンデンサなどとして用いられる積層コンデンサに関する。
近年、LSIなどの集積回路に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。
従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になっている。このため、デカップリングコンデンサ(例えば2端子構造の積層セラミックコンデンサ)が電源に接続されるようになっている。そして、負荷電流の過渡的な変動時に、この積層セラミックコンデンサからCPU等のLSIに電流を供給して、電源電圧の変動を抑えるようにしている。
しかし、今日のCPUの動作周波数の一層の高周波数化に伴って、負荷電流の変動はより高速且つ大きなものとなり、デカップリングコンデンサ自身が有している等価直列インダクタンス(ESL)が、電源電圧の変動に大きく影響するようになった。
つまり、従来の積層セラミックコンデンサではESLが高いことから、負荷電流iの変動に伴って、上記と同様に電流電圧Vの変動が大きくなり易かった。
これは、負荷電流の過渡時における電圧変動が下記の式1で近似され、ESLの高低が電源電圧の変動の大きさと関係するからである。そして、この式1から、ESLの低減が電源電圧を安定化することに繋がるとも言える。
dV=ESL・di/dt …式1
ここで、dVは過渡時の電圧変動(V)であり、iは電流変動量(A)であり、tは変動時間(秒)である。
ESLの低減を図った積層コンデンサとして、下記の特許文献1に示す積層コンデンサが知られている。この積層コンデンサによれば、寄生インダクタンスの低減を図ることができ、結果としてESLの低減を図ることができる。しかしながら、さらにESLの低減が求められている。
さらにESLを低減させた積層コンデンサとしては、多端子積層コンデンサが知られている。この多端子積層コンデンサでは、外部端子電極を多くすることにより、一つの内層用導体層の中で方向が異なる電流の流れを実現することができる。その結果、さらにESLを低減することが可能である。
しかしながら、多端子コンデンサでは、内層用導体層のパターンを複数用意する必要があったり、外部端子電極の数が多くなり、その製造コストが高くなるという課題を有している。
特許文献2においては、内層部の導体層と、積層方向において内層部を挟み込む保護導体層との2パターンの導体層を有するコンデンサが示されている。しかし、特許文献2において、保護導体層はコンデンサの耐湿性を向上させるためのものであり、また、端子電極が誘電体素体の2端面のみに形成されているだけであるため、ESL低減の効果が得られらない。
特開2003−51423号公報 実開平5−66951号公報
本発明は、このような実状に鑑みてなされ、その目的は、多端子電極とすることなく、低製造コストで、ESLを大幅に低減することができる積層コンデンサを提供することである。
上記目的を達成するために、本発明に係る積層コンデンサは、
複数の誘電体層が積層されて形成される略直方体形状の誘電体素体と、
前記誘電体素体において、第1内層用導体層および第2内層用導体層が、積層方向において互いに重複するように前記誘電体層を介して交互に積層され、コンデンサの内部電極回路が形成されている内層部と、
前記誘電体素体において、前記第1内層用導体層および前記第2内層用導体層の積層方向における前記内層部の両端面の少なくともいずれかに隣接し、第1外層用導体層および第2外層用導体層が、積層方向において重複しないように前記誘電体層を介して積層されている外層部と、
前記誘電体素体の側面のうち、少なくとも、前記誘電体層の積層方向に対して平行な第1側面に形成され、前記第1内層用導体層および前記第1外層用導体層と接続される第1端子電極と、
前記誘電体素体の側面のうち、少なくとも、前記第1側面と対向する第2側面に形成され、前記第2内層用導体層および前記第2外層用導体層と接続される第2端子電極と、を有し、
前記第1端子電極が、前記第1側面と、該第1側面に隣接し、前記誘電体層の前記積層方向に対して平行な第3および第4側面に跨がって形成され、
前記第2端子電極が、前記第2側面と、該第2側面に隣接し、前記誘電体層の前記積層方向に対して平行な前記第3および第4側面に跨がって形成されている。
好ましくは、前記第1内層用導体層が、前記誘電体素体の前記第1側面と、前記第3および第4側面に跨がって引き出され、前記第1端子電極に接続される第1リード部を有し、
前記第2内層用導体層が、前記誘電体素体の前記第2側面と、前記第3および第4側面に跨がって引き出され、前記第2端子電極に接続される第2リード部を有する。
好ましくは、前記第1外層用導体層が、前記第1側面と、前記第3および第4側面に跨がって引き出され、前記第1端子電極に接続される第3リード部を有し、
前記第2外層用導体層が、前記第2側面と、前記第3および第4側面に跨がって引き出され、前記第2端子電極に接続される第4リード部を有する。
本発明に係る積層コンデンサにおいては、外層部において、第1外層用導体層および第2外層用導体層が、積層方向において重複しないように誘電体層を介して積層されている。よって、第1端子電極の電位が、第2端子電極に対して高い場合においては、第1端子電極から第1外層用導体層に対して、電流が分流すると共に、第2外層用導体層から第2端子電極へ向けて電流が流れ込む。一方、第2端子電極の電位が、第1端子電極に対して高い場合においては、第2端子電極から第2外層用導体層に対して、電流が分流すると共に、第1外層用導体層から第1端子電極へ向けて電流が流れ込む。このように、いずれの場合においても、端子電極から導体層へ流れる電流を分流することによって、積層コンデンサ全体のESLを軽減することができる。すなわち、第1外層用導体層および第2外層用導体層が、並列接続された複数のインダクタ成分として機能し、積層コンデンサ全体のESLを軽減することができる。
また、本発明に係る積層コンデンサにおいては、第1端子電極が、第1、第3、および第4側面の3側面に跨がって形成され、第2端子電極が、第2、第3、および第4側面に跨がって形成されている。このように、それぞれ誘電体素体の3側面に跨って形成された各端子電極に対して各外層用導体層が接続されることによって、各端子電極と各外層用導体層との間に流れる電流の流路断面積が大きくなる。その結果、積層コンデンサ全体のESLを軽減することができる。
すなわち、本発明に係る積層コンデンサによれば、積層コンデンサの大幅な低ESL化が図られて、電源電圧の振動を抑制できるようになり、デカップリングコンデンサなどとして好適に用いられることができる。
好ましくは、前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第3リード部の幅をW3とし、
前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第4リード部の幅をW4とし、
前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第1端子電極の幅をL3とし、
前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第2端子電極の幅をL4とした場合に、
W3<L3、かつ、W4<L4である。
W3<L3、かつ、W4<L4とすることによって、第1および第2外層用導体層が、第3および第4側面に露出することを防止できる。
好ましくは、前記誘電体層の前記積層方向に対して垂直な方向における前記第3および第4側面の幅をW0とした場合に、
0.15≦W3/W0≦0.45、かつ、0.15≦W4/W0≦0.45、
である。
W3/W0、およびW4/W0が小さ過ぎると、各端子電極から各外層用導体層へ分流する電流が小さくなり、コンデンサのESLを充分に低減することができない。また、W3/W0、およびW4/W0が大き過ぎると、各外層用導体層が誘電体素子本体12の第3または第4側面に露出したり、あるいは、対向する第1および第2外層用導体層が互いに接触する恐れがある。そこで、W3/W0、およびW4/W0を上記範囲内とすることによって、これらの不具合を防止し、コンデンサのESLを低減することができる。
好ましくは、前記外層部が、前記第1外層用導体層または前記第2外層用導体層を複数有する。
各外層用導体層の総数を増加させることによって、各端子電極から外層用導体層へ電流を分流させる効果が増大する。その結果、コンデンサのESLを低減する効果を増大させることができる。
好ましくは、前記第1内層用導体層には、前記第1側面に沿う位置で、前記第1端子電極とは接続されない第1隙間パターンが形成してある。
本発明に係る積層コンデンサでは、第1内層用導体層の第1リード部に対して第1隙間パターンが形成される。このため、第1リード部は、第1内層用導体層の本体部分から誘電体素体における第1長手方向側面と短手方向側面とが交差する二つの角部に引き出される一対の分岐リードパターンを有することになる。このため、各第1内層用導体層では、それぞれの分岐リードパターンの角部から、それぞれ対角線の角部に向かう電流の流れが形成され、それらの流れが、第1内層用導体層の本体部分で同一面内で交差することになる。
その結果、電流が交差する個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ自体が持つ寄生インダクタンスを小さくでき、等価直列インダクタンスを低減する効果が生じる。
また、第1隙間パターンを有する第1内層用導体層と、第2内層用導体層の2種類の導体層をそれぞれ誘電体素体内に複数配置することで、静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減される。
前記第1外層用導体層には、前記第1側面に沿う位置で、前記第1端子電極とは接続されない第1外層用隙間パターンが形成してあってもよい。また、前記第2外層用導体層には、前記第2側面に沿う位置で、前記第2端子電極とは接続されない第2外層用隙間パターンが形成してあってもよい。
好ましくは、前記誘電体層の前記積層方向に対して垂直な方向における前記第1および第2側面の幅が、前記誘電体層の前記積層方向に対して垂直な方向における前記第3および第4側面の幅より大きい。
すなわち、本発明では、第1端子電極と第2端子電極とが長手方向(第1、2側面)に形成される。すなわち、第1端子電極と第2端子電極とが短手方向(第1および第2側面が対向する方向)で相互に向かい合う。その結果、端子間距離(第1端子電極と第2端子電極との距離)が短くなり、コンデンサにおける電流流路が短くなる点においても、低ESL化を図ることができる。また、誘電体素体の長手方向の各側面に沿って、第1端子電極および第2端子電極を形成するために、第1リード部に第1隙間パターンを形成したとしても、各リード部と各端子電極との接続長さを十分に確保することができる。
なお、本発明においては、第1内層用導体層と第2内層用導体層とは、相対的な概念であり、第1内層用導体層と第2内層用導体層とは逆であっても良い。また、その他の「第1…」および「第2…」に関しても同様である。第1外層用導体層と第2外層用導体層とについても同様である。
以下、本発明を、図面に示す実施形態に基づき説明する。
図1は、本発明の第1実施形態に係る積層コンデンサの斜視図、
図2は、図1に示す積層コンデンサの概略断面図、
図3(A)および図3(B)は、それぞれ図2に示す第1内層用導体層および第2内層用導体層の平面図、
図4は、図2に示す第1外層用導体層および第2外層用導体層の平面図、
図5は、本発明の第1実施形態に係る積層コンデンサにおける、内層部の第1および第2内層用導体層、および外層部の第1および第2外層用導体層がそれぞれ有する機能を示す回路図、
図6(A)および図6(B)は、それぞれ本発明の第2実施形態に係る積層コンデンサにおける第1内層用導体層および第2内層用導体層の平面図、
図7(A)〜図7(D)は、それぞれ本発明の第3実施形態に係る積層コンデンサにおける第1〜第4内層用導体層の平面図、
図8は、本発明の第4実施形態に係る積層コンデンサにおける第1および第2外層用導体層の平面図、
図9(A)および図9(B)は、それぞれ本発明の第5実施形態に係る積層コンデンサにおける第1および第2内層用導体層の平面図、図9(C)および図9(D)は、本発明の第5実施形態に係る積層コンデンサにおける第1および第2外層用導体層の平面図、
図10は、本発明の実施例および比較例に係るインピーダンス特性を表すグラフである。
第1実施形態
本発明の第1実施形態に係る積層セラミックコンデンサ(以下単に、積層コンデンサと言う)10の全体構成について説明する。図1に示すように、積層コンデンサ10は、誘電体層であるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体12を有する。
誘電体素体12は、第1側面12Aと、それに対向する第2側面12Bを有する。また、誘電体素体12は、第1側面12Aおよび第2側面12Bに隣接し、誘電体層の積層方向Zに対して平行であり、かつ、互いに対向する第3側面12Cおよび第4側面12Dを有する。
本実施形態においては、好ましくは、図1に示すように、誘電体層の積層方向Zに対して垂直な方向(X方向)における第1側面12Aおよび第2側面12Bの幅L0が、誘電体層の積層方向Zに対して垂直な方向(Y方向)における第3側面12Cおよび第4側面12Dの幅W0より大きい。
以下、本実施形態の説明においては、第1側面12Aを第1長手方向側面12A、第2側面12Bを第2長手方向側面12B、第3側面12Cを第3短手方向側面12C、第4側面12Dを第4短手方向側面12D、と記す。
誘電体素体12の外面には、第1長手方向側面12Aと二つの短手方向側面12Cおよび12Dに跨がって、第1端子電極31が形成される。また、第2長手方向側面12Bと二つの短手方向側面12Cおよび12Dに跨がって、第2端子電極32が形成される。
一対の端子電極31および32は、相互に絶縁されるように、素体12の対向する短手側側面12Cおよび12Dにおいて、Y方向に沿って幅W4で離間してある。この幅W4は、好ましくは0.3〜0.5mmである。
本実施形態に係る積層コンデンサ10は、直方体(六面体形状)である誘電体素体12の4つの側面12A〜12Dの全てに、端子電極31,32がそれぞれ配置される2端子構造の積層コンデンサになっている。
図2は、図1に示す積層コンデンサ10を、短手方向側面12Cおよび12Dに対して平行に切断した断面図である。図2に示すように、積層コンデンサ10の第1端子電極31および第2端子電極32は、それぞれ、基板側電極端子13Aおよび13Bを介して、回路基板15上に接続される。
積層コンデンサ10は、内層部17および外層部19aおよび19bを有する。外層部19aおよび19bは、内層部17の両端面に隣接するように位置する。
内層部17においては、第1内層用導体層21および第2内層用導体層22が、積層方向Zにおいて互いに重複するように誘電体層12aを介して交互に積層され、コンデンサの内部電極回路が形成されている。本実施形態では、誘電体層12aに間に挟まれる形で、誘電体素体12内に3枚ずつの第1および第2内層用導体層21、22が交互に配置されている。なお、これら内層用導体層21、22の材質としては、卑金属材料であるニッケル、ニッケル合金、銅、或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
外層部19aおよび19bにおいては、第1外層用導体層23および第2外層用導体層25が、積層方向Zにおいて重複しないように誘電体層12aを介して積層されている。なお、これら外層用導体層23、25の材質としては、前述の内層用導体層21、22と同様のものを用いればよい。
好ましくは、図2に示すように、外層部19aおよび19bが、第1外層用導体層23および第2外層用導体層25を、それぞれ複数有する。
第1端子電極31には、第1内層用導体層21および第1外層用導体層23が接続されている。また、第2端子電極32には、第2内層用導体層22および第2外層用導体層25が接続される。
図3(A)および図3(B)は、それぞれ図2に示す第1内層用導体層21および第2内層用導体層23を、積層方向Zから観察した平面図である。図3に示すように、第1内層用導体層21および第2内層用導体層22は、誘電体素体12の長手方向Xに沿って細長く延びる。
図3(A)の第1内層用導体層21は、誘電体層12aの外形形状に合わせた形状を持ち、誘電体層12aの周囲端部から所定の絶縁隙間パターン43で離れている本体部分21aを有する。この内層用導体層本体部分21aがコンデンサの一方の電極を構成する部分である。第1内層用導体層21は、この本体部分21aと一体的に同一平面上に形成され、誘電体素体12の相互に隣り合う三つの側面(第1長手方向側面12A,第3短手方向側面12C,第4短手方向側面12D)に跨がって引き出される第1リード部21Lをさらに有する。この第1リード部21Lにおいて、第1内層用導体層21と、第1端子電極31とが接続されている。
図3(B)の第2内層用導体層22は、誘電体層12aの外形形状に合わせた形状を持ち、誘電体層12aの周囲端部から所定の絶縁隙間パターン44で離れている第2内層用導体層本体部分22aを有する。この第2内層用導体層本体部分22aがコンデンサの他方の電極を構成する部分である。第2内層用導体層22は、この第2内層用導体層本体部分22aと一体的に同一平面上に形成され、誘電体素体12の相互に隣り合う三つの側面(第2長手方向側面12B,第3短手方向側面12C,第4短手方向側面12D)に跨がって引き出される第2リード部22Lをさらに有する。この第2リード部22Lにおいて、第2内層用導体層22と、第2端子電極32とが接続されている。
図4は、図2の第1外層用導体層23および第2外層用導体層25を、積層方向Zから観察した平面図である。図4に示すように、第1外層用導体層23および第2外層用導体層25は、誘電体素体12の長手方向Xに沿って細長く延びる。なお、本実施形態においては、図4に示すように、第1外層用導体層23および第2外層用導体層25は、絶縁隙間パターン45を挟んで、積層方向Zに垂直な同一平面上に配置されている。よって、同一平面上に配置された第1外層用導体層23と第2外層用導体層25とは通電しない。
なお、第1外層用導体層23および第2外層用導体層25は、積層方向Zにおいて互いに重複しない限り、必ずしも同一平面上に位置しなくても良い。
第1外層用導体層23は、該第1外層用導体層23と一体的に同一平面上に形成され、誘電体素体12の相互に隣り合う三つの側面(第1長手方向側面12A,第3短手方向側面12C,第4短手方向側面12D)に跨がって引き出される第3リード部23Lを有する。第3リード部23Lにおいて、第1外層用導体層23は、第1端子電極31と接続されている。
第2外層用導体層25は、該第2外層用導体層25と一体的に同一平面上に形成され、誘電体素体12の相互に隣り合う三つの側面(第2長手方向側面12B,第3短手方向側面12C,第4短手方向側面12D)に跨がって引き出される第4リード部25Lを有する。第4リード部25Lにおいて、第2外層用導体層25は、第2端子電極32と接続されている。
好ましくは、図4に示すように、短手方向Yにおける第3リード部23Lの幅、第4リード部25Lの幅、第1端子電極31の幅、および第2端子電極32の幅を、それぞれ、W3、W4、L3、およびL4とした場合に、W3<L3、かつ、W4<L4である。
W3<L3、かつ、W4<L4とすることにおって、第1外層用導体層23および第2外層用導体層25が、第3短手方向側面12Cおよび第4短手方向側面12Dに露出することを防止できる。
好ましくは、短手方向Yにおける第3短手方向側面12Cおよび第4短手方向側面12Dの幅をW0とした場合に、0.15≦W3/W0≦0.45、かつ、0.15≦W4/W0≦0.45である。
W3/W0、およびW4/W0が小さ過ぎると、各端子電極から各外層用導体層へ分流する電流が小さくなり、コンデンサのESLを低減する効果が充分には得られない。また、W3/W0、およびW4/W0が大き過ぎると、各外層用導体層が誘電体素体12の側面に露出したり、あるいは、対向する第1および第2外層用導体層23、25が互いに接触する恐れがある。そこで、W3/W0、およびW4/W0を上記範囲内とすることによって、これらの不具合を防止し、積層コンデンサ10のESLを低減することができる。
次に、本実施形態に係る積層コンデンサ10の作用を説明する。
積層コンデンサ10においては、図2に示すように、外層部19a、19bにおいて、それぞれ第1外層用導体層23および第2外層用導体層25が、積層方向Zにおいて互いに重複しないように誘電体層12aを介して積層されている。また、第1外層用導体層23と、第2外層用導体層25とは通電しない。よって、第1外層用導体層23および第2外層用導体層25は、コンデンサにおける内部電極としての機能(蓄電機能)を有さないダミー電極である。
ここで、例えば、第1端子電極31の電位が、第2端子電極32に対して高い場合においては、第1端子電極31から第1外層用導体層23に対して、電流が分流する。同時に、第2外層用導体層25から第2端子電極32へ向けて電流が流れ込む。一方、第2端子電極32の電位が、第1端子電極31に対して高い場合においては、第2端子電極32から第2外層用導体層25に対して、電流が分流する。同時に、第1外層用導体層23から第1端子電極31へ向けて電流が流れ込む。
本実施形態に係る積層コンデンサ10においては、上述のいずれの場合においても、端子電極からダミー電極である各外層用導体層へ向けて、電流が分流される結果、積層コンデンサ10全体のESLを軽減することができる。
また、積層コンデンサ10においては、第1端子電極31が、第1長手方向側面12A,第3短手方向側面12C,第4短手方向側面12Dの3側面に跨がって形成されている。同様に、第2端子電極32が、第2長手方向側面12B,第3短手方向側面12C,第4短手方向側面12Dの3側面に跨がって形成されている。このように、それぞれ誘電体素体12の3側面に跨って形成された各端子電極に対して各外層用導体層が接続されることによって、各端子電極と各外層用導体層との間に流れる電流の流路断面積が大きくなる。その結果、積層コンデンサ10全体のESLを軽減することができる。
図5は、上述した内層部17の第1および第2内層用導体層21、22、および外層部19bの第1および第2外層用導体層23、25がそれぞれ有する機能を回路図で表したものである。図5に示すように、図2に示す内層部17は、図5に示すコンデンサ回路17aと、コンデンサ回路17a自身が有するインダクタンス成分17bとで表される。また、図2に示す外層部19bにおける3つの第1外層用導体層23は、図5に示す複数(図5中では3つ)の並列接続された第1インダクタ成分23aとして表される。同様に、外層部19bにおける3つの第2外層用導体層25は、図5に示す複数(図5中では3つ)の並列接続された第2インダクタ成分25aとして表される。
3つの並列した第1インダクタ成分23aは、第1端子電極31に接続されている。よって、3つの第1インダクタ成分23aが有するインダクタンスは、第1端子電極31が有するインダクタンスとみなせる。同様に、3つの並列した第2インダクタ成分25aは、第2端子電極32に接続されている。よって、第2インダクタ成分23aが有するインダクタンスは、第2端子電極32が有するインダクタンスとみなせる。第1端子電極31に第1インダクタ成分23aを複数並列接続させることによって、第1端子電極全体におけるインダクタンスを減少させることができる。同様に、第2端子電極32に第2インダクタ成分25aを複数並列接続させることによって、第2端子電極全体におけるインダクタンスを減少させることができる。このように第1および第2端子電極31、32が有する端子電極全体のインダクタンス19cを減少させることによって、積層コンデンサ10全体におけるESLを減少させることができる。
なお、図2に示す2つの外層部19a,19bのうち、内層部17を挟んで回路基板15の反対側に位置する外層部19aにおいては、電流が流れない。従って、外層部19aはESLの低減には寄与しないので、必須ではない。
本実施形態においては、外層部19a、19bにおいて、第1外層用導体層23および第2外層用導体層25が、積層方向Zにおいて重複しないように誘電体層12aを介して積層されている。よって、第1端子電極31から、第1外層用導体層23に対して、電流が分流し、第2外層用導体層25から、第2端子電極32に対して、電流が流れ込む。あるいは、第2端子電極32から、第2外層用導体層25に対して、電流が分流し、第1外層用導体層23から、第1端子電極31に対して、電流が流れ込む。このように、端子電極から各外層用導体層へ電流を分流することによって、積層コンデンサ10全体のESLを軽減することができる。
本実施形態においては、第1端子電極31が、第1長手方向側面12A、第3短手方向側面12Cd、および第4短手方向側面12Dの3側面に跨がって形成され、第2端子電極32が、第2長手方向側面12B、第3短手方向側面12C、および第4短手方向側面12Dに跨がって形成されている。このように、それぞれ誘電体素体12の3側面に跨って形成された各端子電極に対して各外層用導体層が接続されることによって、各端子電極と各外層用導体層との間に流れる電流の流路断面積が大きくなる。その結果、積層コンデンサ10全体のESLを軽減することができる。
このように、本実施形態に係る積層コンデンサ10によれば、積層コンデンサ10の大幅な低ESL化が図られて、電源電圧の振動を抑制できるようになり、デカップリングコンデンサなどとして好適に用いられることができる。
第2実施形態
次に、本発明の第2実施形態を説明する。なお、以下では、第1実施形態と第2実施形態とに共通する事項については説明を省略し、両実施形態の相違点についてのみ説明する。
図6(A)に示すように、本実施形態では、第1内層用導体層21の第1リード部には、第1長手方向側面12Aに沿う中央位置で、第1端子電極31とは接続されない第1隙間パターン41が形成してある。このため、第1リード部は、第1内層用導体層21の本体部分21aから誘電体素体12における第1長手方向側面12Aと短手方向側面12C,12Dとが交差する二つの角部に引き出される一対の分岐リードパターン21bを有することになる。
誘電体素体12の短手方向Yの幅をW0とした場合に、第1リード部の分岐リードパターン21bにおける短手方向Yの幅W1は、W1/W0の比が0.15〜0.45の範囲、好ましくは0.25〜0.35の範囲にあるように決定される。
また、誘電体素体12の長手方向Xの幅をL0とした場合に、第1隙間パターン41の長手方向幅をL1は、L1/L0の比が0.2〜0.5の範囲、好ましくは0.3〜0.4の範囲にあるように決定される。
本実施形態では、第1隙間パターン41は、誘電体素体12における第1長手方向側面12Aの長手方向Xの中央位置に形成される。絶縁隙間パターン43は、素子本体12における第2長手方向側面12Bと、短手方向側面12C,12Dに連続して跨るように形成され、その隙間パターン43の長手方向の両端部は、第1リード部の分岐リードパターン21bに接触している。本実施形態では、第1内層用導体層21の平面パターンは、誘電体素体12の長手方向Xの中間位置を通る中心線に対して線対称なパターンである。
第1隙間パターン41の隙間幅W2は、絶縁隙間43の隙間幅W5と同程度であり、好ましくは100〜200μm程度である。これらの電極幅W2,W5が小さすぎると、各端子電極31または32との絶縁性が不十分になるおそれがあり、大きすぎると、本体部分21aの面積を狭め、コンデンサとしての能力を低下させる恐れがある。
図6(B)に示すように、本実施形態では、第2内層用導体層22の第2リード部には、第2長手方向側面12Bに沿う中央位置で、第2端子電極32とは接続されない第2隙間パターン42が形成してある。このため、第2リード部は、第2内層用導体層22の本体部分22aから誘電体素体12における第2長手方向側面12Bと短手方向側面12C,12Dとが交差する二つの角部に引き出される一対の分岐リードパターン22bを有することになる。
この実施形態では、第2内層用導体層22aのパターン形状は、第1内層用導体層21aをXY平面上で180度回転させたパターンであり、同様な寸法関係(L0,L1,W1,W0,W2,W5)を有する。
上述した寸法関係から、2種類の第1および第2内層用導体層21および22にそれぞれ形成してある分岐リードパターン21bおよび22b同士は、誘電体層12aの積層方向Zに投影して相互に重ならない位置関係となっている。それぞれの本体部分21a、22a相互は、誘電体層12aの積層方向Zに投影して相互に重なり、誘電体層12aを介してコンデンサを構成している。
次に、本実施形態に係る積層コンデンサ10の作用を説明する。
本実施形態に係る積層コンデンサ10によれば、複数の誘電体層が積層されて直方体形状に形成される誘電体素体12内に、それぞれ誘電体層間に挟まれる形で、二種類の内部導体層21、22が交互に配置されている。これら二種類の内部導体層21、22は、誘電体層の積層方向に投影して相互に重ならない位置関係で、それぞれ誘電体素体12の三つの側面に跨がって引き出される構造となっている。また、二つの端子電極31、32が、それぞれ誘電体素体12の三つの側面に跨がって誘電体素体12の外側に配置されていて、二種類の内部導体層21、22の何れか一方に、これら二つの端子電極31、32がそれぞれ接続されている。
しかも本実施形態に係る積層コンデンサ10では、第1内層用導体層21の第1リード部に対して第1隙間パターン41が形成される。このため、第1リード部は、第1内層用導体層21の本体部分21aから誘電体素体12における第1長手方向側面12Aと短手方向側面12C,12Dとが交差する二つの角部に引き出される一対の分岐リードパターン21bを有することになる。このため、各第1内層用導体層21では、それぞれの分岐リードパターン21bの角部から、それぞれ対角線の角部に向かう電流の流れが形成され、それらの流れが、第1内層用導体層21の本体部分21aで同一面内で交差することになる。
また同様に、各第2内層用導体層22では、それぞれの分岐リードパターン22bの角部から、それぞれ対角線の角部に向かう電流の流れが形成され、それらの流れが、第2内層用導体層22の本体部分22aで同一面内で交差することになる。
その結果、電流が交差する個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ10自体が持つ寄生インダクタンスを小さくでき、等価直列インダクタンスを低減する効果が生じる。
また、本実施形態では、第1端子電極31と第2端子電極32とが短手方向Yで相互に向かい合うために、端子間距離が短くなり、その点でも、低ESL化を図ることができる。また、第1および第2長手方向側面12A,12Bのそれぞれに沿って、第1端子電極31および第2端子電極32を形成するために、各リード部に隙間パターン41,42を形成したとしても、各リード部の分岐リードパターン21b,22bと各端子電極31,32との接続長さを十分に確保することができる。
さらに、本実施形態では、二種類の第1および第2内部導体層21,22をそれぞれ誘電体素体12内に複数配置することで、静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減される。
第3実施形態
次に、本発明の第3実施形態を、図7(A)〜図7(D)に基づき説明する。なお、以下では、第1および2実施形態と、第3実施形態とに共通する事項については説明を省略し、上述の実施形態と第3実施形態との相違点についてのみ説明する。
本実施形態では、第2実施形態における第2内部導体層22を、図7(B)および図7(D)に示す第2内層用導体層322および図7(D)に示す第2内部導体層323の2種類に代えた以外は、第1実施形態と同様にして積層コンデンサを構成してある。
本実施形態では、図7(A)に示す第2実施形態と同じ第1内層用導体層21の下に、誘電体層12aを介して図7(B)に示す第2内層用導体層322を積層し、第2内層用導体層322の下に、誘電体層12aを介して図7(C)に示す第2実施形態と同じ第1内層用導体層21を積層する。そして、その第1内層用導体層21の下に、誘電体層12aを介して図7(D)に示す第2内部導体層323を積層する。その下は、上述した図7(A)〜図7(D)に示す導体層21,322,21,323の積層の繰り返しとなる。
本実施形態では、一方の第2内層用導体層322は、第2実施形態における第2内部導体層の本体部分22aに対応する内部導体層本体部分322aと、分岐リードパターン22bに対応する単一のリードパターン322bとを有する。単一のリードパターン322bは、第2長手方向側面12Bと第4短手方向側面12Dとが交差する角部に位置する第2端子電極32にのみ接続してある。
単一のリードパターン322bのみを形成するために、内部導体層本体部分322aの周囲には、リードパターン322b以外の部分で連続している絶縁隙間パターン344を形成している。
また他方の第2内部導体層323は、第2実施形態における第2内部導体層の本体部分22aに対応する内部導体層本体部分323aと、分岐リードパターン22bに対応する単一のリードパターン323bとを有する。単一のリードパターン323bは、第2長手方向側面12Bと第3短手方向側面12Cとが交差する角部に位置する第2端子電極32にのみ接続してある。
単一のリードパターン323bのみを形成するために、内部導体層本体部分323aの周囲には、リードパターン323b以外の部分で連続している絶縁隙間パターン345を形成している。
本実施形態に係る積層コンデンサにおいては、第1内部導体層21では、第2実施形態と同様な交差電流が流れることが期待できる。また、2種類の第2内層用導体層322および323では、それぞれ単一のリードパターン322bまたは323bを通る対角線上の電流の流れが実現される。2種類の第2内層用導体層322および323相互間では、電流の流れが交差する。
したがって、第2実施形態と比較すれば、第2内層用導体層322または323の各同一面内では、交差する電流が形成されないが、第1内部導体層21では、第2実施形態と同様な交差電流が流れることが期待できる。その結果、第2実施形態よりは多少劣るが、ほぼ同様な作用効果が期待できる。
第4実施形態
次に、本発明の第4実施形態を説明する。なお、以下では、上述の実施形態と第4実施形態とに共通する事項については説明を省略し、上述の実施形態と第4実施形態との相違点についてのみ説明する。
本実施形態においては、図8に示すように、第1外層用導体層23には、第1長手方向側面12Aに沿う位置で、第1端子電極31とは接続されない第1外層用隙間パターン80が形成してあってもよい。また、第2外層用導体層25には、第2長手方向側面12Bに沿う位置で、第2端子電極32とは接続されない第2外層用隙間パターン82が形成してあってもよい。
第1外層用導体層23および第2外層用導体層25を形成する工程においては、通常、第1外層用導体層23および第2外層用導体層25の電極パターンが並進対称的に多数形成された外層用電極シートを、グリーンシートを介して積層した後に切断する工程が必要となる。この積層体の切断後において、第1外層用隙間パターン80および第2外層用隙間パターン82が所定位置に配置されているか否かを確認することによって、個々の第1外層用導体層23および第2外層用導体層25が正確に切り出されたか否かを確認することができ、また積層ずれを防止できる。
このような第4実施形態においても、上述の第1実施形態と同様の作用効果を奏することができる。
第5実施形態
次に、本発明の第5実施形態を説明する。なお、以下では、第1〜4実施形態と第5実施形態とに共通する事項については説明を省略し、上述の実施形態と第5実施形態との相違点についてのみ説明する。
本実施形態においては、図9(A)〜(D)に示すように、X方向における第1側面12Aおよび第2側面12Bの幅L0が、Y方向における第3側面12Cおよび第4側面12Dの幅W0より小さい。このような場合においても、第1実施形態とほぼ同様な作用効果が期待できる。
なお、図9(D)に示すように、第1外層用導体層923には、第1側面12Aに沿う位置で、第1端子電極931とは接続されない第1外層用隙間パターン980が形成してあってもよい。また、第2外層用導体層925には、第2側面12Bに沿う位置で、第2端子電極932とは接続されない第2外層用隙間パターン982が形成してあってもよい。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、本発明に係る積層コンデンサでは、内層用導体層の積層数は、特に限定されず、数十あるいは数百としても良い。また、本発明では、第1隙間パターンおよび第2隙間パターンは、必ずしも長手方向に沿って連続せず、断続的に形成しても良い。
上述した本実施形態においては、図2に示すように、誘電体素体12が、2つの外層部19a,19bを有する。この2つの外層部のうち、内層部17を挟んで回路基板15の反対側に位置する外層部19aにおいては、電流が流れない。従って、外層部19aはESLの低減に寄与しないので、必須ではない。しかし、誘電体素体12が外層部19aを有することによって、外層部19aと外層部19bとが、内層部17を挟んで対称的に位置する。すなわち、誘電体素体12がバランスの取れた形状を有することができる。その結果、誘電体素体12の焼成時に、誘電体素体12が変形することを防止できる。また、誘電体素体12が外層部19aを有することによって、図2の積層コンデンサ10を回路基板15に対して、上下反転させた場合でも、積層コンデンサ10を機能させることが可能となる。
次に、本発明をさらに具体的な実施例に基づき説明するが、本発明は、この実施例に限定されない。この実施例では、インピーダンスアナライザを使用して、Sパラメータからインピーダンスへ換算し、以下の各コンデンサ試料のESLをそれぞれ求めた。
まず、各コンデンサ試料の内容を説明する。図1に示す第1実施形態に係る2端子型積層コンデンサをサンプルEx1とした。また、外層部19a,19b(第1外層用導体層23、第2外層用導体層25)を有さないこと以外は、サンプルEx1と同様にして製造されたコンデンサをサンプルCex1とし、各サンプルのESLをそれぞれ求めた。
そして、この結果として、各サンプルのインピーダンス特性を測定した。その結果を図10に示す。図10のグラフに示すように、サンプルEx1の方がサンプルCex1よりもインピーダンスの最小値は小さくなることが確認された。また、ESLを求めたところ、サンプルEx1ではESLが122pHであり、サンプルCex1では、ESLが140pHであった。つまり、本発明の実施形態によるサンプルEx1において、ESLが大幅に低減されることが確認された。
なお、このESLは、2πf=1/√(ESL・C)の式より求められるものであり、fは自己共振周波数で、Cは静電容量である。
ここで用いた各試料の寸法としては、図4に示す寸法において、L0=1.6mmであり、W0が0.8mmであり、W1、W3、W4がそれぞれ0.25mmであり、W5が0.15mmであった。内層用導体層の積層数は、合計で25層であり、静電容量は、0.1μFであった。
図1は、本発明の第1実施形態に係る積層コンデンサの斜視図である。 図2は、図1に示す積層コンデンサの概略断面図である。 図3(A)および図3(B)は、それぞれ図2に示す第1内層用導体層および第2内層用導体層の平面図である。 図4は、図2に示す第1外層用導体層および第2外層用導体層の平面図である。 本発明の第1実施形態に係る積層コンデンサにおける、内層部の第1および第2内層用導体層、および外層部の第1および第2外層用導体層がそれぞれ有する機能を示す回路図である。 図6(A)および図6(B)は、それぞれ本発明の第2実施形態に係る積層コンデンサにおける第1内層用導体層および第2内層用導体層の平面図である。 図7(A)〜図7(D)は、それぞれ本発明の第3実施形態に係る積層コンデンサにおける第1〜第4内層用導体層の平面図である。 図8は、本発明の第4実施形態に係る積層コンデンサにおける第1および第2外層用導体層の平面図である。 図9(A)および図9(B)は、それぞれ本発明の第5実施形態に係る積層コンデンサにおける第1および第2内層用導体層の平面図、図9(C)および図9(D)は、それぞれ本発明の第5実施形態に係る積層コンデンサにおける第1および第2外層用導体層の平面図である。 図10は、本発明の実施例および比較例に係るインピーダンス特性を表すグラフである。
符号の説明
10… 積層コンデンサ
12… 誘電体素体
12a… 誘電体層
12A… 第1(長手方向)側面
12B… 第2(長手方向)側面
12C… 第3(短手方向)側面
12D… 第4(短手方向)側面
17… 内層部
19a,19b… 外層部
21,921… 第1内層用導体層
21a,921a… 内層用導体層本体部分
21L… 第1リード部
21b… 分岐リードパターン
22,923… 第2内層用導体層
22a,923a… 内層用導体層本体部分
22L… 第2リード部
22b… 分岐リードパターン
23,923… 第1外層用導体層
23L,923L… 第3リード部
25,925… 第2外層用導体層
25L,925L… 第4リード部
31… 第1端子電極
32… 第2端子電極
41… 第1隙間パターン
42… 第2隙間パターン
43,44、45… 絶縁隙間パターン

Claims (10)

  1. 複数の誘電体層が積層されて形成される略直方体形状の誘電体素体と、
    前記誘電体素体において、第1内層用導体層および第2内層用導体層が、積層方向において互いに重複するように前記誘電体層を介して交互に積層され、コンデンサの内部電極回路が形成されている内層部と、
    前記誘電体素体において、前記第1内層用導体層および前記第2内層用導体層の積層方向における前記内層部の両端面の少なくともいずれかに隣接し、第1外層用導体層および第2外層用導体層が、積層方向において重複しないように前記誘電体層を介して積層されている外層部と、
    前記誘電体素体の側面のうち、少なくとも、前記誘電体層の積層方向に対して平行な第1側面に形成され、前記第1内層用導体層および前記第1外層用導体層と接続される第1端子電極と、
    前記誘電体素体の側面のうち、少なくとも、前記第1側面と対向する第2側面に形成され、前記第2内層用導体層および前記第2外層用導体層と接続される第2端子電極と、を有し、
    前記第1端子電極が、前記第1側面と、該第1側面に隣接し、前記誘電体層の前記積層方向に対して平行な第3および第4側面に跨がって形成され、
    前記第2端子電極が、前記第2側面と、該第2側面に隣接し、前記誘電体層の前記積層方向に対して平行な前記第3および第4側面に跨がって形成されていることを特徴とする積層コンデンサ。
  2. 前記第1内層用導体層が、前記誘電体素体の前記第1側面と、前記第3および第4側面に跨がって引き出され、前記第1端子電極に接続される第1リード部を有し、
    前記第2内層用導体層が、前記誘電体素体の前記第2側面と、前記第3および第4側面に跨がって引き出され、前記第2端子電極に接続される第2リード部を有することを特徴とする請求項1に記載の積層コンデンサ。
  3. 前記第1外層用導体層が、前記第1側面と、前記第3および第4側面に跨がって引き出され、前記第1端子電極に接続される第3リード部を有し、
    前記第2外層用導体層が、前記第2側面と、前記第3および第4側面に跨がって引き出され、前記第2端子電極に接続される第4リード部を有することを特徴とする請求項1または2に記載の積層コンデンサ。
  4. 前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第3リード部の幅をW3とし、
    前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第4リード部の幅をW4とし、
    前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第1端子電極の幅をL3とし、
    前記第3および第4側面において、前記誘電体層の前記積層方向に対して垂直な方向における前記第2端子電極の幅をL4とした場合に、
    W3<L3、かつ、W4<L4であることを特徴とする請求項3に記載の積層コンデンサ。
  5. 前記誘電体層の前記積層方向に対して垂直な方向における前記第3および第4側面の幅をW0とした場合に、
    0.15≦W3/W0≦0.45、かつ、0.15≦W4/W0≦0.45、
    であることを特徴とする請求項4に記載の積層コンデンサ。
  6. 前記外層部が、前記第1外層用導体層および前記第2外層用導体層を複数有することを特徴とする請求項1〜5のいずれかに記載の積層コンデンサ。
  7. 前記第1内層用導体層には、前記第1側面に沿う位置で、前記第1端子電極とは接続されない第1隙間パターンが形成してあることを特徴とする請求項1〜6のいずれかに記載の積層コンデンサ。
  8. 前記第1外層用導体層には、前記第1側面に沿う位置で、前記第1端子電極とは接続されない第1外層用隙間パターンが形成してあることを特徴とする請求項1〜7のいずれかに記載の積層コンデンサ。
  9. 前記第2外層用導体層には、前記第2側面に沿う位置で、前記第2端子電極とは接続されない第2外層用隙間パターンが形成してあることを特徴とする請求項1〜8のいずれかに記載の積層コンデンサ。
  10. 前記誘電体層の前記積層方向に対して垂直な方向における前記第1および第2側面の幅が、前記誘電体層の前記積層方向に対して垂直な方向における前記第3および第4側面の幅より大きいことを特徴とする請求項1〜9のいずれかに記載の積層コンデンサ。
JP2006269064A 2006-09-29 2006-09-29 積層コンデンサ Active JP4378371B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006269064A JP4378371B2 (ja) 2006-09-29 2006-09-29 積層コンデンサ
US11/898,867 US7394647B2 (en) 2006-09-29 2007-09-17 Multilayer capacitor
KR1020070097354A KR101401636B1 (ko) 2006-09-29 2007-09-27 적층 콘덴서
CN2007101806462A CN101154503B (zh) 2006-09-29 2007-09-28 叠层电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006269064A JP4378371B2 (ja) 2006-09-29 2006-09-29 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2008091520A true JP2008091520A (ja) 2008-04-17
JP4378371B2 JP4378371B2 (ja) 2009-12-02

Family

ID=39256074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006269064A Active JP4378371B2 (ja) 2006-09-29 2006-09-29 積層コンデンサ

Country Status (4)

Country Link
US (1) US7394647B2 (ja)
JP (1) JP4378371B2 (ja)
KR (1) KR101401636B1 (ja)
CN (1) CN101154503B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2014103371A (ja) * 2012-11-20 2014-06-05 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
KR20150125335A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 적층 세라믹 전자부품
US9208950B2 (en) 2012-12-27 2015-12-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting the same
KR101598297B1 (ko) * 2014-10-06 2016-02-26 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
US9299497B2 (en) 2012-12-14 2016-03-29 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting the same
KR20160040845A (ko) * 2014-10-06 2016-04-15 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
WO2023220296A1 (en) * 2022-05-12 2023-11-16 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101868838B (zh) * 2007-11-22 2011-11-09 株式会社村田制作所 层叠陶瓷电子元件
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5293379B2 (ja) * 2009-04-24 2013-09-18 株式会社村田製作所 積層セラミック電子部品
EP2449569B1 (en) * 2009-07-01 2015-08-26 Kemet Electronics Corporation Multilayer capacitor with high capacitance and high voltage capability
JP2011233840A (ja) * 2010-04-30 2011-11-17 Murata Mfg Co Ltd 電子部品
JP2013021300A (ja) * 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
KR101872524B1 (ko) * 2011-11-14 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20130053878A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
CN110837021A (zh) * 2012-07-10 2020-02-25 慧萌高新科技有限公司 片状电子部件的检查方法以及检查装置
KR101462767B1 (ko) * 2013-03-14 2014-11-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
WO2014185293A1 (ja) * 2013-05-14 2014-11-20 株式会社村田製作所 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル
US9609753B2 (en) * 2013-07-11 2017-03-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR101452131B1 (ko) 2013-08-30 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101641574B1 (ko) * 2014-02-03 2016-07-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2016136561A (ja) * 2015-01-23 2016-07-28 Tdk株式会社 積層コンデンサ
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
WO2017204338A1 (ja) * 2016-05-27 2017-11-30 京セラ株式会社 積層型コンデンサ
KR102527705B1 (ko) * 2018-10-10 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품
KR20200040429A (ko) * 2018-10-10 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260364A (ja) * 1993-03-08 1994-09-16 Masusaku Okumura チップ部品
JPH09129476A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd セラミック電子部品
JPH10189390A (ja) * 1996-12-27 1998-07-21 Kyocera Corp 積層型薄膜コンデンサ
JP2000114096A (ja) * 1998-10-06 2000-04-21 Murata Mfg Co Ltd 積層コンデンサ
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP2004221153A (ja) * 2003-01-10 2004-08-05 Murata Mfg Co Ltd 積層型電子部品アレイ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566951A (ja) 1991-09-09 1993-03-19 Hitachi Ltd コンピユータ装置
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
JPH10275736A (ja) * 1997-03-28 1998-10-13 Tdk Corp 積層基板の切断位置の良否判定方法と積層セラミック電子部品
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品
AU2001271139A1 (en) * 2000-07-06 2002-01-14 Phycomp Holding B.V. Ceramic multilayer capacitor array
JP3788329B2 (ja) * 2001-11-29 2006-06-21 株式会社村田製作所 コンデンサアレイ
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
JP4463045B2 (ja) 2004-08-23 2010-05-12 京セラ株式会社 セラミック電子部品及びコンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260364A (ja) * 1993-03-08 1994-09-16 Masusaku Okumura チップ部品
JPH09129476A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd セラミック電子部品
JPH10189390A (ja) * 1996-12-27 1998-07-21 Kyocera Corp 積層型薄膜コンデンサ
JP2000114096A (ja) * 1998-10-06 2000-04-21 Murata Mfg Co Ltd 積層コンデンサ
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP2004221153A (ja) * 2003-01-10 2004-08-05 Murata Mfg Co Ltd 積層型電子部品アレイ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2014103371A (ja) * 2012-11-20 2014-06-05 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
US9099249B2 (en) 2012-11-20 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic capacitor, mounting structure of circuit board having multilayered ceramic capacitor thereon, and packing unit for multilayered ceramic capacitor
US9299497B2 (en) 2012-12-14 2016-03-29 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting the same
US9208950B2 (en) 2012-12-27 2015-12-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting the same
JP2018006781A (ja) * 2014-04-30 2018-01-11 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品
KR20150125335A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 적층 세라믹 전자부품
JP2015211209A (ja) * 2014-04-30 2015-11-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品
KR102089694B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품
KR101598297B1 (ko) * 2014-10-06 2016-02-26 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
US9685271B2 (en) 2014-10-06 2017-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
KR101630068B1 (ko) * 2014-10-06 2016-06-13 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR20160040845A (ko) * 2014-10-06 2016-04-15 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
WO2023220296A1 (en) * 2022-05-12 2023-11-16 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance

Also Published As

Publication number Publication date
KR101401636B1 (ko) 2014-06-02
CN101154503A (zh) 2008-04-02
CN101154503B (zh) 2012-08-29
US20080080121A1 (en) 2008-04-03
US7394647B2 (en) 2008-07-01
KR20080030501A (ko) 2008-04-04
JP4378371B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
JP4378371B2 (ja) 積層コンデンサ
KR101401641B1 (ko) 적층 콘덴서
JP4396682B2 (ja) 積層コンデンサ、および積層コンデンサの製造方法
KR101386540B1 (ko) 적층 콘덴서
KR101052437B1 (ko) 적층 콘덴서 및 적층 콘덴서의 실장 구조
JP4166235B2 (ja) 積層コンデンサ
JP2004253425A (ja) 積層コンデンサ
JP2008085177A (ja) 積層コンデンサ
JP2007317786A (ja) 積層コンデンサ
KR100707414B1 (ko) 적층 커패시터
JP4146858B2 (ja) 積層コンデンサ
KR101051620B1 (ko) 적층 콘덴서
JP2006013383A (ja) 積層コンデンサ
US8310806B2 (en) Multilayer capacitor having high ESR
JP2004296940A (ja) 積層コンデンサ
JP2008021771A (ja) チップ形固体電解コンデンサ
JP6201477B2 (ja) 積層コンデンサ
JP6662234B2 (ja) 積層コンデンサ
JP2009021280A (ja) 積層コンデンサ
JP2019004070A (ja) コンデンサユニット及び電子部品
JP2009065059A (ja) 固体電解コンデンサおよび固体電解コンデンサの実装基板への接続構造
JP2001210542A (ja) 積層型電子部品
JP2019046876A (ja) 積層コンデンサ
KR20090026174A (ko) 적층형 칩 캐패시터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

R150 Certificate of patent or registration of utility model

Ref document number: 4378371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4