JP2672295B2 - マトリクス型表示パネルの駆動回路 - Google Patents
マトリクス型表示パネルの駆動回路Info
- Publication number
- JP2672295B2 JP2672295B2 JP60260321A JP26032185A JP2672295B2 JP 2672295 B2 JP2672295 B2 JP 2672295B2 JP 60260321 A JP60260321 A JP 60260321A JP 26032185 A JP26032185 A JP 26032185A JP 2672295 B2 JP2672295 B2 JP 2672295B2
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- current
- display panel
- switching element
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
〔発明の概要〕
本発明は，マトリクス型表示パネル中の表示電極を駆
動する各ドライブ回路の出力にダイオードを接続し，表
示電極を駆動する時の駆動電流をそのダイオードを介し
て側路させるようにすることにより，表示パネルの発光
輝度の低下や誤表示などの表示性能の劣化を防止し，し
かも駆動回路の集積化を容易に実現できるようにしたも
のである。 〔産業上の利用分野〕 本発明は,ELパネル,PDP等のマトリクス型表示パネル
の駆動回路に関する。 〔従来の技術〕 ELパネルの従来の駆動回路を第８図に示す。同図にお
いて,ELパネルＰのスキャン電極側には，シフトレジス
タ1a,1b,ラッチ回路2a,2b,プルオンリのドライバ3a,3b
等からなる駆動回路が設けられ，これらにはデータ信号
S1,クロック信号S2,ラッチ信号S3,ストローブ信号４等
の制御信号がレベル変換回路４を介して入力されてい
る。ほぼ同様に,ELパネルＰのデータ電極側には，シフ
トレジスタ5a,5b,ラッチ回路6a,6b,プッシュプルのドラ
イバ7a,7b等からなる駆動回路が設けられ，これらには
データ信号S5,クロック信号S6,ラッチ信号S7,ストロー
ブ信号S8等の制御信号が入力されている。 上記の駆動回路では，各信号に基づいて，シフトレジ
スタ1a,1b,5a,5b,で各データを取り入れ，そのデータを
ラッチ回路2a,2b,6a,6bでラッチして，ドライバ3a,3b,7
a,7bを動作させ,ELパネルＰの各スキャン電極，各デー
タ電極にそれぞれスキャンパルス，データパルスを印加
するようになっている。 ここで，データ電極側の駆動回路中，特にドライバ7a
の回路構成を第９図に具体的に示す。同図において，ド
ライバ7aは，上述したELパネルＰの各データ電極をそれ
ぞれ駆動するための複数のドライブ回路８によって構成
されている。このドライブ回路８はプッシュプル構成と
なっており，プッシュ側のスイッチング素子8aとプル側
のスイッチング素子8bとを備え，それらの接続点8cから
各データ電極に対して駆動電流が流れ，またその接続点
8cにスキャン電極側からの駆動電流が流れ込むようにな
っている。 なお，第８図に示したもう一方のドライバ7bも上記ド
ライバ7aと同様にプッシュプル構成となっているが，ス
キャン電極側のドライバ3a,3bはいずれもプルオンリの
構成となっており，プル用のスイッチング素子を備えて
いる。 上記構成からなる従来の駆動回路において，スキャン
電極側からリフレッシュパルスを印加した時の電流の流
れを第10図（ａ）に示す。同図では，データ側のドライ
ブ回路８を構成するスイッチング素子8a,8bと，スキャ
ン側のプルオンリのドライブ回路９を構成するスイッチ
ング素子9aとをMOSトランジスタで構成した場合を示し
ている。この場合，スイッチング素子8a,8b,9aには，等
価的にそれぞれダイオード8c,8d,9bが組込まれることに
なる。 同図（ａ）において，基準端子10から同図（ｂ）に示
すようなリフレッシュパルスを印加すると，ダイオード
9bを介して電流iSRが流れ,ELパネルＰ内のスキャン電極
とデータ電極との交点ｎに存在する表示セル（容量性）
が，同図（ｃ）に示される電圧波形で充電される。この
充電期間中に，データ側でもスイッチング素子8bを介し
て電流iDRがグランドに流れ込む。この電流iDRのピーク
値は，通常のELパネル（電極数500〜1000本，電極ピッ
チ0.2〜0.3mm）では20〜100mAである。 次に,PDPの従来の駆動回路を第11図（ａ）に示す。同
図では,PDPのデータ電極，スキャン電極を駆動するドラ
イブ回路11,12は，いずれもプッシュプル構成となって
おり，ドライブ回路11はそれぞれプッシュ側，プル側の
スイッチング素子11a,11bを備え，ドライブ回路12はそ
れぞれプッシュ側，プル側のスイッチング素子12a,12b
を備えている。 上記構成からなる駆動回路において，スキャン電極側
の基準端子13に，同図（ｂ）に示すようなサステインパ
ルスPsusを含む基準パルスPOを印加し，スイッチング素
子12a,12bを適宜作動させることにより，スキャン電極S
jには同図（ｃ）に示すような，上記基準パルスPOに書
込みパルスPWと消去パルスPEとを選択的に重畳した波形
を持つスキャンパルスPSが印加される，一方，データ電
極Diには，同図（ｄ）に示すようなデータパルスPDを上
記の書込みパルスPWまたは消去パルスPEと対応する位置
に選択的に印加することにより，スキャン電極Sjとデー
タ電極Diの交点nijには，同図（ｅ）に示すような，ス
キャンパルスPSからデータパルスPDを差引いた波形のパ
ルスが与えられる。同図（ｅ）に示したパルスでは，書
込み動作が行われる。 ここで，サステインパルスPsusが基準端子13に印加さ
れた時には，電流isslがスイッチング素子12bを介して
スキャン電極Sjに流れ，これに伴い電流idslがデータ電
極Diおよびスイッチング素子11bを介して流れる。また
逆に，電流ids2がスイッチング素子11bおよびデータ電
極Diに流れ，これに伴い電流iss2がスキャン電極Sjおよ
びスイッチング素子12bを介して流れる。 〔発明が解決しようとする問題点〕 上述したELパネルのドライブ回路はプッシュプル構成
となっており，回路構成が複雑であるため，これをIC化
した場合に，大きな電流容量を持つスイッチング素子を
形成するのは非常に困難である。そのため，第10図
（ａ）に示した，リフレッシュパルス印加時にスイッチ
ング素子8bを流れる電流iDRを大きくすることができな
い。そこで電流iDRが小さくなるので，同図（ｃ）に示
した電圧充電波形の立上り時間TRrが長くなり，その結
果ELセルの発光輝度が低下する問題が発生する。従来の
駆動回路では，発光輝度を高く維持したままIC化するこ
とは不可能であった。 PDPの駆動回路においても上記とほぼ同様なことが言
える。第11図（ａ）に示したスイッチング素子11b,12b
も,IC化した場合小さい電流容量しか得られない。その
ため，サステインパルスPsusを印加した場合，電
流iss1,iss2,ids1,ids2が十分に流れず，従ってPDPのメ
モリマージンが小さくなり，点灯セルが誤って消える等
の誤表示がおこってしまう。 本発明は上記従来の問題点に鑑み，他に不都合な影響
を与えることなく，容易にIC化を実現可能な，マトリク
ス型表示パルスの駆動回路を提供することを目的とす
る。 〔問題点を解決するための手段〕 本発明は，上記目的を達成するために，上述したよう
なドライブ回路と表示電極との各接続点に，それぞれ少
なくとも１個のダイオードの一端子を接続し，これら各
ダイオードの他端子を複数共通に接続し，前記ドライブ
回路により前記各表示電極を一斉駆動する際に，前記ス
イッチング素子を介して流れる駆動電流を上記各ダイオ
ードを介して側路させるようにしたものである。 〔作用〕 上記構成からなる本発明においては，前述したよう
な，リフレッシュパルスの印加時やサステインパルスの
印加時に，表示電極を介してドライブ回路中のスイッチ
ング素子に一斉に流れ込む，あるいは流れ出す電流のほ
とんどが，上記ダイオードを介して側路されることにな
る。そのため，ドライブ回路を構成するスイッチング素
子に大きな電流容量を持たせることが不要となる。従っ
て，駆動回路のIC化を容易に実現できる。 〔発明の実施例〕 以下，本発明の実施例について，図面を参照しながら
説明する。 第１図は，本発明に係るデータ電極側の駆動回路の一
実施例を示す回路図である。同図において駆動回路20
は，第９図に示した駆動回路と同様に，シフトレジスタ
21,ラッチ回路22及びドライバ23等を備えている。 ドライバ23は，表示パネル内の各データ電極をそれぞ
れ駆動するための複数のドライブ回路24を備えている。
このドライブ回路24は従来と同様にプッシュプル構成と
なっており，すなわちプッシュ側のスイッチング素子24
aとプル側のスイッチング素子24bとを備え，それらの接
続点24cから各データ電極に対して駆動電流が流れ，ま
たその接続点24cにスキャン電極側からの駆動電流の一
部が流れ込むようになっている。 本実施例の特徴は，駆動回路20内の構成として各ドラ
イブ回路24ごとに電流側路用のダイオード25を備え，そ
のアノード側端子は上記接続点24cにそれぞれ接続さ
れ，またカソード側端子はすべて共通に接続されて共通
端子Tsとして駆動回路20外に取出されている。 上記構成からなる駆動回路20をELパネルＰのデータ電
極側の駆動回路として使用した場合の全体的な回路構成
を第２図に示す。スキャン電極側の駆動回路30は既知の
回路を使用している。同図において，各駆動回路20から
出ている上述した共通端子Tsは，互いにまとめられてス
イッチング素子26の一端に接続され，その他端は接地さ
れている。このスイッチング素子26は，リフレッシュパ
ルスをスキャン電極側から印加するときに，これと同期
させてオンされる。 同図においてスキャン電極側の駆動回路30にリフレッ
シュパルスを印加したときの電流の流れを第３図（ａ）
に示す。第３図（ａ）では，データ側のドライブ回路24
を構成するスイッチング素子24a,24bと，スキャン側の
プルオンリのドライブ回路27を構成するスイッチング素
子27aとをMOSトランジスタで構成した場合を示してい
る。この場合，スイッチング素子24a,24b,27aには，等
価的にそれぞれダイオード24c,24d,27bが組込まれるこ
とになる。 同図（ａ）において，基準端子28から同図（ｂ）に示
すようなリフレッシュパルスを印加すると，ダイオード
27bを介して電流iSRが流れ,ELパネルＰ内のスキャン電
極とデータ電極との交点ｎに存在する表示セルが充電さ
れる。この充電期間中にデータ側でも電流iDRが流れる
が，リフレッシュパルスの印加と同期して上述した外部
のスイッチング素子26がオンされるので，上記電流iDR
のほとんどがダイオード25およびスイッチング素子26を
介してグランドに流れ込み，スイッチング素子24bには
少量の電流しか流れない。 このように，ダイオード25の作用で電流iDRを強力に
側路させることができるので，ドライブ回路24を構成す
るスイッチング素子24a,24bは小さな電流容量で済み，
しかも第10図（ｃ）に示した電圧充電波形の立上り時間
TRrを短くすることができる。そのため，第８図に示し
た各駆動回路20を容易にIC化でき,ELパネルＰ内のELセ
ルの発光輝度が低下することもない。 次に，第１図に示した駆動回路20と４同様な構成を持
つ駆動回路40,50をそれぞれPDPのデータ電極側，スキャ
ン電極側の駆動回路として使用した場合の全体的な回路
構成を第４図に示す。同図においても同様に，各駆動回
路40,50から出ている共通端子Tsは，それぞれ互いにま
とめられてスイッチング素子41,51の一端に接続されて
いる。スイッチング素子41,51の他端は接地されてい
る。このスイッチング素子41,51は，第11図に示したサ
ステインパルスPsusをスキャン電極側から印加するとき
に，これと同期させてオンされる。 第４図においてスキャン電極側の駆動回路50に上記サ
ステインパルスPsusを印加したときの電流の流れを第５
図に示す。サステインパルスPsusが基準端子52に印加さ
れた時には，電流iss1がスキャン電極Sjに流れ，これに
伴い電流iDs1がデータ電極Diに流れ，このほとんどが電
流側路用のダイオード42及び上述した外部のスイッチン
グ素子41を介してグランドに流れ込む。このとき，ドラ
イブ回路43のスイッチング素子43bには少量の電流しか
流れない。また逆に，電流ids2がスイッチング素子43b
を介してデータ電極Diに流れ，これに伴い電流iss2がス
キャン電極Sjに流れ，そのほとんどが電流側路用のダイ
オード53及び上述した外部のスイッチング素子51を介し
てグランドに流れ込む。このときも，ドライブ回路54の
スイッチング素子54bには少量の電流しか流れない。 このように，本発明をPDPの駆動回路に適用した場合
でも，ダイオード42,53の作用で電流ids1,iss2を強力に
側路させることができるので，ドライブ回路43,52を構
成するスイッチング素子43a,43b,54a,54bは小さな電流
容量で済み，しかもPDPのメモリマージンが小さくなる
こともない。そのため，第４図に示した各駆動回路40,5
0を容易にIC化でき，かつPDPの点灯セルが誤って消える
などの問題をなくすことができる。 なお，上記各実施例では，第１図に示したように各ド
ライブ回路24に対して側路用のダイオード25をそれぞれ
１個ずつ設けたが，第６図に示すようにもう１個のダイ
オード60をダイオード25と相補形に設けてもよい。この
場合は，ダイオード60のカソード側端子をスイッチング
素子24a,24bの接続点24cに接続し，アノード側端子はす
べて共通に接続して，もう１個の共通端子Ts2として取
出せばよい。 また，本発明では,2つのスイッチング素子を上述した
ようなMOSトランジスタで構成したものの他，第７図
（ａ）〜（ｄ）に示すように，バイポーラトランジスタ
やダイオード等を組合せた構成のものに対してももちろ
ん適用可能である。また，電源端子とGND間にクランプ
用のダイオードを付加してもしなくてもよい。 〔発明の効果〕 以上説明したように本発明によれば，表示パネルの駆
動時に各電極に一斉に流れる駆動電流を，電流容量の比
較的取り易いダイオードを介して側路させるようにした
ので，上記駆動電流を小さくすることなく，プッシュプ
ルのスイッチィング素子の電流容量を小さくできる。従
って，表示パネルの発光輝度が落ちたり，誤表示などの
表示性能劣化の問題を解決し，しかも，駆動回路の集積
化，小型化を容易に実現することができる。
動する各ドライブ回路の出力にダイオードを接続し，表
示電極を駆動する時の駆動電流をそのダイオードを介し
て側路させるようにすることにより，表示パネルの発光
輝度の低下や誤表示などの表示性能の劣化を防止し，し
かも駆動回路の集積化を容易に実現できるようにしたも
のである。 〔産業上の利用分野〕 本発明は,ELパネル,PDP等のマトリクス型表示パネル
の駆動回路に関する。 〔従来の技術〕 ELパネルの従来の駆動回路を第８図に示す。同図にお
いて,ELパネルＰのスキャン電極側には，シフトレジス
タ1a,1b,ラッチ回路2a,2b,プルオンリのドライバ3a,3b
等からなる駆動回路が設けられ，これらにはデータ信号
S1,クロック信号S2,ラッチ信号S3,ストローブ信号４等
の制御信号がレベル変換回路４を介して入力されてい
る。ほぼ同様に,ELパネルＰのデータ電極側には，シフ
トレジスタ5a,5b,ラッチ回路6a,6b,プッシュプルのドラ
イバ7a,7b等からなる駆動回路が設けられ，これらには
データ信号S5,クロック信号S6,ラッチ信号S7,ストロー
ブ信号S8等の制御信号が入力されている。 上記の駆動回路では，各信号に基づいて，シフトレジ
スタ1a,1b,5a,5b,で各データを取り入れ，そのデータを
ラッチ回路2a,2b,6a,6bでラッチして，ドライバ3a,3b,7
a,7bを動作させ,ELパネルＰの各スキャン電極，各デー
タ電極にそれぞれスキャンパルス，データパルスを印加
するようになっている。 ここで，データ電極側の駆動回路中，特にドライバ7a
の回路構成を第９図に具体的に示す。同図において，ド
ライバ7aは，上述したELパネルＰの各データ電極をそれ
ぞれ駆動するための複数のドライブ回路８によって構成
されている。このドライブ回路８はプッシュプル構成と
なっており，プッシュ側のスイッチング素子8aとプル側
のスイッチング素子8bとを備え，それらの接続点8cから
各データ電極に対して駆動電流が流れ，またその接続点
8cにスキャン電極側からの駆動電流が流れ込むようにな
っている。 なお，第８図に示したもう一方のドライバ7bも上記ド
ライバ7aと同様にプッシュプル構成となっているが，ス
キャン電極側のドライバ3a,3bはいずれもプルオンリの
構成となっており，プル用のスイッチング素子を備えて
いる。 上記構成からなる従来の駆動回路において，スキャン
電極側からリフレッシュパルスを印加した時の電流の流
れを第10図（ａ）に示す。同図では，データ側のドライ
ブ回路８を構成するスイッチング素子8a,8bと，スキャ
ン側のプルオンリのドライブ回路９を構成するスイッチ
ング素子9aとをMOSトランジスタで構成した場合を示し
ている。この場合，スイッチング素子8a,8b,9aには，等
価的にそれぞれダイオード8c,8d,9bが組込まれることに
なる。 同図（ａ）において，基準端子10から同図（ｂ）に示
すようなリフレッシュパルスを印加すると，ダイオード
9bを介して電流iSRが流れ,ELパネルＰ内のスキャン電極
とデータ電極との交点ｎに存在する表示セル（容量性）
が，同図（ｃ）に示される電圧波形で充電される。この
充電期間中に，データ側でもスイッチング素子8bを介し
て電流iDRがグランドに流れ込む。この電流iDRのピーク
値は，通常のELパネル（電極数500〜1000本，電極ピッ
チ0.2〜0.3mm）では20〜100mAである。 次に,PDPの従来の駆動回路を第11図（ａ）に示す。同
図では,PDPのデータ電極，スキャン電極を駆動するドラ
イブ回路11,12は，いずれもプッシュプル構成となって
おり，ドライブ回路11はそれぞれプッシュ側，プル側の
スイッチング素子11a,11bを備え，ドライブ回路12はそ
れぞれプッシュ側，プル側のスイッチング素子12a,12b
を備えている。 上記構成からなる駆動回路において，スキャン電極側
の基準端子13に，同図（ｂ）に示すようなサステインパ
ルスPsusを含む基準パルスPOを印加し，スイッチング素
子12a,12bを適宜作動させることにより，スキャン電極S
jには同図（ｃ）に示すような，上記基準パルスPOに書
込みパルスPWと消去パルスPEとを選択的に重畳した波形
を持つスキャンパルスPSが印加される，一方，データ電
極Diには，同図（ｄ）に示すようなデータパルスPDを上
記の書込みパルスPWまたは消去パルスPEと対応する位置
に選択的に印加することにより，スキャン電極Sjとデー
タ電極Diの交点nijには，同図（ｅ）に示すような，ス
キャンパルスPSからデータパルスPDを差引いた波形のパ
ルスが与えられる。同図（ｅ）に示したパルスでは，書
込み動作が行われる。 ここで，サステインパルスPsusが基準端子13に印加さ
れた時には，電流isslがスイッチング素子12bを介して
スキャン電極Sjに流れ，これに伴い電流idslがデータ電
極Diおよびスイッチング素子11bを介して流れる。また
逆に，電流ids2がスイッチング素子11bおよびデータ電
極Diに流れ，これに伴い電流iss2がスキャン電極Sjおよ
びスイッチング素子12bを介して流れる。 〔発明が解決しようとする問題点〕 上述したELパネルのドライブ回路はプッシュプル構成
となっており，回路構成が複雑であるため，これをIC化
した場合に，大きな電流容量を持つスイッチング素子を
形成するのは非常に困難である。そのため，第10図
（ａ）に示した，リフレッシュパルス印加時にスイッチ
ング素子8bを流れる電流iDRを大きくすることができな
い。そこで電流iDRが小さくなるので，同図（ｃ）に示
した電圧充電波形の立上り時間TRrが長くなり，その結
果ELセルの発光輝度が低下する問題が発生する。従来の
駆動回路では，発光輝度を高く維持したままIC化するこ
とは不可能であった。 PDPの駆動回路においても上記とほぼ同様なことが言
える。第11図（ａ）に示したスイッチング素子11b,12b
も,IC化した場合小さい電流容量しか得られない。その
ため，サステインパルスPsusを印加した場合，電
流iss1,iss2,ids1,ids2が十分に流れず，従ってPDPのメ
モリマージンが小さくなり，点灯セルが誤って消える等
の誤表示がおこってしまう。 本発明は上記従来の問題点に鑑み，他に不都合な影響
を与えることなく，容易にIC化を実現可能な，マトリク
ス型表示パルスの駆動回路を提供することを目的とす
る。 〔問題点を解決するための手段〕 本発明は，上記目的を達成するために，上述したよう
なドライブ回路と表示電極との各接続点に，それぞれ少
なくとも１個のダイオードの一端子を接続し，これら各
ダイオードの他端子を複数共通に接続し，前記ドライブ
回路により前記各表示電極を一斉駆動する際に，前記ス
イッチング素子を介して流れる駆動電流を上記各ダイオ
ードを介して側路させるようにしたものである。 〔作用〕 上記構成からなる本発明においては，前述したよう
な，リフレッシュパルスの印加時やサステインパルスの
印加時に，表示電極を介してドライブ回路中のスイッチ
ング素子に一斉に流れ込む，あるいは流れ出す電流のほ
とんどが，上記ダイオードを介して側路されることにな
る。そのため，ドライブ回路を構成するスイッチング素
子に大きな電流容量を持たせることが不要となる。従っ
て，駆動回路のIC化を容易に実現できる。 〔発明の実施例〕 以下，本発明の実施例について，図面を参照しながら
説明する。 第１図は，本発明に係るデータ電極側の駆動回路の一
実施例を示す回路図である。同図において駆動回路20
は，第９図に示した駆動回路と同様に，シフトレジスタ
21,ラッチ回路22及びドライバ23等を備えている。 ドライバ23は，表示パネル内の各データ電極をそれぞ
れ駆動するための複数のドライブ回路24を備えている。
このドライブ回路24は従来と同様にプッシュプル構成と
なっており，すなわちプッシュ側のスイッチング素子24
aとプル側のスイッチング素子24bとを備え，それらの接
続点24cから各データ電極に対して駆動電流が流れ，ま
たその接続点24cにスキャン電極側からの駆動電流の一
部が流れ込むようになっている。 本実施例の特徴は，駆動回路20内の構成として各ドラ
イブ回路24ごとに電流側路用のダイオード25を備え，そ
のアノード側端子は上記接続点24cにそれぞれ接続さ
れ，またカソード側端子はすべて共通に接続されて共通
端子Tsとして駆動回路20外に取出されている。 上記構成からなる駆動回路20をELパネルＰのデータ電
極側の駆動回路として使用した場合の全体的な回路構成
を第２図に示す。スキャン電極側の駆動回路30は既知の
回路を使用している。同図において，各駆動回路20から
出ている上述した共通端子Tsは，互いにまとめられてス
イッチング素子26の一端に接続され，その他端は接地さ
れている。このスイッチング素子26は，リフレッシュパ
ルスをスキャン電極側から印加するときに，これと同期
させてオンされる。 同図においてスキャン電極側の駆動回路30にリフレッ
シュパルスを印加したときの電流の流れを第３図（ａ）
に示す。第３図（ａ）では，データ側のドライブ回路24
を構成するスイッチング素子24a,24bと，スキャン側の
プルオンリのドライブ回路27を構成するスイッチング素
子27aとをMOSトランジスタで構成した場合を示してい
る。この場合，スイッチング素子24a,24b,27aには，等
価的にそれぞれダイオード24c,24d,27bが組込まれるこ
とになる。 同図（ａ）において，基準端子28から同図（ｂ）に示
すようなリフレッシュパルスを印加すると，ダイオード
27bを介して電流iSRが流れ,ELパネルＰ内のスキャン電
極とデータ電極との交点ｎに存在する表示セルが充電さ
れる。この充電期間中にデータ側でも電流iDRが流れる
が，リフレッシュパルスの印加と同期して上述した外部
のスイッチング素子26がオンされるので，上記電流iDR
のほとんどがダイオード25およびスイッチング素子26を
介してグランドに流れ込み，スイッチング素子24bには
少量の電流しか流れない。 このように，ダイオード25の作用で電流iDRを強力に
側路させることができるので，ドライブ回路24を構成す
るスイッチング素子24a,24bは小さな電流容量で済み，
しかも第10図（ｃ）に示した電圧充電波形の立上り時間
TRrを短くすることができる。そのため，第８図に示し
た各駆動回路20を容易にIC化でき,ELパネルＰ内のELセ
ルの発光輝度が低下することもない。 次に，第１図に示した駆動回路20と４同様な構成を持
つ駆動回路40,50をそれぞれPDPのデータ電極側，スキャ
ン電極側の駆動回路として使用した場合の全体的な回路
構成を第４図に示す。同図においても同様に，各駆動回
路40,50から出ている共通端子Tsは，それぞれ互いにま
とめられてスイッチング素子41,51の一端に接続されて
いる。スイッチング素子41,51の他端は接地されてい
る。このスイッチング素子41,51は，第11図に示したサ
ステインパルスPsusをスキャン電極側から印加するとき
に，これと同期させてオンされる。 第４図においてスキャン電極側の駆動回路50に上記サ
ステインパルスPsusを印加したときの電流の流れを第５
図に示す。サステインパルスPsusが基準端子52に印加さ
れた時には，電流iss1がスキャン電極Sjに流れ，これに
伴い電流iDs1がデータ電極Diに流れ，このほとんどが電
流側路用のダイオード42及び上述した外部のスイッチン
グ素子41を介してグランドに流れ込む。このとき，ドラ
イブ回路43のスイッチング素子43bには少量の電流しか
流れない。また逆に，電流ids2がスイッチング素子43b
を介してデータ電極Diに流れ，これに伴い電流iss2がス
キャン電極Sjに流れ，そのほとんどが電流側路用のダイ
オード53及び上述した外部のスイッチング素子51を介し
てグランドに流れ込む。このときも，ドライブ回路54の
スイッチング素子54bには少量の電流しか流れない。 このように，本発明をPDPの駆動回路に適用した場合
でも，ダイオード42,53の作用で電流ids1,iss2を強力に
側路させることができるので，ドライブ回路43,52を構
成するスイッチング素子43a,43b,54a,54bは小さな電流
容量で済み，しかもPDPのメモリマージンが小さくなる
こともない。そのため，第４図に示した各駆動回路40,5
0を容易にIC化でき，かつPDPの点灯セルが誤って消える
などの問題をなくすことができる。 なお，上記各実施例では，第１図に示したように各ド
ライブ回路24に対して側路用のダイオード25をそれぞれ
１個ずつ設けたが，第６図に示すようにもう１個のダイ
オード60をダイオード25と相補形に設けてもよい。この
場合は，ダイオード60のカソード側端子をスイッチング
素子24a,24bの接続点24cに接続し，アノード側端子はす
べて共通に接続して，もう１個の共通端子Ts2として取
出せばよい。 また，本発明では,2つのスイッチング素子を上述した
ようなMOSトランジスタで構成したものの他，第７図
（ａ）〜（ｄ）に示すように，バイポーラトランジスタ
やダイオード等を組合せた構成のものに対してももちろ
ん適用可能である。また，電源端子とGND間にクランプ
用のダイオードを付加してもしなくてもよい。 〔発明の効果〕 以上説明したように本発明によれば，表示パネルの駆
動時に各電極に一斉に流れる駆動電流を，電流容量の比
較的取り易いダイオードを介して側路させるようにした
ので，上記駆動電流を小さくすることなく，プッシュプ
ルのスイッチィング素子の電流容量を小さくできる。従
って，表示パネルの発光輝度が落ちたり，誤表示などの
表示性能劣化の問題を解決し，しかも，駆動回路の集積
化，小型化を容易に実現することができる。
【図面の簡単な説明】
第１図は本発明に係るデータ電極側の駆動回路の一実施
例を示す回路図， 第２図は同実施例をELパネルの駆動回路として使用した
場合の全体的な回路図， 第３図（ａ）及び（ｂ）は第２図においてスキャン電極
側にリフレッシュパルスを印加したときの電流の流れを
示す回路図及びリフレッシュパルスの波形図， 第４図は第１図と同様な構成を持つ駆動回路をPDPの駆
動回路として使用した場合の全体的な回路図， 第５図は第４図においてスキャン電極側にサステインパ
ルスを印加したときの電流の流れを示す回路図， 第６図は本発明に係る駆動回路の他の実施例を示す回路
図， 第７図（ａ）〜（ｄ）は本発明に使用可能なプッシュプ
ル構成のドライブ回路の他の例を示す回路図， 第８図はELパネルの従来の駆動回路を示す全体的な回路
図， 第９図は同駆動回路を具体的に示す回路図， 第10図（ａ），（ｂ）及び（ｃ）は第８図においてスキ
ャン電極側にリフレッシュパルスを印加したときの電流
の流れを示す回路図，リフレッシュパルスの波形図およ
び表示セルへの電圧充電波形図， 第11図（ａ），（ｂ），（ｃ），（ｄ）及び（ｅ）はPD
Pの従来の駆動回路においてスキャン電極側からサステ
インパルスを印加した場合の電流の流れを示す回路図，
基準パルスPOの波形図，スキャンパルスPSの波形図，デ
ータパルスPDの波形図及び表示セルに与えられるパルス
（PS−PD）の波形図である。 20……駆動回路， 24……ドライブ回路， 24a……プッシュ側のスイッチング素子， 24b……プル側のスイッチング素子， 24c……接続点， 25……電流側路用のダイオード， 26……スイッチング素子， 40……駆動回路， 41……スイッチング素子， 42……電流側路用のダイオード， 43……ドライブ回路， 43a……プッシュ用のスイッチング素子， 43b……プル用のスイッチング素子， 50……駆動回路， 52……スイッチング素子， 53……電流側路用のダイオード， 54……ドライブ回路， 54a……プッシュ用のスイッチング素子， 54b……プル用のスイッチング素子， 60……電流側路用のダイオード， TS……共通端子。
例を示す回路図， 第２図は同実施例をELパネルの駆動回路として使用した
場合の全体的な回路図， 第３図（ａ）及び（ｂ）は第２図においてスキャン電極
側にリフレッシュパルスを印加したときの電流の流れを
示す回路図及びリフレッシュパルスの波形図， 第４図は第１図と同様な構成を持つ駆動回路をPDPの駆
動回路として使用した場合の全体的な回路図， 第５図は第４図においてスキャン電極側にサステインパ
ルスを印加したときの電流の流れを示す回路図， 第６図は本発明に係る駆動回路の他の実施例を示す回路
図， 第７図（ａ）〜（ｄ）は本発明に使用可能なプッシュプ
ル構成のドライブ回路の他の例を示す回路図， 第８図はELパネルの従来の駆動回路を示す全体的な回路
図， 第９図は同駆動回路を具体的に示す回路図， 第10図（ａ），（ｂ）及び（ｃ）は第８図においてスキ
ャン電極側にリフレッシュパルスを印加したときの電流
の流れを示す回路図，リフレッシュパルスの波形図およ
び表示セルへの電圧充電波形図， 第11図（ａ），（ｂ），（ｃ），（ｄ）及び（ｅ）はPD
Pの従来の駆動回路においてスキャン電極側からサステ
インパルスを印加した場合の電流の流れを示す回路図，
基準パルスPOの波形図，スキャンパルスPSの波形図，デ
ータパルスPDの波形図及び表示セルに与えられるパルス
（PS−PD）の波形図である。 20……駆動回路， 24……ドライブ回路， 24a……プッシュ側のスイッチング素子， 24b……プル側のスイッチング素子， 24c……接続点， 25……電流側路用のダイオード， 26……スイッチング素子， 40……駆動回路， 41……スイッチング素子， 42……電流側路用のダイオード， 43……ドライブ回路， 43a……プッシュ用のスイッチング素子， 43b……プル用のスイッチング素子， 50……駆動回路， 52……スイッチング素子， 53……電流側路用のダイオード， 54……ドライブ回路， 54a……プッシュ用のスイッチング素子， 54b……プル用のスイッチング素子， 60……電流側路用のダイオード， TS……共通端子。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 青木 哲雄
川崎市中原区上小田中1015番地 富士通
株式会社内
(56)参考文献 特開 昭60−86596（ＪＰ，Ａ)
特開 昭52−83135（ＪＰ，Ａ)
特開 昭59−228698（ＪＰ，Ａ)
特開 昭54−92082（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．少なくとも１個のスイッチング素子を備えるドライ
ブ回路をマトリクス型表示パネルの各電極に接続してな
るマトリクス型表示パネルの駆動回路において、 前記ドライブ回路と前記表示電極との各接続点に、それ
ぞれ少なくとも１個のダイオードの一端子を接続し、該
各接続点に接続された各ダイオードの他端子を複数共通
に接続し、前記ドライブ回路により前記各表示電極を一
斉駆動する際に、前記スイッチング素子を介して流れる
駆動電流を前記ダイオードを介して側路させるようにし
たことを特徴とするマトリクス型表示パネルの駆動回
路。 ２．前記各接続点に２個のダイオードを相補型に接続
し、該ダイオードの前記接続点に接続されない側の端子
のうち同種のものを複数共通に接続したことを特徴とす
る特許請求の範囲第１項記載のマトリクス型表示パネル
の駆動回路。 ３．前記ダイオードの前記接続点に接続されない側の端
子のうち同種のものを全て共通に接続したことを特徴と
する特許請求の範囲第１項または第２項記載のマトリク
ス型表示パネルの駆動回路。 ４．前記ドライブ回路と前記ダイオードの複数対をひと
つのブロックとして集積化し、該ダイオードの前記接続
点に接続されない側の共通端子を外部に取り出した集積
回路素子を用いたことを特徴とする特許請求の範囲第１
項または第３項のいづれか記載のマトリクス型表示パネ
ルの駆動回路。 ５．複数共通に接続された前記各ダイオードの他端子に
スイッチング素子を接続し、前記一斉駆動電流に同期し
てオンさせることにより前記各ダイオードを介して前記
一斉駆動電流を側路させるようにしたことを特徴とする
特許請求の範囲第１項記載のマトリクス型表示パネルの
駆動回路。 ６．すべて共通に接続された前記各ダイオードの他端子
にスイッチング素子を接続し、前記一斉駆動電流同期し
てオンさせることにより前記各ダイオードを介して前記
一斉駆動電流を側路させるようにしたことを特徴とする
特許請求の範囲第３項記載のマトリクス型表示パネルの
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260321A JP2672295B2 (ja) | 1985-11-20 | 1985-11-20 | マトリクス型表示パネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260321A JP2672295B2 (ja) | 1985-11-20 | 1985-11-20 | マトリクス型表示パネルの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119585A JPS62119585A (ja) | 1987-05-30 |
| JP2672295B2 true JP2672295B2 (ja) | 1997-11-05 |
Family
ID=17346388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260321A Expired - Fee Related JP2672295B2 (ja) | 1985-11-20 | 1985-11-20 | マトリクス型表示パネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672295B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2885127B2 (ja) * | 1995-04-10 | 1999-04-19 | 日本電気株式会社 | プラズマディスプレイパネルの駆動回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283135A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Driving circuit of gaseous discharging panel |
| JPH0648431B2 (ja) * | 1983-10-18 | 1994-06-22 | 関西日本電気株式会社 | Ｅｌパネル駆動装置 |
-
1985
- 1985-11-20 JP JP60260321A patent/JP2672295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62119585A (ja) | 1987-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4612947B2 (ja) | 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置 | |
| US6064158A (en) | Electroluminescent display device | |
| US6703792B2 (en) | Module for mounting driver IC | |
| TWI248052B (en) | Capacitive load drive circuit and plasma display apparatus | |
| JP2885127B2 (ja) | プラズマディスプレイパネルの駆動回路 | |
| US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
| US20220254311A1 (en) | Shift register unit, gate driving circuit, display panel and driving method thereof | |
| US7075528B2 (en) | Display panel drive circuit and plasma display | |
| US20060001621A1 (en) | Driver for display panel and image display apparatus | |
| JP4480341B2 (ja) | プラズマディスプレイ装置 | |
| JP4969322B2 (ja) | 電圧発生回路およびそれを備える画像表示装置 | |
| JP2003122300A (ja) | プラズマディスプレイ装置 | |
| JP2672295B2 (ja) | マトリクス型表示パネルの駆動回路 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| US20240013735A1 (en) | Backlight driving circuit, display panel, and electronic device | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| JP2000066631A (ja) | 表示パネル駆動装置 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JP2005331584A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
| KR100866245B1 (ko) | 액정표시소자의 드라이버 및 그의 차아지 쉐어방법 | |
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2000081855A (ja) | 表示パネルの駆動回路 | |
| JP4719813B2 (ja) | プラズマディスプレイ装置 | |
| JPS6123198A (ja) | Ｅｌ表示装置の誤動作防止装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |