JPS62119585A - マトリクス型表示パネルの駆動回路 - Google Patents
マトリクス型表示パネルの駆動回路Info
- Publication number
- JPS62119585A JPS62119585A JP26032185A JP26032185A JPS62119585A JP S62119585 A JPS62119585 A JP S62119585A JP 26032185 A JP26032185 A JP 26032185A JP 26032185 A JP26032185 A JP 26032185A JP S62119585 A JPS62119585 A JP S62119585A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- current
- switching element
- display panel
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
本発明は、マトリクス型表示パネル中の表示電極を駆動
する各ドライブ回路の出力にダイオードを接続し１表示
電極を駆動する時の駆動電流をそのダイオードを介して
側路させるようにすることにより１表示パネルの発光輝
度の低下や誤表示などの表示性能の劣化を防止し、しか
も駆動回路の集積化を容易に実現できるようにしたもの
である。
する各ドライブ回路の出力にダイオードを接続し１表示
電極を駆動する時の駆動電流をそのダイオードを介して
側路させるようにすることにより１表示パネルの発光輝
度の低下や誤表示などの表示性能の劣化を防止し、しか
も駆動回路の集積化を容易に実現できるようにしたもの
である。
本発明は、ＥＬパネル、ＰＤＰ等のマトリクス型表示パ
ネルの駆動回路に関する。
ネルの駆動回路に関する。
ＥＬパネルの従来の駆動回路を第８図に示す。
同図において、ＥＬパネルＰのスキャン電極側には、シ
フトレジスタｌａ、ｌｂ、 ランチ回路２ａ。
フトレジスタｌａ、ｌｂ、 ランチ回路２ａ。
２ｂ、プルオンリのドライバ３ａ、３ｂ等からなる駆動
回路が設けられ、これらにはデータ信号Ｓ１．クロック
信号Ｓ２．ランチ信号Ｓ３．ストローブ信号３４等の制
御信号がレベル変換回路４を介して入力されている。は
ぼ同様に、ＥＬパネルＰのデータ電極側には、シフトレ
ジスタ５ａ。
回路が設けられ、これらにはデータ信号Ｓ１．クロック
信号Ｓ２．ランチ信号Ｓ３．ストローブ信号３４等の制
御信号がレベル変換回路４を介して入力されている。は
ぼ同様に、ＥＬパネルＰのデータ電極側には、シフトレ
ジスタ５ａ。
５ｂ、 ラッチ回路６ａ、５ｂ、プッシュプルのドラ
イバ７ａ、７ｂ等からなる駆動回路が設けられ。
イバ７ａ、７ｂ等からなる駆動回路が設けられ。
これらにはデータ信号Ｓａ、クロック信号Ｓｓ。
ラッチ信号Ｓ７．ス１司コープ信号Ｓｏ等の制御信号が
入力されている。
入力されている。
上記の駆動口＋７３では、各信号に基づいて、シフトレ
ジスタ１ ａ ＋ １ ｂ ＋ ５ ａ 、 ５
ｂで各データを取り入れ、そのデータをランチ回路２
ａ、２Ｊ６ａ、６ｂでラッチして、ドライバ３ａ、３ｂ
。
ジスタ１ ａ ＋ １ ｂ ＋ ５ ａ 、 ５
ｂで各データを取り入れ、そのデータをランチ回路２
ａ、２Ｊ６ａ、６ｂでラッチして、ドライバ３ａ、３ｂ
。
７ａ、７ｂを動作させ、Ｐ、Ｔ、、パネルＰの各スキャ
ン電極、各データ電極にそれぞれスキャンパルス。
ン電極、各データ電極にそれぞれスキャンパルス。
データパルスを印加する３１、うになっている。
ここで、データ電極側の駆動回路中、特にドライバ７ａ
の回路構成を第９図に具体的に示す。同図において、ド
ライバ７ ａ ４；ｔ、 ｌ述したＥ■、パネルＰの各
データ電極をそれぞれ駆動するための複数のドライブ回
路８によって構成されている。このドライブ回路８はプ
ッシュプル構成となっており、ブツシュ側のスイッチン
グ素子８ａとプル側のスイッチング素子８ｂとを備え、
それらの接続点８ｃから各データ電極に対して駆動電流
が流れ。
の回路構成を第９図に具体的に示す。同図において、ド
ライバ７ ａ ４；ｔ、 ｌ述したＥ■、パネルＰの各
データ電極をそれぞれ駆動するための複数のドライブ回
路８によって構成されている。このドライブ回路８はプ
ッシュプル構成となっており、ブツシュ側のスイッチン
グ素子８ａとプル側のスイッチング素子８ｂとを備え、
それらの接続点８ｃから各データ電極に対して駆動電流
が流れ。
またその接続点８ｃにスキャン電極側からの駆動電流が
流れ込むようになっている。
流れ込むようになっている。
なお、第８図に示したもう一方のドライバ７ｂも上記ド
ライハフａと同様にプッシュプル構成となっているが、
スキャン電極側のドライバ３ａ。
ライハフａと同様にプッシュプル構成となっているが、
スキャン電極側のドライバ３ａ。
３ｂはいずれもプルオンリの構成となっており。
プル用のスイッチング素子を備えている。
上記構成からなる従来の駆動回路において、スキャン電
極側からりフレッシュパルスを印加した時の電流の流れ
を第１０図（ａ）に示す。同図では。
極側からりフレッシュパルスを印加した時の電流の流れ
を第１０図（ａ）に示す。同図では。
データ側のドライブ回路８を構成するスイッチング素子
８ａ、８ｂと、スキャン側のプルオンリのドライブ回路
９を構成するスイッチング素子９ａとをＭＯ３Ｉ−ラン
ジスタで構成した場合を示している。この場合、スイッ
チング素子３ａ。
８ａ、８ｂと、スキャン側のプルオンリのドライブ回路
９を構成するスイッチング素子９ａとをＭＯ３Ｉ−ラン
ジスタで構成した場合を示している。この場合、スイッ
チング素子３ａ。
３ｂ、９ａには２等価的にそれぞれダイオード８ｃ、８
ｄ、９ｂが組込まれることになる。
ｄ、９ｂが組込まれることになる。
同図＋ａｌにおいて、基準端子１０から同図（ｂｌに示
ずようなりフレッシュパルスを印加すると、ダイオード
９ｂを介して電流ｉｓｐが流れ、ＥＬパネルＰ内のスキ
ャン電極とデータ電極との交点、ｎに存在する表示セル
（容量性）が、同図（Ｃ１に示される電圧波形で充電さ
れる。この充電期間中に、データ側でもスイッチング素
子８ｂを介して電流ｉｏｎがグランドに流れ込む。この
電流ｉ。０のピーク値は２通常のＥ Ｌパネル（電極数
５００〜１０００本、電極ピンチ０．２〜０．３龍）で
は２０〜１００ｍＡである。
ずようなりフレッシュパルスを印加すると、ダイオード
９ｂを介して電流ｉｓｐが流れ、ＥＬパネルＰ内のスキ
ャン電極とデータ電極との交点、ｎに存在する表示セル
（容量性）が、同図（Ｃ１に示される電圧波形で充電さ
れる。この充電期間中に、データ側でもスイッチング素
子８ｂを介して電流ｉｏｎがグランドに流れ込む。この
電流ｉ。０のピーク値は２通常のＥ Ｌパネル（電極数
５００〜１０００本、電極ピンチ０．２〜０．３龍）で
は２０〜１００ｍＡである。
次に、ＦＤＰの従来の駆動回路を第１１図（ａｌに示す
。同図では、ＦＤＰのデータ電極、スキャン電極を駆動
するドライブ回路１１．１２は、いずれもプッシュプル
構成となっており、ドライブ回路１１はそれぞれブツシ
ュ側、プル側のスイッチング素子１１ａ、Ｌｌｂを備え
、ドライブ回路１２はそれぞれブツシュ側、プル側のス
イッチング素子１２ａ、１２ｂを備えている。
。同図では、ＦＤＰのデータ電極、スキャン電極を駆動
するドライブ回路１１．１２は、いずれもプッシュプル
構成となっており、ドライブ回路１１はそれぞれブツシ
ュ側、プル側のスイッチング素子１１ａ、Ｌｌｂを備え
、ドライブ回路１２はそれぞれブツシュ側、プル側のス
イッチング素子１２ａ、１２ｂを備えている。
上記構成からなる駆動回路において、スキャン電極側の
基準端子１３に、同図（ｂ）に示すようなサスティンパ
ルスｐｇｕ ｓを含む基準パルスＰａを印加し、スイッ
チング素子１２ａ、１２ｂを適宜作動させることにより
、スキャン電極ＳＪには同一〔； 図（ｒ、ｌに示すような、上記基準パルスＰＯに書込み
パルスＰヮと消去パルスＰ６とを選択的に重畳した波形
を持つスキャンパルスＰ、が印加される。
基準端子１３に、同図（ｂ）に示すようなサスティンパ
ルスｐｇｕ ｓを含む基準パルスＰａを印加し、スイッ
チング素子１２ａ、１２ｂを適宜作動させることにより
、スキャン電極ＳＪには同一〔； 図（ｒ、ｌに示すような、上記基準パルスＰＯに書込み
パルスＰヮと消去パルスＰ６とを選択的に重畳した波形
を持つスキャンパルスＰ、が印加される。
一方、データ電極Ｄ１には、同図（ｄｉに示すようなデ
ータパルスＰ。を上記の書込みパルスＰ、または消去パ
ルスＰ６と対応する位置に選択的に印加することにより
、スキャン電極Ｓｊとデータ電極Ｄ１の交点ｎｌＪには
、同図（８）に示すような、スキャンパルスＰＳからデ
ータパルスＰ。を差引いた波形のパルスが与えられる。
ータパルスＰ。を上記の書込みパルスＰ、または消去パ
ルスＰ６と対応する位置に選択的に印加することにより
、スキャン電極Ｓｊとデータ電極Ｄ１の交点ｎｌＪには
、同図（８）に示すような、スキャンパルスＰＳからデ
ータパルスＰ。を差引いた波形のパルスが与えられる。
同図ｔｅ＋に示したノ々ルスでは、書込み動作が行われ
る。
る。
ここで、サスティンパルスＰＳ、、ＡＳが基準端子１３
に印加された時には、電流ｉ、５１がスイ・ノヂング素
子１２ｂを介してスキャン電極ＳＪに流れ、これに伴い
電流、ｄ３１がデータ電極Ｄ＋およびスイッチング素子
１１ｂを介して流れる。また逆に、電流１ｄ５２がスイ
ッチング素子１１ｂおよびデータ電極り、に流れ、これ
に伴い電流１□６２がスキャン電極ＳＪおよびスイッチ
ング素子１２ｂを介して流れる。
に印加された時には、電流ｉ、５１がスイ・ノヂング素
子１２ｂを介してスキャン電極ＳＪに流れ、これに伴い
電流、ｄ３１がデータ電極Ｄ＋およびスイッチング素子
１１ｂを介して流れる。また逆に、電流１ｄ５２がスイ
ッチング素子１１ｂおよびデータ電極り、に流れ、これ
に伴い電流１□６２がスキャン電極ＳＪおよびスイッチ
ング素子１２ｂを介して流れる。
上述したＥ Ｌパネルのドライブ回路はプッシュプル構
成となっており１回路構成が複雑であるため、これをＩ
Ｃ化した場合に、大きな電流容量を持つスイッチング素
子を形成するのは非常に困難である。そのため、第１０
図（ａｌに示した。リフレッシュパルス印加時にスイッ
チング素子８ｂを流れる電流１゜０を大きくすることが
できない。そこで電流、。Ｒが小さくなるので、同図ｆ
ｃ）に示した電圧充電波形の立上り時間ＴＲｒｆＪ＜Ｐ
ｔ＜なり。
成となっており１回路構成が複雑であるため、これをＩ
Ｃ化した場合に、大きな電流容量を持つスイッチング素
子を形成するのは非常に困難である。そのため、第１０
図（ａｌに示した。リフレッシュパルス印加時にスイッ
チング素子８ｂを流れる電流１゜０を大きくすることが
できない。そこで電流、。Ｒが小さくなるので、同図ｆ
ｃ）に示した電圧充電波形の立上り時間ＴＲｒｆＪ＜Ｐ
ｔ＜なり。
その結果Ｅ Ｌセルの発光輝度が（！（下する問題が発
生する。従来の駆動回路で（１１１発光輝度を高く維持
したままＩＣ化することば不可能であった。
生する。従来の駆動回路で（１１１発光輝度を高く維持
したままＩＣ化することば不可能であった。
ＦＤＰの駆動回路においても」二記とほぼ同様なことが
言える。第１１図ｔｎ＋に示したスイッチング素子１１
ｂ、１２ｂも、ＩＣ化した場合小さい電流容量しか得ら
れない。そのため、サスティンパルスｐｓｕｓを印加し
た場合、電流Ｉｇｓ’＋ｌ ｂ ｂ ２ ＋ ｉ ｄ
Ｓ Ｉ ＋ ｌ ｄＳ ２が十分に流れず。
言える。第１１図ｔｎ＋に示したスイッチング素子１１
ｂ、１２ｂも、ＩＣ化した場合小さい電流容量しか得ら
れない。そのため、サスティンパルスｐｓｕｓを印加し
た場合、電流Ｉｇｓ’＋ｌ ｂ ｂ ２ ＋ ｉ ｄ
Ｓ Ｉ ＋ ｌ ｄＳ ２が十分に流れず。
従ってＰＤＰのメモリマージンが小さくなり１点灯セル
が誤って消える等の誤表示がおこってしまう。
が誤って消える等の誤表示がおこってしまう。
本発明は上記従来の問題点に鑑み、他に不都合な影響を
与えることなく、容易にＩＣ化を実現可能な、マトリク
ス型表示パルスの駆動回路を提供することを目的とする
。
与えることなく、容易にＩＣ化を実現可能な、マトリク
ス型表示パルスの駆動回路を提供することを目的とする
。
本発明は、上記目的を達成するために、上述したような
ドライブ回路と表示電極との各接続点に。
ドライブ回路と表示電極との各接続点に。
それぞれ少なくとも１個のダイオードの一端子を接続し
、これら各ダイオードの他端子を複数共通に接続し、上
記表示電極を駆動する時の駆動電流を上記各ダイオード
を介して側路させるようにしたものである。
、これら各ダイオードの他端子を複数共通に接続し、上
記表示電極を駆動する時の駆動電流を上記各ダイオード
を介して側路させるようにしたものである。
上記構成からなる本発明においては、前述したような、
リフレッシュパルスの印加時やサスティンパルスの印加
時に１表示電極を介してドライブ回路中のスイッチング
素子に−・斉に流れ込む、あるいは流れ出す電流のｂａ
ｔとんとが、−に記ダイオードを介して側路されること
になる。そのため、ドライブ回路を構成するスイッチン
グ素子に大きな電流容量を持た・ｌｏることが不■！と
なる。従って。
リフレッシュパルスの印加時やサスティンパルスの印加
時に１表示電極を介してドライブ回路中のスイッチング
素子に−・斉に流れ込む、あるいは流れ出す電流のｂａ
ｔとんとが、−に記ダイオードを介して側路されること
になる。そのため、ドライブ回路を構成するスイッチン
グ素子に大きな電流容量を持た・ｌｏることが不■！と
なる。従って。
駆動回路のＩＣ化を容易に実現できる。
以下１本発明の実施例について１図面を参照しながら説
明する。
明する。
第１図は１本発明に係るデータ電極側の駆動回路の一実
施例を示す回路図である。同図において駆動回路２０は
、第９図に示した駆動回路と同様に、シフトレジスタ２
１．ラッチ回路２２及びドライバ２３等を備えている。
施例を示す回路図である。同図において駆動回路２０は
、第９図に示した駆動回路と同様に、シフトレジスタ２
１．ラッチ回路２２及びドライバ２３等を備えている。
ドライバ２３は１表示パネル内の各データ電極をそれぞ
れ駆動するための複数のドライブ回路２４を備えている
。このドライブ回路２４は従来と同様にプッシュプル構
成となっており、すなわちブツシュ側のスイッチング素
子２４． ａとプル側のスイッチング素子２４ｂとを備
え、それらの接続点２４Ｃから各データ電極に対して駆
動電流が流れ、またその接続点２４Ｃにスキャン電極側
からの駆動電流の一部が流れ込むようになっている。
れ駆動するための複数のドライブ回路２４を備えている
。このドライブ回路２４は従来と同様にプッシュプル構
成となっており、すなわちブツシュ側のスイッチング素
子２４． ａとプル側のスイッチング素子２４ｂとを備
え、それらの接続点２４Ｃから各データ電極に対して駆
動電流が流れ、またその接続点２４Ｃにスキャン電極側
からの駆動電流の一部が流れ込むようになっている。
本実施例の特徴は、駆動回路２０内の構成として各ドラ
イブ回路２４ごとに電流側路用のダイオード２５を備え
、そのアノード側端子は上記接続点２４ｃにそれぞれ接
続され、またカソード側端子はすべて共通に接続されて
共通端子Ｔｓとして駆動回路２０外に取出されている。
イブ回路２４ごとに電流側路用のダイオード２５を備え
、そのアノード側端子は上記接続点２４ｃにそれぞれ接
続され、またカソード側端子はすべて共通に接続されて
共通端子Ｔｓとして駆動回路２０外に取出されている。
上記構成からなる駆動回路２０をＥＬパネルＰのデータ
電極側の駆動回路として使用した場合の全体的な回路構
成を第２図に示す。スキャン電極側の駆動回路３０は既
知の回路を使用している。
電極側の駆動回路として使用した場合の全体的な回路構
成を第２図に示す。スキャン電極側の駆動回路３０は既
知の回路を使用している。
同図において、各駆動回路２０から出ている上述した共
通端子ＴＳは、互いにまとめられてスイッチング素子２
６の一端に接続され、その他端は接地されている。この
スイッチング素子２６は、リフレッシュパルスをスキャ
ン電極側から印加するときに、これと同期させてオンさ
れる。
通端子ＴＳは、互いにまとめられてスイッチング素子２
６の一端に接続され、その他端は接地されている。この
スイッチング素子２６は、リフレッシュパルスをスキャ
ン電極側から印加するときに、これと同期させてオンさ
れる。
同図においてスキャン電極側の駆動回路３０にリフレッ
シュパルスを印加したときの電流の流れを第３図（ａ）
に示す。第３図（ハ）では、データ側のドライブ回路２
４を構成するスイッチング素子２４ａ、２４ｂと５スキ
ヤン側のプルオンリのドライブ回路２７を構成するスイ
ッチング素子２７ａとをＭＯ３Ｉ−ランジスタで構成し
た場合を示している。この場合、スイッチング素子２４
ａ。
シュパルスを印加したときの電流の流れを第３図（ａ）
に示す。第３図（ハ）では、データ側のドライブ回路２
４を構成するスイッチング素子２４ａ、２４ｂと５スキ
ヤン側のプルオンリのドライブ回路２７を構成するスイ
ッチング素子２７ａとをＭＯ３Ｉ−ランジスタで構成し
た場合を示している。この場合、スイッチング素子２４
ａ。
２４ｂ、２７ａには２等価的にそれぞれダイオード２４
ｃ、 ２４ ｄ、 ２７ ｂが組込まれることに
なる。
ｃ、 ２４ ｄ、 ２７ ｂが組込まれることに
なる。
同図＋ａｌにおいて、基準ヲ１１１子２８から同図（ｂ
ｌに示すようなりフレッシュパルスを印加すると、ダイ
オード２７ｂを介して電流ｌｉ＋、が流れ、ＥＬパネル
Ｐ内のスキャン電極とデータ電極との交点ｎに存在する
表示セルが充電されイ、。この充電期間中にデータ側で
も電流１．、ｎが流れるが、リフレッシュパルスの印加
と同期して」二連した外部のスイッチング素子２６がオ
ンされるので、」−記電流ｉｏｎのほとんどがグイｎ−
１” ２５およびスイッチング素子２６を介してグラン
ドに流れ込み、スイッチング素子２４ｂには少量の電流
しか流れない。
ｌに示すようなりフレッシュパルスを印加すると、ダイ
オード２７ｂを介して電流ｌｉ＋、が流れ、ＥＬパネル
Ｐ内のスキャン電極とデータ電極との交点ｎに存在する
表示セルが充電されイ、。この充電期間中にデータ側で
も電流１．、ｎが流れるが、リフレッシュパルスの印加
と同期して」二連した外部のスイッチング素子２６がオ
ンされるので、」−記電流ｉｏｎのほとんどがグイｎ−
１” ２５およびスイッチング素子２６を介してグラン
ドに流れ込み、スイッチング素子２４ｂには少量の電流
しか流れない。
このように、ダイオード２５の作用で電流＋ｏｎを強力
に側路させることができるので、ドライブ回路２４を構
成するスイッチング素子２４ａ、２４ｂは小さな電流容
量で済み、しかも第１０図（Ｃ）に示した電圧充電波形
の立上り時間Ｔ、ｒを短くすることができる。そのため
、第８図に示した各駆動回路２０を容易にＩＣ化でき。
に側路させることができるので、ドライブ回路２４を構
成するスイッチング素子２４ａ、２４ｂは小さな電流容
量で済み、しかも第１０図（Ｃ）に示した電圧充電波形
の立上り時間Ｔ、ｒを短くすることができる。そのため
、第８図に示した各駆動回路２０を容易にＩＣ化でき。
ＥＬパネルＰ内のＥＬナセル発光輝度が低下することも
ない。
ない。
次に、第１図に示した駆動回路２０と同様な構成を持つ
駆動回路４０．５０をそれぞれＰＤＰのデーク電極側、
スキャン電極側の駆動回路として使用した場合の全体的
な回路構成を第４図に示す。
駆動回路４０．５０をそれぞれＰＤＰのデーク電極側、
スキャン電極側の駆動回路として使用した場合の全体的
な回路構成を第４図に示す。
同図においても同様に、各駆動回路４０．５０から出て
いる共通端子Ｔｓは、それぞれ互いにまとめられてスイ
ッチング素子４１．５１の一端に接続されている。スイ
ッチング素子４１．５１の他１３一 端は接地されている。このスイッチング素子４１゜５１
は、第１１図に示したりスティンパネルＰｓい、をスキ
ャン電極側から印加するときに。
いる共通端子Ｔｓは、それぞれ互いにまとめられてスイ
ッチング素子４１．５１の一端に接続されている。スイ
ッチング素子４１．５１の他１３一 端は接地されている。このスイッチング素子４１゜５１
は、第１１図に示したりスティンパネルＰｓい、をスキ
ャン電極側から印加するときに。
これと同期させてオンされる。
第４図においてスキャン電極側の駆動回路５０に上記サ
スティンパルスｐｓｖ ｔ＋を印加したときの電流の流
れを第５図に示す。サスティンパルスＰ １ ｕ ｓが
基準端子５２に印加された時には、電流１ｉｉｌがスキ
ャン電極Ｓ、に流れ、これに伴い電流１ｄ８１がデータ
電極ＤＩに流れ、このほとんどが電流側路用のダイオー
ド４２及び上述した外部のスイッチング素子４１を介し
てグランドに流れ込む。このとき、ドライブ回路４３の
スイッチング素子４３ｂには少量の電流しか流れない。
スティンパルスｐｓｖ ｔ＋を印加したときの電流の流
れを第５図に示す。サスティンパルスＰ １ ｕ ｓが
基準端子５２に印加された時には、電流１ｉｉｌがスキ
ャン電極Ｓ、に流れ、これに伴い電流１ｄ８１がデータ
電極ＤＩに流れ、このほとんどが電流側路用のダイオー
ド４２及び上述した外部のスイッチング素子４１を介し
てグランドに流れ込む。このとき、ドライブ回路４３の
スイッチング素子４３ｂには少量の電流しか流れない。
また逆に、電流１ｄ１２がスイッチング素子４３ｂを介
してデータ電極ＤＩに流れ、これに伴い電流１．ｓ２が
スキャン電極ＳＪに流れ、そのほとんどが電流側路用の
ダイオード５３及び上述した外部のスイッチング素子５
１を介してグランドに流れ込む。このときも、ドライブ
回路５４のスイッチング素子５４ｂには少量の電流しか
流れない。
してデータ電極ＤＩに流れ、これに伴い電流１．ｓ２が
スキャン電極ＳＪに流れ、そのほとんどが電流側路用の
ダイオード５３及び上述した外部のスイッチング素子５
１を介してグランドに流れ込む。このときも、ドライブ
回路５４のスイッチング素子５４ｂには少量の電流しか
流れない。
このように１本発明をＦＤＰの駆動回路に適用した場合
でも、ダイオード４２．４）３の作用で電流ｉ ｄ ５
ｌ ＋ ｉ Ｓ□２を強力に側路させることができ
るので、ドライブ回路４３．５４を構成するスイッチン
グ素子４３ａ、４３ｂ、５４．ａ。
でも、ダイオード４２．４）３の作用で電流ｉ ｄ ５
ｌ ＋ ｉ Ｓ□２を強力に側路させることができ
るので、ドライブ回路４３．５４を構成するスイッチン
グ素子４３ａ、４３ｂ、５４．ａ。
５４、 ｂは小さな電流容量で済み、しかもＦＤＰのメ
モリマージンが小さくなることもない。そのため、第４
図に示した各駆動回路４０．５０を容易にＩＣ化でき、
かつＦＤＰの点灯セルが誤って消えるなどの問題をなく
すことができる。
モリマージンが小さくなることもない。そのため、第４
図に示した各駆動回路４０．５０を容易にＩＣ化でき、
かつＦＤＰの点灯セルが誤って消えるなどの問題をなく
すことができる。
なお、上記各実施例では、第１図に示したように各ドラ
イブ回路２４に対して側路用のダイオード２５をそれぞ
れ１個ずつ設けたが、第６図に示すようにもう１個のダ
イオード６０をダイオード２５と相補形に設けてもよい
。この場合は、ダイオード６０のカソード側端子をスイ
ッチング素子２４ａ、２４．ｂの接続点２４Ｃに接続し
、アノード側端子はすべて共通に接続して、もう１個の
共通端子Ｔ、２として取出せばよい。
イブ回路２４に対して側路用のダイオード２５をそれぞ
れ１個ずつ設けたが、第６図に示すようにもう１個のダ
イオード６０をダイオード２５と相補形に設けてもよい
。この場合は、ダイオード６０のカソード側端子をスイ
ッチング素子２４ａ、２４．ｂの接続点２４Ｃに接続し
、アノード側端子はすべて共通に接続して、もう１個の
共通端子Ｔ、２として取出せばよい。
また２本発明では、２つのスイッチング素子を上述した
ようなＭＯ３Ｉ−ランジスタで構成したものの他、第７
図ｔａ＋〜（ｄ）に示すように、バイポーラトランジス
タやダイオード等を組合せた構成のものに対してももち
ろん適用可能である。また、電源端子とＧＮＤ間にクラ
ンプ用のダイオードを付加してもしなくてもよい。
ようなＭＯ３Ｉ−ランジスタで構成したものの他、第７
図ｔａ＋〜（ｄ）に示すように、バイポーラトランジス
タやダイオード等を組合せた構成のものに対してももち
ろん適用可能である。また、電源端子とＧＮＤ間にクラ
ンプ用のダイオードを付加してもしなくてもよい。
以上説明したように本発明によれば１表示パネルの駆動
時に各電極に一斉に流れる駆動電流を。
時に各電極に一斉に流れる駆動電流を。
電流容量の比較的取り易いダイオードを介して側路さ廿
るようにしたので、−Ｉ−記駆動電流を小さくすること
なく、プッシュプルのスイッチング素子の電流容量を小
さくできる。従って１表示パネルの発光輝度が落ちたり
、誤表示などの表示性能劣化の問題を解決し、しかも、
駆動回路の集積化。
るようにしたので、−Ｉ−記駆動電流を小さくすること
なく、プッシュプルのスイッチング素子の電流容量を小
さくできる。従って１表示パネルの発光輝度が落ちたり
、誤表示などの表示性能劣化の問題を解決し、しかも、
駆動回路の集積化。
小型化を容易に実現することができる。
第１図は本発明に係るデータ電極側の駆動回路の一実施
例を示す回路図。 第２図は同実施例をＥＬパネルの駆動回路として使用し
た場合の全体的な回路図。 第３図（ａ）及び（ｂ）は第２図においてスキャン電極
側にリフレ・７シユパルスを印加したときの電流の流れ
を示す回路図及びリフレッシュパルスの波形図。 第４図は第１図と同様な構成を持つ駆動回路をＦＤＰの
駆動回路として使用した場合の全体的な回路図。 第５図は第４図においてスキャン電極側にサスティンパ
ルスを印加したときの電流の流れを示す回路図。 第６図は本発明に係る駆動回路の他の実施例を示す回路
図。 第７図（ａｌ〜（ｄ＋は本発明に使用可能なプッシュプ
ル構成のドライブ回路の他の例を示す回路図。 第８図はＢＬパネルの従来の駆動回路を示す全１７一 体的な回路図。 第９図は同駆動回路を具体的に示す回路図。 第１０図（ａ）、 （ｂｌ及びｌｒｌは第８図において
スキャン電極側にリフレッシュパルスを印加したときの
電流の流れを示す回路図、リフレッシュパルスの波形図
および表示セルへの電圧充電波形図。 第１１図（ａ）、 ｌｂｌ、 ｉ＊）、 （ｄ）及び（
ＣりはＰＤＰ（７）従来の駆動回路においてスキャン電
極側からサスティンパルスを印加した場合の電流の流れ
示す回路図。 基準パルスＰａの波形図、スキャンパルスＰ８の波形図
、データパルスＰ。の波形図及び表示セルに与えられる
パルス（ｒ’５−Ｐｒ、）の波形図である。 ２０・・・駆動回１７３゜ ２４・・・ドライブ回路。 ２４ａ・・・ブツシュ側のスイッチング素子。 ２４ｂ・・・プル側のスイッチング素子。 ２４ｃ・・・接続点。 ２５・・・電流側路用のダイオード。 ２６・・・スイッチング素子。 ４０・・・駆動回路。 ４１・・・スイッチング素子。 ４２・・・電流側路用のダイオード。 ４３・・・ドライブ回路。 ４３ａ・・・ブツシュ用のスイッチング素子。 ４、３ ｂ・・・プル用のスイッチング素子。 ５０・・・駆動回路。 ５２・・・スイッチング素子。 ５３・・・電流側路用のダイオード。 ５４・・・ドライブ回路。 ５４、８・・・ブツシュ用のスイッチング素子。 ５４、 ｂ・・・プル用のスイッチング素子。 ６０・・・電流側路用のダイオード。 Ｔ５・・・共通端子。 ８ ［Ｆ］ −〇 ♂ リド・ 綜
例を示す回路図。 第２図は同実施例をＥＬパネルの駆動回路として使用し
た場合の全体的な回路図。 第３図（ａ）及び（ｂ）は第２図においてスキャン電極
側にリフレ・７シユパルスを印加したときの電流の流れ
を示す回路図及びリフレッシュパルスの波形図。 第４図は第１図と同様な構成を持つ駆動回路をＦＤＰの
駆動回路として使用した場合の全体的な回路図。 第５図は第４図においてスキャン電極側にサスティンパ
ルスを印加したときの電流の流れを示す回路図。 第６図は本発明に係る駆動回路の他の実施例を示す回路
図。 第７図（ａｌ〜（ｄ＋は本発明に使用可能なプッシュプ
ル構成のドライブ回路の他の例を示す回路図。 第８図はＢＬパネルの従来の駆動回路を示す全１７一 体的な回路図。 第９図は同駆動回路を具体的に示す回路図。 第１０図（ａ）、 （ｂｌ及びｌｒｌは第８図において
スキャン電極側にリフレッシュパルスを印加したときの
電流の流れを示す回路図、リフレッシュパルスの波形図
および表示セルへの電圧充電波形図。 第１１図（ａ）、 ｌｂｌ、 ｉ＊）、 （ｄ）及び（
ＣりはＰＤＰ（７）従来の駆動回路においてスキャン電
極側からサスティンパルスを印加した場合の電流の流れ
示す回路図。 基準パルスＰａの波形図、スキャンパルスＰ８の波形図
、データパルスＰ。の波形図及び表示セルに与えられる
パルス（ｒ’５−Ｐｒ、）の波形図である。 ２０・・・駆動回１７３゜ ２４・・・ドライブ回路。 ２４ａ・・・ブツシュ側のスイッチング素子。 ２４ｂ・・・プル側のスイッチング素子。 ２４ｃ・・・接続点。 ２５・・・電流側路用のダイオード。 ２６・・・スイッチング素子。 ４０・・・駆動回路。 ４１・・・スイッチング素子。 ４２・・・電流側路用のダイオード。 ４３・・・ドライブ回路。 ４３ａ・・・ブツシュ用のスイッチング素子。 ４、３ ｂ・・・プル用のスイッチング素子。 ５０・・・駆動回路。 ５２・・・スイッチング素子。 ５３・・・電流側路用のダイオード。 ５４・・・ドライブ回路。 ５４、８・・・ブツシュ用のスイッチング素子。 ５４、 ｂ・・・プル用のスイッチング素子。 ６０・・・電流側路用のダイオード。 Ｔ５・・・共通端子。 ８ ［Ｆ］ −〇 ♂ リド・ 綜
Claims (4)
- （１）少なくとも１個のスイッチング素子を備えるドラ
イブ回路をマトリクス型表示パネルの各表示電極に接続
してなるマトリクス型表示パネルの駆動回路において、 前記ドライブ回路と前記表示電極との各接続点に、それ
ぞれ少なくとも１個のダイオードの一端子を接続し、該
各接続点に接続された各ダイオードの他端子を複数共通
に接続し、前記表示電極を駆動する時の駆動電流を前記
ダイオードを介して側路させるようにしたことを特徴と
するマトリクス型表示パネルの駆動回路。 - （２）前記各接続点に２個のダイオードを相補形に接続
し、該ダイオードの前記接続点に接続されない側の端子
のうち同種のものを複数共通に接続したことを特徴とす
る特許請求の範囲第１項記載のマトリクス型表示パネル
の駆動回路。 - （３）前記ダイオードの前記接続点に接続されない側の
端子のうち同種のものをすべて共通に接続したことを特
徴とする特許請求の範囲第１項または第２項記載のマト
リクス型表示パネルの駆動回路。 - （４）前記ドライブ回路と前記ダイオードの複数対をひ
とつのブロックとして集積化し、該ダイオードの前記接
続点に接続されない側の共通端子を外部に取り出した集
積化回路素子を用いたことを特徴とする特許請求の範囲
第１項ないし第３項のいずれか記載のマトリクス型表示
パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260321A JP2672295B2 (ja) | 1985-11-20 | 1985-11-20 | マトリクス型表示パネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260321A JP2672295B2 (ja) | 1985-11-20 | 1985-11-20 | マトリクス型表示パネルの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119585A true JPS62119585A (ja) | 1987-05-30 |
| JP2672295B2 JP2672295B2 (ja) | 1997-11-05 |
Family
ID=17346388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260321A Expired - Fee Related JP2672295B2 (ja) | 1985-11-20 | 1985-11-20 | マトリクス型表示パネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672295B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739641A (en) * | 1995-04-10 | 1998-04-14 | Nec Corporation | Circuit for driving plasma display panel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283135A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Driving circuit of gaseous discharging panel |
| JPS6086596A (ja) * | 1983-10-18 | 1985-05-16 | 関西日本電気株式会社 | Ｅｌパネル駆動装置 |
-
1985
- 1985-11-20 JP JP60260321A patent/JP2672295B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283135A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Driving circuit of gaseous discharging panel |
| JPS6086596A (ja) * | 1983-10-18 | 1985-05-16 | 関西日本電気株式会社 | Ｅｌパネル駆動装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739641A (en) * | 1995-04-10 | 1998-04-14 | Nec Corporation | Circuit for driving plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2672295B2 (ja) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686912B1 (en) | Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel | |
| JP2885127B2 (ja) | プラズマディスプレイパネルの駆動回路 | |
| CN103098140B (zh) | 移位寄存器及显示装置 | |
| US20100134476A1 (en) | Shift register, display driver and display | |
| KR970029292A (ko) | 디스플레이 패널 구동회로 | |
| US20220254311A1 (en) | Shift register unit, gate driving circuit, display panel and driving method thereof | |
| JPS6289090A (ja) | Ｅｌパネル駆動装置 | |
| WO2020108526A1 (zh) | 移位寄存器、栅极驱动电路、显示装置及驱动方法 | |
| JPS60221796A (ja) | ガス放電パネルの駆動方法 | |
| WO2021223303A1 (zh) | Goa 电路和显示面板 | |
| WO2019033607A1 (zh) | 驱动电路及显示装置 | |
| JP4480341B2 (ja) | プラズマディスプレイ装置 | |
| CN112071250A (zh) | Goa电路 | |
| JP2000172215A (ja) | 表示パネルの駆動方法及び表示装置 | |
| JP5118293B2 (ja) | 駆動回路および表示装置 | |
| JPS62119585A (ja) | マトリクス型表示パネルの駆動回路 | |
| JP2000066631A (ja) | 表示パネル駆動装置 | |
| JP2005331584A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
| JP2761125B2 (ja) | 放電型パネル駆動方法 | |
| JP3228958B2 (ja) | 放電型パネルの駆動方法および放電型パネルの駆動装置 | |
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS6194091A (ja) | 薄膜エレクトロルミネセンス駆動回路及びその駆動方法 | |
| JP3684367B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JPS6370291A (ja) | マトリツクス表示パネルの駆動回路 | |
| JPH07191300A (ja) | 表示装置の駆動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |