JPH07191300A - 表示装置の駆動方式 - Google Patents
表示装置の駆動方式Info
- Publication number
- JPH07191300A JPH07191300A JP33226693A JP33226693A JPH07191300A JP H07191300 A JPH07191300 A JP H07191300A JP 33226693 A JP33226693 A JP 33226693A JP 33226693 A JP33226693 A JP 33226693A JP H07191300 A JPH07191300 A JP H07191300A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- polarity
- output
- drive circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 一般市販の行電極駆動回路を使用し、列電極
駆動回路の出力電圧の低電圧化をはかる。 【構成】 少なくともV12、V22、V52、V62なる相異
なる4つの電位を選択的に出力可能な如く構成した行電
極駆動回路において、第1極性期間には少なくとも前記
V12を(V0 +Va )、前記V52をV0 とし、第2極性
期間には少なくとも前記V62を(V0 −Va )、前記V
22をV0 とする。 【効果】 低ノイズ、高品位、低コストの表示装置を提
供できる。
駆動回路の出力電圧の低電圧化をはかる。 【構成】 少なくともV12、V22、V52、V62なる相異
なる4つの電位を選択的に出力可能な如く構成した行電
極駆動回路において、第1極性期間には少なくとも前記
V12を(V0 +Va )、前記V52をV0 とし、第2極性
期間には少なくとも前記V62を(V0 −Va )、前記V
22をV0 とする。 【効果】 低ノイズ、高品位、低コストの表示装置を提
供できる。
Description
【0001】
【産業上の利用分野】本発明は複数の列電極と複数の行
電極を有する液晶表示パネルを用いた表示装置の駆動方
式に関するものである。
電極を有する液晶表示パネルを用いた表示装置の駆動方
式に関するものである。
【0002】
【従来の技術】図2は一般的な液晶表示装置の概念構成
図であり、複数の行電極X1 、X2 、・・・Xm は行電
極駆動回路203に接続され、複数の列電極Y1 、Y2
、・・・Yn は列電極駆動回路202に接続され、該
列電極駆動回路202と前記行電極駆動回路203は制
御回路201と駆動電源回路204にそれぞれ接続され
る。また原表示信号205は前記制御回路201に供給
される。行電極Xm と列電極Yn の交点に画素Pmnが形
成される。
図であり、複数の行電極X1 、X2 、・・・Xm は行電
極駆動回路203に接続され、複数の列電極Y1 、Y2
、・・・Yn は列電極駆動回路202に接続され、該
列電極駆動回路202と前記行電極駆動回路203は制
御回路201と駆動電源回路204にそれぞれ接続され
る。また原表示信号205は前記制御回路201に供給
される。行電極Xm と列電極Yn の交点に画素Pmnが形
成される。
【0003】周知の如く、液晶表示装置では直流成分が
印加されて液晶が劣化するのを防止するため、一定の周
期で駆動電圧の極性を反転させる必要がある。その他に
もクロストーク効果を低減する目的等で、駆動電圧の極
性を反転させる場合もある。本発明はこの駆動電圧の極
性反転に関係するものであり、極性反転の周期を限定す
ることなく、フィールド単位の反転、行単位の反転、あ
るいは行内の反転、もしくはこれらの組み合わせのいず
れの場合にも対応するものであるが、以下の説明および
図の記載は簡単のため主に1フィールド毎の極性反転を
想定して行う。また相異なる極性で駆動される期間をそ
れぞれ第1極性期間、第2極性期間と呼ぶ事にする。
印加されて液晶が劣化するのを防止するため、一定の周
期で駆動電圧の極性を反転させる必要がある。その他に
もクロストーク効果を低減する目的等で、駆動電圧の極
性を反転させる場合もある。本発明はこの駆動電圧の極
性反転に関係するものであり、極性反転の周期を限定す
ることなく、フィールド単位の反転、行単位の反転、あ
るいは行内の反転、もしくはこれらの組み合わせのいず
れの場合にも対応するものであるが、以下の説明および
図の記載は簡単のため主に1フィールド毎の極性反転を
想定して行う。また相異なる極性で駆動される期間をそ
れぞれ第1極性期間、第2極性期間と呼ぶ事にする。
【0004】図4は駆動電圧の極性反転を1フィールド
毎に行う場合の液晶の原理的な駆動波形を示す。図4に
おいて、X1 、X2 はそれぞれ前記行電極駆動回路20
3から前記行電極X1 、X2 に印加される駆動波形を示
し、Yp 、Yq はそれぞれ前記列電極駆動回路202か
ら前記列電極Yp 、Yq に印加される駆動波形を示して
いる。またP1p、P1qはそれぞれ画素P1p、P1qの両端
に印加される電圧波形を示す。ここでは画素P1Pが点
灯、画素P1qが非点灯である場合を示している。
毎に行う場合の液晶の原理的な駆動波形を示す。図4に
おいて、X1 、X2 はそれぞれ前記行電極駆動回路20
3から前記行電極X1 、X2 に印加される駆動波形を示
し、Yp 、Yq はそれぞれ前記列電極駆動回路202か
ら前記列電極Yp 、Yq に印加される駆動波形を示して
いる。またP1p、P1qはそれぞれ画素P1p、P1qの両端
に印加される電圧波形を示す。ここでは画素P1Pが点
灯、画素P1qが非点灯である場合を示している。
【0005】図4から分かるように、前記行電極駆動回
路203は非選択期間(例えばX1についてはT2 から
Tm およびt2 からtm )においては基準電位V0 を出
力し、選択期間(例えばX1 についてはT1 あるいはt
2 )にはV0 ±Va の電圧を出力する。そして前記列電
極駆動回路202は表示すべきデータに従って(V0+
Vb )または(V0 −Vb )の電圧を出力する。かくし
て画素P1P、P1qに印加される電圧の絶対値は、非選択
期間においてはP1P、P1qともに|Vb |であり、選択
期間においては、点灯画素P1pについては|Va +Vb
|となり、非点灯画素P1qについては|Va −Vb |と
なる。
路203は非選択期間(例えばX1についてはT2 から
Tm およびt2 からtm )においては基準電位V0 を出
力し、選択期間(例えばX1 についてはT1 あるいはt
2 )にはV0 ±Va の電圧を出力する。そして前記列電
極駆動回路202は表示すべきデータに従って(V0+
Vb )または(V0 −Vb )の電圧を出力する。かくし
て画素P1P、P1qに印加される電圧の絶対値は、非選択
期間においてはP1P、P1qともに|Vb |であり、選択
期間においては、点灯画素P1pについては|Va +Vb
|となり、非点灯画素P1qについては|Va −Vb |と
なる。
【0006】液晶の駆動理論によれば、液晶の光学的応
答は液晶の両端に印加される電圧の実効値に関係し、最
大のコントラストを得るためには前記Va 、Vb の関係
を適切に選ぶ必要があり、前記行電極の本数(分割数)
をm としたときはVa :Vbがおよそ(m の平方根):
1の関係となることが望ましい。
答は液晶の両端に印加される電圧の実効値に関係し、最
大のコントラストを得るためには前記Va 、Vb の関係
を適切に選ぶ必要があり、前記行電極の本数(分割数)
をm としたときはVa :Vbがおよそ(m の平方根):
1の関係となることが望ましい。
【0007】前記駆動電圧Va 、Vb は液晶の閾値電圧
を考慮して決定されるが、たとえば前記m が400でV
b が2Vとした場合、Va はおよそ40Vとなる。この
ことは、前記列電極駆動回路202は±2Vの出力信号
を発生すれば良く、これに対し前記行電極駆動回路20
3は±40Vの出力信号を発生する必要がある事を意味
する。この結果、前記列電極駆動回路202は2Vb す
なわち4Vの耐圧が有れば良いのに対し、前記行電極駆
動回路203は少なくとも出力部においては80ボルト
の耐圧が必要とされる事になる。集積回路の耐圧を向上
させる技術は種々考案されているが、いずれの技術によ
っても一般に耐圧を大きくするとトランジスタの寸法が
大きくなり集積度が著しく低下して、このような高耐圧
の駆動回路は集積化が困難であり、実用的でない。そこ
で回路的な工夫により、集積回路の耐圧が小さくても良
いような駆動方式や、集積回路全体としての集積度を向
上させる方法が考案されている。
を考慮して決定されるが、たとえば前記m が400でV
b が2Vとした場合、Va はおよそ40Vとなる。この
ことは、前記列電極駆動回路202は±2Vの出力信号
を発生すれば良く、これに対し前記行電極駆動回路20
3は±40Vの出力信号を発生する必要がある事を意味
する。この結果、前記列電極駆動回路202は2Vb す
なわち4Vの耐圧が有れば良いのに対し、前記行電極駆
動回路203は少なくとも出力部においては80ボルト
の耐圧が必要とされる事になる。集積回路の耐圧を向上
させる技術は種々考案されているが、いずれの技術によ
っても一般に耐圧を大きくするとトランジスタの寸法が
大きくなり集積度が著しく低下して、このような高耐圧
の駆動回路は集積化が困難であり、実用的でない。そこ
で回路的な工夫により、集積回路の耐圧が小さくても良
いような駆動方式や、集積回路全体としての集積度を向
上させる方法が考案されている。
【0008】図5は集積回路の耐圧が小さくても良いよ
うな駆動方式の代表的な1方式を示す駆動波形図であ
り、(V0H+Vb )、V0H、(V0H−Vb )、(V0L+
Vb )、V0L、(V0L−Vb )なる6個の電源を使用す
るものである。図5に於いて、第1極性期間では基準電
位はV0Lとみなされ、第2極性期間では基準電位はV0H
とみなされる。そして前記行電極駆動回路203は非選
択期間においてはV0LまたはV0Hを出力し、選択期間に
は(V0H+Vb )または(V0L−Vb )の電圧を出力す
る。
うな駆動方式の代表的な1方式を示す駆動波形図であ
り、(V0H+Vb )、V0H、(V0H−Vb )、(V0L+
Vb )、V0L、(V0L−Vb )なる6個の電源を使用す
るものである。図5に於いて、第1極性期間では基準電
位はV0Lとみなされ、第2極性期間では基準電位はV0H
とみなされる。そして前記行電極駆動回路203は非選
択期間においてはV0LまたはV0Hを出力し、選択期間に
は(V0H+Vb )または(V0L−Vb )の電圧を出力す
る。
【0009】また前記列電極駆動回路202は表示すべ
きデータに基づいて(V0H−Vb )または(V0L+Vb
)の電圧を出力する。この時(V0H−V0L)=(Va
−Vb)となるように設定すると、画素に印加される電
圧の絶対値は、非選択期間においては|Vb |であり、
選択期間においては、点灯画素については|Va +Vb
|となり、非点灯画素については|Va −Vb |となっ
て、図4の場合と同じ結果が得られる。そしてこの場
合、前記行電極駆動回路203と前記列電極駆動回路2
02を構成する集積回路に必要な耐圧は共に(V0H+V
b )−(V0L−Vb)=(Va +Vb )となり、Vb が
2V、Va がおよそ40Vであれば42Vの耐圧が有れ
ば良い事になる。
きデータに基づいて(V0H−Vb )または(V0L+Vb
)の電圧を出力する。この時(V0H−V0L)=(Va
−Vb)となるように設定すると、画素に印加される電
圧の絶対値は、非選択期間においては|Vb |であり、
選択期間においては、点灯画素については|Va +Vb
|となり、非点灯画素については|Va −Vb |となっ
て、図4の場合と同じ結果が得られる。そしてこの場
合、前記行電極駆動回路203と前記列電極駆動回路2
02を構成する集積回路に必要な耐圧は共に(V0H+V
b )−(V0L−Vb)=(Va +Vb )となり、Vb が
2V、Va がおよそ40Vであれば42Vの耐圧が有れ
ば良い事になる。
【0010】上記説明でも明らかなように、図5に示し
た低耐圧化法は、行電極駆動回路203が負うべき電圧
を列電極駆動回路202に負わせることにより達成した
ものである。つまり、図4に示した駆動方式の場合は列
行電極駆動回路202は耐圧としては2Vb 以上であれ
ば良いのに対し、図5の方式の場合は行電極駆動回路2
03と同じく(Va +Vb )の耐圧を必要とする。
た低耐圧化法は、行電極駆動回路203が負うべき電圧
を列電極駆動回路202に負わせることにより達成した
ものである。つまり、図4に示した駆動方式の場合は列
行電極駆動回路202は耐圧としては2Vb 以上であれ
ば良いのに対し、図5の方式の場合は行電極駆動回路2
03と同じく(Va +Vb )の耐圧を必要とする。
【0011】前述のように回路を集積化した場合、耐圧
を大きくすると集積度が低下し、コスト的に不利となる
から、行電極駆動回路203に関しては耐圧が下がった
分有利になるが、列電極駆動回路202に関しては図4
に示す方式よりも図5に示す方式の方が不利である。
を大きくすると集積度が低下し、コスト的に不利となる
から、行電極駆動回路203に関しては耐圧が下がった
分有利になるが、列電極駆動回路202に関しては図4
に示す方式よりも図5に示す方式の方が不利である。
【0012】また最近は携帯型電子装置での一層の低電
力が計られており、これに用いられる表示装置もまた低
電力化の対象となっている。液晶表示装置の駆動回路は
一般に相補型MOSで構成され、相補型MOSで構成さ
れた回路においては、その消費電流は一般に内部状態の
変化量が多いほど増加する。マトリクス型液晶表示装置
では行電極駆動回路203は逐次走査信号を出力するの
みであるから、回路内での信号変化量は比較的が少い
が、列電極駆動回路202は表示データに基づいて動作
するため、回路内での信号変化量が比較的が多い。
力が計られており、これに用いられる表示装置もまた低
電力化の対象となっている。液晶表示装置の駆動回路は
一般に相補型MOSで構成され、相補型MOSで構成さ
れた回路においては、その消費電流は一般に内部状態の
変化量が多いほど増加する。マトリクス型液晶表示装置
では行電極駆動回路203は逐次走査信号を出力するの
みであるから、回路内での信号変化量は比較的が少い
が、列電極駆動回路202は表示データに基づいて動作
するため、回路内での信号変化量が比較的が多い。
【0013】一方相補型MOSで構成された回路におい
ては消費電力は電源電圧の2乗に比例する。そこで信号
変化量が比較的が多い列電極駆動回路202の電圧を下
げる事はその消費電流の低減化に大きく寄与するので、
この点に関しても図4に示す駆動の方式の方が有利であ
る。
ては消費電力は電源電圧の2乗に比例する。そこで信号
変化量が比較的が多い列電極駆動回路202の電圧を下
げる事はその消費電流の低減化に大きく寄与するので、
この点に関しても図4に示す駆動の方式の方が有利であ
る。
【0014】これら不利点を解決するため、図5の駆動
方式を用いた市販の液晶駆動用の集積回路では、次のよ
うな手法を用いている。図3は一般に市販されている液
晶駆動用の集積回路を用いて液晶を駆動する場合の構成
例である。列電極駆動回路202は低電圧で動作する論
理回路301、低電圧信号を高電圧信号に変換するレベ
ルシフタ302、高電圧で動作するドライバ303から
なり、液晶駆動用のV11、V31、V41、V61なる電源供
給線の他、Vc1なる論理回路用の電源供給線を有してい
る。行電極駆動回路203も同様に低電圧で動作する論
理回路304、低電圧信号を高電圧信号に変換するレベ
ルシフタ305、高電圧で動作するドライバ306から
なり、液晶駆動用のV12、V22、V52、V62なる電源供
給線の他、Vc2なる該論理回路用の電源供給線を有して
いる。なお、以下例えばV12は電源供給線V12を表すほ
か、該電源供給線V12に供給する電位をも表すものとす
る。
方式を用いた市販の液晶駆動用の集積回路では、次のよ
うな手法を用いている。図3は一般に市販されている液
晶駆動用の集積回路を用いて液晶を駆動する場合の構成
例である。列電極駆動回路202は低電圧で動作する論
理回路301、低電圧信号を高電圧信号に変換するレベ
ルシフタ302、高電圧で動作するドライバ303から
なり、液晶駆動用のV11、V31、V41、V61なる電源供
給線の他、Vc1なる論理回路用の電源供給線を有してい
る。行電極駆動回路203も同様に低電圧で動作する論
理回路304、低電圧信号を高電圧信号に変換するレベ
ルシフタ305、高電圧で動作するドライバ306から
なり、液晶駆動用のV12、V22、V52、V62なる電源供
給線の他、Vc2なる該論理回路用の電源供給線を有して
いる。なお、以下例えばV12は電源供給線V12を表すほ
か、該電源供給線V12に供給する電位をも表すものとす
る。
【0015】この場合において、市販の液晶駆動用集積
回路には種々の構成上の違いがあり、上記電源の他に最
高電源供給線Vcc、最低電源供給線VEE等を有するもの
や、電源の正負方向が逆になっているものなどが有る
が、以下の説明ではV11、V12>V22>V31>V41>V
52>V61、V62とし、V11、V12が最高電源電位、V6
1、V62が最低電源電位で前記論理回路301、304
はそれぞれ前記Vc1とV61、およびなる前記Vc2とV62
を電源電位として動作するものとする。
回路には種々の構成上の違いがあり、上記電源の他に最
高電源供給線Vcc、最低電源供給線VEE等を有するもの
や、電源の正負方向が逆になっているものなどが有る
が、以下の説明ではV11、V12>V22>V31>V41>V
52>V61、V62とし、V11、V12が最高電源電位、V6
1、V62が最低電源電位で前記論理回路301、304
はそれぞれ前記Vc1とV61、およびなる前記Vc2とV62
を電源電位として動作するものとする。
【0016】図3において前記電源線V11、V12は共通
に接続してV1 なる電位を与える。前記電源線V61、V
62は共通に接続してV6 なる電位を与える。前記電源線
Vc1、Vc2は共通に接続してVc なる電位を与える。前
記電源線V31、V41、V22、V52、には各々V3 、V4
、V2 、V5 なる電位を与える。
に接続してV1 なる電位を与える。前記電源線V61、V
62は共通に接続してV6 なる電位を与える。前記電源線
Vc1、Vc2は共通に接続してVc なる電位を与える。前
記電源線V31、V41、V22、V52、には各々V3 、V4
、V2 、V5 なる電位を与える。
【0017】前記論理回路301、304は前記制御回
路201からVc とV6 なる電位範囲の外部信号Ds 、
Dc をそれぞれ受取り、論理的な処理を行って、その出
力をレベルシフタ302、305に供給する。該レベル
シフタ302、305はVcとV6 なる電位範囲の信号
を、それぞれV1 またはV6 なる電位範囲の信号に変換
してドライバ303、306に供給する。該ドライバ3
03、306は供給された信号に従って、それぞれV1
、V3 、V4 、V6 またはV1 、V2 、V5 、V6 な
る電位を出力する。
路201からVc とV6 なる電位範囲の外部信号Ds 、
Dc をそれぞれ受取り、論理的な処理を行って、その出
力をレベルシフタ302、305に供給する。該レベル
シフタ302、305はVcとV6 なる電位範囲の信号
を、それぞれV1 またはV6 なる電位範囲の信号に変換
してドライバ303、306に供給する。該ドライバ3
03、306は供給された信号に従って、それぞれV1
、V3 、V4 、V6 またはV1 、V2 、V5 、V6 な
る電位を出力する。
【0018】前記論理回路301、304は前記Vc 、
V6 なる電位を電源として動作するが、(Vc −V6 )
=xとすればxはおよそ4Vないし5Vであって液晶駆
動用電源圧に比して大幅に小さい。従って上記のような
構成とすれば、少なくとも前記論理回路部301、30
4については耐圧の小さいトランジスタ(従って寸法が
小さい)で構成する事ができるから、全体として集積度
を上げる事が出来るうえ、内部の論理回路の大部分はこ
の低い電圧範囲で動作させるから消費電力も低減する効
果が得られる。
V6 なる電位を電源として動作するが、(Vc −V6 )
=xとすればxはおよそ4Vないし5Vであって液晶駆
動用電源圧に比して大幅に小さい。従って上記のような
構成とすれば、少なくとも前記論理回路部301、30
4については耐圧の小さいトランジスタ(従って寸法が
小さい)で構成する事ができるから、全体として集積度
を上げる事が出来るうえ、内部の論理回路の大部分はこ
の低い電圧範囲で動作させるから消費電力も低減する効
果が得られる。
【0019】ところで、液晶表示装置はテレビジョン、
パソコン等広い分野に使用されているが、近年表示装置
としての分解能が高まるにつれ、液晶駆動周波数が上昇
し、外界に対する電気的な放射ノイズの問題が無視でき
なくなりつつある。通常電気的な放射ノイズの問題はシ
ールド板等で処理され、表示装置においても駆動回路の
部分はシールドにより不要放射を防ぐのであるが、画素
を構成する電極そのものがアンテナとしてノイズを放射
する部分については機能上有効なシールド対策が困難で
ある。この場合、駆動信号の周波数が変えられないとす
れば、駆動電圧を低くするしか方法がないが、駆動電圧
の大きさも画素数の増大に伴って上昇してきているのが
現実である。
パソコン等広い分野に使用されているが、近年表示装置
としての分解能が高まるにつれ、液晶駆動周波数が上昇
し、外界に対する電気的な放射ノイズの問題が無視でき
なくなりつつある。通常電気的な放射ノイズの問題はシ
ールド板等で処理され、表示装置においても駆動回路の
部分はシールドにより不要放射を防ぐのであるが、画素
を構成する電極そのものがアンテナとしてノイズを放射
する部分については機能上有効なシールド対策が困難で
ある。この場合、駆動信号の周波数が変えられないとす
れば、駆動電圧を低くするしか方法がないが、駆動電圧
の大きさも画素数の増大に伴って上昇してきているのが
現実である。
【0020】この観点において、前記図5の駆動方式と
前記図4の駆動方式を比較すると図4に示す方式に優位
点がある事が分かる。すなわち図4の方式によれば、前
記行電極駆動回路203によって駆動される行電極は前
記例示条件の場合には±40Vの高い電圧が印加される
が、前記列電極駆動回路202によって駆動される列電
極は前記例示の場合には高々±2Vの低い電圧が印加さ
れるにすぎない。そこで表示装置の外界に対する表面側
に列電極を形成した面を配置すれば、裏面側の行電極か
ら放射されるノイズは表面側の列電極によってシールド
され、外界には±2Vの駆動電圧による小さなノイズし
か放射されない。これに対し、図5の方式によれば、行
電極も列電極も最大およそ40Vで駆動されるのである
から、どちらの面を表面側としても大きな放射ノイズが
出てしまい、問題は解決されない。
前記図4の駆動方式を比較すると図4に示す方式に優位
点がある事が分かる。すなわち図4の方式によれば、前
記行電極駆動回路203によって駆動される行電極は前
記例示条件の場合には±40Vの高い電圧が印加される
が、前記列電極駆動回路202によって駆動される列電
極は前記例示の場合には高々±2Vの低い電圧が印加さ
れるにすぎない。そこで表示装置の外界に対する表面側
に列電極を形成した面を配置すれば、裏面側の行電極か
ら放射されるノイズは表面側の列電極によってシールド
され、外界には±2Vの駆動電圧による小さなノイズし
か放射されない。これに対し、図5の方式によれば、行
電極も列電極も最大およそ40Vで駆動されるのである
から、どちらの面を表面側としても大きな放射ノイズが
出てしまい、問題は解決されない。
【0021】上記のような理由により、図4に示す駆動
方式は大きな利点を有するのであるが、図4の駆動方式
は前述のように集積回路の耐圧を大きくしなければなら
ない問題があり、容易には実現できない。この点に関し
特開昭60−249191号公報には図5に示した方式
とは異なる低耐圧化駆動方式が提案されている。この方
式は要約すると次の如くとなる。図4によれば、前記行
電極駆動回路203が出力する電位は、第1極性期間で
は(V0 +Va )またはV0 であり、(V0 −Va )の
電位は必要がない。一方第2極性期間では前記行電極駆
動回路203が出力する電位は(V0 −Va )またはV
0 であり、(V0 +Va )の電位は必要がない。すなわ
ち前記行電極駆動回路203が選択期間に出力する電位
(V0 +Va )と(V0 −Va )がそれぞれ該行電極駆
動回路203印加される最高電源電位Vd2と最低電源電
位Vs2と等しくなるように構成されているものとする
と、第1極性期間で出力される最も低い電位はV0 であ
るから、第1極性期間においてはVs2はV0 を上回らな
ければ良い事になる。同様に第2極性期間で出力される
最も高い電位はV0 であるから、第2極性期間において
はVd2はV0 を下回らなければ良い事になる。
方式は大きな利点を有するのであるが、図4の駆動方式
は前述のように集積回路の耐圧を大きくしなければなら
ない問題があり、容易には実現できない。この点に関し
特開昭60−249191号公報には図5に示した方式
とは異なる低耐圧化駆動方式が提案されている。この方
式は要約すると次の如くとなる。図4によれば、前記行
電極駆動回路203が出力する電位は、第1極性期間で
は(V0 +Va )またはV0 であり、(V0 −Va )の
電位は必要がない。一方第2極性期間では前記行電極駆
動回路203が出力する電位は(V0 −Va )またはV
0 であり、(V0 +Va )の電位は必要がない。すなわ
ち前記行電極駆動回路203が選択期間に出力する電位
(V0 +Va )と(V0 −Va )がそれぞれ該行電極駆
動回路203印加される最高電源電位Vd2と最低電源電
位Vs2と等しくなるように構成されているものとする
と、第1極性期間で出力される最も低い電位はV0 であ
るから、第1極性期間においてはVs2はV0 を上回らな
ければ良い事になる。同様に第2極性期間で出力される
最も高い電位はV0 であるから、第2極性期間において
はVd2はV0 を下回らなければ良い事になる。
【0022】そこで図6(a)に示すように、電源をV
d2、Vs2とするとき、第1極性期間の選択期間にはVd
2、非選択期間にはVs2、第2極性期間の選択期間には
Vs2、非選択期間にはVd2を出力するような駆動回路を
作成し、図6(b)に示すように、前記電源Vd2を第1
極性期間においては(V0 +Va )、第2極性期間にお
いてはV0 となるように変動させ、前記電源Vs2を第1
極性期間においてはV0、第2極性期間においては(V0
−Va )となるように変動させると該駆動回路の出力
は図6(c)のようになり、図4に示すX2 の波形と同
一である。この方式によれば該行電極駆動回路203に
印加される電圧は(Vd2−Vs2)=Va となって、必要
耐圧を半分にする事が可能となる。すなわち前記条件で
はほぼ40Vの耐圧とする事ができる。図6に示す方法
は駆動方式としては図4に示すものと同一でありなが
ら、行電極駆動回路203の耐圧を下げる事が出来るわ
けである。
d2、Vs2とするとき、第1極性期間の選択期間にはVd
2、非選択期間にはVs2、第2極性期間の選択期間には
Vs2、非選択期間にはVd2を出力するような駆動回路を
作成し、図6(b)に示すように、前記電源Vd2を第1
極性期間においては(V0 +Va )、第2極性期間にお
いてはV0 となるように変動させ、前記電源Vs2を第1
極性期間においてはV0、第2極性期間においては(V0
−Va )となるように変動させると該駆動回路の出力
は図6(c)のようになり、図4に示すX2 の波形と同
一である。この方式によれば該行電極駆動回路203に
印加される電圧は(Vd2−Vs2)=Va となって、必要
耐圧を半分にする事が可能となる。すなわち前記条件で
はほぼ40Vの耐圧とする事ができる。図6に示す方法
は駆動方式としては図4に示すものと同一でありなが
ら、行電極駆動回路203の耐圧を下げる事が出来るわ
けである。
【0023】なお図6(b)において、波形の立ち上が
り、立ち下がりに大きな歪が有るように示したが、これ
は動作の理解を容易にするために図示したものであっ
て、実際の動作は極めて短時間に行われる。この点に関
しては以下に示す図においても同様である。
り、立ち下がりに大きな歪が有るように示したが、これ
は動作の理解を容易にするために図示したものであっ
て、実際の動作は極めて短時間に行われる。この点に関
しては以下に示す図においても同様である。
【0024】図6に示す方法を用いた行電極駆動回路2
03は既に実現され、実際に使用されているが、その実
施態様は図7に示す如くである。図7(a)において、
その行電極駆動回路203は回路全体が同一耐圧のトラ
ンジスタで構成されており、低電圧論理回路部分を有し
ていない。行電極駆動回路203はVd2、Vs2なる電源
線と信号入力端CL、RT、STを有する。前記制御回
路201からの信号rtは容量165と抵抗166の並
列回路を介してトランジスタ162のベースに印加さ
れ、前記制御回路201からの信号stは容量168と
抵抗167の並列回路を介してトランジスタ163のベ
ースに印加される。該トランジスタ162のコレクタは
抵抗161を介して電源線Vd2に接続されるとともに前
記行電極駆動回路203の前記信号入力端RTに接続さ
れ、エミッタは電源線V0 に接続される。該トランジス
タ163のコレクタは抵抗164を介して電源線Vs2に
接続されるとともに前記行電極駆動回路203の前記信
号入力端STに接続され、エミッタは電源線V0 に接続
される。前記行電極駆動回路203の前記信号入力端C
Lは電源線V0 に接続される。
03は既に実現され、実際に使用されているが、その実
施態様は図7に示す如くである。図7(a)において、
その行電極駆動回路203は回路全体が同一耐圧のトラ
ンジスタで構成されており、低電圧論理回路部分を有し
ていない。行電極駆動回路203はVd2、Vs2なる電源
線と信号入力端CL、RT、STを有する。前記制御回
路201からの信号rtは容量165と抵抗166の並
列回路を介してトランジスタ162のベースに印加さ
れ、前記制御回路201からの信号stは容量168と
抵抗167の並列回路を介してトランジスタ163のベ
ースに印加される。該トランジスタ162のコレクタは
抵抗161を介して電源線Vd2に接続されるとともに前
記行電極駆動回路203の前記信号入力端RTに接続さ
れ、エミッタは電源線V0 に接続される。該トランジス
タ163のコレクタは抵抗164を介して電源線Vs2に
接続されるとともに前記行電極駆動回路203の前記信
号入力端STに接続され、エミッタは電源線V0 に接続
される。前記行電極駆動回路203の前記信号入力端C
Lは電源線V0 に接続される。
【0025】図7(b)は図7(a)の構成における各
部の波形である。前記電源線Vd2の電位は第1極性期間
には(V0 +Va )、第2極性期間はV0 に変動する。
前記電源線Vs2の電位は第1極性期間にはV0 、第2極
性期間は(V0 +Va )に変動する。前記信号rtは常
時はVs の電位にあるアクティブハイの信号である。前
記信号stは常時はVd の電位にあるアクティブロウの
信号である。第1極性期間に該信号rtがVS のレベル
に有る間は前記トランジスタ162はオフであり従って
RTは(V0 +Va )の電位にある。第1極性期間に該
信号rtがVdのレベルになると、前記トランジスタ1
62はオンとなりRTはV0 となる。第2極性期間に該
信号rtがVS のレベルに有る間は前記トランジスタ1
62はオフであり従ってRTはV0 の電位にある。第2
極性期間に該信号rtがVd のレベルになると、前記ト
ランジスタ162はオンとなるが、RTはもともとV0
であり、RTは変化しない。すなわち信号入力端RTは
第1極性期間でのみ有効な信号が印加される。同様にし
て信号入力端STは第2極性期間でのみ有効な信号が印
加される。
部の波形である。前記電源線Vd2の電位は第1極性期間
には(V0 +Va )、第2極性期間はV0 に変動する。
前記電源線Vs2の電位は第1極性期間にはV0 、第2極
性期間は(V0 +Va )に変動する。前記信号rtは常
時はVs の電位にあるアクティブハイの信号である。前
記信号stは常時はVd の電位にあるアクティブロウの
信号である。第1極性期間に該信号rtがVS のレベル
に有る間は前記トランジスタ162はオフであり従って
RTは(V0 +Va )の電位にある。第1極性期間に該
信号rtがVdのレベルになると、前記トランジスタ1
62はオンとなりRTはV0 となる。第2極性期間に該
信号rtがVS のレベルに有る間は前記トランジスタ1
62はオフであり従ってRTはV0 の電位にある。第2
極性期間に該信号rtがVd のレベルになると、前記ト
ランジスタ162はオンとなるが、RTはもともとV0
であり、RTは変化しない。すなわち信号入力端RTは
第1極性期間でのみ有効な信号が印加される。同様にし
て信号入力端STは第2極性期間でのみ有効な信号が印
加される。
【0026】前記信号入力端CLは常にV0 のレベルに
あるが、前記第1極性期間ではCLは低電位とみなさ
れ、前記第2極性期間ではCLは高電位とみなされる。
従って電源電位Vd2、Vs2を変動させる毎に前記信号入
力端CLにはあたかも電位が変化する信号が印加された
かのように見える。
あるが、前記第1極性期間ではCLは低電位とみなさ
れ、前記第2極性期間ではCLは高電位とみなされる。
従って電源電位Vd2、Vs2を変動させる毎に前記信号入
力端CLにはあたかも電位が変化する信号が印加された
かのように見える。
【0027】実施例では該CLは走査クロック信号とし
て用い、前記第1極性期間でのみ有効なRT、第2極性
期間でのみ有効な信号STはフィールド毎の極性反転信
号として用いられている。すなわち1走査期間(図4の
T1 、T2 ・・・)毎に前記電源Vd2、Vs2の極性を反
転すると、そのたびに走査クロック信号の極性が変化し
たとみなされ、選択電極の位置が変更されて走査が行わ
れる。勿論各走査期間毎に液晶に印加する電圧の極性が
切り替わるので、行毎の極性反転を行う事になる。更に
フィールドの終了時点で前記第1極性期間に該当する時
は前記RT、また前記第2極性期間に該当する時は前記
STを印加してフィールド毎の極性反転を行う。行毎の
極性反転機能とRT、STに基づいて更に極性を反転す
る機能は行電極駆動回路203自身が有している。
て用い、前記第1極性期間でのみ有効なRT、第2極性
期間でのみ有効な信号STはフィールド毎の極性反転信
号として用いられている。すなわち1走査期間(図4の
T1 、T2 ・・・)毎に前記電源Vd2、Vs2の極性を反
転すると、そのたびに走査クロック信号の極性が変化し
たとみなされ、選択電極の位置が変更されて走査が行わ
れる。勿論各走査期間毎に液晶に印加する電圧の極性が
切り替わるので、行毎の極性反転を行う事になる。更に
フィールドの終了時点で前記第1極性期間に該当する時
は前記RT、また前記第2極性期間に該当する時は前記
STを印加してフィールド毎の極性反転を行う。行毎の
極性反転機能とRT、STに基づいて更に極性を反転す
る機能は行電極駆動回路203自身が有している。
【0028】このように特別に設計された駆動回路を用
いれば図4の駆動方式を実施出来るのであるが、汎用的
に使用する上では大きな困難がある。すなわちこれらの
駆動回路はカスタム品として特別な仕様で作成されたも
のであるため、例えば行毎の極性反転を任意行毎の極性
反転に変更したくても、そのような仕様の集積回路を新
たに作成しない限り実現する事が出来ない。また入力信
号の印加方法に特別な規則があるため、表示装置の複雑
な制御を行う事が出来ない。また図6の方法を用いて集
積化された駆動回路で出願人が現時点で入手できるもの
は、チップオングラス(以下COGとする)方式と呼ば
れる特殊な実装形態用のもののみである。
いれば図4の駆動方式を実施出来るのであるが、汎用的
に使用する上では大きな困難がある。すなわちこれらの
駆動回路はカスタム品として特別な仕様で作成されたも
のであるため、例えば行毎の極性反転を任意行毎の極性
反転に変更したくても、そのような仕様の集積回路を新
たに作成しない限り実現する事が出来ない。また入力信
号の印加方法に特別な規則があるため、表示装置の複雑
な制御を行う事が出来ない。また図6の方法を用いて集
積化された駆動回路で出願人が現時点で入手できるもの
は、チップオングラス(以下COGとする)方式と呼ば
れる特殊な実装形態用のもののみである。
【0029】COG実装は高密度な画素電極に対応する
実装方法としては極めて有利な方式である。例えば1絵
素が横に配列したR、G、Bの3画素によって構成され
るカラー表示装置においては、絵素形状がほぼ正方形と
すれば、列電極の配置密度は行電極の3倍の高密度とな
り、中小型で高精細な表示パネルではCOGを用いない
と駆動回路と列電極との接続が困難な場合もある。従っ
て前記列電極駆動回路202にCOG実装による駆動回
路を用いることはそれなりに利点がある。
実装方法としては極めて有利な方式である。例えば1絵
素が横に配列したR、G、Bの3画素によって構成され
るカラー表示装置においては、絵素形状がほぼ正方形と
すれば、列電極の配置密度は行電極の3倍の高密度とな
り、中小型で高精細な表示パネルではCOGを用いない
と駆動回路と列電極との接続が困難な場合もある。従っ
て前記列電極駆動回路202にCOG実装による駆動回
路を用いることはそれなりに利点がある。
【0030】しかしながら前記行電極駆動回路203に
COG実装を適用すると次のような欠点が生じる場合が
ある。すなわちCOG実装では一般に駆動回路の電源線
に寄生する抵抗が増大し、液晶駆動電圧波形に生じる歪
が増大する。この結果いわゆるクロスローク等の表示品
質の低下を招く場合がり、この現象は特に行電極駆動用
集積回路をCOG実装にした場合に顕著に現れる。
COG実装を適用すると次のような欠点が生じる場合が
ある。すなわちCOG実装では一般に駆動回路の電源線
に寄生する抵抗が増大し、液晶駆動電圧波形に生じる歪
が増大する。この結果いわゆるクロスローク等の表示品
質の低下を招く場合がり、この現象は特に行電極駆動用
集積回路をCOG実装にした場合に顕著に現れる。
【0031】そこで少なくとも行電極駆動用集積回路は
COGによらな通常のパッケージ、あるいはTAB方式
とよばれる実装形態のものを使用しなければならない場
合が生じるのであるが、前述のように、このような形態
では図5の方式の駆動集積回路を入手する事ができな
い。結局、新たに集積回路を作成しない限り、前記ノイ
ズの低減化を主眼とすれば、表示品質を犠牲にして行電
極駆動回路203、列電極駆動回路202ともCOG実
装方式による図6の方式の駆動回路採用するか、あるい
は表示品質を主眼とすれば前記ノイズの低減化を犠牲に
して行電極駆動回路203、列電極駆動回路202とも
通常の実装方式による図5の方式の集積回路を採用する
かしかない。
COGによらな通常のパッケージ、あるいはTAB方式
とよばれる実装形態のものを使用しなければならない場
合が生じるのであるが、前述のように、このような形態
では図5の方式の駆動集積回路を入手する事ができな
い。結局、新たに集積回路を作成しない限り、前記ノイ
ズの低減化を主眼とすれば、表示品質を犠牲にして行電
極駆動回路203、列電極駆動回路202ともCOG実
装方式による図6の方式の駆動回路採用するか、あるい
は表示品質を主眼とすれば前記ノイズの低減化を犠牲に
して行電極駆動回路203、列電極駆動回路202とも
通常の実装方式による図5の方式の集積回路を採用する
かしかない。
【0032】
【発明が解決しようとする課題】そこで本発明が解決し
ようとする課題は、少なくとも前記行電極駆動回路20
3に、図5に示す方式用の汎用の駆動回路を用いて、図
4に示す駆動方式を実現することである。これにより表
示装置から放射されるノイズの低減化が図れ、また汎用
駆動回路の仕様に基づいて多様な極性反転操作が行える
ほか、更に走査列電極駆動回路202をCOG実装、行
電極駆動回路203を市販の駆動回路を用いた通常実装
とするなど、従来にない駆動回路の組み合わせを可能に
して設計上の制約を排除し、より性能の良い表示装置を
提供する事が出来る。
ようとする課題は、少なくとも前記行電極駆動回路20
3に、図5に示す方式用の汎用の駆動回路を用いて、図
4に示す駆動方式を実現することである。これにより表
示装置から放射されるノイズの低減化が図れ、また汎用
駆動回路の仕様に基づいて多様な極性反転操作が行える
ほか、更に走査列電極駆動回路202をCOG実装、行
電極駆動回路203を市販の駆動回路を用いた通常実装
とするなど、従来にない駆動回路の組み合わせを可能に
して設計上の制約を排除し、より性能の良い表示装置を
提供する事が出来る。
【0033】
【課題を解決するための手段】前記課題を解決するため
に本発明が用いる第1の手段は、少なくともV12、V2
2、V52、V62なる相異なる4つの電位を選択的に出力
可能な如く構成され、かつ出力極性反転機能を有して、
第1極性期間における選択期間にはV12、非選択期間に
はV52を出力し、第2極性期間における選択期間にはV
62、非選択期間にはV22を出力するように構成された行
電極駆動回路において、第1極性期間には少なくとも前
記V12を(V0 +Va )、前記V52をV0 とし、第2極
性期間には少なくとも前記V62を(V0 −Va )、前記
V22をV0 とすることである。
に本発明が用いる第1の手段は、少なくともV12、V2
2、V52、V62なる相異なる4つの電位を選択的に出力
可能な如く構成され、かつ出力極性反転機能を有して、
第1極性期間における選択期間にはV12、非選択期間に
はV52を出力し、第2極性期間における選択期間にはV
62、非選択期間にはV22を出力するように構成された行
電極駆動回路において、第1極性期間には少なくとも前
記V12を(V0 +Va )、前記V52をV0 とし、第2極
性期間には少なくとも前記V62を(V0 −Va )、前記
V22をV0 とすることである。
【0034】本発明が用いる第2の手段は、上記第1の
手段の実施において、さらに第1極性期間には前記V62
をほぼ前記制御回路201の出力信号の低電位レベルV
s とし、第2極性期間には前記V12をほぼ前記制御回路
201の出力信号の高電位レベルVd とすることであ
る。
手段の実施において、さらに第1極性期間には前記V62
をほぼ前記制御回路201の出力信号の低電位レベルV
s とし、第2極性期間には前記V12をほぼ前記制御回路
201の出力信号の高電位レベルVd とすることであ
る。
【0035】本発明が用いる第3の手段は、上記第1の
手段の実施において、さらに第1極性期間には前記V62
を(V0 −Vb )とし、第2極性期間には前記V12を
(V0+Vb )とすることである。
手段の実施において、さらに第1極性期間には前記V62
を(V0 −Vb )とし、第2極性期間には前記V12を
(V0+Vb )とすることである。
【0036】本発明が用いる第4の手段は、少なくとも
V11、V31、V41、V61なる相異なる4つの電位を選択
的に出力可能な如く構成され、かつ出力極性反転機能を
有して、表示すべきデータに基づき、第1極性期間には
V61またはV41に与えられた電位のいずれかを出力し、
第2極性期間にはV11またはV31に与えられた電位のい
ずれかを出力するように構成された列電極駆動回路にお
いて、第1極性期間には少なくとも前記V41を(V0 +
Vb )、V61を(V0 −Vb )とし、第2極性期間には
少なくとも前記V11を(V0 +Vb )、V31を(V0 −
Vb )とすることである。
V11、V31、V41、V61なる相異なる4つの電位を選択
的に出力可能な如く構成され、かつ出力極性反転機能を
有して、表示すべきデータに基づき、第1極性期間には
V61またはV41に与えられた電位のいずれかを出力し、
第2極性期間にはV11またはV31に与えられた電位のい
ずれかを出力するように構成された列電極駆動回路にお
いて、第1極性期間には少なくとも前記V41を(V0 +
Vb )、V61を(V0 −Vb )とし、第2極性期間には
少なくとも前記V11を(V0 +Vb )、V31を(V0 −
Vb )とすることである。
【0037】本発明が用いる第5の手段は、上記第4の
手段の実施において、さらに第1極性期間には前記V11
を(V0 +Va )とし、第2極性期間には前記V61を
(V0−Va )とすることである。
手段の実施において、さらに第1極性期間には前記V11
を(V0 +Va )とし、第2極性期間には前記V61を
(V0−Va )とすることである。
【0038】本発明が用いる第6の手段は、出力極性反
転機能を有し、少なくとも相異なる複数の液晶駆動用電
位を、外部入力信号に基づいて選択的に出力可能な如く
構成され、かつ回路の少なくとも一部に該液晶駆動用の
電位とは異なる論理部用電位を印加する如く構成された
液晶極駆動回路において、該液晶駆動用電位の少なくと
も一部を前記出力極性反転機能に連動して変動させると
ともに、該論理部用電位を前記出力極性反転機能に連動
して変動させることである。
転機能を有し、少なくとも相異なる複数の液晶駆動用電
位を、外部入力信号に基づいて選択的に出力可能な如く
構成され、かつ回路の少なくとも一部に該液晶駆動用の
電位とは異なる論理部用電位を印加する如く構成された
液晶極駆動回路において、該液晶駆動用電位の少なくと
も一部を前記出力極性反転機能に連動して変動させると
ともに、該論理部用電位を前記出力極性反転機能に連動
して変動させることである。
【0039】本発明が用いる第7の手段は、第6の手段
とともに、前記外部入力信号は、少なくとも第1の電位
変換器と第2の電位変換器を介して液晶極駆動回路に印
加する如く構成し、少なくとも該第2の電位変換器に印
加する高電位電源と低電位電源をともに前記出力極性反
転機能に連動して変動させることである。
とともに、前記外部入力信号は、少なくとも第1の電位
変換器と第2の電位変換器を介して液晶極駆動回路に印
加する如く構成し、少なくとも該第2の電位変換器に印
加する高電位電源と低電位電源をともに前記出力極性反
転機能に連動して変動させることである。
【0040】
【作用】本発明によれば、第1選択期間、第2選択期間
において電源の少なくとも一部を通常と異なる電位に設
定する事により、市販の駆動回路を用いて前記図4に示
す駆動方式を実現できる。
において電源の少なくとも一部を通常と異なる電位に設
定する事により、市販の駆動回路を用いて前記図4に示
す駆動方式を実現できる。
【0041】
【実施例】図8は本発明の実施例を示す波形図である。
図8(a)は、少なくともV12、V22、V52、V62なる
相異なる4つの電位を選択的に出力可能な如く構成さ
れ、かつ出力極性反転機能を有して、第1極性期間にお
ける選択期間にはV12、非選択期間にはV52を出力し、
第2極性期間における選択期間にはV62、非選択期間に
はV22を出力するように構成された(以下単に「一般市
販の」と言う)行電極駆動回路203の通常の使用状態
に於ける出力X2 の波形を示し、図5におけるX2 と同
様である。
図8(a)は、少なくともV12、V22、V52、V62なる
相異なる4つの電位を選択的に出力可能な如く構成さ
れ、かつ出力極性反転機能を有して、第1極性期間にお
ける選択期間にはV12、非選択期間にはV52を出力し、
第2極性期間における選択期間にはV62、非選択期間に
はV22を出力するように構成された(以下単に「一般市
販の」と言う)行電極駆動回路203の通常の使用状態
に於ける出力X2 の波形を示し、図5におけるX2 と同
様である。
【0042】図8(b)は図8(a)に示した動作を行
う行電極駆動回路203に対する、本発明の第1の手段
による第1の実施例を示す電源の印加方法を示す図であ
る。図7(b)において、第1極性期間には前記V12を
(V0 +Va )、前記V52をV0 とし、第2極性期間に
は前記V62を(V0 −Va )、前記V22をV0 とし、さ
らに第1極性期間には前記V22を(V0 +Va )、前記
V62をV0 とし、第2極性期間には前記V12をV0 、前
記V52を(V0 −Va )とし実施例である。この場合V
12、V22は共通とし、V52、V62は共通とする事が出来
る。
う行電極駆動回路203に対する、本発明の第1の手段
による第1の実施例を示す電源の印加方法を示す図であ
る。図7(b)において、第1極性期間には前記V12を
(V0 +Va )、前記V52をV0 とし、第2極性期間に
は前記V62を(V0 −Va )、前記V22をV0 とし、さ
らに第1極性期間には前記V22を(V0 +Va )、前記
V62をV0 とし、第2極性期間には前記V12をV0 、前
記V52を(V0 −Va )とし実施例である。この場合V
12、V22は共通とし、V52、V62は共通とする事が出来
る。
【0043】図8(c)は図8(a)に示した動作を行
う行電極駆動回路203に対する、本発明の第1の手段
による第2の実施例を示す電源の印加方法を示す図であ
る。図8(c)において、第1極性期間には前記V12を
(V0 +Va )、前記V52をV0 とし、第2極性期間に
は前記V62を(V0 −Va )、前記V22をV0 とし、さ
らに第1極性期間には前記V22をV0 、前記V62を(V
0 −Vj )とし、第2極性期間には前記V52をV0 、前
記V12を(V0 +Vi )とし実施例である。この場合V
22、V52は共通とする事が出来る。
う行電極駆動回路203に対する、本発明の第1の手段
による第2の実施例を示す電源の印加方法を示す図であ
る。図8(c)において、第1極性期間には前記V12を
(V0 +Va )、前記V52をV0 とし、第2極性期間に
は前記V62を(V0 −Va )、前記V22をV0 とし、さ
らに第1極性期間には前記V22をV0 、前記V62を(V
0 −Vj )とし、第2極性期間には前記V52をV0 、前
記V12を(V0 +Vi )とし実施例である。この場合V
22、V52は共通とする事が出来る。
【0044】図8(d)は図8(b)または図8(c)
の実施により行電極駆動回路203の出力に得られる波
形を示し、これは図4に示すX2 の波形と等しくなる。
従って列電極駆動回路202として図4のYP 、Yq に
示すような出力形式を有するものを使用する事が可能と
なる。図4の方式での液晶駆動が可能となる。
の実施により行電極駆動回路203の出力に得られる波
形を示し、これは図4に示すX2 の波形と等しくなる。
従って列電極駆動回路202として図4のYP 、Yq に
示すような出力形式を有するものを使用する事が可能と
なる。図4の方式での液晶駆動が可能となる。
【0045】図1は本発明の前記第1、第2、第6、第
7の手段を含む第3の実施例を示す構成図および波形図
である。図1において、列電極駆動回路202は前記図
4に示した駆動方式に対応し、回路電源線としてVd1、
Vs1なる電源線を有し、液晶駆動用電源線としてVH1、
VL1なる電源線を有する。行電極駆動回路203は一般
市販の行電極駆動回路である。図1(a)において供給
する電源はVdd、Vss、Vd 、Vs であり、該電源Vd
d、Vss間を、R1 ないしR6 なる抵抗により分圧して
(V0 +Va )、(V0 +Vb )、V0 、(V0 −Vb
)、(V0 −Va )なる電位を作成する。
7の手段を含む第3の実施例を示す構成図および波形図
である。図1において、列電極駆動回路202は前記図
4に示した駆動方式に対応し、回路電源線としてVd1、
Vs1なる電源線を有し、液晶駆動用電源線としてVH1、
VL1なる電源線を有する。行電極駆動回路203は一般
市販の行電極駆動回路である。図1(a)において供給
する電源はVdd、Vss、Vd 、Vs であり、該電源Vd
d、Vss間を、R1 ないしR6 なる抵抗により分圧して
(V0 +Va )、(V0 +Vb )、V0 、(V0 −Vb
)、(V0 −Va )なる電位を作成する。
【0046】増幅器111、112、113、114、
115は増幅率が1であるバッファアンプである。該増
幅器111の入力端には後述するスイッチ回路117を
介して(V0 +Va )またはVd なる電位を選択的に印
加する。前記増幅器115の入力端にはスイッチ回路1
18を介してVs または(V0 −Va )なる電位を選択
的に印加する。前記増幅器112、113、114には
それぞれ、(V0 +Vb )、V0 、(V0 −Vb )なる
電位を印加する。前記増幅器111、113、116の
出力はそれぞれ行電極駆動回路203のV12、V22とV
52、V62なる電源線に供給し、前記増幅器112、11
4の出力はそれぞれ列電極駆動回路202のVH1、VL1
なる電源線に供給する。該列電極駆動回路202のVd
1、Vs1なる電源線にはそれぞれ前記電源Vd 、Vs を
供給する。
115は増幅率が1であるバッファアンプである。該増
幅器111の入力端には後述するスイッチ回路117を
介して(V0 +Va )またはVd なる電位を選択的に印
加する。前記増幅器115の入力端にはスイッチ回路1
18を介してVs または(V0 −Va )なる電位を選択
的に印加する。前記増幅器112、113、114には
それぞれ、(V0 +Vb )、V0 、(V0 −Vb )なる
電位を印加する。前記増幅器111、113、116の
出力はそれぞれ行電極駆動回路203のV12、V22とV
52、V62なる電源線に供給し、前記増幅器112、11
4の出力はそれぞれ列電極駆動回路202のVH1、VL1
なる電源線に供給する。該列電極駆動回路202のVd
1、Vs1なる電源線にはそれぞれ前記電源Vd 、Vs を
供給する。
【0047】前記スイッチ回路117および118は制
御回路201からの極性反転信号Sにより制御し、該信
号Sが低電位のとき(第1極性期間)は該スイッチ回路
117、118はそれぞれ(V0 +Va )、Vs を出力
し、該信号Sが高電位のとき(第2極性期間)は該スイ
ッチ回路117、118はそれぞれVd 、(V0 −Va
)を出力する。この結果前記増幅器111、112、
113、114、115のそれぞれの出力V10、V30、
V25、V40、V60は図1(b)に示す如くとなり、極性
反転信号Sに従ってV10、V60は変動する。
御回路201からの極性反転信号Sにより制御し、該信
号Sが低電位のとき(第1極性期間)は該スイッチ回路
117、118はそれぞれ(V0 +Va )、Vs を出力
し、該信号Sが高電位のとき(第2極性期間)は該スイ
ッチ回路117、118はそれぞれVd 、(V0 −Va
)を出力する。この結果前記増幅器111、112、
113、114、115のそれぞれの出力V10、V30、
V25、V40、V60は図1(b)に示す如くとなり、極性
反転信号Sに従ってV10、V60は変動する。
【0048】増幅器116は加算器であり、基準入力と
してVs を印加し、加算入力としてV60とVd を印加す
る。(Vd −Vs )の値をxとすれば、該増幅器116
の出力Vc0は(V60+x)となり、該出力Vc0は行電極
駆動回路203の論理回路用電源線Vc2に供給する。V
c0の波形も図1(b)に示す。
してVs を印加し、加算入力としてV60とVd を印加す
る。(Vd −Vs )の値をxとすれば、該増幅器116
の出力Vc0は(V60+x)となり、該出力Vc0は行電極
駆動回路203の論理回路用電源線Vc2に供給する。V
c0の波形も図1(b)に示す。
【0049】前記制御回路201の出力は直接に前記列
電極駆動回路202に供給するとともに後述するレベル
変換器119を介して前記行電極駆動回路203に供給
する。該レベル変換器119はVd とVs のレベルの信
号をV60と(V60+x)のレベルに変換する。図1に示
す実施例において、前記電源Vd およびVs は必ずしも
V0 に対して対称である必要はない。
電極駆動回路202に供給するとともに後述するレベル
変換器119を介して前記行電極駆動回路203に供給
する。該レベル変換器119はVd とVs のレベルの信
号をV60と(V60+x)のレベルに変換する。図1に示
す実施例において、前記電源Vd およびVs は必ずしも
V0 に対して対称である必要はない。
【0050】図9は前記スイッチ回路117の具体例を
しめす構成図と動作波形図である。図9(a)におい
て、符号800はレベル変換器であり、次のように構成
される。トランジスタ802のエミッタとダイオード8
03の一方の端子は電源線Eに接続し、該ダイオード8
03の他の一方の端子は該トランジスタ802のベース
に接続する。該トランジスタ802のコレクタはトラン
ジスタ804のコレクタと接続し出力端Hとする。該ト
ランジスタ804のエミッタは電源線Gとダイオード8
05の一方の端子に接続し該ダイオード805の他の一
方の端子は該トランジスタ804のベースに接続する。
信号入力端Fは容量806、807を介して前記トラン
ジスタ802とトランジスタ804のベースに接続す
る。
しめす構成図と動作波形図である。図9(a)におい
て、符号800はレベル変換器であり、次のように構成
される。トランジスタ802のエミッタとダイオード8
03の一方の端子は電源線Eに接続し、該ダイオード8
03の他の一方の端子は該トランジスタ802のベース
に接続する。該トランジスタ802のコレクタはトラン
ジスタ804のコレクタと接続し出力端Hとする。該ト
ランジスタ804のエミッタは電源線Gとダイオード8
05の一方の端子に接続し該ダイオード805の他の一
方の端子は該トランジスタ804のベースに接続する。
信号入力端Fは容量806、807を介して前記トラン
ジスタ802とトランジスタ804のベースに接続す
る。
【0051】今前記電源線Eに増幅器801を介して
(V0 +Va )を供給し、前記電源線GにVd を供給
し、前記信号入力端Fに前記制御回路201からの極性
反転信号Sを印加した場合の回路の動作波形を図9
(b)示す。前記各ダイオード及びトランジスタのベー
ス、エミッタ間ダイオードの順方向電圧をyとすると、
図9(b)において前記信号Sが立ち下がる(第1極性
期間)と、前記トランジスタ802とトランジスタ80
4のベースには立ち下がり信号が印加されるが、該トラ
ンジスタ802のベース電位VBPはベース、エミッタ間
ダイオードにより(V0+Va −y)の電位にクランプ
され、この状態で該トランジスタ802はオン状態とな
る。一方前記トランジスタ804のベース電位VBNはダ
イオード805により(Vd −y)の電位にクランプさ
れ、この状態で該トランジスタ804はオフ状態とな
る。従って前記出力Hの電位は(V0 +Va )となる。
(V0 +Va )を供給し、前記電源線GにVd を供給
し、前記信号入力端Fに前記制御回路201からの極性
反転信号Sを印加した場合の回路の動作波形を図9
(b)示す。前記各ダイオード及びトランジスタのベー
ス、エミッタ間ダイオードの順方向電圧をyとすると、
図9(b)において前記信号Sが立ち下がる(第1極性
期間)と、前記トランジスタ802とトランジスタ80
4のベースには立ち下がり信号が印加されるが、該トラ
ンジスタ802のベース電位VBPはベース、エミッタ間
ダイオードにより(V0+Va −y)の電位にクランプ
され、この状態で該トランジスタ802はオン状態とな
る。一方前記トランジスタ804のベース電位VBNはダ
イオード805により(Vd −y)の電位にクランプさ
れ、この状態で該トランジスタ804はオフ状態とな
る。従って前記出力Hの電位は(V0 +Va )となる。
【0052】次に信号Sが立ち上がる(第1極性期間)
と、前記トランジスタ802とトランジスタ804のベ
ースには立ち上がり信号が印加されるが、該トランジス
タ802のベース電位VBPはダイオード803により
(V0 +Va +y)の電位にクランプされ、この状態で
該トランジスタ802はオフ状態となる。一方前記トラ
ンジスタ804のベース電位VBNはベース、エミッタ間
ダイオードによりおよそ(Vd +y)の電位にクランプ
され、この状態で該トランジスタ804はオン状態とな
る。従って出力Hの電位はVd となる。
と、前記トランジスタ802とトランジスタ804のベ
ースには立ち上がり信号が印加されるが、該トランジス
タ802のベース電位VBPはダイオード803により
(V0 +Va +y)の電位にクランプされ、この状態で
該トランジスタ802はオフ状態となる。一方前記トラ
ンジスタ804のベース電位VBNはベース、エミッタ間
ダイオードによりおよそ(Vd +y)の電位にクランプ
され、この状態で該トランジスタ804はオン状態とな
る。従って出力Hの電位はVd となる。
【0053】この様にして図1(b)におけるV10が得
られる。図9(a)は前記スイッチ回路117の一例を
示したものであるが、前記スイッチ回路118について
は図9(a)において前記入力端Aに供給する電位をV
S とし前記電源線Gに供給する電位を(V0 −Va )と
すれば良い。
られる。図9(a)は前記スイッチ回路117の一例を
示したものであるが、前記スイッチ回路118について
は図9(a)において前記入力端Aに供給する電位をV
S とし前記電源線Gに供給する電位を(V0 −Va )と
すれば良い。
【0054】上記のように行電極駆動回路203の電源
電位V62とVc2を変動させた場合には、同時に各信号の
レベルも該変動電源の範囲に合わせて変動させる必要が
ある。図1に示した実施例において前記制御回路201
からの各信号のレベルがVsとVd の範囲で有るものと
すると、行電極駆動回路203に印加すべき信号のレベ
ルは第1極性期間に於いてはVs とVd の範囲で良い
が、第2極性期間に於いては(V0 −Va )と(V0 −
Va +x)、すなわちV60と(V60+x)の範囲に変換
する必要がある。この変換を行う手段がレベル変換器1
19である。
電位V62とVc2を変動させた場合には、同時に各信号の
レベルも該変動電源の範囲に合わせて変動させる必要が
ある。図1に示した実施例において前記制御回路201
からの各信号のレベルがVsとVd の範囲で有るものと
すると、行電極駆動回路203に印加すべき信号のレベ
ルは第1極性期間に於いてはVs とVd の範囲で良い
が、第2極性期間に於いては(V0 −Va )と(V0 −
Va +x)、すなわちV60と(V60+x)の範囲に変換
する必要がある。この変換を行う手段がレベル変換器1
19である。
【0055】上記レベル変換器800は電源線E、Gに
与えられた電位が一定で有る場合には有効であるが、電
源線EまたはGに印加される電位が急激に変化する場合
には、前記容量806、807の存在により、トランジ
スタ802またはトランジスタ804トランジスタのベ
ース電位がエミッタ電位の急激な変化に対して追従出来
ず、オンで有るべきトランジスタがオフとなったりオフ
で有るべきトランジスタがオンとなるなどして誤動作が
生じる場合があるので、この構成をそのままレベル変換
器119に使う事は出来ない。
与えられた電位が一定で有る場合には有効であるが、電
源線EまたはGに印加される電位が急激に変化する場合
には、前記容量806、807の存在により、トランジ
スタ802またはトランジスタ804トランジスタのベ
ース電位がエミッタ電位の急激な変化に対して追従出来
ず、オンで有るべきトランジスタがオフとなったりオフ
で有るべきトランジスタがオンとなるなどして誤動作が
生じる場合があるので、この構成をそのままレベル変換
器119に使う事は出来ない。
【0056】図10は該レベル変換器119の具体例を
しめす構成図および波形図である。図10(a)におい
てレベル変換器119は第1のレベル変換器900と第
2のレベル変換器905で構成する。該第1のレベル変
換器900は前記レベル変換器800をそのまま利用し
ても良いが、ここでは電源線Eに印加する電位がVdで
有る事を考慮して該レベル変換器800において前記ダ
イオードを廃止し、前記容量806に並列に抵抗901
を接続した構成を用いている。該第1のレベル変換器9
00の電源線EにはVd を供給し、電源線Gには(V0
−Va )を供給する。該第1のレベル変換器900の信
号入力端Fに印加された信号INは前記電源線E、Gに
供給した電源電位の範囲に変換されて出力端Hに反転し
て出力され、該信号は第2のレベル変換器905に印加
される。該第2のレベル変換器905においてトランジ
スタ903のソースにはVc0を印加し、ドレインはトラ
ンジスタ904のドレインに接続するとともに出力端O
UTとなし、該ランジスタ904のソースにはV60を印
加し、ゲートは前記トランジスタ903のゲートと共通
に接続して入力端とする。
しめす構成図および波形図である。図10(a)におい
てレベル変換器119は第1のレベル変換器900と第
2のレベル変換器905で構成する。該第1のレベル変
換器900は前記レベル変換器800をそのまま利用し
ても良いが、ここでは電源線Eに印加する電位がVdで
有る事を考慮して該レベル変換器800において前記ダ
イオードを廃止し、前記容量806に並列に抵抗901
を接続した構成を用いている。該第1のレベル変換器9
00の電源線EにはVd を供給し、電源線Gには(V0
−Va )を供給する。該第1のレベル変換器900の信
号入力端Fに印加された信号INは前記電源線E、Gに
供給した電源電位の範囲に変換されて出力端Hに反転し
て出力され、該信号は第2のレベル変換器905に印加
される。該第2のレベル変換器905においてトランジ
スタ903のソースにはVc0を印加し、ドレインはトラ
ンジスタ904のドレインに接続するとともに出力端O
UTとなし、該ランジスタ904のソースにはV60を印
加し、ゲートは前記トランジスタ903のゲートと共通
に接続して入力端とする。
【0057】図10(b)は電源の変動を制御する前記
制御信号Sに基づいて変動する電源V60、およびVc0の
波形を示す。図10(c)は前記制御回路201からの
原信号INの波形例を示す。図10(d)は図10
(a)における前記第1のレベル変換器900の出力端
点Hにおける波形を示す。図10(e)は図10(a)
における前記第2のレベル変換器905の出力端OUT
の波形を示す。図10(e)から明らかなように前記原
信号INは該OUTおいて第1極性期間ではVs とVd
の範囲で変化し、前記第2極性期間に於いては(V0 −
Va )と(V0 −Va +x)の範囲で変化するように変
換される。
制御信号Sに基づいて変動する電源V60、およびVc0の
波形を示す。図10(c)は前記制御回路201からの
原信号INの波形例を示す。図10(d)は図10
(a)における前記第1のレベル変換器900の出力端
点Hにおける波形を示す。図10(e)は図10(a)
における前記第2のレベル変換器905の出力端OUT
の波形を示す。図10(e)から明らかなように前記原
信号INは該OUTおいて第1極性期間ではVs とVd
の範囲で変化し、前記第2極性期間に於いては(V0 −
Va )と(V0 −Va +x)の範囲で変化するように変
換される。
【0058】図1に示した実施例によれば、少なくとも
行電極駆動回路203に、一般市販の行電極駆動回路2
03と図4に示した駆動方式用の列電極駆動回路202
を組み合わせて、図4に示した駆動方式の実現が実現出
来る。
行電極駆動回路203に、一般市販の行電極駆動回路2
03と図4に示した駆動方式用の列電極駆動回路202
を組み合わせて、図4に示した駆動方式の実現が実現出
来る。
【0059】図1に示した実施例は列電極駆動回路20
2として図4に示した駆動方式のものが入手できる場合
は有効であるが、入手出来ない場合、あるいは何らかの
理由により図5に示す駆動方式の集積回路を用いざるを
得ない場合は、さらに本発明の他の手段が必要となる。
2として図4に示した駆動方式のものが入手できる場合
は有効であるが、入手出来ない場合、あるいは何らかの
理由により図5に示す駆動方式の集積回路を用いざるを
得ない場合は、さらに本発明の他の手段が必要となる。
【0060】図11は本発明の第4手段による実施例を
説明する波形図である。図11(a)は、少なくともV
11、V31、V41、V61なる相異なる4つの電位を選択的
に出力可能な如く構成され、かつ出力極性反転機能を有
して、表示すべきデータに基づき、第1極性期間にはV
61またはV41に与えられた電位のいずれかを出力し、第
2極性期間にはV11またはV31に与えられた電位のいず
れかを出力するように構成された(以下単に「一般市販
の」と言う)列電極駆動回路202の通常の使用状態に
おける出力波形YP を示し、図5におけるYP と同様で
ある。図11(b)は本発明の第4の実施例を示し、前
記第4の手段すなわち第1極性期間には少なくとも前記
V41を(V0 +Vb )、V61を(V0 −Vb )とし、第
2極性期間には少なくとも前記V11を(V0 +Vb )、
V31を(V0 −Vb )とする手段を実施するとともに、
さらに第1極性期間には前記V11を(V0 +Vb )、V
31を(V0 −Vb )とし、第2極性期間には前記V61を
(V0 −Vb )、V41を(V0 +Vb )とした実施例を
示す。この場合はV11とV41を共通とする事が出来る。
説明する波形図である。図11(a)は、少なくともV
11、V31、V41、V61なる相異なる4つの電位を選択的
に出力可能な如く構成され、かつ出力極性反転機能を有
して、表示すべきデータに基づき、第1極性期間にはV
61またはV41に与えられた電位のいずれかを出力し、第
2極性期間にはV11またはV31に与えられた電位のいず
れかを出力するように構成された(以下単に「一般市販
の」と言う)列電極駆動回路202の通常の使用状態に
おける出力波形YP を示し、図5におけるYP と同様で
ある。図11(b)は本発明の第4の実施例を示し、前
記第4の手段すなわち第1極性期間には少なくとも前記
V41を(V0 +Vb )、V61を(V0 −Vb )とし、第
2極性期間には少なくとも前記V11を(V0 +Vb )、
V31を(V0 −Vb )とする手段を実施するとともに、
さらに第1極性期間には前記V11を(V0 +Vb )、V
31を(V0 −Vb )とし、第2極性期間には前記V61を
(V0 −Vb )、V41を(V0 +Vb )とした実施例を
示す。この場合はV11とV41を共通とする事が出来る。
【0061】図11(c)は本発明の第5の実施例を示
し、前記第4の手段の実施において、さらに第1極性期
間には前記V11を(V0 +Vg )、V31を(V0 −Vb
)とし、第2極性期間には前記V61を(V0 −Vh
)、V41を(V0 +Vb )としている。
し、前記第4の手段の実施において、さらに第1極性期
間には前記V11を(V0 +Vg )、V31を(V0 −Vb
)とし、第2極性期間には前記V61を(V0 −Vh
)、V41を(V0 +Vb )としている。
【0062】図11(b)、(c)に示した実施例によ
り、結果として図11(d)に示す出力波形が得られ、
これは図4に示すYp の波形と等しくなる。従ってこの
実施例によれば列電極駆動回路202についても図4に
示す駆動方式での駆動が可能となる。
り、結果として図11(d)に示す出力波形が得られ、
これは図4に示すYp の波形と等しくなる。従ってこの
実施例によれば列電極駆動回路202についても図4に
示す駆動方式での駆動が可能となる。
【0063】図11(b)に示す実施例においては、V
b の値が有る程度大きい場合は問題なく動作するが、V
b の値が小さい場合は問題が生じる場合がある。すなわ
ち、出力トランジスタの制御電圧がV1 、V6 の電位で
行われている場合、前記Vbが小さいと出力トランジス
タのオン抵抗を十分低くする事が出来ない場合がある。
このような場合は図11(c)の方法を用いれば良い。
b の値が有る程度大きい場合は問題なく動作するが、V
b の値が小さい場合は問題が生じる場合がある。すなわ
ち、出力トランジスタの制御電圧がV1 、V6 の電位で
行われている場合、前記Vbが小さいと出力トランジス
タのオン抵抗を十分低くする事が出来ない場合がある。
このような場合は図11(c)の方法を用いれば良い。
【0064】図12は本発明の前記第1、第3、第4、
第5、第6、第7の手段を含む第6実施例を示す構成図
および波形図である。図12(a)において、列電極駆
動回路202は一般市販の列電極駆動回路である。行電
極駆動回路203もまた一般市販の行電極駆動回路であ
る。
第5、第6、第7の手段を含む第6実施例を示す構成図
および波形図である。図12(a)において、列電極駆
動回路202は一般市販の列電極駆動回路である。行電
極駆動回路203もまた一般市販の行電極駆動回路であ
る。
【0065】図12(a)において列電極駆動回路20
2を除き、前記図1(a)と同様の機能である部材には
図1(a)と同一の符号を用いている。図12(a)と
図1(a)の構成の違いは僅かであり、その部分に限っ
て説明すると、前記V10なる出力電圧を出力する増幅器
111の入力端には(V0 +Va )と(V0 +Vb )を
前記スイッチ回路117を介して選択的に与える。前記
V60なる出力電圧を出力する増幅器115の入力端には
(V0 −Vb )と(V0 −Va )をスイッチ回路を11
8を介して選択的に与える。
2を除き、前記図1(a)と同様の機能である部材には
図1(a)と同一の符号を用いている。図12(a)と
図1(a)の構成の違いは僅かであり、その部分に限っ
て説明すると、前記V10なる出力電圧を出力する増幅器
111の入力端には(V0 +Va )と(V0 +Vb )を
前記スイッチ回路117を介して選択的に与える。前記
V60なる出力電圧を出力する増幅器115の入力端には
(V0 −Vb )と(V0 −Va )をスイッチ回路を11
8を介して選択的に与える。
【0066】前記増幅器111の出力V10は前記列電極
駆動回路202の前記電源線V11と前記行電極駆動回路
203の前記電源V12に供給し、前記増幅器112の出
力V30は該列電極駆動回路202の前記電源線V31に供
給し、前記増幅器113の出力V25は該行電極駆動回路
203の前記電源線V22とV52に供給し、前記増幅器1
14の出力V40は該列電極駆動回路202の前記電源線
V41に供給し、前記増幅器115の出力V60は該列電極
駆動回路202の前記電源線V61と該行電極駆動回路2
03の前記電源線V62に接続する。
駆動回路202の前記電源線V11と前記行電極駆動回路
203の前記電源V12に供給し、前記増幅器112の出
力V30は該列電極駆動回路202の前記電源線V31に供
給し、前記増幅器113の出力V25は該行電極駆動回路
203の前記電源線V22とV52に供給し、前記増幅器1
14の出力V40は該列電極駆動回路202の前記電源線
V41に供給し、前記増幅器115の出力V60は該列電極
駆動回路202の前記電源線V61と該行電極駆動回路2
03の前記電源線V62に接続する。
【0067】前記スイッチ回路117および118は制
御回路201からの極性反転信号Sにより制御し、該信
号Sが低電位のとき(第1極性期間)は該スイッチ回路
117、118はそれぞれ(V0 +Va )、(V0 −V
b )を出力し、該信号Sが高電位のとき(第2極性期
間)は該スイッチ回路117、118はそれぞれ(V0
+Vb )、(V0 −Va )を出力する。この結果前記増
幅器111、112、113、114、115のそれぞ
れの出力V10、V30、V25、V40、V60は図11(b)
に示す如くとなる。
御回路201からの極性反転信号Sにより制御し、該信
号Sが低電位のとき(第1極性期間)は該スイッチ回路
117、118はそれぞれ(V0 +Va )、(V0 −V
b )を出力し、該信号Sが高電位のとき(第2極性期
間)は該スイッチ回路117、118はそれぞれ(V0
+Vb )、(V0 −Va )を出力する。この結果前記増
幅器111、112、113、114、115のそれぞ
れの出力V10、V30、V25、V40、V60は図11(b)
に示す如くとなる。
【0068】図12(a)において、前記制御回路20
1の出力は前記レベル変換器119を介して前記列電極
駆動回路202と前記行電極駆動回路203に供給す
る。該レベル変換器119はVd とVs のレベルの信号
をV60と(V60+x)のレベルに変換する。
1の出力は前記レベル変換器119を介して前記列電極
駆動回路202と前記行電極駆動回路203に供給す
る。該レベル変換器119はVd とVs のレベルの信号
をV60と(V60+x)のレベルに変換する。
【0069】図12に示した実施例によれば、列電極駆
動回路202に一般市販の列電極駆動回路を用い、行電
極駆動回路203に一般市販の行電極駆動回路を用いて
図4に示す駆動方式を実現できる。
動回路202に一般市販の列電極駆動回路を用い、行電
極駆動回路203に一般市販の行電極駆動回路を用いて
図4に示す駆動方式を実現できる。
【0070】図13は本発明の第7の実施例であり、図
1に示した実施例を変形したものである。図13(a)
において、供給電源Vd 、Vs 間の電圧は同一の値を有
する抵抗R7、R8及びダイオード128によって分圧
する。ダイオードの順方向電圧をyとすると、該ダイオ
ード128と抵抗R8の接続点の電位は(Vs +y)と
なり、前記抵抗R7、R8の接続点の電位は(Vd +V
s +y)/2となる。今この(Vd +Vs +y)/2な
る電位をV0 と定義する。該電位V0 を増幅器113の
入力端に印加し、該増幅器113の出力は行電極駆動回
路203の前記電源供給線V22とV52に共通に接続する
とともに、反転増幅器129の基準入力端に接続し、さ
らに抵抗R3 、R2 、R1 を介して供給電源Vddに接続
する。該抵抗R3 とR2 の接続点に(V0 +Vb )、該
抵抗R2 とR1 の接続点に(V0+Va )なる電位を得
る。該電位(V0 +Va )は増幅器111の入力端に印
加し、該増幅器111の出力端は前記レベル変換器80
0の電源線Eに接続する。前記(V0 +Vb )は増幅器
112の入力端に印加し、該増幅器112の出力端は前
記列電極駆動回路202の前記電源線VH1に接続すると
ともに、前記反転増幅器129の反転入力端に接続す
る。該反転増幅器129の出力端は前記列電極駆動回路
202の前記電源線VL1に供給する。
1に示した実施例を変形したものである。図13(a)
において、供給電源Vd 、Vs 間の電圧は同一の値を有
する抵抗R7、R8及びダイオード128によって分圧
する。ダイオードの順方向電圧をyとすると、該ダイオ
ード128と抵抗R8の接続点の電位は(Vs +y)と
なり、前記抵抗R7、R8の接続点の電位は(Vd +V
s +y)/2となる。今この(Vd +Vs +y)/2な
る電位をV0 と定義する。該電位V0 を増幅器113の
入力端に印加し、該増幅器113の出力は行電極駆動回
路203の前記電源供給線V22とV52に共通に接続する
とともに、反転増幅器129の基準入力端に接続し、さ
らに抵抗R3 、R2 、R1 を介して供給電源Vddに接続
する。該抵抗R3 とR2 の接続点に(V0 +Vb )、該
抵抗R2 とR1 の接続点に(V0+Va )なる電位を得
る。該電位(V0 +Va )は増幅器111の入力端に印
加し、該増幅器111の出力端は前記レベル変換器80
0の電源線Eに接続する。前記(V0 +Vb )は増幅器
112の入力端に印加し、該増幅器112の出力端は前
記列電極駆動回路202の前記電源線VH1に接続すると
ともに、前記反転増幅器129の反転入力端に接続す
る。該反転増幅器129の出力端は前記列電極駆動回路
202の前記電源線VL1に供給する。
【0071】前記レベル変換器800の電源線Gには前
記電源Vd を供給し、信号入力端Fには前記制御回路2
01からの極性反転信号Sを印加する。該レベル変換器
800の出力端Hは容量124、126の各々の一端に
接続し、該容量124の他の一端はダイオード125を
介して前記電源Vd に接続するとともに、前記行電極駆
動回路203の論理回路用電源線Vc2に接続する。前記
容量126の他の一端はダイオード127を介して前記
電源Vs に接続するとともに、前記行電極駆動回路20
3の電源線V62に接続する。前記制御回路201の出力
は直接に前記列電極駆動回路202に供給するととも
に、後述するレベル変換器132を介して前記行電極駆
動回路203に供給する。
記電源Vd を供給し、信号入力端Fには前記制御回路2
01からの極性反転信号Sを印加する。該レベル変換器
800の出力端Hは容量124、126の各々の一端に
接続し、該容量124の他の一端はダイオード125を
介して前記電源Vd に接続するとともに、前記行電極駆
動回路203の論理回路用電源線Vc2に接続する。前記
容量126の他の一端はダイオード127を介して前記
電源Vs に接続するとともに、前記行電極駆動回路20
3の電源線V62に接続する。前記制御回路201の出力
は直接に前記列電極駆動回路202に供給するととも
に、後述するレベル変換器132を介して前記行電極駆
動回路203に供給する。
【0072】図13(a)の構成において前記増幅器1
12、113、129のそれぞれの出力V25、V30、V
40と、前記レベル変換器800の出力V10と、前記容量
126とダイオード127の接続点に得られるV60と、
前記容量124とダイオード125の接続点に得られる
Vc0の波形を図13(b)に示す。V10は上記のとお
り、第1極性期間では(V0 +Va )であり、この時V
c0は(Vd +y)、V60は(Vs +y)である。従って
前記容量124、126にはそれぞれ(V0 +Va )−
(Vd +y)、(V0 +Va )−(Vs +y)の電圧が
充電される。 第1極性期間にV10がVd となるとVc0
はVd −(V0 +Va)+(Vd +y)=(−V0 −Va
+2Vd +y)、V60はVd −(V0 +Va)+(Vs
+y)=(−V0 −Va +Vd +Vs +y)となる。前
記のように(Vd +Vs +y)/2なる電位をV0 と定
義したのであるから、この条件を代入するとV60=(V
0 −Va )、Vc0=(V0 −Va )+(Vd −Vs )と
なり、図8(b)に示すようにV10、V25、V30、V4
0、V60に関して図1と同様の波形が得られる。
12、113、129のそれぞれの出力V25、V30、V
40と、前記レベル変換器800の出力V10と、前記容量
126とダイオード127の接続点に得られるV60と、
前記容量124とダイオード125の接続点に得られる
Vc0の波形を図13(b)に示す。V10は上記のとお
り、第1極性期間では(V0 +Va )であり、この時V
c0は(Vd +y)、V60は(Vs +y)である。従って
前記容量124、126にはそれぞれ(V0 +Va )−
(Vd +y)、(V0 +Va )−(Vs +y)の電圧が
充電される。 第1極性期間にV10がVd となるとVc0
はVd −(V0 +Va)+(Vd +y)=(−V0 −Va
+2Vd +y)、V60はVd −(V0 +Va)+(Vs
+y)=(−V0 −Va +Vd +Vs +y)となる。前
記のように(Vd +Vs +y)/2なる電位をV0 と定
義したのであるから、この条件を代入するとV60=(V
0 −Va )、Vc0=(V0 −Va )+(Vd −Vs )と
なり、図8(b)に示すようにV10、V25、V30、V4
0、V60に関して図1と同様の波形が得られる。
【0073】図14は本発明の第8の実施例であり、図
12に示した実施例を変形したものである。図14
(a)において、供給電源Vdd、Vs 間の電圧は抵抗R
1 、R2および同一の値を有する抵抗R7、R8および
ダイオード128によって分圧する。ダイオードの順方
向電圧をyとすると、該ダイオード128と抵抗R8の
接続点の電位は(Vs +y)となり、前記抵抗R7、R
8の接続点の電位は(Vd+Vs +y)/2となる。
12に示した実施例を変形したものである。図14
(a)において、供給電源Vdd、Vs 間の電圧は抵抗R
1 、R2および同一の値を有する抵抗R7、R8および
ダイオード128によって分圧する。ダイオードの順方
向電圧をyとすると、該ダイオード128と抵抗R8の
接続点の電位は(Vs +y)となり、前記抵抗R7、R
8の接続点の電位は(Vd+Vs +y)/2となる。
【0074】今この(Vd +Vs +y)/2なる電位を
V0 と定義し、(Vs +y)なる電位を(V0 −Vb )
と定義すると、前記抵抗R2 とR7 の接続点に(V0 +
Vb)なる電位が得られる。前記抵抗R1 とR2 の接続
点が(V0 +Va )なる電位となるように該抵抗R2 の
値を設定する。該電位(V0 +Va )は増幅器111の
入力端に印加し、該増幅器111の出力は前記レベル変
換器800の電源線Eに接続する。前記電位(V0 +V
b )は増幅器112の入力端に印加し、該増幅器112
の出力V30は前記列電極駆動回路202の前記電源供給
線V31に供給する。前記電位V0 は増幅器113の入力
端に印加し、該増幅器の出力V25は前記行電極駆動回路
203の前記電源供給線V22とV52に共通に供給する。
前記電位(V0 −Vb )は増幅器130の入力端に印加
し、該増幅器130の出力V40は前記列電極駆動回路2
02の前記電源供給線V41に供給する。
V0 と定義し、(Vs +y)なる電位を(V0 −Vb )
と定義すると、前記抵抗R2 とR7 の接続点に(V0 +
Vb)なる電位が得られる。前記抵抗R1 とR2 の接続
点が(V0 +Va )なる電位となるように該抵抗R2 の
値を設定する。該電位(V0 +Va )は増幅器111の
入力端に印加し、該増幅器111の出力は前記レベル変
換器800の電源線Eに接続する。前記電位(V0 +V
b )は増幅器112の入力端に印加し、該増幅器112
の出力V30は前記列電極駆動回路202の前記電源供給
線V31に供給する。前記電位V0 は増幅器113の入力
端に印加し、該増幅器の出力V25は前記行電極駆動回路
203の前記電源供給線V22とV52に共通に供給する。
前記電位(V0 −Vb )は増幅器130の入力端に印加
し、該増幅器130の出力V40は前記列電極駆動回路2
02の前記電源供給線V41に供給する。
【0075】前記レベル変換器800の電源線Gには前
記電源Vd を供給し、信号入力端Fには前記制御回路2
01からの極性反転信号Sを印加する。該レベル変換器
800の出力端Hは容量126の一端に接続するととも
に、前記列電極駆動回路202の前記電源線V11と前記
行電極駆動回路203の前記電源線V12に接続する。前
記容量126の他の一端はダイオード127を介して供
給電源Vs に接続するとともに、容量124の一端と前
記列電極駆動回路202の前記電源供給線V61、前記行
電極駆動回路203の前記電源供給線V62に接続する。
記電源Vd を供給し、信号入力端Fには前記制御回路2
01からの極性反転信号Sを印加する。該レベル変換器
800の出力端Hは容量126の一端に接続するととも
に、前記列電極駆動回路202の前記電源線V11と前記
行電極駆動回路203の前記電源線V12に接続する。前
記容量126の他の一端はダイオード127を介して供
給電源Vs に接続するとともに、容量124の一端と前
記列電極駆動回路202の前記電源供給線V61、前記行
電極駆動回路203の前記電源供給線V62に接続する。
【0076】該容量124の他の一端はトランジスタ1
31を介して前記電源Vd に接続するとともに、前記列
電極駆動回路202および前記行電極駆動回路203の
それぞれの論理回路用電源線Vc1、Vc2に接続する。該
トランジスタ131のベースには前記極性反転信号Sを
印加する。前記制御回路201の出力は後述するレベル
変換器132を介して前記列電極駆動回路202および
前記行電極駆動回路203に供給する。
31を介して前記電源Vd に接続するとともに、前記列
電極駆動回路202および前記行電極駆動回路203の
それぞれの論理回路用電源線Vc1、Vc2に接続する。該
トランジスタ131のベースには前記極性反転信号Sを
印加する。前記制御回路201の出力は後述するレベル
変換器132を介して前記列電極駆動回路202および
前記行電極駆動回路203に供給する。
【0077】図14(b)は図14(a)の構成におけ
る前記電源V10、V25、V30、V40、V60およびVc0の
波形を示す波形図である。変動電源V10は前記レベル変
換器800の出力端Hに、V60は前記容量126とダイ
オード127の接続点に、またVc0は前記容量124と
トランジスタ131の接続点に得られる。同図に示すよ
うに、V10、V25、V30、V40、V60に関して図1と同
様の波形が得られる。
る前記電源V10、V25、V30、V40、V60およびVc0の
波形を示す波形図である。変動電源V10は前記レベル変
換器800の出力端Hに、V60は前記容量126とダイ
オード127の接続点に、またVc0は前記容量124と
トランジスタ131の接続点に得られる。同図に示すよ
うに、V10、V25、V30、V40、V60に関して図1と同
様の波形が得られる。
【0078】図13(a)、図14(a)に示した実施
例では電位(V0 −Va )は定状的に存在する訳ではな
く、変動する電源V60の一状態として得られるにすぎな
い。従って前記レベル変換器132として図10(a)
に示した構成は使用する事が出来ない。そこでレベル変
換132は図15(a)に示すようなレベル変換器を用
いる。
例では電位(V0 −Va )は定状的に存在する訳ではな
く、変動する電源V60の一状態として得られるにすぎな
い。従って前記レベル変換器132として図10(a)
に示した構成は使用する事が出来ない。そこでレベル変
換132は図15(a)に示すようなレベル変換器を用
いる。
【0079】図15(a)に示す第1のレベル変換器9
50において第1のトランジスタ908のソースは電源
線Eに接続し、ドレインは負荷要素910を介して第2
のトランジスタ911のドレインに接続するとともに第
4のトランジスタ914のゲートに接続する。第3のト
ランジスタ912のソースは前記電源線Eに接続し、ド
レインは負荷要素913を介して前記第4のトランジス
タ914のドレインに接続するとともに前記第2のトラ
ンジスタ911のゲートに接続する。該第2のトランジ
スタ111のソースと前記第4のトランジスタ914の
ソースは電源線Gに接続する。信号入力端Fは前記第1
のトランジスタ908のゲートに接続するとともに、V
d とVs を電源とするインバータ915を介して前記第
3のトランジスタ912のゲートに与える。前記電源線
EにはVd を供給し、電源線GにはV60を供給し、信号
入力端Fに信号INを印加する。前記第2のトランジス
タ911のドレインを出力端Hとなし、図10(a)に
おける前記第2のレベル変換器905の入力端に接続す
る。
50において第1のトランジスタ908のソースは電源
線Eに接続し、ドレインは負荷要素910を介して第2
のトランジスタ911のドレインに接続するとともに第
4のトランジスタ914のゲートに接続する。第3のト
ランジスタ912のソースは前記電源線Eに接続し、ド
レインは負荷要素913を介して前記第4のトランジス
タ914のドレインに接続するとともに前記第2のトラ
ンジスタ911のゲートに接続する。該第2のトランジ
スタ111のソースと前記第4のトランジスタ914の
ソースは電源線Gに接続する。信号入力端Fは前記第1
のトランジスタ908のゲートに接続するとともに、V
d とVs を電源とするインバータ915を介して前記第
3のトランジスタ912のゲートに与える。前記電源線
EにはVd を供給し、電源線GにはV60を供給し、信号
入力端Fに信号INを印加する。前記第2のトランジス
タ911のドレインを出力端Hとなし、図10(a)に
おける前記第2のレベル変換器905の入力端に接続す
る。
【0080】図15(a)の回路の動作は次の如くであ
る。今入力INが低電位から高電位に変化したとする。
前記第1のトランジスタ908はオンからオフになり、
前記第3のトランジスタ912はオフからオンになる。
この時点で前記第2のトランジスタ911がオンとな
り、前記第4のトランジスタのゲート電位が低下して該
第4のトランジスタはオフとなる。この状態では前記電
源Vd 、V60間に定常的な電流は流れない。次に入力I
Nが高電位から低電位に変化したとする。前記第1のト
ランジスタ908はオフからオンになり、前記第3のト
ランジスタ912はオンからオフになる。この時点では
ともにオン状態にある前記第1のトランジスタ908と
前記第2のトランジスタ911を介して電流が流れる
が、同時に前記第4のトランジスタ914がオンとな
り、該第2のトランジスタ911のゲート電位は低電位
となるため前記第2のトランジスタはオフに反転する。
この状態では前記電源Vd 、V60間に定常的な電流は流
れない。
る。今入力INが低電位から高電位に変化したとする。
前記第1のトランジスタ908はオンからオフになり、
前記第3のトランジスタ912はオフからオンになる。
この時点で前記第2のトランジスタ911がオンとな
り、前記第4のトランジスタのゲート電位が低下して該
第4のトランジスタはオフとなる。この状態では前記電
源Vd 、V60間に定常的な電流は流れない。次に入力I
Nが高電位から低電位に変化したとする。前記第1のト
ランジスタ908はオフからオンになり、前記第3のト
ランジスタ912はオンからオフになる。この時点では
ともにオン状態にある前記第1のトランジスタ908と
前記第2のトランジスタ911を介して電流が流れる
が、同時に前記第4のトランジスタ914がオンとな
り、該第2のトランジスタ911のゲート電位は低電位
となるため前記第2のトランジスタはオフに反転する。
この状態では前記電源Vd 、V60間に定常的な電流は流
れない。
【0081】この様にして定常的な電流が流れないため
消費電流が少なく、変動電源V60の電位変化を少なくす
る事が出来る他、回路が正帰還動作と成るため動作速度
も極めて早く、レベル変換器として優れた性能を有す
る。また変動電源V60が低レベルから高レベルに変化し
た場合はもともと誤動作の危険性はなく、前記出力Hが
ロウレベルの状態で変動電源V60が高レベルから低レベ
ルに変化した場合でも、オン状態にあるトランジスタ9
11により出力Hは急速に電位変化に追従出来るため、
誤動作の危険性は大幅に減少する。前記負荷要素913
はトランジスタ913のチャネル抵抗を高める事により
省略する事が出来る。
消費電流が少なく、変動電源V60の電位変化を少なくす
る事が出来る他、回路が正帰還動作と成るため動作速度
も極めて早く、レベル変換器として優れた性能を有す
る。また変動電源V60が低レベルから高レベルに変化し
た場合はもともと誤動作の危険性はなく、前記出力Hが
ロウレベルの状態で変動電源V60が高レベルから低レベ
ルに変化した場合でも、オン状態にあるトランジスタ9
11により出力Hは急速に電位変化に追従出来るため、
誤動作の危険性は大幅に減少する。前記負荷要素913
はトランジスタ913のチャネル抵抗を高める事により
省略する事が出来る。
【0082】13(a)、図14(a)に示した実施例
では供給電源Vs に対し一方向の供給電源しか必要とし
ないから実用的な面での効果が大きいが、V60およびV
c0は前記容量126、124の充電電圧を利用するた
め、該容量126、124の値に対して前記極性反転信
号Sの周期が長すぎる場合には該容量126、124の
放電によるV60およびVc0の変化が無視できなくなり、
正常に動作出来ない場合が生じる。
では供給電源Vs に対し一方向の供給電源しか必要とし
ないから実用的な面での効果が大きいが、V60およびV
c0は前記容量126、124の充電電圧を利用するた
め、該容量126、124の値に対して前記極性反転信
号Sの周期が長すぎる場合には該容量126、124の
放電によるV60およびVc0の変化が無視できなくなり、
正常に動作出来ない場合が生じる。
【0083】図16(a)はこの問題を解決するための
昇圧回路の構成例であって、トランジスタ920のエミ
ッタは供給電源Vddに接続し、コレクタは点Rにおいて
トランジスタ921のコレクタに接続するとともに、容
量926を介して点Tに接続する。該点Tはダイオード
927を介して供給電源Vs に接続するとともにダイオ
ード928を介して点Uにおいて容量929の一端に接
続し、容量929の他の一端は供給電源Vs に接続す
る。点Wは容量923を介して前記トランジスタ920
のベースに接続するとともに、容量924と抵抗925
の並列回路を介して前記トランジスタ921のベースに
接続する。該トランジスタ920のベースはさらにダイ
オード922を介して前記供給電源Vddに接続する。ト
ランジスタ920、921、ダイオード922、容量9
23、924、抵抗925で構成する部分は前記レベル
変換器800の変形であり、図10(a)に於ける第1
のレベル変換器900と類似のものであるから、その動
作についての説明は省略する。
昇圧回路の構成例であって、トランジスタ920のエミ
ッタは供給電源Vddに接続し、コレクタは点Rにおいて
トランジスタ921のコレクタに接続するとともに、容
量926を介して点Tに接続する。該点Tはダイオード
927を介して供給電源Vs に接続するとともにダイオ
ード928を介して点Uにおいて容量929の一端に接
続し、容量929の他の一端は供給電源Vs に接続す
る。点Wは容量923を介して前記トランジスタ920
のベースに接続するとともに、容量924と抵抗925
の並列回路を介して前記トランジスタ921のベースに
接続する。該トランジスタ920のベースはさらにダイ
オード922を介して前記供給電源Vddに接続する。ト
ランジスタ920、921、ダイオード922、容量9
23、924、抵抗925で構成する部分は前記レベル
変換器800の変形であり、図10(a)に於ける第1
のレベル変換器900と類似のものであるから、その動
作についての説明は省略する。
【0084】図16(b)は前記点Wに十分周期の短い
信号を印加したときに前記点R、T、Uに各々現れる波
形をしめしたものである。各ダイオードの順方向電圧を
yとするとき、前記点Uには(−Vdd+2y)の昇圧電
圧が得られる。このようにして十分大きな負電圧を得た
上で、上記各実施例で示した技術を利用して前記第1、
第2各極性期間において負荷電流による電圧変化がない
前記変動電源V60、Vc0を得る事は容易である。また図
13、図14に示した実施例に於いて、併せて図16
(a)に示す様な方法で得た昇圧電圧を利用すれば、例
えば前記レベル変換器132のかわりに前記レベル変換
器900を用いる事が出来る。
信号を印加したときに前記点R、T、Uに各々現れる波
形をしめしたものである。各ダイオードの順方向電圧を
yとするとき、前記点Uには(−Vdd+2y)の昇圧電
圧が得られる。このようにして十分大きな負電圧を得た
上で、上記各実施例で示した技術を利用して前記第1、
第2各極性期間において負荷電流による電圧変化がない
前記変動電源V60、Vc0を得る事は容易である。また図
13、図14に示した実施例に於いて、併せて図16
(a)に示す様な方法で得た昇圧電圧を利用すれば、例
えば前記レベル変換器132のかわりに前記レベル変換
器900を用いる事が出来る。
【0085】上記各実施例においては、一般市販の列電
極駆動回路202、行電極駆動回路203の供給電源に
関し、V11、V12>V21>V32>V42>V51>V61、V
62とし、かつV11、V12が供給電圧の最大値、V61、V
62が供給電圧の最小値であり、前記論理回路301、3
04はそれぞれVc1とV61、Vc2とV62を電源として動
作するものとして説明した。しかし実際には上記以外に
最大供給電圧源VEE、最小供給電圧源Vssを備えるもの
がある。これらの場合該VEEはV11、V12と等しくし、
該VSSはV61、V62と等しくすることにより本発明がそ
のまま適用出来る。また電圧の極性が反転しているもの
について、上記実施例に適当な変更を行う事により本発
明の適用が出来ることは明かである。
極駆動回路202、行電極駆動回路203の供給電源に
関し、V11、V12>V21>V32>V42>V51>V61、V
62とし、かつV11、V12が供給電圧の最大値、V61、V
62が供給電圧の最小値であり、前記論理回路301、3
04はそれぞれVc1とV61、Vc2とV62を電源として動
作するものとして説明した。しかし実際には上記以外に
最大供給電圧源VEE、最小供給電圧源Vssを備えるもの
がある。これらの場合該VEEはV11、V12と等しくし、
該VSSはV61、V62と等しくすることにより本発明がそ
のまま適用出来る。また電圧の極性が反転しているもの
について、上記実施例に適当な変更を行う事により本発
明の適用が出来ることは明かである。
【0086】また各実施例に用いた各増幅器の電源は出
力の範囲を考慮して前記供給電源Vdd、Vss、Vd 、V
s のいずれかを選択するか、または矛盾を生じない範囲
で他の増幅器の出力を利用する事が出来るし、また図1
5に示した昇圧回路の出力を使用することも出来る。
力の範囲を考慮して前記供給電源Vdd、Vss、Vd 、V
s のいずれかを選択するか、または矛盾を生じない範囲
で他の増幅器の出力を利用する事が出来るし、また図1
5に示した昇圧回路の出力を使用することも出来る。
【0087】本発明は液晶材料を限定するものではな
く、強誘電液晶、反強誘電液晶その他の液晶材料を用い
た表示装置についても適用する事が出来るし、またいわ
ゆるアクティブアドレス方式あるいはマルチラインスキ
ャン方式とよばれる、複数の行電極を同時に駆動する方
式の表示装置にも適用する事が出来る。
く、強誘電液晶、反強誘電液晶その他の液晶材料を用い
た表示装置についても適用する事が出来るし、またいわ
ゆるアクティブアドレス方式あるいはマルチラインスキ
ャン方式とよばれる、複数の行電極を同時に駆動する方
式の表示装置にも適用する事が出来る。
【0088】本発明の実施に於いて、例えば前記行電極
駆動回路203の前記電源線V22、V52を共通に接続す
る操作は集積化回路の内部においても行うことも出来る
が、このような処理も本発明に含まれるものとする。
駆動回路203の前記電源線V22、V52を共通に接続す
る操作は集積化回路の内部においても行うことも出来る
が、このような処理も本発明に含まれるものとする。
【0089】
【発明の効果】以上詳述の如く本発明によれば、一般市
販の行電極駆動回路を用いて前記図4の駆動方式を実現
することができるため、列電極の形成された面を表示装
置の外側になるように配置すれば不要な放射ノイズを軽
減する事が可能となる。また表示装置の構成にあたり、
使用集積回路の選択肢が広がり、多用な構成の表示装置
を容易に提供する事が可能となうえ、表示装置の複雑な
制御も問題なく可能となる。さらに列電極駆動回路に低
耐圧の駆動回路を使用できるためコスト的にも安価な表
示装置を提供する事が出来、しかもCOG技術を用いた
列電極駆動回路をしようすれば、通常の駆動回路を使用
する場合に比べより高密度、高精細な表示装置を提供す
る事もが出来る。
販の行電極駆動回路を用いて前記図4の駆動方式を実現
することができるため、列電極の形成された面を表示装
置の外側になるように配置すれば不要な放射ノイズを軽
減する事が可能となる。また表示装置の構成にあたり、
使用集積回路の選択肢が広がり、多用な構成の表示装置
を容易に提供する事が可能となうえ、表示装置の複雑な
制御も問題なく可能となる。さらに列電極駆動回路に低
耐圧の駆動回路を使用できるためコスト的にも安価な表
示装置を提供する事が出来、しかもCOG技術を用いた
列電極駆動回路をしようすれば、通常の駆動回路を使用
する場合に比べより高密度、高精細な表示装置を提供す
る事もが出来る。
【図1】本発明の第3の実施例を示す構成図と波形図で
ある。
ある。
【図2】液晶駆動回路の構成を示す図である。
【図3】従来例を示す構成ブロック図である。
【図4】液晶駆動の基本的な駆動波形を示す波形図であ
る。
る。
【図5】従来例の一般的な駆動方式を示す波形図であ
る。
る。
【図6】従来例の特殊な駆動方式を示す波形図である。
【図7】従来例の特殊な駆動方式の実施を示す構成図お
よび波形図である。
よび波形図である。
【図8】本発明の第1、第2の実施例を説明する波形図
である。
である。
【図9】本発明の第3の実施例における部分構成図およ
び波形図である。
び波形図である。
【図10】本発明の第3の実施例における部分構成図お
よび波形図である。
よび波形図である。
【図11】本発明の第4、第5の実施例を説明する波形
図である。
図である。
【図12】本発明の第6の実施例を示す構成図と波形図
である。
である。
【図13】本発明の第7の実施例を示す構成図と波形図
である。
である。
【図14】本発明の第8の実施例を示す構成図と波形図
である。
である。
【図15】本発明の第7、第8の実施例における部分構
成図である。
成図である。
【図16】本発明の他の実施例における部分構成図およ
び波形図である。
び波形図である。
117、118 スイッチ回路 119 レベル変換器 132 レベル変換器 201 制御回路 202 列電極駆動回路 203 行電極駆動回路 204 駆動電源回路 800 レベル変換器 900 第1のレベル変換器 905 第2のレベル変換器 950 第1のレベル変換器
Claims (7)
- 【請求項1】 少なくともV12、V22、V52、V62なる
相異なる4つの電位を選択的に出力可能な如く構成さ
れ、かつ出力極性反転機能を有して、第1極性期間にお
ける選択期間にはV12、非選択期間にはV52を出力し、
第2極性期間における選択期間にはV62、非選択期間に
はV22を出力するように構成された行電極駆動回路にお
いて、第1極性期間には少なくとも前記V12を(V0 +
Va )、前記V52をV0 とし、第2極性期間には少なく
とも前記V62を(V0 −Va )、前記V22をV0 とする
ことを特徴とする表示装置の駆動方式。 - 【請求項2】 第1極性期間には前記V62をほぼ前記制
御回路201の出力信号の低電位レベルVs とし、第2
極性期間には前記V12をほぼ前記制御回路201の出力
信号の高電位レベルVd とすることを特徴とする請求項
1に記載の表示装置の駆動方式。 - 【請求項3】 第1極性期間には前記V62を(V0 −V
b )とし、第2極性期間には前記V12を(V0 +Vb )
とすることを特徴とする請求項1に記載の表示装置の駆
動方式。 - 【請求項4】 少なくともV11、V31、V41、V61なる
相異なる4つの電位を選択的に出力可能な如く構成さ
れ、かつ出力極性反転機能を有して、表示すべきデータ
に基づき、第1極性期間にはV61またはV41に与えられ
た電位のいずれかを出力し、第2極性期間にはV11また
はV31に与えられた電位のいずれかを出力するように構
成された列電極駆動回路において、第1極性期間には少
なくとも前記V41を(V0 +Vb )、V61を(V0 −V
b )とし、第2極性期間には少なくとも前記V11を(V
0 +Vb )、V31を(V0 −Vb )とすることを特徴と
する表示装置の駆動方式。 - 【請求項5】 第1極性期間には前記V11を(V0 +V
a )とし、第2極性期間には前記V61を(V0 −Va )
とすることを特徴とする請求項4に記載の表示装置の駆
動方式。 - 【請求項6】 出力極性反転機能を有し、少なくとも相
異なる複数の液晶駆動用電位を、外部入力信号に基づい
て選択的に出力可能な如く構成され、かつ回路の少なく
とも一部に該液晶駆動用の電位とは異なる論理部用電位
を印加する如く構成された液晶極駆動回路において、該
液晶駆動用電位の少なくとも一部を前記出力極性反転機
能に連動して変動させるとともに、該論理部用電位を前
記出力極性反転機能に連動して変動させることを特徴と
する表示装置の駆動方式。 - 【請求項7】 外部入力信号は、少なくとも第1の電位
変換器と第2の電位変換器を介して液晶極駆動回路に印
加する如く構成し、少なくとも該第2の電位変換器に印
加する高電位電源と低電位電源をともに前記出力極性反
転機能に連動して変動させることを特徴とする請求項6
に記載の表示装置の駆動方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33226693A JPH07191300A (ja) | 1993-12-27 | 1993-12-27 | 表示装置の駆動方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33226693A JPH07191300A (ja) | 1993-12-27 | 1993-12-27 | 表示装置の駆動方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07191300A true JPH07191300A (ja) | 1995-07-28 |
Family
ID=18253030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33226693A Pending JPH07191300A (ja) | 1993-12-27 | 1993-12-27 | 表示装置の駆動方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07191300A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366122A (ja) * | 2001-06-02 | 2002-12-20 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
US6661415B1 (en) | 1999-06-22 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal driver and optical head for tilt correction |
-
1993
- 1993-12-27 JP JP33226693A patent/JPH07191300A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6661415B1 (en) | 1999-06-22 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal driver and optical head for tilt correction |
US7031247B2 (en) | 1999-06-22 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal driver and optical head for tilt correction |
JP2002366122A (ja) * | 2001-06-02 | 2002-12-20 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509895B2 (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
US6014122A (en) | Liquid crystal driving circuit for driving a liquid crystal display panel | |
KR100228248B1 (ko) | 전압 출력 회로 및 화상 표시 장치 | |
US6724363B1 (en) | Two-way shift register and image display device using the same | |
US10121429B2 (en) | Active matrix substrate, display panel, and display device including the same | |
US20020158993A1 (en) | Liquid crystal display | |
US8144090B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
JP3368819B2 (ja) | 液晶駆動回路 | |
US10964245B2 (en) | Shift register circuit and gate driver | |
JP2009103794A (ja) | 表示装置の駆動回路 | |
US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
KR20170136089A (ko) | 게이트 구동 회로 및 이를 이용한 표시 장치 | |
JP2009015286A (ja) | 画像表示装置及び駆動回路 | |
KR20080011896A (ko) | 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치 | |
KR100637060B1 (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
US6392627B1 (en) | Liquid crystal display device and driver circuit thereof | |
US20190392773A1 (en) | Display device and display controller | |
CN108962156B (zh) | 半导体装置及数据驱动器 | |
JP4456190B2 (ja) | 液晶パネルの駆動回路及び液晶表示装置 | |
US20070268282A1 (en) | System for driving columns of a liquid crystal display | |
JPH07191300A (ja) | 表示装置の駆動方式 | |
JP2002140041A (ja) | 表示装置の駆動回路 | |
KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
US7847603B2 (en) | Driving circuits in electronic device |