JP3228958B2 - 放電型パネルの駆動方法および放電型パネルの駆動装置 - Google Patents
放電型パネルの駆動方法および放電型パネルの駆動装置Info
- Publication number
- JP3228958B2 JP3228958B2 JP17690391A JP17690391A JP3228958B2 JP 3228958 B2 JP3228958 B2 JP 3228958B2 JP 17690391 A JP17690391 A JP 17690391A JP 17690391 A JP17690391 A JP 17690391A JP 3228958 B2 JP3228958 B2 JP 3228958B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- cathode
- discharge
- anode
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、放電型パネルのメモ
リー駆動方法、特に、パルスメモリー駆動とか或は抵抗
付きパネルの駆動とかのメモリー駆動装置および駆動方
法に関する。
リー駆動方法、特に、パルスメモリー駆動とか或は抵抗
付きパネルの駆動とかのメモリー駆動装置および駆動方
法に関する。
【０００２】
【従来の技術】まず、この発明の説明に先立ち、従来の
行列型ディスプレイ装置の典型例の概略を説明する。
行列型ディスプレイ装置の典型例の概略を説明する。
【０００３】図２は、従来の行列型ディスプレイ装置概
略を説明するためのブロック図である。この装置は、放
電型パネルを用い、かつ、パルスメモリー駆動方式を採
用している。
略を説明するためのブロック図である。この装置は、放
電型パネルを用い、かつ、パルスメモリー駆動方式を採
用している。
【０００４】放電型パネルは、複数の表示セルの行列配
列を有していて、各表示セルに、陰極維持電位等を陰極
に印加するための信号と陽極維持電位等を陽極に印加す
るための信号とを入力することによって、放電発光する
ように構成されている。この装置の駆動装置を構成する
各回路は、周知の通り、制御部１０からの、それぞれに
適した同期信号あるいはクロック信号（Ｃ１〜Ｃ１０）
で適切に制御駆動されているので、この点についての詳
細な説明は省略する。
列を有していて、各表示セルに、陰極維持電位等を陰極
に印加するための信号と陽極維持電位等を陽極に印加す
るための信号とを入力することによって、放電発光する
ように構成されている。この装置の駆動装置を構成する
各回路は、周知の通り、制御部１０からの、それぞれに
適した同期信号あるいはクロック信号（Ｃ１〜Ｃ１０）
で適切に制御駆動されているので、この点についての詳
細な説明は省略する。
【０００５】各種の入力信号は、その入力端子１２Ｒ，
１２Ｇおよび１２Ｂを経て、プロセッサ１４（ＰＲ，Ｐ
Ｇ，ＰＢ）にそれぞれ供給され、これらよりアナログ対
ディジタル（Ａ／Ｄ）変換器１６（１６ａ，１６ｂ，１
６ｃ）に供給されてその出力端子１８ａ，１８ｂ，１８
ｃにディジタル信号として出力される。
１２Ｇおよび１２Ｂを経て、プロセッサ１４（ＰＲ，Ｐ
Ｇ，ＰＢ）にそれぞれ供給され、これらよりアナログ対
ディジタル（Ａ／Ｄ）変換器１６（１６ａ，１６ｂ，１
６ｃ）に供給されてその出力端子１８ａ，１８ｂ，１８
ｃにディジタル信号として出力される。
【０００６】ここでは、入力信号を原色の赤色情報信号
（以下、単にＲ信号と称する。）、緑色情報信号（以
下、単にＧ信号と称する。）および青情報信号（以下、
単に、Ｂ信号と称する。）を含む通常のテレビ信号とす
る。また、表示パネル２０の奇数行には、Ｒ，Ｇ用の表
示セルが交互に配列し、偶数行には、Ｇ，Ｂ用の表示セ
ルが交互に配列しているとする。この例では、表示パネ
ル２０の一部分の表示領域（８列分）のみを示してあ
る。
（以下、単にＲ信号と称する。）、緑色情報信号（以
下、単にＧ信号と称する。）および青情報信号（以下、
単に、Ｂ信号と称する。）を含む通常のテレビ信号とす
る。また、表示パネル２０の奇数行には、Ｒ，Ｇ用の表
示セルが交互に配列し、偶数行には、Ｇ，Ｂ用の表示セ
ルが交互に配列しているとする。この例では、表示パネ
ル２０の一部分の表示領域（８列分）のみを示してあ
る。
【０００７】このような色配置に従って、上述したディ
ジタル信号をスイッチ１８によって切り換えて、第１記
憶装置（Ｍ１）２２ａおよび第２記憶装置（Ｍ２）２２
ｂに入力する。従来例では、これら記憶装置２２ａおよ
び２２ｂには、それぞれ、表示セル領域の左半分および
右半分の表示セルを駆動させるように、役割をもたせて
いた。一般には、画面を複数個のブロックに分けてその
ブロックに対応して専用の記憶装置を配置している。そ
のため、記憶装置２２ａを、第１シフトレジスタ（Ｓ
Ｒ）２４ａおよび第１列ドライバ（ＸＤＲ）２６ａを介
して表示パネル２０に結合させて左半分の領域の表示セ
ルを表示させるようにしており、また、記憶装置２２ｂ
を、第２シフトレジスタ（ＳＲ）２４ｂおよび第２列ド
ライバ（ＸＤＲ）２６ｂを介して表示パネル２０に結合
させて右半分の領域の表示セルを表示させるように構成
している。なお。図中、２８は、通常の行ドライバ（Ｙ
ＤＲ）である。
ジタル信号をスイッチ１８によって切り換えて、第１記
憶装置（Ｍ１）２２ａおよび第２記憶装置（Ｍ２）２２
ｂに入力する。従来例では、これら記憶装置２２ａおよ
び２２ｂには、それぞれ、表示セル領域の左半分および
右半分の表示セルを駆動させるように、役割をもたせて
いた。一般には、画面を複数個のブロックに分けてその
ブロックに対応して専用の記憶装置を配置している。そ
のため、記憶装置２２ａを、第１シフトレジスタ（Ｓ
Ｒ）２４ａおよび第１列ドライバ（ＸＤＲ）２６ａを介
して表示パネル２０に結合させて左半分の領域の表示セ
ルを表示させるようにしており、また、記憶装置２２ｂ
を、第２シフトレジスタ（ＳＲ）２４ｂおよび第２列ド
ライバ（ＸＤＲ）２６ｂを介して表示パネル２０に結合
させて右半分の領域の表示セルを表示させるように構成
している。なお。図中、２８は、通常の行ドライバ（Ｙ
ＤＲ）である。
【０００８】通常、記憶装置（Ｍ１，Ｍ２）２２ａ，２
２ｂは、２フィールド（１フレーム）を持っていて、一
方の記憶装置２２ａが書き込み中は他方の記憶装置２２
ｂが、読み出しを行なうように、また、その逆の動作と
なるように、交互に動作を行なっている。従って、記憶
装置２２ａから読み出された信号は、シフトレジスタ２
４ａで左半分の領域の表示セル用の第１列ドライバ２６
ａの各列の駆動回路に分配される。
２ｂは、２フィールド（１フレーム）を持っていて、一
方の記憶装置２２ａが書き込み中は他方の記憶装置２２
ｂが、読み出しを行なうように、また、その逆の動作と
なるように、交互に動作を行なっている。従って、記憶
装置２２ａから読み出された信号は、シフトレジスタ２
４ａで左半分の領域の表示セル用の第１列ドライバ２６
ａの各列の駆動回路に分配される。
【０００９】ところで、パルスメモリー駆動方式で、中
間調を表示する場合には、周知の通り、中間調のビット
数に応じたサブフィールド毎に信号を読み出す。例え
ば、中間調が８ビット（２５６階調に相当する。）であ
ると、８つのサブフィールドが１つのフィールド周期
（１／６０ｓ）の中に設定される。（例えば、文献Ｉ：
関口・芳根・北・加治，「特公昭５１−３２０５１」お
よび文献ＩＩ：加治・水嶋・村山・福島「テレビ学技
報」アイ ピー ディ（ＩＰＤ）−１１−４（１９７
３．３．１２）を参照）。
間調を表示する場合には、周知の通り、中間調のビット
数に応じたサブフィールド毎に信号を読み出す。例え
ば、中間調が８ビット（２５６階調に相当する。）であ
ると、８つのサブフィールドが１つのフィールド周期
（１／６０ｓ）の中に設定される。（例えば、文献Ｉ：
関口・芳根・北・加治，「特公昭５１−３２０５１」お
よび文献ＩＩ：加治・水嶋・村山・福島「テレビ学技
報」アイ ピー ディ（ＩＰＤ）−１１−４（１９７
３．３．１２）を参照）。
【００１０】図３は、このパルスメモリー駆動方法で通
常用いられている電位波形タイミング図である。表示パ
ネルを駆動する場合の従来の一連の駆動信号波形のタイ
ミングを図３に示す。なお、同図において、ＤＡは表示
陽極を示し、そのカッコ書きの添字ｋは、ｋ（但し、ｋ
＝１，２，・・・ｎ）列目の陽極であることを代表して
示している。また、陰極Ｃのカッコ書きの添字ｉ（但
し、ｉ＝１，２，・・・ｎ）およびｉ＋１はそれぞれｉ
番目およびｉ＋１番目の行の陰極に対応する信号である
ことを代表して示している。
常用いられている電位波形タイミング図である。表示パ
ネルを駆動する場合の従来の一連の駆動信号波形のタイ
ミングを図３に示す。なお、同図において、ＤＡは表示
陽極を示し、そのカッコ書きの添字ｋは、ｋ（但し、ｋ
＝１，２，・・・ｎ）列目の陽極であることを代表して
示している。また、陰極Ｃのカッコ書きの添字ｉ（但
し、ｉ＝１，２，・・・ｎ）およびｉ＋１はそれぞれｉ
番目およびｉ＋１番目の行の陰極に対応する信号である
ことを代表して示している。
【００１１】図３において、例えば、表示陽極ＤＡ
（ｋ）に印加される駆動信号波形は、４μｓの繰り返し
周期ＴS でかつ１５０Ｖの維持パルスＳＶSUS （その電
位（振幅）をＶSUS で表す。）、８０Ｖの陽極書き込み
信号ＳＶW （その電位をＶW で表す。）、適当な電位例
えば０Ｖの非書き込み信号ＳＶNW（その電位をＶNWで表
す。）からなっている。また、これら信号の期間以外の
信号電位は通常は０（零）Ｖの接地電位となっている。
これに対し、ＶS は陰極走査パルスの陰極書き込み信号
ＳＶS の電位であり、通常−２２０Ｖである。ＶK は陰
極維持信号ＳＶK の電位であり、通常−１００Ｖであ
る。また、ＶE は消去信号ＳＶE の電位であり、通常０
Ｖである。
（ｋ）に印加される駆動信号波形は、４μｓの繰り返し
周期ＴS でかつ１５０Ｖの維持パルスＳＶSUS （その電
位（振幅）をＶSUS で表す。）、８０Ｖの陽極書き込み
信号ＳＶW （その電位をＶW で表す。）、適当な電位例
えば０Ｖの非書き込み信号ＳＶNW（その電位をＶNWで表
す。）からなっている。また、これら信号の期間以外の
信号電位は通常は０（零）Ｖの接地電位となっている。
これに対し、ＶS は陰極走査パルスの陰極書き込み信号
ＳＶS の電位であり、通常−２２０Ｖである。ＶK は陰
極維持信号ＳＶK の電位であり、通常−１００Ｖであ
る。また、ＶE は消去信号ＳＶE の電位であり、通常０
Ｖである。
【００１２】陰極駆動信号は、行ドライバ（図２の２
８）に設けた、図示していないスイッによって順次に切
り換えられて、陰極Ｃ（ｉ）およびＣ（ｉ＋１）のよう
にシフトしていく。
８）に設けた、図示していないスイッによって順次に切
り換えられて、陰極Ｃ（ｉ）およびＣ（ｉ＋１）のよう
にシフトしていく。
【００１３】ところで、上述した従来の行動方法では、
陽極非書き込み電位はＶNW＝０Ｖで陰極去電位ＶE ＝０
Ｖと同電位で、両者間には電位差がない。陰極書き込み
信号ＳＶS の電位ＶS を低くすることは、陽極書き込み
信号ＳＶW の電位ＶW を小さくすることにつながる。ま
た、この陰極維持信号ＳＶK の電位ＶK をより低くする
ことは陽極維持パルスＳＶSUS の電位ＶSUS を小さく出
来る。その結果、陽極側の容量性負荷に対する消費電力
を小さくすることが期待出来る。このため、この電位Ｖ
K を可能な限り低くしたいという要請がある。
陽極非書き込み電位はＶNW＝０Ｖで陰極去電位ＶE ＝０
Ｖと同電位で、両者間には電位差がない。陰極書き込み
信号ＳＶS の電位ＶS を低くすることは、陽極書き込み
信号ＳＶW の電位ＶW を小さくすることにつながる。ま
た、この陰極維持信号ＳＶK の電位ＶK をより低くする
ことは陽極維持パルスＳＶSUS の電位ＶSUS を小さく出
来る。その結果、陽極側の容量性負荷に対する消費電力
を小さくすることが期待出来る。このため、この電位Ｖ
K を可能な限り低くしたいという要請がある。
【００１４】
【発明が解決しようとする課題】しかしながら、陰極書
き込み電位ＶS と陰極維持電位ＶK とをさらに低くする
と、表示パネルの、相隣接する陰極Ｃ（ｉ）およびＣ
（ｉ）間の電位差が大きくなりすぎ、このため両極間で
アーク放電のような誤放電が起こり易くなる。このアー
ク放電は、数１０Ｖで放電を持続し、しかも、何アンペ
ア（Ａ）もの大電流が流れてしまい、このため表示パネ
ルが破損してしまうという問題があった。
き込み電位ＶS と陰極維持電位ＶK とをさらに低くする
と、表示パネルの、相隣接する陰極Ｃ（ｉ）およびＣ
（ｉ）間の電位差が大きくなりすぎ、このため両極間で
アーク放電のような誤放電が起こり易くなる。このアー
ク放電は、数１０Ｖで放電を持続し、しかも、何アンペ
ア（Ａ）もの大電流が流れてしまい、このため表示パネ
ルが破損してしまうという問題があった。
【００１５】
【課題を解決するための手段】第１の発明は、書き込み
時には、表示セルの陽極に、非書き込み電位ＶNWよりも
高い陽極書き込み電位ＶW を印加するとともに、表示セ
ルの陰極に、消去電位ＶE よりも低い陰極書き込み電位
ＶS を印加し、放電維持時には、陽極に、非書き込み電
位ＶNWよりも高い陽極維持電位ＶSUS を印加するととも
に、陰極に、消去電位ＶE よりも低い陰極維持電位ＶK
を印加する放電型パネルの駆動方法に関する。
時には、表示セルの陽極に、非書き込み電位ＶNWよりも
高い陽極書き込み電位ＶW を印加するとともに、表示セ
ルの陰極に、消去電位ＶE よりも低い陰極書き込み電位
ＶS を印加し、放電維持時には、陽極に、非書き込み電
位ＶNWよりも高い陽極維持電位ＶSUS を印加するととも
に、陰極に、消去電位ＶE よりも低い陰極維持電位ＶK
を印加する放電型パネルの駆動方法に関する。
【００１６】消去電位ＶE が、非書き込み電位ＶNWより
も低く、消去電位ＶE が、当該表示セルに隣接する表示
セルの陰極に陰極維持電位ＶK または陰極書き込み電位
ＶSが印加されているときにこれらのの表示セルの陰極
間で放電が発生する電位よりも低く、且つ、当該消去電
位ＶE と非書き込み電位ＶNWとの電位差が、表示セルの
直流放電維持電圧Ｖm よりも小さいことを特徴とする。
も低く、消去電位ＶE が、当該表示セルに隣接する表示
セルの陰極に陰極維持電位ＶK または陰極書き込み電位
ＶSが印加されているときにこれらのの表示セルの陰極
間で放電が発生する電位よりも低く、且つ、当該消去電
位ＶE と非書き込み電位ＶNWとの電位差が、表示セルの
直流放電維持電圧Ｖm よりも小さいことを特徴とする。
【００１７】第１の発明では、非書き込み電位ＶNWが零
ボルトであり、且つ、消去電位ＶEと非書き込み電位Ｖ
NWとの電位差ＶE −０＝ＶE および直流放電維持電圧Ｖ
m が｜ＶE ｜＜０．８｜Ｖm ｜を満たすことが望まし
い。
ボルトであり、且つ、消去電位ＶEと非書き込み電位Ｖ
NWとの電位差ＶE −０＝ＶE および直流放電維持電圧Ｖ
m が｜ＶE ｜＜０．８｜Ｖm ｜を満たすことが望まし
い。
【００１８】第２の発明は、書き込み時には、表示セル
の陽極に、非書き込み電位ＶNWよりも高い陽極書き込み
電位ＶW を印加するとともに、表示セルの陰極に、消去
電位ＶE よりも低い陰極書き込み電位ＶS を印加し、放
電維持時には、陽極に、非書き込み電位ＶNWよりも高い
陽極維持電位ＶSUS を印加するとともに、陰極に、消去
電位ＶE よりも低い陰極維持電位ＶK を印加する放電型
パネルの駆動装置に関する。
の陽極に、非書き込み電位ＶNWよりも高い陽極書き込み
電位ＶW を印加するとともに、表示セルの陰極に、消去
電位ＶE よりも低い陰極書き込み電位ＶS を印加し、放
電維持時には、陽極に、非書き込み電位ＶNWよりも高い
陽極維持電位ＶSUS を印加するとともに、陰極に、消去
電位ＶE よりも低い陰極維持電位ＶK を印加する放電型
パネルの駆動装置に関する。
【００１９】消去電位ＶE が、非書き込み電位ＶNWより
も低く、消去電位ＶE が、当該表示セルに隣接する表示
セルの陰極に陰極維持電位ＶK または陰極書き込み電位
ＶSが印加されているときにこれらのの表示セルの陰極
間で放電が発生する電位よりも低く、且つ、当該消去電
位ＶE と非書き込み電位ＶNWとの電位差が、表示セルの
直流放電維持電圧Ｖm よりも小さいことを特徴とする。
も低く、消去電位ＶE が、当該表示セルに隣接する表示
セルの陰極に陰極維持電位ＶK または陰極書き込み電位
ＶSが印加されているときにこれらのの表示セルの陰極
間で放電が発生する電位よりも低く、且つ、当該消去電
位ＶE と非書き込み電位ＶNWとの電位差が、表示セルの
直流放電維持電圧Ｖm よりも小さいことを特徴とする。
【００２０】第２の発明では、非書き込み電位ＶNWが零
ボルトであり、且つ、消去電位ＶEと非書き込み電位Ｖ
NWとの電位差ＶE −０＝ＶE および直流放電維持電圧Ｖ
m が｜ＶE ｜＜０．８｜Ｖm ｜を満たすことが望まし
い。
ボルトであり、且つ、消去電位ＶEと非書き込み電位Ｖ
NWとの電位差ＶE −０＝ＶE および直流放電維持電圧Ｖ
m が｜ＶE ｜＜０．８｜Ｖm ｜を満たすことが望まし
い。
【００２１】
【作用】上述のように、放電型パネルの消費電力を小さ
くするためには、陽極書き込み電位ＶW や陽極維持電位
ＶSUS を可能な限り低くし、その分だけ、陰極書き込み
電位ＶS や陰極維持電位ＶK も低くすることが望まし
い。しかし、本発明者の知見によれば、従来のように陽
極の非書き込み電位ＶNWと陰極の消去電位ＶE とを同じ
電位（例えば零ボルト）にしたままで、陰極維持電位Ｖ
K や陰極書き込み電位ＶS を従来よりも低くすると、あ
る表示セルの陰極に消去電位ＶE が印加され且つ隣接す
る表示セルの陰極に陰極維持電位ＶK または陰極書き込
み電位ＶS が印加されているときに、これら２個の陰極
間で放電が発生して放電型パネルが破損してしまう場合
がある。これに対して、この発明では、消去電位Ｖ
E を、非書き込み電位ＶNWよりも低くすることによっ
て、この問題を解決している。すなわち、この発明で
は、消去電位ＶE を、当該表示セルに隣接する表示セル
の陰極に陰極維持電位ＶK または陰極書き込み電位ＶS
が印加されているときにこれらの表示セルの陰極間で放
電が発生する電位よりも低い値まで下げたので（すなわ
ち、消去電位ＶE と陰極維持電位ＶK および陰極書き込
み電位ＶS との電位差を、陰極間の放電が発生する電位
差よりも小さい値に設定したので）、このような放電が
発生するおそれはなく、したがって放電型パネルが破損
することもない。
くするためには、陽極書き込み電位ＶW や陽極維持電位
ＶSUS を可能な限り低くし、その分だけ、陰極書き込み
電位ＶS や陰極維持電位ＶK も低くすることが望まし
い。しかし、本発明者の知見によれば、従来のように陽
極の非書き込み電位ＶNWと陰極の消去電位ＶE とを同じ
電位（例えば零ボルト）にしたままで、陰極維持電位Ｖ
K や陰極書き込み電位ＶS を従来よりも低くすると、あ
る表示セルの陰極に消去電位ＶE が印加され且つ隣接す
る表示セルの陰極に陰極維持電位ＶK または陰極書き込
み電位ＶS が印加されているときに、これら２個の陰極
間で放電が発生して放電型パネルが破損してしまう場合
がある。これに対して、この発明では、消去電位Ｖ
E を、非書き込み電位ＶNWよりも低くすることによっ
て、この問題を解決している。すなわち、この発明で
は、消去電位ＶE を、当該表示セルに隣接する表示セル
の陰極に陰極維持電位ＶK または陰極書き込み電位ＶS
が印加されているときにこれらの表示セルの陰極間で放
電が発生する電位よりも低い値まで下げたので（すなわ
ち、消去電位ＶE と陰極維持電位ＶK および陰極書き込
み電位ＶS との電位差を、陰極間の放電が発生する電位
差よりも小さい値に設定したので）、このような放電が
発生するおそれはなく、したがって放電型パネルが破損
することもない。
【００２２】また、本発明者の知見によれば、消去電位
ＶE と非書き込み電位ＶNWとの電位差が直流放電維持電
圧Ｖm 以下に設定されると、当該表示セルに対する書き
込み時でないときに、この表示セルの陽極と陰極との間
で放電が発生してしまうおそれがある。これに対して、
この発明では、かかる電位差を直流放電維持電圧Ｖmよ
りも小さくしたので、書き込み時でないときに同じ表示
セルの陽極と陰極との間で放電が発生してしまうおそれ
がなく、したがって、放電型パネルが良好な階調表示を
行えなくなるおそれがない。
ＶE と非書き込み電位ＶNWとの電位差が直流放電維持電
圧Ｖm 以下に設定されると、当該表示セルに対する書き
込み時でないときに、この表示セルの陽極と陰極との間
で放電が発生してしまうおそれがある。これに対して、
この発明では、かかる電位差を直流放電維持電圧Ｖmよ
りも小さくしたので、書き込み時でないときに同じ表示
セルの陽極と陰極との間で放電が発生してしまうおそれ
がなく、したがって、放電型パネルが良好な階調表示を
行えなくなるおそれがない。
【００２３】特に、非書き込み電位ＶNWを零ボルトと
し、且つ、消去電位ＶE と非書き込み電位ＶNWとの電位
差（ＶE −０＝ＶE ）および直流放電維持電圧Ｖm を｜
ＶE ｜＜０．８｜Ｖm ｜を満たすように設定することに
よって、非書き込み時の放電を、より確実に防止するこ
とができる。
し、且つ、消去電位ＶE と非書き込み電位ＶNWとの電位
差（ＶE −０＝ＶE ）および直流放電維持電圧Ｖm を｜
ＶE ｜＜０．８｜Ｖm ｜を満たすように設定することに
よって、非書き込み時の放電を、より確実に防止するこ
とができる。
【００２４】
【実施例】以下、図を参照して、この発明の実施例につ
き、説明する。なお、図は、この発明が理解出来る程度
に概略的に示してあるにすぎない。
き、説明する。なお、図は、この発明が理解出来る程度
に概略的に示してあるにすぎない。
【００２５】図１は、この発明の放電型パネルの駆動方
法の一実施例を説明するための電位波形タイミング図で
あり、この実施例では、パルスメモリー駆動方法の場合
を示す。
法の一実施例を説明するための電位波形タイミング図で
あり、この実施例では、パルスメモリー駆動方法の場合
を示す。
【００２６】図１において、ＤＡ（ｋ）はｋ番目の陽極
を示し、また、Ｃ（ｉ）、Ｃ（ｉ＋１）はそれぞれｉ、
ｉ＋１番目の陰極を示している。図１に示したように、
陽極ＤＡ（ｋ）に供給される信号パターンは、陽極維持
信号ＳＶSUS （この信号の電位を陽極維持電位ＶSUS と
記す）、陽極書き込み信号ＳＶW （この信号の電位を陽
極書き込み電位ＶW と記す）および非書き込み信号ＳＶ
NW（この信号の電位を非書き込み電位ＶNW）を含んでい
る。一方、陰極Ｃ（ｉ）、Ｃ（ｉ＋１）に供給される信
号パターンは、消去信号ＳＶE （この信号の電位を消去
電位ＶE と記す）、陰極維持信号ＳＶK （この信号の電
位を陰極維持電位ＶK と記す）、陰極書き込み信号ＳＶ
S （この信号の電位を陰極書き込み電位ＶS と記す）を
含んでいる。
を示し、また、Ｃ（ｉ）、Ｃ（ｉ＋１）はそれぞれｉ、
ｉ＋１番目の陰極を示している。図１に示したように、
陽極ＤＡ（ｋ）に供給される信号パターンは、陽極維持
信号ＳＶSUS （この信号の電位を陽極維持電位ＶSUS と
記す）、陽極書き込み信号ＳＶW （この信号の電位を陽
極書き込み電位ＶW と記す）および非書き込み信号ＳＶ
NW（この信号の電位を非書き込み電位ＶNW）を含んでい
る。一方、陰極Ｃ（ｉ）、Ｃ（ｉ＋１）に供給される信
号パターンは、消去信号ＳＶE （この信号の電位を消去
電位ＶE と記す）、陰極維持信号ＳＶK （この信号の電
位を陰極維持電位ＶK と記す）、陰極書き込み信号ＳＶ
S （この信号の電位を陰極書き込み電位ＶS と記す）を
含んでいる。
【００２７】既に説明したように、この発明では、陰極
電位を消去電位にしている期間中、この陰極電位を陽極
電位よりも低い電位に設定して、表示パネルを駆動する
点に特色がある。従って、この実施例では、陰極消去電
位ＶE を従来の０Ｖとは異なり、負の適当な値とする。
この電位ＶE を負の値とするためには、図２に示した行
ドライバの回路構成が多少複雑となるが、パルスメモリ
ー動作には実質的に影響しない。なお、この回路構成自
体はこの発明の要旨ではないので、こでは、その説明を
省略する。
電位を消去電位にしている期間中、この陰極電位を陽極
電位よりも低い電位に設定して、表示パネルを駆動する
点に特色がある。従って、この実施例では、陰極消去電
位ＶE を従来の０Ｖとは異なり、負の適当な値とする。
この電位ＶE を負の値とするためには、図２に示した行
ドライバの回路構成が多少複雑となるが、パルスメモリ
ー動作には実質的に影響しない。なお、この回路構成自
体はこの発明の要旨ではないので、こでは、その説明を
省略する。
【００２８】今、陰極消去電位ＶE が負の値であるとす
る。この場合、陽極維持パルスＳＶSUS がない期間は陽
極ＤＡ（ｋ）は０Ｖであるので、陽極ＤＡ（ｋ）と陰極
Ｃ（ｉ）またはＣ（ｉ＋１）との間には、陰極消去期間
中も電位差｜ＶE ｜（＝｜ＶE −０｜）が生じている。
この電位差｜ＶE ｜が表示セルの直流放電維持電圧Ｖm
よりも大きくなると、陽極および陰極間は常に放電して
しまう。このため、諧調表示が出来なくなる。しかし、
この電位差ＶE を電圧Ｖm よりも小さくし、特に、０＜
｜ＶE ｜＜０．８｜Ｖm ｜とすると、通常放電は起こら
ない。例えば、この直流放電維持電圧Ｖm を＋２００Ｖ
とすると、陰極消去電位ＶE が−１６０Ｖであれば良
い。この電位差ＶE が電圧Ｖm に近づくと、パルス放電
の後の残流ともいうべき電流が尾を引いて流れる。
る。この場合、陽極維持パルスＳＶSUS がない期間は陽
極ＤＡ（ｋ）は０Ｖであるので、陽極ＤＡ（ｋ）と陰極
Ｃ（ｉ）またはＣ（ｉ＋１）との間には、陰極消去期間
中も電位差｜ＶE ｜（＝｜ＶE −０｜）が生じている。
この電位差｜ＶE ｜が表示セルの直流放電維持電圧Ｖm
よりも大きくなると、陽極および陰極間は常に放電して
しまう。このため、諧調表示が出来なくなる。しかし、
この電位差ＶE を電圧Ｖm よりも小さくし、特に、０＜
｜ＶE ｜＜０．８｜Ｖm ｜とすると、通常放電は起こら
ない。例えば、この直流放電維持電圧Ｖm を＋２００Ｖ
とすると、陰極消去電位ＶE が−１６０Ｖであれば良
い。この電位差ＶE が電圧Ｖm に近づくと、パルス放電
の後の残流ともいうべき電流が尾を引いて流れる。
【００２９】このように、｜ＶE ｜を｜Ｖm ｜の０．８
倍の値まで近づけることが出来るので、｜ＶE ｜を従来
の値よりも大きくすることが出来る。従って、維持放電
が必要な電圧、すなわち（ＶSUS ＋｜ＶE ｜）の電圧値
を得るために、陽極維持パルス電位ＶSUS の方を小さく
することが出来る。通常は、ＶSUS ＞ＶW であるが、Ｖ
SUS ≦ＶW となっても、表示パネルの駆動条件を満たし
ている。
倍の値まで近づけることが出来るので、｜ＶE ｜を従来
の値よりも大きくすることが出来る。従って、維持放電
が必要な電圧、すなわち（ＶSUS ＋｜ＶE ｜）の電圧値
を得るために、陽極維持パルス電位ＶSUS の方を小さく
することが出来る。通常は、ＶSUS ＞ＶW であるが、Ｖ
SUS ≦ＶW となっても、表示パネルの駆動条件を満たし
ている。
【００３０】上述した実施例は、この発明をパルスメモ
リー駆動方法に適用した例につき説明したが、この発明
は抵抗付きパネルの駆動方法にも適用することが出来
る。
リー駆動方法に適用した例につき説明したが、この発明
は抵抗付きパネルの駆動方法にも適用することが出来
る。
【００３１】以下、図４の電位波形タイミング図を参照
して、抵抗付きパネルの駆動方法を簡単に説明する。こ
の表示パネルは、図示を省略するが、周知のとおり、表
示パネルの各表示セルに抵抗をつけた構成となってい
る。図４に示す電位波形の実施例によれば、陽極ＤＡ
（ｋ）には、図１のパルスメモリー駆動方式の場合と同
様に、電位がＶSUS の陽極維持パルスＳＶSUS 、電位が
ＶW の陽極書き込み信号ＳＶW および電位がＶNWの陽極
非書き込み信号ＳＶNWが加わる。一方、陰極Ｃ（ｉ）お
よびＣ（ｉ＋１）には、同様に、電位がＶS の陰極書き
込み信号ＳＶS 、電位がＶK の陰極維持信号および電位
がＶE の陰極消去信号が加わる。この場合、陰極Ｃ
（ｉ）の走査時に陰極書き込み電位ＶS が陰極に印加さ
れるとほぼ同時に、書き込み電位ＶW または非書き込み
電位ＶNWが、陽極ＤＡ（ｋ）に印加される。それ以外の
期間は、陽極は維持電位ＶSUS となっている。今、仮
に、ＶSUS ＝ＶNW＝０Ｖと設定する。そして、この場合
にも、上述したパルスメモリー駆動方法の場合と同様
に、（ＶW −ＶS ）で書き込み放電が起こり、かつ、
（ＶNW−ＶK ）では書き込みが起こらないように設定し
ておく。一例として、抵抗値を１ＭΩ（メグオーム）と
し、この抵抗に２０μＡの電流が流れるようにし、か
つ、パラメータとして放電開始電圧を＋２８０Ｖとし且
つ維持電圧Ｖm を＋２００Ｖとする。この時、ＶW ＝＋
５０Ｖ，ＶNW＝０Ｖ，ＶS ＝−２５０Ｖ，ＶK ＝−２２
０Ｖ，ＶE ＝−１５０Ｖと設定することが出来る。この
ように各電位の関係を設定すると、陰極消去電位ＶE を
負にすると、後述するような利点を得る。
して、抵抗付きパネルの駆動方法を簡単に説明する。こ
の表示パネルは、図示を省略するが、周知のとおり、表
示パネルの各表示セルに抵抗をつけた構成となってい
る。図４に示す電位波形の実施例によれば、陽極ＤＡ
（ｋ）には、図１のパルスメモリー駆動方式の場合と同
様に、電位がＶSUS の陽極維持パルスＳＶSUS 、電位が
ＶW の陽極書き込み信号ＳＶW および電位がＶNWの陽極
非書き込み信号ＳＶNWが加わる。一方、陰極Ｃ（ｉ）お
よびＣ（ｉ＋１）には、同様に、電位がＶS の陰極書き
込み信号ＳＶS 、電位がＶK の陰極維持信号および電位
がＶE の陰極消去信号が加わる。この場合、陰極Ｃ
（ｉ）の走査時に陰極書き込み電位ＶS が陰極に印加さ
れるとほぼ同時に、書き込み電位ＶW または非書き込み
電位ＶNWが、陽極ＤＡ（ｋ）に印加される。それ以外の
期間は、陽極は維持電位ＶSUS となっている。今、仮
に、ＶSUS ＝ＶNW＝０Ｖと設定する。そして、この場合
にも、上述したパルスメモリー駆動方法の場合と同様
に、（ＶW −ＶS ）で書き込み放電が起こり、かつ、
（ＶNW−ＶK ）では書き込みが起こらないように設定し
ておく。一例として、抵抗値を１ＭΩ（メグオーム）と
し、この抵抗に２０μＡの電流が流れるようにし、か
つ、パラメータとして放電開始電圧を＋２８０Ｖとし且
つ維持電圧Ｖm を＋２００Ｖとする。この時、ＶW ＝＋
５０Ｖ，ＶNW＝０Ｖ，ＶS ＝−２５０Ｖ，ＶK ＝−２２
０Ｖ，ＶE ＝−１５０Ｖと設定することが出来る。この
ように各電位の関係を設定すると、陰極消去電位ＶE を
負にすると、後述するような利点を得る。
【００３２】この発明は上述した実施例にのみに限定さ
れるものではなく多くの変形およびまたは変更を行ない
得ること明らかである。例えば、上述した各実施例で
は、陽極ＤＡの電位の最低値を接地電位と仮定して説明
したが、この発明では、陽極の最低電位と陰極の最高電
位とを一致させなくても良いという点に要点が存在する
ので、陽極の最低電位を必ずしも接地電位とする必要は
なく、設計に応じた、任意的適切な電位とすれば良い。
れるものではなく多くの変形およびまたは変更を行ない
得ること明らかである。例えば、上述した各実施例で
は、陽極ＤＡの電位の最低値を接地電位と仮定して説明
したが、この発明では、陽極の最低電位と陰極の最高電
位とを一致させなくても良いという点に要点が存在する
ので、陽極の最低電位を必ずしも接地電位とする必要は
なく、設計に応じた、任意的適切な電位とすれば良い。
【００３３】また、上述した各実施例では、陰極維持電
位ＶK を陽極維持パルス期間以外の期間に発生させてい
る。しかし、この発明は、その他の実施例、パルスメモ
リーの際は、この出願人にかかる同日出願似おいて提案
している方法と併用しても効果がある。すなわち、例え
ば、この発明は、この電位ＶK を陽極維持パルス期間に
のみ発生させるように構成した場合にも適用出来る。
位ＶK を陽極維持パルス期間以外の期間に発生させてい
る。しかし、この発明は、その他の実施例、パルスメモ
リーの際は、この出願人にかかる同日出願似おいて提案
している方法と併用しても効果がある。すなわち、例え
ば、この発明は、この電位ＶK を陽極維持パルス期間に
のみ発生させるように構成した場合にも適用出来る。
【００３４】また、上述した各実施例の説明に用いた、
図１および図４に示した電位波形は、シフトレジスタ
や、トランジスタ等を用いて、ＩＣ回路で構成すること
が出来ることは周知である。
図１および図４に示した電位波形は、シフトレジスタ
や、トランジスタ等を用いて、ＩＣ回路で構成すること
が出来ることは周知である。
【００３５】次に、この従来例と、上述したパルスメモ
リー駆動方法での実施例の場合で、消費電力がどの程度
減少するかにつき、試算してみる。
リー駆動方法での実施例の場合で、消費電力がどの程度
減少するかにつき、試算してみる。
【００３６】既に説明した通り、従来方法では、表示パ
ネルをＶSUS ＝１５０Ｖ、ＶW ＝８０Ｖ、ＶNW＝０Ｖ、
ＶS ＝−２２０Ｖ、ＶK ＝−１００Ｖ、ＶE ＝０Ｖで駆
動させている。この場合には、Ｃを容量とすると、初期
の電力はＣ・Ｖ2 ＝Ｃ・１５０2 となる。これに対し
て、この発明の実施例では、ＶSUS ＝１２０Ｖ、ＶW ＝
５０Ｖ、ＶK ＝−１３０ＶおよびＶE ＝−３０Ｖとする
と、この発明の駆動方法では、Ｃ・Ｖ2 ＝Ｃ・１２０2
となり、両者を比較すると、この発明の場合の方が従来
方法の場合よりも消費電力が６４％程度も減少すること
がわかる。書き込み電力は、５０2 ／８０2 ＝０．３９
となり、この発明の方が書き込み電力を従来方法の場合
の４０％程度に減少することが出来る。
ネルをＶSUS ＝１５０Ｖ、ＶW ＝８０Ｖ、ＶNW＝０Ｖ、
ＶS ＝−２２０Ｖ、ＶK ＝−１００Ｖ、ＶE ＝０Ｖで駆
動させている。この場合には、Ｃを容量とすると、初期
の電力はＣ・Ｖ2 ＝Ｃ・１５０2 となる。これに対し
て、この発明の実施例では、ＶSUS ＝１２０Ｖ、ＶW ＝
５０Ｖ、ＶK ＝−１３０ＶおよびＶE ＝−３０Ｖとする
と、この発明の駆動方法では、Ｃ・Ｖ2 ＝Ｃ・１２０2
となり、両者を比較すると、この発明の場合の方が従来
方法の場合よりも消費電力が６４％程度も減少すること
がわかる。書き込み電力は、５０2 ／８０2 ＝０．３９
となり、この発明の方が書き込み電力を従来方法の場合
の４０％程度に減少することが出来る。
【００３７】また、抵抗付きパネルの場合では、維持パ
ルスの容量性電力は不要であるが、陽極書き込み電位Ｖ
W の絶対値を小さく出来、そのため、駆動回路の構成を
簡単にすることが出来るという利点がある。
ルスの容量性電力は不要であるが、陽極書き込み電位Ｖ
W の絶対値を小さく出来、そのため、駆動回路の構成を
簡単にすることが出来るという利点がある。
【００３８】また、パルスメモリー駆動および抵抗付き
パネル駆動の両者に共通するが、陽極側の電位を同一と
するならば、陰極駆動回路の耐圧を低く出来、従って、
駆動回路のＩＣ化が容易となる。
パネル駆動の両者に共通するが、陽極側の電位を同一と
するならば、陰極駆動回路の耐圧を低く出来、従って、
駆動回路のＩＣ化が容易となる。
【００３９】また、前述したように、陽極維持パルス電
位ＶSUS と陰極書き込み電位ＶW との関係を、ＶSUS ≦
ＶW とすることが出来るので、陽極維持パルスＳＶSUS
と陰極書き込みパルスＳＶW とを混合する回路（周知な
回路であるので、図示せず。）で、書き込みパルス発生
回路側に、大きい電位が加わることがなくなり、従っ
て、この回路構成を簡単にすることが出来る。特に、Ｖ
SUS ＝ＶW のときには、陽極維持パルスを、陰極書き込
みパルス発生回路（図示せず）で、そのまま出力させる
ことも出来るので、回路構成を簡単にすることが出来
る。
位ＶSUS と陰極書き込み電位ＶW との関係を、ＶSUS ≦
ＶW とすることが出来るので、陽極維持パルスＳＶSUS
と陰極書き込みパルスＳＶW とを混合する回路（周知な
回路であるので、図示せず。）で、書き込みパルス発生
回路側に、大きい電位が加わることがなくなり、従っ
て、この回路構成を簡単にすることが出来る。特に、Ｖ
SUS ＝ＶW のときには、陽極維持パルスを、陰極書き込
みパルス発生回路（図示せず）で、そのまま出力させる
ことも出来るので、回路構成を簡単にすることが出来
る。
【００４０】
【発明の効果】以上説明したように、この発明によれ
ば、ある表示セルの陰極に消去電位ＶEが印加され且つ
隣接する表示セルの陰極に陰極維持電位ＶK や陰極書き
込み電位ＶS が印加されているときでも、これらの陰極
間で放電が発生するおそれがない。したがって、この発
明によれば、放電型パネルの破損のおそれを伴わずに、
陽極の陽極書き込み電位ＶW や陽極維持電位ＶSUS を可
能な限り低く設定することができるので、消費電力を小
さくすることが可能となる。
ば、ある表示セルの陰極に消去電位ＶEが印加され且つ
隣接する表示セルの陰極に陰極維持電位ＶK や陰極書き
込み電位ＶS が印加されているときでも、これらの陰極
間で放電が発生するおそれがない。したがって、この発
明によれば、放電型パネルの破損のおそれを伴わずに、
陽極の陽極書き込み電位ＶW や陽極維持電位ＶSUS を可
能な限り低く設定することができるので、消費電力を小
さくすることが可能となる。
【００４１】加えて、この発明によれば、書き込み時で
ないときに、同じ表示セルの陽極と陰極との間で放電が
発生してしまうおそれがない。したがって、この発明に
よれば、放電型パネルの良好な階調表示を損なうことな
く、消費電力を小さくすることができる。
ないときに、同じ表示セルの陽極と陰極との間で放電が
発生してしまうおそれがない。したがって、この発明に
よれば、放電型パネルの良好な階調表示を損なうことな
く、消費電力を小さくすることができる。
【図１】 この発明の放電型パネルの駆動方法の説明に
供するタイミング波形図である。
供するタイミング波形図である。
【図２】 この発明の説明に供する、従来のパルスメモ
リー駆動方式の行列型ディスプレイ駆動装置のブロック
図である。
リー駆動方式の行列型ディスプレイ駆動装置のブロック
図である。
【図３】 従来の駆動信号のタイミング波形図である。
【図４】 この発明の放電型パネルの駆動方法の他の実
施例の説明に供するタイミング波形図である。
施例の説明に供するタイミング波形図である。
Ｒ，Ｇ，Ｂ：入力信号 １０：制御部 １２ａ，１２ｂ，１２ｃ：入力端子 １４：プロセッサ ２０：表示パネル ２２：記憶装置 ２２ａ：第１記憶装置 ２２ｂ：第２記憶装置 １６（１６ａ，１６ｂ，１６ｃ）：Ａ／Ｄ変換器 １８：スイッチ １８ａ，１８ｂ．１８ｃ：出力端子 ２４ａ：第１シフトレジスタ ２４ｂ：第２シフトレジスタ ２６ａ：第１列ドライバ ２６ｂ：第２列ドライバ ２８：行ドライバ ＤＡ（ｋ）：陽極 Ｃ（ｉ）：陰極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 浩三 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 澤井 秀夫 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 小松 隆▲史▼ 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭63−191194（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/282 G09G 3/20 611 G09G 3/28
Claims (6)
- 【請求項１】 書き込み時には、表示セルの陽極に、非
書き込み電位ＶNWよりも高い陽極書き込み電位ＶW を印
加するとともに、前記表示セルの陰極に、消去電位ＶE
よりも低い陰極書き込み電位ＶS を印加し、 放電維持時には、前記陽極に、前記非書き込み電位ＶNW
よりも高い陽極維持電位ＶSUS を印加するとともに、前
記陰極に、消去電位ＶE よりも低い陰極維持電位ＶK を
印加する、 放電型パネルの駆動方法であって、 前記消去電位ＶE が、前記非書き込み電位ＶNWよりも低
く、 当該消去電位ＶE が、当該表示セルに隣接する表示セル
の陰極に前記陰極維持電位ＶK または前記陰極書き込み
電位ＶS が印加されているときにこれらの表示セルの陰
極間で放電が発生する電位よりも低く、且つ、 当該消去電位ＶE と前記非書き込み電位ＶNWとの電位差
が、前記表示セルの直流放電維持電圧Ｖm よりも小さ
い、 ことを特徴とする放電型パネルの駆動方法。 - 【請求項２】 請求項１に記載の放電型パネルの駆動方
法において、 前記非書き込み電位ＶNWが零ボルトであり、且つ、前記
消去電位ＶE と前記非書き込み電位ＶNWとの電位差ＶE
−０＝ＶE および前記直流放電維持電圧Ｖm が｜ＶE ｜
＜０．８｜Ｖm ｜を満たすことを特徴とする放電型パネ
ルの駆動方法。 - 【請求項３】 書き込み時には、表示セルの陽極に、非
書き込み電位ＶNWよりも高い陽極書き込み電位ＶW を印
加するとともに、前記表示セルの陰極に、消去電位ＶE
よりも低い陰極書き込み電位ＶS を印加し、 放電維持時には、前記陽極に、前記非書き込み電位ＶNW
よりも高い陽極維持電位ＶSUS を印加するとともに、前
記陰極に、消去電位ＶE よりも低い陰極維持電位ＶK を
印加する、 放電型パネルの駆動装置であって、 前記消去電位ＶE が、前記非書き込み電位ＶNWよりも低
く、 当該消去電位ＶE が、当該表示セルに隣接する表示セル
の陰極に前記陰極維持電位ＶK または前記陰極書き込み
電位ＶS が印加されているときにこれらの表示セルの陰
極間で放電が発生する電位よりも低く、且つ、 当該消去電位ＶE と前記非書き込み電位ＶNWとの電位差
が、前記表示セルの直流放電維持電圧Ｖm よりも小さ
い、 ことを特徴とする放電型パネルの駆動装置。 - 【請求項４】 請求項３に記載の放電型パネルの駆動装
置において、 前記非書き込み電位ＶNWが零ボルトであり、且つ、前記
消去電位ＶE と前記非書き込み電位ＶNWとの電位差ＶE
−０＝ＶE および前記直流放電維持電圧Ｖm が｜ＶE ｜
＜０．８｜Ｖm ｜を満たすことを特徴とする放電型パネ
ルの駆動装置。 - 【請求項５】 請求項３または４に記載の放電型パネル
の駆動装置において、 前記放電型パネルをパルスメモリー駆動型パネルとする
ことを特徴とする放電型パネルの駆動装置。 - 【請求項６】 請求項３または４に記載の放電型パネル
の駆動装置において、 前記放電型パネルを抵抗付パネルとすることを特徴とす
る放電型パネルの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17690391A JP3228958B2 (ja) | 1991-07-17 | 1991-07-17 | 放電型パネルの駆動方法および放電型パネルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17690391A JP3228958B2 (ja) | 1991-07-17 | 1991-07-17 | 放電型パネルの駆動方法および放電型パネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0519717A JPH0519717A (ja) | 1993-01-29 |
| JP3228958B2 true JP3228958B2 (ja) | 2001-11-12 |
Family
ID=16021772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17690391A Expired - Fee Related JP3228958B2 (ja) | 1991-07-17 | 1991-07-17 | 放電型パネルの駆動方法および放電型パネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228958B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3742853B2 (ja) * | 1999-05-12 | 2006-02-08 | ダイキン工業株式会社 | 冷凍回路用電動ニードル弁及びこれを備えた冷凍装置 |
-
1991
- 1991-07-17 JP JP17690391A patent/JP3228958B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0519717A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262699B1 (en) | Method of driving plasma display panel | |
| US7375702B2 (en) | Method for driving plasma display panel | |
| US6380689B1 (en) | Driving apparatus for active matrix type luminescent panel | |
| US6448960B1 (en) | Driving method of plasma display panel | |
| US6465970B2 (en) | Plasma display panel driving method | |
| JPH07152341A (ja) | 平面表示装置 | |
| US6479943B2 (en) | Display panel driving method | |
| US4684849A (en) | Method for driving a gas discharge display panel | |
| JP3526179B2 (ja) | プラズマディスプレイ装置 | |
| KR19990087877A (ko) | 플라즈마디스플레이패널구동방법및구동장치 | |
| US6870521B2 (en) | Method and device for driving plasma display panel | |
| US6798393B2 (en) | Plasma display device | |
| JP4748878B2 (ja) | プラズマディスプレイ装置 | |
| JP3078114B2 (ja) | 気体放電表示パネルの駆動方法および駆動装置 | |
| US7187348B2 (en) | Driving method for plasma display panel | |
| US20060227074A1 (en) | Driving method of plasma display panel and plasma display device | |
| US20040233129A1 (en) | Display panel driving method | |
| JP3228958B2 (ja) | 放電型パネルの駆動方法および放電型パネルの駆動装置 | |
| US20050012691A1 (en) | Method for driving plasma display panel | |
| JP2761125B2 (ja) | 放電型パネル駆動方法 | |
| KR100250407B1 (ko) | 플라즈마 디스플레이 패널 구동회로 및 그 구동방법 | |
| JP2755230B2 (ja) | プラズマディスプレイパネル駆動回路の制御方法 | |
| JPH1011010A (ja) | 直流型気体放電パネルのメモリ駆動方法 | |
| JP2656465B2 (ja) | マトリクス表示装置の駆動回路 | |
| JP2003216107A (ja) | 表示パネルの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |